TWI733363B - 具有隔離結構的高壓半導體裝置 - Google Patents

具有隔離結構的高壓半導體裝置 Download PDF

Info

Publication number
TWI733363B
TWI733363B TW109107777A TW109107777A TWI733363B TW I733363 B TWI733363 B TW I733363B TW 109107777 A TW109107777 A TW 109107777A TW 109107777 A TW109107777 A TW 109107777A TW I733363 B TWI733363 B TW I733363B
Authority
TW
Taiwan
Prior art keywords
well
region
isolation
doped region
semiconductor device
Prior art date
Application number
TW109107777A
Other languages
English (en)
Other versions
TW202135321A (zh
Inventor
莫尼卡 巴提
維克 韋
陳柏安
Original Assignee
新唐科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 新唐科技股份有限公司 filed Critical 新唐科技股份有限公司
Priority to TW109107777A priority Critical patent/TWI733363B/zh
Priority to CN202011108928.3A priority patent/CN113380872B/zh
Application granted granted Critical
Publication of TWI733363B publication Critical patent/TWI733363B/zh
Publication of TW202135321A publication Critical patent/TW202135321A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0646—PN junctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Element Separation (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

一種高壓半導體裝置，包括一半導體基底、第一井區和第二井區、以及位於第一井區與第二井區之間的隔離結構。其中半導體基底具有第一導電型態，且第一井區和第二井區設置於半導體基底上和具有不同於第一導電型態的第二導電型態。隔離結構包括具有第一導電型態的第一隔離井和第二隔離井於半導體基底上。一些實施例的隔離結構更包括具有第二導電型態的第三隔離井，其位於第一隔離井與第二隔離井之間。隔離結構還包括第一頂摻雜區、第二頂摻雜區和第三頂摻雜區，分別位於第一隔離井、第二隔離井和第三隔離井中。第一頂摻雜區和第二頂摻雜區具有第二導電型態，第三頂摻雜區具有第一導電型態。

Description

具有隔離結構的高壓半導體裝置
本發明係有關於一種高壓半導體裝置，且特別係有關於一種包含頂摻雜區之隔離結構的高壓半導體裝置。
高壓半導體裝置技術適用於高電壓與高功率的高壓積體電路(HVIC)領域。傳統高壓半導體裝置可例如為垂直式擴散金氧半導體(vertically diffused metal oxide semiconductor，VDMOS)電晶體及側向擴散金氧半導體(laterally diffused metal oxide semiconductor，LDMOS)電晶體。高壓裝置技術的優點在於符合成本效益，且易相容於其它製程，已廣泛應用於顯示器驅動IC元件、電源供應器、電力管理、通訊、車用電子或工業控制等領域中，例如使用220V交流電以驅動發光二極體(LED)照明的高壓積體電路。
高壓半導體裝置不僅包含高壓單元和低壓單元，還包含位於兩者之間的電位轉換單元。電位轉換單元可將來自高壓單元的訊號降壓，再提供給低壓單元，亦可將來自低壓單元的訊號升壓，再提供給高壓單元。而傳統的高壓半導體裝置會發生電位轉換單元(例如600V 的LDMOS)沒有將來自低壓單元的訊號傳送至高壓單元，其中一個重要原因是電位轉換單元的汲極和高壓單元之間有漏電流產生。
再者，對於一般在製造此高壓半導體裝置時，會希望此高壓半導體裝置具有較大之擊穿電壓(punch through voltage)以及較大之接面崩潰電壓(junction breakdown voltage)。然而，通常擊穿電壓與接面崩潰電壓之間具有抵換(trade-off)的關係。亦即，當擊穿電壓提高時，接面崩潰電壓會降低，反之，當接面崩潰電壓提高時，擊穿電壓會降低。
因此，雖然現存的高壓半導體裝置可以應付它們原先預定的用途，但目前它們在結構上仍有需要克服的問題。如何改良高壓半導體裝置，以避免上述例如漏電流的發生，且此改良的高壓半導體裝置其他的電性亦不受影響，對於相關業者而言實為一重要議題。
本發明的一些實施例係揭示一種高壓半導體裝置，包括一半導體基底、一第一井區(first well)和一第二井區(second well)以及一隔離結構(isolation structure)。其中，半導體基底具有第一導電型態；第一井區和第二井區設置於半導體基底上，且第一井區和第二井區分別具有不同於第一導電型態的第二導電型態；隔離結構位於第一井區與第二井區之間。一些實施例的隔離結構包括第一隔離井(first isolation well)和一第二隔離井(second isolation well)設置於半導體基底上，且第一隔離井和第二隔離井具有第一導電型態。一些實施例的隔離結構更包括一第三隔離井(third isolation well)，位於第一隔離井與第二隔離井之間，且第三隔離井具有第二導電型態。一些實施例的隔離結構還包括第一頂摻雜區(first top doping region)、一第二頂摻雜區(second top doping region)和一第三頂摻雜區(third top doping region)，分別位於第一隔離井、第二隔離井和第三隔離井中。其中，第一頂摻雜區和第二頂摻雜區具有第二導電型態，第三頂摻雜區具有第一導電型態。
根據本發明的一些實施例，第一頂摻雜區、第二頂摻雜區和第三頂摻雜區分別具有第一深度(first depth)、第二深度(second depth)和第三深度(third depth)，其中第三深度大於第一深度且大於第二深度。
根據本發明的一些實施例，前述第三頂摻雜區的摻雜濃度係高於前述第一隔離井的摻雜濃度，且第三頂摻雜區的摻雜濃度高於前述第二隔離井的摻雜濃度。
根據本發明的一些實施例之高壓半導體裝置，更包括一埋層(buried layer)，位於第三隔離井與半導體基底的界面處並對應第三頂摻雜區，其中埋層具有第一導電型態。
一些實施例中，第一導電型態例如是P型，第二導電型態例如是N型。
以下針對本揭露之高壓半導體裝置及其製造方法作詳細說明。應了解的是，以下之敘述提供了不同的實施例或例子，用於實施本揭露之不同樣態。以下所述特定的元件及排列方式僅為簡單描述本揭露。當然，這些僅用以舉例而非用以限定本揭露之範圍。再者，敘述中若提及第一元件形成在第二元件之上，可能包含第一和第二元件直接接觸的實施例，也可能包含額外的元件形成在第一和第二元件之間，使得它們不直接接觸的實施例。此外，本發明實施例可能在不同的範例中重複參考數字及/或字母。如此重複是為了簡明和清楚，而非用以表示所討論的不同實施例及/或形態之間的關係。
以下描述實施例的一些變化。在不同圖式和說明的實施例中，相似的參考數字被用來標明相似的元件。可以理解的是，在方法的前、中、後可以提供額外的操作，且一些敘述的操作可為了該方法的其他實施例被取代或刪除。
此外，實施例中可能使用相對性的用語，例如「較低」、「下方」或「底部」及「較高」、「上方」或「頂部」，以描述圖示的一個元件對於另一元件的相對關係。能理解的是，如果將圖示的裝置翻轉使其上下顛倒，則所敘述在「較低」側的元件將會成為在「較高」側的元件。
在此，「約」、「大約」之用語通常表示在一給定值或範圍的20%之內，較佳是10%之內，且更佳是5%之內。在此給定的數量為大約的數量，意即在沒有特定說明的情況下，仍可隱含「約」、「大約」之含義。
本發明係揭露高壓半導體裝置之實施例，且上述實施例可被包含於例如微處理器、記憶元件及/或其他元件之積體電路(integrated circuit, IC)中。上述積體電路也可包含不同的被動和主動微電子元件，例如薄膜電阻器(thin-film resistor)、其他類型電容器例如，金屬-絕緣體-金屬電容(metal-insulator-metal capacitor, MIMCAP)、電感、二極體、金屬氧化物半導體場效電晶體(Metal-Oxide-Semiconductor field-effect transistors, MOSFETs)、互補式MOS電晶體、雙載子接面電晶體(bipolar junction transistors, BJTs)、橫向擴散型MOS電晶體、高功率MOS電晶體或其他類型的電晶體。在本發明所屬技術領域中具有通常知識者可以了解也可將高壓半導體裝置使用於包含其他類型的半導體元件於積體電路之中。
本揭露一些實施例的高壓半導體裝置係利用在主動區之頂面摻雜所形成的一頂摻雜區，其具有高摻雜濃度的摻質且導電型態與基底的導電型態(例如P型)相同，可以有效的減少表面的側向漏電流。再者，本揭露一些實施例的高壓半導體裝置的隔離結構係包含與基底的導電型態(例如P型)相同的兩個分離的隔離井，可以有效提升崩潰電壓。因此，本揭露一些實施例的高壓半導體裝置可以同時兼具足夠高的崩潰電壓，以及大幅提高側向擊穿電壓以減少漏電流的優點，解決傳統高壓半導體裝置中擊穿電壓與崩潰電壓之間呈現抵換(trade-off)情形的問題。因此，當本揭露一些實施例提出的高壓半導體裝置應用於一高壓積體電路的電位轉換單元時，可以有效的隔離高壓單元與低壓單元，進而提升高壓半導體裝置的電性表現。
參照第1圖，其係根據本發明的一些實施例之一高壓半導體裝置1的上視圖。如第1圖所示，高壓半導體裝置1包含高壓單元(high side unit)10、低壓單元(lowe side unit)20及電位轉換單元(level shift unit)30。低壓單元20設置於高壓單元10的周圍。電位轉換單元30設置於高壓單元10與低壓單元20間。此外，高壓半導體裝置1包含隔離結構(isolation structure)40，隔離結構40設置於高壓單元10與低壓單元20間，且圍繞高壓單元10。再者，隔離結構40對應第1圖中的剖面線2-2’的部分係位於高壓單元10與電位轉換單元30之間。
再者，如第1圖所示，電位轉換單元30包含源極區30-S、汲極區30-D及設置於源極區30-S與汲極區30-D間的閘極區30-G。在一些實施例中，汲極區30-D設置於源極區30-S與高壓單元10間，且電位轉換單元30可藉由導電部310而電性連接至高壓單元10，例如第1圖所示，導電部310電性連接電位轉換單元30的汲極區30-D與高壓單元10的汲極區10-D。源極區30-S可與其他元件(未繪示)電性連接。此外，由上視圖觀之，隔離結構40可為一封閉的環，且電位轉換單元30的汲極區30-D可鄰近隔離結構40設置。
值得注意的是，為了簡潔地敘述高壓單元10、低壓單元20、電位轉換單元30及隔離結構40的佈局，在第1圖僅繪示了一個電位轉換單元30(SET)。實際上高壓半導體裝置1可包含另一個電位轉換單元(RESET)，且此電位轉換單元的佈局與電位轉換單元30類似。
參照第2A~2E圖，其繪示根據本揭露的一些實施例，顯示形成第2E圖中高壓半導體裝置1之各個階段的剖面示意圖。其中第2A~2E圖係對應第1圖中的剖面線2-2’的位置而繪製。
根據一些實施例，如第2A圖所示，提供一半導體基底100，且在半導體基底100內形成相應的多個埋層。半導體基底100可為元素半導體基底，包括矽(silicon)、鍺(germanium)；或是化合物半導體基底，包括碳化矽(silicon carbide)、砷化鎵(gallium arsenide)、磷化鎵(gallium phosphide)、磷化銦(indium phosphide)、砷化銦(indium arsenide)及/或銻化銦(indium antimonide)；或是合金半導體基底，包括矽鍺合金(SiGe)、磷砷鎵合金(GaAsP)、砷鋁銦合金(AlInAs)、砷鋁鎵合金(AlGaAs)、砷銦鎵合金(GaInAs)、磷銦鎵合金(GaInP)及/或磷砷銦鎵合金(GaInAsP)或上述材料之組合。
此外，半導體基底100也可以是絕緣層上覆半導體(semiconductor on insulator, SOI)基底。一些實施例中，半導體基底100可為輕摻雜之P型或N型基底。在本實施例中，半導體基底100為P型，其內部具有P型摻質，例如硼(B)。
根據一些實施例，如第2A圖所示，在半導體基底100內形成第一埋層101、第二埋層103和第三埋層105。在此實施例中，第三埋層105具有與半導體基底100相同的導電型態(以下稱為第一導電型態)，例如為P型，而第一埋層101和第二埋層103具有與半導體基底100相反的導電型態(以下稱為第二導電型態)，例如為N型。此外，埋層可包含利用遮罩在半導體基底100內實施離子植入製程，離子植入N型摻質(例如磷(P)或砷(As))或P型摻質(例如硼(B))。一些實施例中，埋層之摻質的摻雜濃度在約1x10 17原子/立方公分(atoms/cm 3)至約5x10 18原子/立方公分(atoms/cm 3)的範圍內。然後，將植入的離子驅入(drive-in)半導體基底100內以形成第一埋層101、第二埋層103和第三埋層105。一些實施例中，第一埋層101和第二埋層103可在同一製程中形成，且可在第三埋層105之前或之後形成。
接著，參照第2B圖，在半導體基底100上形成磊晶層，並且在磊晶層內形成相應的多個井區。由於第2B圖僅繪示對應第1圖的剖面線2-2’的位置，因此僅示出相關的高壓單元10的井區以及電位轉換單元30的井區，而未示出此些井區以外的磊晶層。
一些實施例中，磊晶層可為N型或P型。磊晶層可藉由金屬有機物化學氣相沉積法(metal organic chemical vapor deposition，MOCVD)、電漿增強化學氣相沉積法(plasma-enhanced CVD，PECVD)、分子束磊晶法(molecular beam epitaxy，MBE)、氫化物氣相磊晶法(hydride vapour phase epitaxy，HVPE)、液相磊晶法(liquid phase epitaxy，LPE)、氯化物氣相磊晶法(chloride-vapor phase epitaxy，Cl-VPE)、其他相似的製程方法或前述之組合以形成。
一些實施例中，由於磊晶層是在高溫的條件下形成，故先前植入第一埋層101、第二埋層103和第三埋層105內的離子會擴散進入磊晶層內，如第2B圖所示，形成多個井區後，第一埋層101、第二埋層103和第三埋層105位於半導體基底100和相應井區的界面附近，且分別具有一部分在半導體基底100內，以及另一部分在相應之井區內。前述埋層，特別是第三埋層105，可避免底部漏電流的問題(bottom leakage issue)。
再參照第2B圖，在半導體基底100上的磊晶層處形成第一井區107和第二井區109。一些實施例中，第一井區107和第二井區109例如是具有第二導電型態(與半導體基底100相反的導電型態)，例如為N型高壓井區。第一井區107位於第一埋層101上且鄰接第一埋層101，第二井區109位於第二埋層103上且鄰接第二埋層103。
一些實施例中，第一井區107和第二井區109摻質的摻雜濃度例如在約1x10 16原子/立方公分(atoms/cm 3)至約1x10 18原子/立方公分(atoms/cm 3)的範圍內。值得注意的是，第一埋層101和第二埋層103的摻雜濃度大於第一井區107和第二井區109的摻雜濃度。
再者，一些實施例中，第一井區107和第二井區109分別對應一高壓區域A HV和一電位轉換區域A LS，其中高壓區域A HV和電位轉換區域A LS例如是分別包含如第1圖所示之高壓單元10和電位轉換單元30。
再參照第2B圖，在半導體基底100上的的磊晶層處更形成隔離結構的多個隔離井位於該第一井區與該第二井區之間，且這些隔離井位於一隔離區域A I處(對應第1圖中剖面線2-2’中隔離結構40的部分的區域)。一些實施例中，隔離結構40包括一第一隔離井111、第二隔離井113和第三隔離井115，第三隔離井115位於第一隔離井111與第二隔離井113之間。一些實施例中，第一隔離井111和第二隔離井113具有第一導電型態，例如P型；第三隔離井115具有第二導電型態，例如N型。
一些實施例中，第一隔離井111和第二隔離井113摻質的摻雜濃度例如各約1x10 16原子/立方公分(atoms/cm 3)至約5x10 18原子/立方公分(atoms/cm 3)的範圍內，第三隔離井115摻質的摻雜濃度例如在約8x10 14原子/立方公分(atoms/cm 3)至約1x10 17原子/立方公分(atoms/cm 3)的範圍內。再者，一些實施例中，第三埋層105的摻雜濃度大於第一隔離井111的摻雜濃度，亦大於第二隔離井113的摻雜濃度。
如第2B圖所示，一些實施例中，第三隔離井115位於第三埋層105上且鄰接第三埋層105。此示例中，第三埋層105的相對兩側分別位於第一隔離井111和第二隔離井113中。再者，第三隔離井115與第三埋層105的導電型態相反，且第三埋層105的摻質濃度大於第三隔離井115的摻質濃度。
上述第一井區107、第二井區109、第一隔離井111、第二隔離井113和第三隔離井115的形成方法相同或相似於上述第一埋層101、第二埋層103和第三埋層105的形成方法，在此便不重複敘述。
接著，參照第2C圖，根據一些實施例，在第一隔離井111和第二隔離井113中分別形成第一頂摻雜區121和第二頂摻雜區123，且第一頂摻雜區121和第二頂摻雜區123具有與第一隔離井111和第二隔離井113不同導電型態的第二導電型態，例如N型。
再者，一些實施例中，第一頂摻雜區121與第一井區107相隔開(即，第一頂摻雜區121不接觸第一井區107)例如第一距離d1，第二頂摻雜區123與第二井區109相隔開(即，第二頂摻雜區123不接觸第二井區109)例如第二距離d2。此示例中，如第2C圖所示，相較於第三埋層105的相對兩側分別與第一井區和第二井區相隔的第三距離d3和第四距離d4，第一距離d1小於第三距離d3，第二距離d2小於第四距離d4，但本揭露並不限制於前述關係。
另外，第一頂摻雜區121和第二頂摻雜區123的摻雜濃度等於或大於第一井區107和第二井區109的摻雜濃度。一些實施例中，第一頂摻雜區121和第二頂摻雜區123的摻雜濃度在約1x10 16原子/立方公分(atoms/cm 3)至約5x10 18原子/立方公分(atoms/cm 3)的範圍內。例如，第一頂摻雜區121和第二頂摻雜區123的摻雜濃度可約1x10 16原子/立方公分(atoms/cm 3)至約1x10 18原子/立方公分(atoms/cm 3)的範圍內，或在約1x10 18原子/立方公分(atoms/cm 3)至約5x10 18原子/立方公分(atoms/cm 3)的範圍內，或是其他適當的範圍內。再者，於此示例中，第一頂摻雜區121的摻雜濃度大致等於第二頂摻雜區123的摻雜濃度。
根據一些實施例，在第三隔離井115中形成第三頂摻雜區125，且第三頂摻雜區125具有與第三隔離井115不同導電型態的第一導電型態，例如P型。一些實施例中，第三頂摻雜區125位於第一頂摻雜區121和第二頂摻雜區123之間。例如，第一頂摻雜區121和第二頂摻雜區123分別接觸第三頂摻雜區125的兩側面125c1、125c2。如第2C圖所示，一些實施例中，第三頂摻雜區125的兩側面125c1、125c2的一部分係分別接觸第一隔離井111和第二隔離井113。
另外，一些實施例中，第一頂摻雜區121和第二頂摻雜區123可在同一製程中形成，且可在第三頂摻雜區125之前或之後形成。
再者，一些實施例中，第三埋層105位於第三隔離井115與半導體基底100的界面處，並對應第三頂摻雜區125的下方。如第2C圖所示，第三頂摻雜區125在半導體基底100的垂直投影係與第三埋層105在半導體基底100的垂直投影重疊，例如部分重疊或是完全重疊。
再者，一些實施例中，第三頂摻雜區125的摻雜濃度在約1x10 19原子/立方公分(atoms/cm 3)至約5x10 20原子/立方公分(atoms/cm 3)的範圍內。此示例中，第三頂摻雜區125的摻雜濃度高於第一頂摻雜區121的摻雜濃度，第三頂摻雜區125的摻雜濃度也高於第二頂摻雜區123的摻雜濃度。
在本實施例中，第一頂摻雜區121、第二頂摻雜區123和第三頂摻雜區125的形成方法相同或相似於上述第一埋層101、第二埋層103和第三埋層105的形成方法，在此便不重複敘述。
值得注意的是，第三頂摻雜區125的摻雜濃度大於第三埋層105的摻雜濃度。第三頂摻雜區125的摻雜濃度高於第一隔離井111的摻雜濃度，也高於第二隔離井113的摻雜濃度。在此示例中，第三頂摻雜區125含有重摻雜之P型摻質，因此又可稱為P型重摻雜區(P-type heavily doped region)。
在一些實施例中，第一頂摻雜區121與第三頂摻雜區125的界面，例如第2C圖中標示為第三頂摻雜區125的側面125c1處，係大致上與第三隔離井115的一側面115c1齊平；第二頂摻雜區123與第三頂摻雜區125的界面，例如第2C圖中標示為第三頂摻雜區125的側面125c2處，係大致上與第三隔離井115的另一側面115c2齊平。然而，前述之位置關係可不限於此。
值得注意的是，根據本揭露之實施例，第三頂摻雜區125自隔離井的頂面向下延伸的深度，又稱為接面深度(junction depth)，須超過第一頂摻雜區121與第二頂摻雜區123的接面深度，以避免操作裝置時在第一頂摻雜區121與第二頂摻雜區123之間形成一漏電通道。
如第2C圖所示，在一些實施例中，第一頂摻雜區121、第二頂摻雜區123和第三頂摻雜區125分別具有第一深度H1、第二深度H2和第三深度H3，其中第三深度H3大於第一深度H1，第三深度H3大於第二深度H2，第一深度H1例如等於第二深度H2。亦即，相較於第一頂摻雜區121的底面121b和第二頂摻雜區123的底面123b，第三頂摻雜區125的底面125b更接近半導體基底100。
在一些實施例中，第三頂摻雜區125的第三深度H3在約1.5µm至約3µm之間的範圍。第一頂摻雜區121的第一深度H1和第二頂摻雜區123的第二深度H2分別在約1µm至約2.5µm之間的範圍。一些實施例中，第三深度H3和第一深度H1或第二深度H2的差值至少在約0.5µm至約1.5µm之間的範圍。
然後，根據一些實施例，在磊晶層上形成場氧化層。
參照第2D圖，形成一第一場氧化部(first FOX portion)131於第一頂摻雜區121和第一隔離井111的上方，以及形成一第二場氧化部(second FOX portion)133於第二頂摻雜區123和第二隔離井113的上方。根據本揭露的一些實施例，第二場氧化部133與第一場氧化部131相隔開來，且第三頂摻雜區125係位於第一場氧化部131和第二場氧化部133之間。
如第2D圖所示，明確而言，此示例中的第一場氧化部131更延伸至第一井區107上，且第一場氧化部131的一部分係嵌入第一頂摻雜區121、第一隔離井111和第一井區107內。第二場氧化部133更延伸至第二井區107上，且第二場氧化部133的一部分係嵌入第二頂摻雜區123、第二隔離井113和第二井區109內。一些實施例中，第一場氧化部131和第二場氧化部133由氧化矽製成，且為藉由熱氧化法所形成的矽局部氧化(local oxidation of silicon，LOCOS)隔離部。在其他實施例中，第一場氧化部131和第二場氧化部133可以是藉由蝕刻和沉積製程所形成的淺溝槽隔離(shallow trench isolation，STI)結構。
接著，一些實施例中，在形成場氧化層後，進行主動區元件的製作，例如形成閘極結構以及可作為源極/汲極的摻雜區。第2D圖僅對應第1圖中剖面線2-2’的部分，因此僅示出汲極的摻雜區。同時參照第1圖和第2D圖，例如形成的第一汲極區141可為高壓單元10的汲極區10-D，形成的第二汲極區143可為電位轉換單元30的汲極區30-D。
明確而言，如第2D圖所示，第一汲極區141係位於第一井區107且鄰接第一場氧化部131，第一汲極區141與第一隔離井111相隔開來。第二汲極區143係位於第二井區109且鄰接第二場氧化部133，第二汲極區143與第二隔離井113相隔開來。且第一汲極區141和第二汲極區143係與第一井區107和第二井區109具有相同的導電類型，例如N型。
再者，第一汲極區141和第二汲極區143的摻雜濃度高於第一井區107和第二井區109的摻雜濃度。一些實施例中，第一汲極區141和第二汲極區143的摻雜濃度在約5x10 18原子/立方公分至約5x10 20原子/立方公分的範圍內。
然後，在摻雜區形成後，於磊晶層上形成一介電層150以及形成所需的導電部件，以完成高壓半導體裝置中相關元件的電性連接。一些實施例中，導電部件例如是設置於介電層150內部和上方的內連線結構。
一些實施例中，介電層150可為單層介電材料層，或是包含由兩種或兩種以上的介電材料所形成的多層結構。介電材料例如是氧化矽、氮化矽、氮氧化矽、磷矽酸鹽玻璃(phosphosilicate glass, PSG)、硼磷矽玻璃(borophosphosilicate glass, BPSG)、低介電常數(low-k)介電材料，或是其他合適的介電材料。
同時參照第1圖和第2E圖，在一些實施例中，形成的導電部310例如包含導孔10-V、導孔30-V和導線302上方，其中導孔10-V位於第一汲極區141上方並與導線302連接，導孔30-V位於第二汲極區143上並與導線302連接。因此，導電部310可以電性連接高壓單元10的第一汲極區141和電位轉換單元30的第二汲極區143。
根據本揭露的一些實施例，製得的高壓半導體裝置中，如第2E圖所示之隔離結構的第一隔離井111、第二隔離井113和第三隔離井115分別具有第一寬度W1、第二寬度W2和第三寬度W3，第一寬度W1可大致與第二寬度W2相等，第三寬度W3可大於第一寬度W1和第二寬度W2。在一些其他實施例中，第三寬度W3大致等於第一寬度W1和第二寬度W2。在一些其他實施例中，第三寬度W3小於第一寬度W1，第三寬度W3小於第二寬度W2。
在一些實施例中，第三寬度W3相對於第一寬度W1之比值係在0.5~1.5之間的範圍內，第三寬度W3相對於第二寬度W2之比值係在0.5~1.5之間的範圍內。
在一些實施例中，第一寬度W1在約2µm~約4µm之間的範圍，第二寬度W2在約2µm~約4µm之間的範圍，第三寬度W3在約3µm~約4µm之間的範圍。於一示例中，第一寬度W1、第二寬度W2和第三寬度W3分別為4µm、4µm和2µm。於另一示例中，第一寬度W1、第二寬度W2和第三寬度W3分別為3µm、3µm和4µm。然而，前述數值僅為其中一些例子，並非用以限制應用本揭露時隔離井的實際寬度。
再者，根據本揭露的一些實施例，製得的高壓半導體裝置中，如第2E圖所示之第一頂摻雜區121、第二頂摻雜區123與第三頂摻雜區125分別具有第四寬度W4、第五寬度W5和第六寬度W6，其中第四寬度W4小於第一寬度W1，第五寬度W5小於第二寬度W2。在一些實施例中，第六寬度W6等於第三寬度W3。
根據本揭露的一些實施例所製得的高壓半導體裝置，係具有多項優點。例如，在主動區處進行摻雜以形成第三頂摻雜區125，可以避免表面的側向漏電流(surface lateral leakage)。由於第三頂摻雜區125具有高摻雜濃度的第一導電型態(P型)的摻質，可以有效的阻擋例如從電位轉換單元30的汲極端(參見第2E圖之第二汲極區143，或第1圖之汲極區30-D)到高壓單元10的汲極(參見第2E圖之第一汲極區141，或第1圖之汲極區10-D)的漏電流。另外，對應於第三頂摻雜區125下方所形成的第三埋層105(P型)，其位於第三隔離井115與半導體基底100的界面處，可避免底部漏電流的問題(bottom leakage issue)。
再者，根據本揭露的一些實施例所製得的高壓半導體裝置，其隔離結構使用特殊設計的隔離井，特別是分離的兩個第一導電型態(P型)的隔離井，亦即第一隔離井111和第二隔離井113，使隔離結構中所占第二導電型態的面積減少，可以有效的提升崩潰電壓(breakdown voltage)。而在第三頂摻雜區125兩側分別形成具第二導電型態(N型)的第一頂摻雜區121和第二頂摻雜區123，可以有效的使P型的第一隔離井111和第二隔離井113空乏(depleted)，亦可有利於崩潰電壓的提升。
在此亦提出模擬實驗，比較傳統的高壓半導體裝置和本揭露的一些實施例所製得的高壓半導體裝置的崩潰電壓和側向擊穿(lateral punch through，LPT)電壓。模擬實驗中，傳統的高壓半導體裝置如第3A圖所示，其中在第一井區107和第二井區109之間的隔離結構僅包含單一導電型態的隔離井，例如P型隔離井110，且在第一井區107、第二井區109和P型隔離井110上方形成完整連續的一場氧化層139。第3B圖(同第2E圖)為根據本揭露一些實施例的高壓半導體裝置，其各部件之內容已記載如上，在此不再贅述。再者，模擬實驗中，第3A圖中P型隔離井110的寬度W0為10µm，第3B圖中隔離井的第二寬度W2、第三寬度W3和第一寬度W1分別為4µm、2µm和4µm。
第4A圖為模擬實驗中，傳統的高壓半導體裝置的汲極電流(drain current)對汲極電壓(drain voltage)的特性曲線，其中崩潰電壓約797V。第4B圖為模擬實驗中，根據本揭露一些實施例的高壓半導體裝置的汲極電流對汲極電壓的特性曲線，其中崩潰電壓約794V。
第5A圖為模擬實驗中，對傳統的高壓半導體裝置進行側向擊穿試驗時，電流(current)對電壓(voltage)的特性曲線，在20V 左右開始產生漏電流，其中側向擊穿電壓約64V。第5B圖為模擬實驗中，對本揭露一些實施例的高壓半導體裝置進行側向擊穿試驗時電流對電壓的特性曲線，其中側向擊穿電壓約138V。側向擊穿電壓越高，越可減少漏電流(current leakage)的產生。
相較於一般的高壓半導體裝置中，側向擊穿電壓與崩潰電壓之間具有抵換(trade-off)的關係(亦即，當擊穿電壓提高時，崩潰電壓會降低，或者當接面崩潰電壓提高時，擊穿電壓會降低)，本揭露一些實施例的高壓半導體裝置的崩潰電壓不但可以維持和傳統高壓半導體裝置的崩潰電壓大致等高，且還可以大幅提高側向擊穿電壓，例如模擬實驗中實施例的側向擊穿電壓提高為傳統高壓半導體裝置的側向擊穿電壓的約2.15倍。
綜上所述，本揭露一些實施例的高壓半導體裝置所提出的隔離結構之設計，隔離結構中所形成的第三頂摻雜區125具有高摻雜濃度的第一導電型態(P型)的摻質，可以有效的阻擋和減少表面的側向漏電流。因此，如上述模擬實驗結果所示，實施例的高壓半導體裝置的側向擊穿電壓明顯地提高。再者，本揭露一些實施例的高壓半導體裝置中，隔離結構包含分離的第一導電型態(P型)的第一隔離井111和第二隔離井113，可以有效提升崩潰電壓。再者，在第三頂摻雜區125(P型)兩側分別形成不同導電型態(N型)的第一頂摻雜區121和第二頂摻雜區123，亦可有助於提升崩潰電壓。另外，對應於第三頂摻雜區125下方在基底100處所形成的第三埋層105(P型)，亦可以避免底部漏電流的問題。
因此，相較於傳統高壓半導體裝置的擊穿電壓與崩潰電壓之間具有抵換(trade-off)的關係，本揭露一些實施例的高壓半導體裝置所提出的隔離結構之設計，可使製得的裝置可以同時兼具足夠高的崩潰電壓以及提高側向擊穿電壓而減少漏電流的優點。當實施例提出的高壓半導體裝置應用於高壓積體電路之電位轉換單元時，可以有效的隔離高壓單元與低壓單元，提升高壓半導體裝置的電性表現。另外，實施例提出的高壓半導體裝置之製造方法，僅需在現有製程的步驟中適當調整遮罩圖案即可，不但可以與現有製程相容，也無須增加額外的遮罩，因此也不會增加製造成本。
雖然本發明已以數個較佳實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者在不脫離本發明之精神和範圍內，當可作任意之更動與潤飾，因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。
1:高壓半導體裝置 10:高壓單元 20:低壓單元 30:電位轉換單元 40:隔離結構 30-G:閘極區 30-S:源極區 10-D,30-D:汲極區 A HV:高壓區域 A LS:電位轉換區域 A I:隔離區域 100:半導體基底 101:第一埋層 103:第二埋層 105:第三埋層 107:第一井區 109:第二井區 110:P型隔離井 111:第一隔離井 113:第二隔離井 115:第三隔離井 121:第一頂摻雜區 123:第二頂摻雜區 125:第三頂摻雜區 115c1, 115c2, 125c1, 125c2:側面 121b, 123b, 125b:底面 131:第一場氧化部 133:第二場氧化部 139:場氧化層 141:第一汲極區 143:第二汲極區 150:介電層 10-V,30-V:導孔 302:導線 310:導電部 d1:第一距離 d2:第二距離 d3:第三距離 d4:第四距離 H1:第一深度 H2:第二深度 H3:第三深度 W1:第一寬度 W2:第二寬度 W3:第三寬度 W4:第四寬度 W5:第五寬度 W6:第六寬度: W0:P型隔離井(110)的寬度
第1圖為根據本發明的一些實施例之一高壓半導體裝置1的上視圖。 第2A~2E圖，其繪示根據本揭露的一些實施例，顯示形成第2E圖中高壓半導體裝置1之各個階段的剖面示意圖。其中第2A~2E圖係對應第1圖中的剖面線2-2’的位置而繪製。 第3A圖為傳統的一高壓半導體裝置的剖面示意圖。 第3B圖為根據本揭露一些實施例的高壓半導體裝置的剖面示意圖。 第4A圖為模擬實驗中，傳統的高壓半導體裝置的汲極電流(drain current)對汲極電壓(drain voltage)的特性曲線。 第4B圖為模擬實驗中，根據本揭露一些實施例的高壓半導體裝置的汲極電流對汲極電壓的特性曲線。 第5A圖為模擬實驗中，對傳統的高壓半導體裝置進行側向擊穿試驗時電流(current)對電壓(voltage)的特性曲線。 第5B圖為模擬實驗中，對本揭露一些實施例的高壓半導體裝置進行側向擊穿試驗時電流對電壓的特性曲線。
10-D,30-D:汲極區
AHV:高壓區域
ALS:電位轉換區域
AI:隔離區域
100:半導體基底
101:第一埋層
103:第二埋層
105:第三埋層
107:第一井區
109:第二井區
111:第一隔離井
113:第二隔離井
115:第三隔離井
121:第一頂摻雜區
123:第二頂摻雜區
125:第三頂摻雜區
131:第一場氧化部
133:第二場氧化部
141:第一汲極區
143:第二汲極區
150:介電層
10-V,30-V:導孔
302:導線
310:導電部
d1:第一距離
d2:第二距離
d3:第三距離
d4:第四距離
H1:第一深度
H2:第二深度
H3:第三深度
W1:第一寬度
W2:第二寬度
W3:第三寬度
W4:第四寬度
W5:第五寬度
W6:第六寬度

Claims (19)

  1. 一種高壓半導體裝置，包括：一半導體基底，具有一第一導電型態；一第一井區(first well)和一第二井區(second well)，設置於該半導體基底上，該第一井區和該第二井區分別具有不同於該第一導電型態的一第二導電型態；以及一隔離結構(isolation structure)，位於該第一井區與該第二井區之間，該隔離結構包括：一第一隔離井(first isolation well)和一第二隔離井(second isolation well)，設置於該半導體基底上，且該第一隔離井和該第二隔離井具有與該半導體基底相同導電型態的該第一導電型態；一第三隔離井(third isolation well)，位於該第一隔離井與該第二隔離井之間，且該第三隔離井具有與該半導體基底不同導電型態的該第二導電型態；一第一頂摻雜區(first top doping region)和一第二頂摻雜區(second top doping region)，分別位於該第一隔離井和該第二隔離井中，且該第一頂摻雜區和該第二頂摻雜區具有該第二導電型態；以及一第三頂摻雜區(third top doping region)位於該第三隔離井中，且位於該第一頂摻雜區和該第二頂摻雜區之間，且該第三頂摻雜區具有與該半導體基底相同導電型態的該第一導電型態。
  2. 如請求項1之高壓半導體裝置，其中該第一頂摻 雜區、該第二頂摻雜區和該第三頂摻雜區分別具有第一深度(first depth)、第二深度(second depth)和第三深度(third depth)，其中該第三深度大於該第一深度且大於該第二深度。
  3. 如請求項2之高壓半導體裝置，其中該第一深度等於該第二深度。
  4. 如請求項1之高壓半導體裝置，其中該第一頂摻雜區和該第二頂摻雜區分別接觸該第三頂摻雜區的兩相對側面。
  5. 如請求項4之高壓半導體裝置，其中該第一頂摻雜區與該第三頂摻雜區的界面係與該第三隔離井的一側面齊平，該第二頂摻雜區與該第三頂摻雜區的界面係與該第三隔離井的另一側面齊平。
  6. 如請求項4之高壓半導體裝置，其中該第一頂摻雜區和該第二頂摻雜區分別與該第一井區和該第二井區相隔開來，而未與該第一井區和該第二井區接觸。
  7. 如請求項1之高壓半導體裝置，更包括：一埋層(buried layer)，位於該第三隔離井與該半導體基底的界面處並對應該第三頂摻雜區，且該埋層具有該第一導電型態。
  8. 如請求項7之高壓半導體裝置，其中該埋層在該半導體基底的垂直投影係與該第三頂摻雜區在該半導體基底的垂直投影重疊。
  9. 如請求項7之高壓半導體裝置，其中該埋層之相對兩側係分別位於該第一隔離井和該第二隔離井中。
  10. 如請求項7之高壓半導體裝置，其中該第一隔離井係鄰近於該第一井區設置，位於該第一隔離井中的該第一頂摻雜 區係與該第一井區相隔一第一距離；該第二隔離井係鄰近於該第二井區設置，位於該第二隔離井中的該第二頂摻雜區係與該第二井區相隔一第二距離。
  11. 如請求項10之高壓半導體裝置，其中該埋層的相對兩側分別與該第一井區和該第二井區相隔一第三距離和一第四距離，其中該第三距離大於該第一距離，該第四距離大於該第二距離。
  12. 如請求項1之高壓半導體裝置，其中該第一隔離井和該第二隔離井分別具有第一寬度(first width)和第二寬度(second width)，該第一寬度等於該第二寬度；其中該第三隔離井具有第三寬度(third width)，該第三寬度相對於該第一寬度之比值係在0.5~1.5之間的範圍。
  13. 如請求項12之高壓半導體裝置，其中該第一頂摻雜區和該第二頂摻雜區與該第三頂摻雜區分別具有第四寬度(fourth width)、第五寬度(fifth width)和第六寬度(sixth width)，其中該第六寬度等於該第三寬度，其中該第四寬度小於該第一寬度，該第五寬度小於該第二寬度。
  14. 如請求項1之高壓半導體裝置，其中該第三頂摻雜區的摻雜濃度高於該第一隔離井的摻雜濃度，且該第三頂摻雜區的摻雜濃度高於該第二隔離井的摻雜濃度。
  15. 如請求項1之高壓半導體裝置，其中該第三頂摻雜區的摻雜濃度高於該第一頂摻雜區的摻雜濃度，且該第三頂摻雜區的摻雜濃度高於該第二頂摻雜區的摻雜濃度，且該第一頂摻雜區的摻雜濃度等於該第二頂摻雜區的摻雜濃度。
  16. 如請求項1之高壓半導體裝置，更包括：一第一場氧化部(first field oxide portion)，位於該第一頂摻雜區和該第一隔離井的上方；以及一第二場氧化部(second field oxide portion)，位於該第二頂摻雜區和該第二隔離井的上方，且該第二場氧化部與該第一場氧化部相隔開來。
  17. 如請求項16之高壓半導體裝置，其中該第三頂摻雜區係位於該第一場氧化部和該第二場氧化部之間。
  18. 如請求項16之高壓半導體裝置，更包括：一第一汲極區，設置於該第一井區且鄰接該第一場氧化部，該第一汲極區與該第一隔離井相隔開來；一第二汲極區，設置於該第二井區且鄰接該第二場氧化部，該第二汲極區與該第二隔離井相隔開來；以及一導電部，電性連接該第一汲極區和該第二汲極區。
  19. 如請求項18之高壓半導體裝置，其中該第一汲極區係為一高壓單元(high-voltage unit)的汲極，該第二汲極區係為一電位轉換單元(level shifting unit)的汲極，其中該隔離結構設置於該高壓單元與該電位轉換單元之間，且該隔離結構圍繞該高壓單元。
TW109107777A 2020-03-10 2020-03-10 具有隔離結構的高壓半導體裝置 TWI733363B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW109107777A TWI733363B (zh) 2020-03-10 2020-03-10 具有隔離結構的高壓半導體裝置
CN202011108928.3A CN113380872B (zh) 2020-03-10 2020-10-16 高压半导体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW109107777A TWI733363B (zh) 2020-03-10 2020-03-10 具有隔離結構的高壓半導體裝置

Publications (2)

Publication Number Publication Date
TWI733363B true TWI733363B (zh) 2021-07-11
TW202135321A TW202135321A (zh) 2021-09-16

Family

ID=77569072

Family Applications (1)

Application Number Title Priority Date Filing Date
TW109107777A TWI733363B (zh) 2020-03-10 2020-03-10 具有隔離結構的高壓半導體裝置

Country Status (2)

Country Link
CN (1) CN113380872B (zh)
TW (1) TWI733363B (zh)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI624942B (zh) * 2016-10-11 2018-05-21 新唐科技股份有限公司 高壓半導體裝置
TW202008582A (zh) * 2018-07-31 2020-02-16 新唐科技股份有限公司 高壓半導體裝置及其製造方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108878505B (zh) * 2017-05-09 2021-05-25 世界先进积体电路股份有限公司 半导体装置及其制造方法
US10680120B2 (en) * 2018-04-05 2020-06-09 Vanguard International Semiconductor Corporation Semiconductor device and method for manufacturing the same
TWI654756B (zh) * 2018-04-25 2019-03-21 新唐科技股份有限公司 高壓半導體裝置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI624942B (zh) * 2016-10-11 2018-05-21 新唐科技股份有限公司 高壓半導體裝置
TW202008582A (zh) * 2018-07-31 2020-02-16 新唐科技股份有限公司 高壓半導體裝置及其製造方法

Also Published As

Publication number Publication date
TW202135321A (zh) 2021-09-16
CN113380872A (zh) 2021-09-10
CN113380872B (zh) 2024-03-12

Similar Documents

Publication Publication Date Title
US9466700B2 (en) Semiconductor device and method of fabricating same
KR100275500B1 (ko) 집적화된 고전압 전력 소자 제조방법
CN110718546B (zh) 绝缘栅极半导体器件及其制造方法
US7973333B2 (en) Lateral DMOS transistor and method for the production thereof
TWI488297B (zh) 元件與其形成方法
TWI548091B (zh) 半導體裝置、半導體裝置之製造方法、電子裝置及車輛
US20190096744A1 (en) Sinker to buried layer connection region for narrow deep trenches
US11081580B2 (en) High-voltage semiconductor devices and methods for manufacturing the same
CN110400842A (zh) 高压半导体装置
TWI624942B (zh) 高壓半導體裝置
KR20120021240A (ko) 반도체 장치 및 그 제조 방법
US7948031B2 (en) Semiconductor device and method of fabricating semiconductor device
TWI587402B (zh) 高壓半導體裝置及其製造方法
TWI733363B (zh) 具有隔離結構的高壓半導體裝置
TWI731700B (zh) 具有埋層結構的高壓半導體裝置
TWI831256B (zh) 半導體元件及其製造方法
TWI834173B (zh) 半導體裝置及其製造方法
US20240047460A1 (en) Semiconductor device and fabrication method thereof
US12046629B2 (en) Semiconductor device with increased isolation breakdown voltage
US20220328685A1 (en) Method for fabricating transistor structure
US20220130969A1 (en) Power device with a contact hole on a sloped ild region
CN109216453B (zh) 高压半导体装置及其制造方法
US20190312114A1 (en) Semiconductor Device with Trench Structure and Production Method
TW202347765A (zh) 半導體裝置及其形成方法
CN115810657A (zh) 半导体元件及其制造方法