TWI732413B - 形成半導體結構的方法 - Google Patents

形成半導體結構的方法 Download PDF

Info

Publication number
TWI732413B
TWI732413B TW109100495A TW109100495A TWI732413B TW I732413 B TWI732413 B TW I732413B TW 109100495 A TW109100495 A TW 109100495A TW 109100495 A TW109100495 A TW 109100495A TW I732413 B TWI732413 B TW I732413B
Authority
TW
Taiwan
Prior art keywords
layer
hole
mask layer
semiconductor structure
forming
Prior art date
Application number
TW109100495A
Other languages
English (en)
Other versions
TW202119544A (zh
Inventor
張錦標
Original Assignee
南亞科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 南亞科技股份有限公司 filed Critical 南亞科技股份有限公司
Publication of TW202119544A publication Critical patent/TW202119544A/zh
Application granted granted Critical
Publication of TWI732413B publication Critical patent/TWI732413B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
    • H01L28/92—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions made by patterning layers, e.g. by etching conductive layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

一種形成半導體結構的方法包括以下步驟。在底金屬上形成介電堆疊。在介電堆疊上形成第一遮罩層，其中第一遮罩層具有第一通孔，其一部份位於第一遮罩層的中心部分。在第一遮罩層上及第一通孔中形成第二遮罩層。圖案化第二遮罩層，以形成位於第二遮罩層的中心部分與周圍部分之間的開口，使得開口下方的第一通孔中的第二遮罩層被移除，其中第二遮罩層的中心部分覆蓋第一通孔的部分，且中心部分被周圍部分圍繞。蝕刻第一通孔下方的介電堆疊，以形成第二通孔，其中底金屬經由第二通孔而暴露。在第二通孔中及介電堆疊的頂表面上形成導電層。

Description

形成半導體結構的方法
本揭露係有關於形成半導體結構的方法。
隨著電子產業的快速發展，半導體元件的發展已實現高性能與微型化。動態隨機存取記憶體(Dynamic Random Access Memory；DRAM)的電路設計需要具有小電容的去耦電容器(decoupling capacitor)。詳細來說，去耦電容器可以被內置到晶片中，以防止電源中的電壓尖峰，例如是當晶片最初被供電，或是當晶片的各組件被激活時。然而，由於較小的電容器陣列可能會引起塌陷結構的風險，這是因為在現有的製造方法中，較小的電容器陣列是獨立的(stood-alone)。
本揭露之一技術態樣為一種形成半導體結構的方法。
根據本揭露一實施方式，形成半導體結構的方法包括以下步驟。在底金屬上形成介電堆疊。在介電堆疊上形成第一遮罩層，其中第一遮罩層具有第一通孔，第一通孔的一部份位於第一遮罩層的中心部分。在第一遮罩層上及第一通孔中形成第二遮罩層。圖案化第二遮罩層，以形成位於第二遮罩層的中心部分與周圍部分之間的開口，使得開口下方的第一通孔中的第二遮罩層被移除，其中第二遮罩層的中心部分覆蓋第一通孔的部分，且中心部分被周圍部分圍繞。蝕刻第一通孔下方的介電堆疊，以形成第二通孔，其中底金屬經由第二通孔而暴露。在第二通孔中及介電堆疊的頂表面上形成導電層。
在本揭露的一些實施方式中，形成半導體結構的方法更包括在形成導電層之前，在第二通孔的側壁上及介電堆疊的頂表面上形成金屬層。
在本揭露的一些實施方式中，形成半導體結構的方法更包括在第二通孔的底表面上形成金屬層，使得金屬層接觸底金屬。
在本揭露的一些實施方式中，形成半導體結構的方法更包括蝕刻介電堆疊的頂表面上的金屬層，以形成第三通孔。
在本揭露的一些實施方式中，蝕刻金屬層的一部分，使得第三通孔直接連接到第二通孔。
在本揭露的一些實施方式中，形成半導體結構的方法更包括在第三通孔中形成頂電極。
在本揭露的一些實施方式中，在第三通孔中形成頂電極，使得頂電極電性連接導電層。
在本揭露的一些實施方式中，形成半導體結構的方法更包括在形成第一遮罩層之前，於介電堆疊上形成第一隔離層。
在本揭露的一些實施方式中，形成半導體結構的方法更包括於第一隔離層上形成第二隔離層，使得金屬層位於第一隔離層與第二隔離層之間。
在本揭露的一些實施方式中，形成半導體結構的方法更包括在形成導電層之前，移除介電堆疊的氧化物層。
在本揭露的一些實施方式中，形成半導體結構的方法更包括在形成導電層之前，形成介電結構於第二通孔中，使得第二通孔中的導電層被介電結構圍繞。
依據本揭露的一實施方式，第二遮罩層的外圍部分與中心部分由光阻材料製成。
依據本揭露的一實施方式，圖案化第二遮罩層，使得第二遮罩層的開口直接連接到第一遮罩層的第一通孔。
在本揭露的一些實施方式中，圖案化第二遮罩層，使得第二遮罩層的通孔的寬度大於第一遮罩層的第一通孔的寬度。
在前述的實施方式中，由於第二遮罩層被圖案化，以形成位於第二遮罩層的中心部分與周圍部分的開口，可實現較小的電容器陣列(小尺寸電容器)，且可避免塌陷的風險。因此，可改善半導體結構的效能。
應當瞭解前面的一般說明和以下的詳細說明都僅是示例，並且旨在提供對本揭露的進一步解釋。
100‧‧‧底金屬
110‧‧‧介電堆疊
112‧‧‧第一氮化物層
113‧‧‧第一氧化物層
114‧‧‧第二氮化物層
115‧‧‧第二氧化物層
120‧‧‧第一隔離層
130‧‧‧第一遮罩層
132‧‧‧第一通孔
140‧‧‧第二遮罩層
142‧‧‧第一開口
144‧‧‧中心部分
146‧‧‧外圍部分
148‧‧‧第二通孔
150‧‧‧金屬層
152‧‧‧底部
160‧‧‧第二隔離層
170‧‧‧第三遮罩層
172‧‧‧第二開口
174‧‧‧第三通孔
180‧‧‧介電結構
190‧‧‧第一導電層
200‧‧‧頂電極
210‧‧‧第二導電層
R‧‧‧凹陷
W1‧‧‧寬度
W2‧‧‧寬度
W3‧‧‧寬度
W4‧‧‧寬度
1B-1B‧‧‧線
2B-2B‧‧‧線
3B-3B‧‧‧線
4B-4B‧‧‧線
5B-5B‧‧‧線
6B-6B‧‧‧線
7B-7B‧‧‧線
8B-8B‧‧‧線
9B-9B‧‧‧線
10B-10B‧‧‧線
本揭露之態樣可從以下實施方式的詳細說明及隨附的圖式理解。
第1A圖與第1B圖分別是根據本揭露的一實施方式於一階段的半導體結構的上視圖與剖面圖。
第2A圖與第2B圖分別是根據本揭露的一實施方式於一階段的半導體結構的上視圖與剖面圖。
第3A圖與第3B圖分別是根據本揭露的一實施方式於一階段的半導體結構的上視圖與剖面圖。
第4A圖與第4B圖分別是根據本揭露的一實施方式於一階段的半導體結構的上視圖與剖面圖。
第5A圖與第5B圖分別是根據本揭露的一實施方式於一階段的半導體結構的上視圖與剖面圖。
第6A圖與第6B圖分別是根據本揭露的一實施方式於一階段的半導體結構的上視圖與剖面圖。
第7A圖與第7B圖分別是根據本揭露的一實施方式於一階段的半導體結構的上視圖與剖面圖。
第8A圖與第8B圖分別是根據本揭露的一實施方式於一階段的半導體結構的上視圖與剖面圖。
第9A圖與第9B圖分別是根據本揭露的一實施方式於一階段的半導體結構的上視圖與剖面圖。
第10A圖與第10B圖分別是根據本揭露的一實施方式於一階段的半導體結構的上視圖與剖面圖。
現在將參照本揭露的實施方式，其示例被繪示在圖式中。本揭露在圖式及說明書中盡量使用相同的圖式元件號碼，來表示相同或相似的部分。
第1A圖與第1B圖分別是根據本揭露的一實施方式於一階段的半導體結構的上視圖與剖面圖。第1B圖是沿著第1A圖的線1B-1B的剖面圖。參閱第1A圖與第1B圖，在底金屬100上形成介電堆疊110。介電堆疊110可以包括交替地形成於底金屬100上的複數個氮化物層與複數個氧化物層。詳細來說，第一氮化物層112、第一氧化物層113、第二氮化物層114及第二氧化物層115依次形成於底金屬 100上。在一些實施方式中，第一氮化物層112接觸底金屬100。在一些實施方式中，底金屬100可視為半導體結構的底電極(bottom electrode)。
在底金屬100上形成介電堆疊110之後，在介電堆疊110上形成第一隔離層120。第一隔離層120可以由氮化物材料製成。舉例來說，第一隔離層120可以由氮化矽或其他適當的介電材料製成。在一些實施方式中，第一隔離層120可通過化學氣相沉積(CVD)、原子層沉積(ALD)或其他適當的製程形成。在一些實施方式中，第一隔離層120可以由與第一氮化物層112及第二氮化物層114相同的材料製成。
在一些實施方式中，在形成底金屬100之前，可先形成基板，底金屬100形成於基板上。前述的基板可以是矽基板。前述的基板可包括其他半導體元素，例如：鍺(germanium)，或包括半導體化合物，例如：碳化矽(silicon carbide)、砷化鎵(gallium arsenic)、磷化鎵(gallium phosphide)、磷化銦(indium phosphide)、砷化銦(indium arsenic)、及/或銻化銦(indium antimonide)，或其他半導體合金，例如：矽鍺(SiGe)、磷化砷鎵(GaAsP)、砷化銦鋁(AlInAs)、砷化鎵鋁(AlGaAs)、砷化銦鎵(GaInAs)、磷化銦鎵 (GaInP)、及/或磷砷化銦鎵(GaInAsP)，以及以上之任意組合。
第2A圖與第2B圖分別是根據本揭露的一實施方式於一階段的半導體結構的上視圖與剖面圖。第2B圖是沿著第2A圖的線2B-2B的剖面圖。參閱第2A圖與第2B圖，在介電堆疊110上形成第一遮罩層130。第一遮罩層130具有複數個第一通孔132，並且第一通孔132的一部分位於第一遮罩層130的中心部分。換句話說，第一遮罩層130接觸第一隔離層120。第一通孔132暴露下面的第一隔離層120。
在一些實施方式中，第一遮罩層130由光阻材料或多層介電質(multilayer dielectrics)材料製成。舉例來說，第一遮罩層130可以由黑色的光阻材料或多層介電質材料製成，例如是氧化物-氮化物-氧化物(oxide-nitride-oxide；ONO)。在一些實施方式中，形成第一遮罩層130的方法可包括先在第一隔離層120上形成光阻層，然後通過微影製程來圖案化前述的光阻層。
第3A圖與第3B圖分別是根據本揭露的一實施方式於一階段的半導體結構的上視圖與剖面圖。第3B圖是沿著第3A圖的線3B-3B的剖面圖。一併參閱第2A圖、第2B圖、第3A圖與第3B圖，在介電堆疊110上形成第一遮罩層130之後，在第一遮罩層130上與第一通孔132中形成第二 遮罩層140。換句話說，第二遮罩層140覆蓋第一遮罩層130，並且填充於第一通孔132中。
在第二遮罩層140形成於第一遮罩層130上與第一通孔132中之後，對第二遮罩層140執行圖案化，以在第二遮罩層140的中心部分144與外圍部分146之間形成第一開口142，使得第一開口142下方的第一通孔132中的第二遮罩層140被移除。因此，第一遮罩層130與第二遮罩層140的結構有助於在後續製程中形成小尺寸電容器。也就是說，由於第二遮罩層140填充於第一遮罩層130的第一通孔132中，則在後續製程中前述的位置(第二遮罩層140填充於第一通孔132中的位置)也不會形成通孔，有助於後續形成電容器時，可避免塌陷的風險。通過調節電容器的尺寸，可以實現期望的半導體結構設計。
詳細來說，第二遮罩層140的中心部分144覆蓋第一遮罩層130的中心部分中的第一通孔132的部分，並且被外圍部分146圍繞。第二遮罩層140的中心部分144對應地設置於第一遮罩層130的中心部分。舉例來說，第二遮罩層140的中心部分144與第一遮罩層130的中心部分位於相同的垂直高度。
在一些實施方式中，對第二遮罩層140執行圖案化，使得第二遮罩層140的第一開口142直接連接到第一遮罩層130的第一通孔132。第一通孔132暴露下面的第一隔 離層120。在一些實施方式中，圖案化第二遮罩層140，使得第二遮罩層140的第一開口142的寬度W2大於第一遮罩層130的第一通孔132的寬度W1。
在一些實施方式中，如第3B圖所示，第二遮罩層140與第一遮罩層130具有階梯狀的輪廓(stepped profile)。如第3A圖所示，第二遮罩層140具有中空狀(hollow-shaped)圖案或甜甜圈狀(donut-shaped)圖案。在一些實施方式中，第二遮罩層140具有網格狀(mesh-shaped)圖案。
在一些實施方式中，第二遮罩層140的中心部分144與外圍部分146是遮光(light shielding)部分。在一些實施方式中，第二遮罩層140的中心部分144與外圍部分146可以由光阻材料或多層介電質材料製成。舉例來說，第二遮罩層140的中心部分144與外圍部分146可以由黑色的光阻材料或多層介電質材料製成，例如是氧化物-氮化物-氧化物(ONO)。
第4A圖與第4B圖分別是根據本揭露的一實施方式於一階段的半導體結構的上視圖與剖面圖。第4B圖是沿著第4A圖的線4B-4B的剖面圖。一併參閱第3A圖、第3B圖、第4A圖與第4B圖，在圖案化第二遮罩層140之後，蝕刻第一通孔132下方的介電堆疊110，以形成第二通孔148。詳細來說，使用第一遮罩層130與第二遮罩層140 作為蝕刻遮罩，蝕刻第一隔離層120與介電堆疊110。蝕刻製程加深第一通孔132，直到到達底金屬100，以形成第二通孔148。底金屬100通過第二通孔148而暴露。
在一些實施方式中，在蝕刻第一隔離層120與介電堆疊110之後，移除第一遮罩層130與第二遮罩層140。
在一些實施方式中，如第3B圖與第4B圖所示，第二通孔148的深度大於第一通孔132的深度。在一些實施方式中，如第3B圖與第4B圖所示，第二通孔148的寬度W3實質上相同於第一通孔132的寬度W1。
第5A圖與第5B圖分別是根據本揭露的一實施方式於一階段的半導體結構的上視圖與剖面圖。第5B圖是沿著第5A圖的線5B-5B的剖面圖。參閱第5A圖與第5B圖，在形成第二通孔148之後，在第二通孔148的側壁與底表面以及介電堆疊110的頂表面上形成金屬層150。換句話說，金屬層150覆蓋底金屬100與第一隔離層120。在一些實施方式中，金屬層150接觸底金屬100、介電堆疊110以及第一隔離層120。
第6A圖與第6B圖分別是根據本揭露的一實施方式於一階段的半導體結構的上視圖與剖面圖。第6B圖是沿著第6A圖的線6B-6B的剖面圖。參閱第6A圖與第6B圖，在形成金屬層150之後，在第一隔離層120上形成第二隔離層160，使得金屬層150位於第一隔離層120與第二隔離層 160之間。換句話說，第二隔離層160覆蓋金屬層150。第二隔離層160接觸介電堆疊110的頂表面上的金屬層150。
在一些實施方式中，第二隔離層160可以由氮化物材料製成。舉例來說，第二隔離層160可以由氮化矽或其他適當的介電材料製成。在一些實施方式中，第二隔離層160可通過化學氣相沉積(CVD)、原子層沉積(ALD)或其他適當的製程形成。在一些實施方式中，第二隔離層160可以由與第一隔離層120相同的材料製成。
第7A圖與第7B圖分別是根據本揭露的一實施方式於一階段的半導體結構的上視圖與剖面圖。第7B圖是沿著第7A圖的線7B-7B的剖面圖。參閱第7A圖與第7B圖，在形成第二隔離層160之後，在第二隔離層160上形成第三遮罩層170。第三遮罩層170具有第二開口172，第二開口172暴露下面的第二隔離層160。
在一些實施方式中，第二開口172對齊於第二通孔148。第二開口172與第二通孔148被第二隔離層160分隔。在一些實施方式中，第二開口172的寬度大於第二通孔148的寬度。
在一些實施方式中，第三遮罩層170具有格狀(lattice-shaped)圖案。在一些實施方式中，第三遮罩層170由光阻材料或多層介電質材料製成。舉例來說，第三遮罩層170由黑色光阻材料或多層介電質材料製成，諸如 氧化物-氮化物-氧化物(ONO)。在一些實施方式中，形成第三遮罩層170的方法可包括先形成光阻層，然後通過微影製程將前述的光阻層圖案化。
第8A圖與第8B圖分別是根據本揭露的一實施方式於一階段的半導體結構的上視圖與剖面圖。第8B圖是沿著第8A圖的線8B-8B的剖面圖。一併參閱第7A圖、第7B圖、第8A圖與第8B圖，在形成第三遮罩層170之後，蝕刻在介電堆疊110的頂表面上的金屬層150，以形成第三通孔174。詳細來說，使用第三遮罩層170作為蝕刻遮罩，蝕刻金屬層150與第二隔離層160。蝕刻製程移除金屬層150的一部分與第二隔離層160的一部分，使得第三通孔174直接連接到第二通孔148。金屬層150的底部152通過第二通孔148而暴露。
在一些實施方式中，在蝕刻金屬層150與第二隔離層160，移除第三遮罩層170。
在一些實施方式中，第三通孔174的寬度W4大於第二通孔148的寬度W3。在一些實施方式中，第三通孔174的深度小於第二通孔148的深度。
第9A圖與第9B圖分別是根據本揭露的一實施方式於一階段的半導體結構的上視圖與剖面圖。第9B圖是沿著第9A圖的線9B-9B的剖面圖。一併參閱第8A圖、第8B圖、第9A圖與第9B圖，在形成第三通孔174之後，移除介 電堆疊110的第一氧化物層113與第二氧化物層115，以形成凹陷R。在一些實施方式中，凹陷R直接連接到第三通孔174。凹陷R與第二通孔148被金屬層150分隔。
第10A圖與第10B圖分別是根據本揭露的一實施方式於一階段的半導體結構的上視圖與剖面圖。第10B圖是沿著第10A圖的線10B-10B的剖面圖。一併參閱第9A圖、第9B圖、第10A圖與第10B圖，在移除介電堆疊110的第一氧化物層113與第二氧化物層115之後，在凹陷R中形成介電結構180。詳細來說，介電結構180還形成於第二隔離層160的頂表面上。介電結構180接觸第一氮化物層112、第二氮化物層114、第一隔離層120、金屬層150以及第二隔離層160。在一些實施方式中，介電結構180形成於第二通孔148中。在一些實施方式中，介電結構180可包括高k介電材料與氮化鈦(TiN)。
在形成介電結構180之後，在第二通孔148中以及在介電堆疊110的頂表面上形成第一導電層190。第一導電層190還形成於介電結構180的頂表面上。在一些實施方式中，第二通孔148中的第一導電層190被第二通孔148中的介電結構180圍繞。位於第二通孔148中的金屬層150、介電結構180與第一導電層190可視為電容器。
在一些實施方式中，第一導電層190可以由金屬製成。在一些實施方式中，第一導電層190與金屬層150可以由相同的材料製成。
在形成第一導電層190之後，在第三通孔174中形成頂電極200。換句話說，頂電極200形成於第一導電層190上。再換言之，頂電極200電性連接第一導電層190。在一些實施方式中，頂電極200的底表面低於金屬層150的底表面。在一些實施方式中，頂電極200可以由多晶矽材料製成。
在形成頂電極200之後，在頂電極200上形成第二導電層210。在一些實施方式中，第二導電層210接觸頂電極200。在一些實施方式中，第二導電層210可以由金屬製成，例如為鎢(W)。
綜上所述，由於第二遮罩層被圖案化，以形成位於第二遮罩層的中心部分與周圍部分的開口，可實現較小的電容器陣列(小尺寸電容器)，且可避免塌陷的風險。因此，可改善半導體結構的效能。
雖然本揭露已經將實施方式詳細地揭露如上，然而其他的實施方式也是可能的，並非用以限定本揭露。因此，所附之權利要求的精神及其範圍不應限於本揭露實施方式之說明。
本領域任何熟習此技藝者，在不脫離本揭露之精神和範圍內，當可作各種之改變或替換，因此所有的這些改變或替換都應涵蓋於本揭露所附權利要求的保護範圍之內。
100‧‧‧底金屬
112‧‧‧第一氮化物層
114‧‧‧第二氮化物層
120‧‧‧第一隔離層
150‧‧‧金屬層
160‧‧‧第二隔離層
180‧‧‧介電結構
190‧‧‧第一導電層
200‧‧‧頂電極
210‧‧‧第二導電層

Claims (14)

  1. 一種形成半導體結構的方法，包含：
    形成一介電堆疊，於一底金屬上；
    形成一第一遮罩層，於該介電堆疊上，其中該第一遮罩層具有複數個第一通孔，且該些第一通孔的一部份位於該第一遮罩層的一中心部分；
    形成一第二遮罩層，於該第一遮罩層上及該些第一通孔中；
    圖案化該第二遮罩層，以形成位於該第二遮罩層的一中心部分與一周圍部分之間的一開口，使得該開口下方的該些第一通孔中的該第二遮罩層被移除，其中該第二遮罩層的該中心部分覆蓋該些第一通孔的該部分，且該中心部分被該周圍部分圍繞；
    蝕刻該些第一通孔下方的該介電堆疊，以形成一第二通孔，其中該底金屬經由該第二通孔而暴露；以及
    形成一導電層，於該第二通孔中及該介電堆疊的一頂表面上。
  2. 如請求項1所述之形成半導體結構的方法，更包含：
    在形成該導電層之前，形成一金屬層，於該第二通孔的一側壁上及該介電堆疊的該頂表面上。
  3. 如請求項2所述之形成半導體結構的方法，更包含：
    在該第二通孔的一底表面上形成該金屬層，使得該金屬層接觸該底金屬。
  4. 如請求項2所述之形成半導體結構的方法，更包含：
    蝕刻該介電堆疊的該頂表面上的該金屬層，以形成一第三通孔。
  5. 如請求項4所述之形成半導體結構的方法，其中蝕刻該金屬層的一部分，使得該第三通孔直接連接到該第二通孔。
  6. 如請求項4所述之形成半導體結構的方法，更包含：
    形成一頂電極，於該第三通孔中。
  7. 如請求項6所述之形成半導體結構的方法，其中在該第三通孔中形成該頂電極，使得該頂電極電性連接該導電層。
  8. 如請求項2所述之形成半導體結構的方法，更包含：
    在形成該第一遮罩層之前，形成一第一隔離層於該介電堆疊上。
  9. 如請求項8所述之形成半導體結構的方法，更包含：
    形成該第二隔離層於該第一隔離層上，使得該金屬層位於該第一隔離層與該第二隔離層之間。
  10. 如請求項1所述之形成半導體結構的方法，更包含：
    在形成該導電層之前，移除該介電堆疊的一氧化物層。
  11. 如請求項1所述之形成半導體結構的方法，更包含：
    在形成該導電層之前，形成一介電結構於該第二通孔中，使得該第二通孔中的該導電層被該介電結構圍繞。
  12. 如請求項1所述之形成半導體結構的方法，其中該第二遮罩層的該外圍部分與該中心部分由光阻材料製成。
  13. 如請求項1所述之形成半導體結構的方 法，其中圖案化該第二遮罩層，使得該第二遮罩層的該開口直接連接到該第一遮罩層的該第一通孔。
  14. 如請求項1所述之形成半導體結構的方法，其中圖案化該第二遮罩層，使得該第二遮罩層的該通孔的一寬度大於該第一遮罩層的該第一通孔的一寬度。
TW109100495A 2019-11-12 2020-01-07 形成半導體結構的方法 TWI732413B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/681,782 US10978555B1 (en) 2019-11-12 2019-11-12 Semiconductor structure and method of forming the same
US16/681,782 2019-11-12

Publications (2)

Publication Number Publication Date
TW202119544A TW202119544A (zh) 2021-05-16
TWI732413B true TWI732413B (zh) 2021-07-01

Family

ID=75394445

Family Applications (1)

Application Number Title Priority Date Filing Date
TW109100495A TWI732413B (zh) 2019-11-12 2020-01-07 形成半導體結構的方法

Country Status (2)

Country Link
US (1) US10978555B1 (zh)
TW (1) TWI732413B (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040159862A1 (en) * 2001-08-14 2004-08-19 Agere Systems Guardian Corp. Interdigitated capacitor and method of manufacturing thereof
US20050087879A1 (en) * 2003-10-28 2005-04-28 Samsung Electronics Co., Ltd. Logic device having vertically extending metal-insulator-metal capacitor between interconnect layers and method of fabricating the same
US20050287795A1 (en) * 2004-02-27 2005-12-29 Micron Technology, Inc. Method of forming high aspect ratio structures

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9431297B2 (en) * 2014-10-01 2016-08-30 Taiwan Semiconductor Manufacturing Company, Ltd. Method of forming an interconnect structure for a semiconductor device
US9679804B1 (en) * 2016-07-29 2017-06-13 Taiwan Semiconductor Manufacturing Company, Ltd. Multi-patterning to form vias with straight profiles

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040159862A1 (en) * 2001-08-14 2004-08-19 Agere Systems Guardian Corp. Interdigitated capacitor and method of manufacturing thereof
US20050087879A1 (en) * 2003-10-28 2005-04-28 Samsung Electronics Co., Ltd. Logic device having vertically extending metal-insulator-metal capacitor between interconnect layers and method of fabricating the same
US20050287795A1 (en) * 2004-02-27 2005-12-29 Micron Technology, Inc. Method of forming high aspect ratio structures

Also Published As

Publication number Publication date
TW202119544A (zh) 2021-05-16
CN112864154A (zh) 2021-05-28
US10978555B1 (en) 2021-04-13

Similar Documents

Publication Publication Date Title
US7094660B2 (en) Method of manufacturing trench capacitor utilizing stabilizing member to support adjacent storage electrodes
KR100442104B1 (ko) 커패시터를 갖는 반도체 소자의 제조방법
US7605035B2 (en) Method of fabricating semiconductor device by exposing upper sidewalls of contact plug to form charge storage electrode
US7807569B2 (en) Method of manufacturing a contact structure for a semiconductor device
TWI571915B (zh) 電容器下電極之製造方法及半導體裝置
US7951668B2 (en) Process for fabricating crown capacitors of dram and capacitor structure
US20210151439A1 (en) Semiconductor device including storage node electrode having filler and method for manufacturing the same
US7508023B2 (en) Capacitor structure and fabricating method thereof
KR100317042B1 (ko) 반구형 알갱이 실리콘을 가지는 실린더형 커패시터 및 그 제조방법
KR20220056084A (ko) 트렌치 커패시터 수율 개선을 위한 트렌치 패턴
CN107579037B (zh) 电容器结构及其制造方法
US11342333B2 (en) Semiconductor device
US6844229B2 (en) Method of manufacturing semiconductor device having storage electrode of capacitor
TWI732413B (zh) 形成半導體結構的方法
US20060148168A1 (en) Process for fabricating dynamic random access memory
US7528431B2 (en) Semiconductor device having isolation pattern in interlayer insulating layer between capacitor contact plugs and methods of fabricating the same
US20030227045A1 (en) Method of forming storage nodes comprising a base in a contact hole and related structures
US20040080051A1 (en) Semiconductor device
CN112864154B (zh) 形成半导体结构的方法
TWI736947B (zh) 記憶體結構及其製造方法
US11769791B2 (en) High capacitance MIM device with self aligned spacer
US20230141031A1 (en) Semiconductor device with mim capacitor and method for manufacturing same
KR20070038225A (ko) 반도체 장치의 제조 방법
US6143603A (en) Method of manufacturing bottom electrode of a capacitor
TW202339317A (zh) 包括電容器的積體電路及其形成方法