TWI729938B - 記憶體裝置以及記憶體的測試方法 - Google Patents

Abstract

一種記憶體裝置以及記憶體的測試方法被提出。記憶體的測試方法包括：產生多個測試數據；依據設定位址，使各測試數據被寫入至記憶體的多個選中記憶區塊中；依據上述的設定位址，由選中記憶區塊分別讀取多個讀出資料；並且，比較讀出資料以產生測試結果。

Description

記憶體裝置以及記憶體的測試方法

本發明是有關於一種記憶體裝置以及記憶體的測試方法，且特別是有關於一種可增加測試速度的記憶體裝置以及記憶體的測試方法。

由於現代製程尺寸不斷微縮，記憶體晶片測試上的失效模式（Failure Model）也變得複雜，越來越多的失效行為無法用簡單的模型來解釋，因此有越來越多的失效（Fault）無法被固定型的測試方法（Deterministic tests）偵測出來。因此，隨機式的測試（亂數測試或偽亂數測試）也就變得越來越重要。

目前主流的記憶體測試機台並不適合做隨機式的測試，主要是不容易及時產生隨機的輸入信號（例如命令信號、位址信號等）給記憶體，也無法及時產生要跟記憶體比對的預期資料。

此外隨機式的測試通常需要較長的測試時間，所以如何縮短測試時間也是一個重要的考量因素。

本發明提供一種記憶體裝置以及記憶體的測試方法，可增加測試的速度。

本發明的記憶體的測試方法包括：產生多個測試數據；依據設定位址，使各測試數據被寫入至記憶體的多個選中記憶區塊中；依據上述的設定位址，由選中記憶區塊分別讀取多個讀出資料；並且，比較讀出資料以產生測試結果。

本發明的記憶體裝置包括測試數據產生器、多個記憶區塊、多個感測放大器以及資料比較器。測試數據產生器產生多個測試數據。記憶區塊耦接測試數據產生器，其中各測試數據依據設定位址以被寫入至記憶區塊中的多個選中記憶區塊中。感測放大器用以依據設定位址，感測選中記憶區塊的資料以產生多個讀出資料。資料比較器比較讀出資料以產生測試結果。

基於上述，本發明提供的隨機式的測試，透過使多個選中記憶區塊寫入測試數據，並藉由比較由多個選中記憶區塊獲得的讀出資料，以獲得多個記憶區塊的測試結果，有效降低記憶體測試動作所需的時間。

請參照圖1，圖1繪示本發明一實施例的記憶體的測試方法的流程圖。在圖1中，步驟S110中，產生多個測試數據。在此，在記憶體的測試流程中，上述的多個數據可以依序被產生。此外，多個測試數據可以形成一個數序，這個數序的產生機制，可以透過亂數產生機制來進行，並藉以對記憶體執行隨機式的測試。接著，在步驟S120中，則依據設定位址，使各測試數據被寫入多個進行測試的選中記憶區塊中。在本實施例中，選中記憶區塊可以是記憶體中的全部的記憶區塊，或者，選中記憶區塊也可以是記憶體區塊中的部分區塊。另外，上述的設定位址可以為預先設定好的位址。

在步驟S130中，依據上述的設定位址，對上述的多個選中記憶區塊進行讀取，並藉以分別獲得多個讀出資料。並且，在步驟S140中，針對所獲得的多個讀取資料進行比較，藉以產生測試結果。

在本實施例中，寫入多個選中記憶區塊的測試數據都是相同的。在選中記憶區塊沒有異常的狀態下，基於設定位址所讀取的讀出資料，也應該是相同的。因此，當步驟S140中，比較出所有的讀出資料都是相同的，表示所有的選中記憶區塊皆沒有異常，並可對應產生為通過的測試結果。相對的，當步驟S140中，比較出讀出資料中，至少其中之二不是相同的，表示必然存在至少一選中記憶區塊發生異常，並可對應產生為失敗的測試結果。

在本發明一實施例中，可在步驟S120前先對全部的記憶區塊執行初始化的動作，使每一個區塊的資料相同。以避免步驟S130中發生讀取錯誤（例如對尚未寫入資料的記憶區塊進行讀取）進而影響步驟S140產生的測試結果。

附帶一提的，本發明實施例中，對應每一選中記憶區塊，設置有一感測放大器（sense amplifier）。當針對多個選中記憶區塊進行資料讀取動作時，多個感測放大器可以同步針對多個選中記憶區塊執行資料感測動作，並可同步的產生多個讀出資料。

並且，本發明實施例，可針對多個讀出資料執行互斥或的邏輯運算，藉以得知讀出資料間是否相同，進以產生測試結果。

在此請注意，單一讀出資料可具有多個位元，在一實施例中，可以設置多個互斥或閘以分別對應讀出資料的多個位元，並逐位（bitwise）的使多個讀出資料相互比較，以產生測試結果。

依據上述的說明不難得知，本發明透過使多個選中記憶區塊，依序寫入相同的一個或多個測試數據。再依序的讀出所寫入的測試數據，並針對多個選中記憶區塊的多個讀出資料進行比較，可以完成記憶體的測試動作。透過多個記憶區塊的同步測試動作，可以有效節省測試時間。

以下請參照圖2，圖2繪示本發明實施例的記憶體測試流程的示意圖。在進行記憶體的測試動作中，本發明實施例可使測試機台210產生一種子資訊SEED。種子資訊SEED可被傳送至測試數據產生器220。測試數據產生器220可依據種子資訊SEED以執行一亂數產生機制，並產生為亂數數序的多個測試數據TD。

測試數據產生器220提供測試數據TD至多個被選中的記憶區塊231~23N（選中記憶區塊），並使測試數據TD被寫入至記憶區塊231~23N中。在完成上述的測試數據TD的寫入動作後，針對記憶區塊231~23N執行讀取動作，並將分別獲得的讀出資料RD1~RDN傳送至資料比較器240。資料比較器240針對讀出資料RD1~RDN進行比較，並依據讀出資料RD1~RDN是否完全相同，來產生測試結果TR。在本實施例中，當讀出資料RD1~RDN完全相同時，資料比較器240可以產生為通過的測試結果TR；相對的，當讀出資料RD1~RDN並非完全相同時，資料比較器240可以產生為失敗的測試結果TR。以測試結果TR為邏輯信號為範例，當測試結果TR為第一邏輯準位時，可以表示測試結果為通過，當測試結果TR為第二邏輯準位時，可以表示測試結果為失敗。第一邏輯準位可以為高邏輯準位（或低邏輯準位），而第二邏輯準位則可以為低邏輯準位（或高邏輯準位）。

以下請參照圖3，圖3繪示本發明一實施例的記憶體裝置的示意圖。記憶體裝置300包括測試數據產生器310、記憶胞陣列320、多個感測放大器331~33N以及資料比較器340。測試數據產生器310耦接至記憶胞陣列320，並在測試動作中，產生多個測試數據TD。記憶胞陣列320包括多個記憶區塊321~32N。以記憶區塊321~32N皆為選中記憶區塊為範例，在測試動作中，測試數據產生器310所產生的測試數據TD可被寫入至所有的記憶區塊321~32N中。

在另一方面，感測放大器331~33N分別耦接至記憶區塊321~32N。在上述的測試數據TD被寫入至記憶區塊321~32N後，可針對記憶區塊321~32N執行讀取動作。感測放大器331~33N分別針對記憶區塊321~32N傳出的資料MD1~MDN進行感測並放大的動作，並藉以分別獲得多個讀出資料RD1~RDN。

資料比較器340耦接至感測放大器331~33N。在測試動作中，資料比較器340接收讀出資料RD1~RDN，並針對讀出資料RD1~RDN進行比較，且依據比較結果產生測試結果TR，其中，當讀出資料RD1~RDN均相同時，資料比較器340產生的測試結果TR指示測試通過，當讀出資料RD1~RDN不完全相同時，資料比較器340產生的測試結果TR指示測試失敗。

附帶一提的，測試數據產生器310可以依時序持續的產生測試數據。例如，

測試數據產生器310可在第一時間區間產生測試數據TD1。測試數據TD1可依據設定位址被寫入至記憶區塊321~32N。接著，感測放大器331~33N依據相同的設定位置感測記憶區塊321~32N中所儲存的資料。資料比較器340則可針對感測放大器331~33N分別提供的讀出資料RD1~RDN進行比較以產生第一次的測試結果TR1。接著，測試數據產生器310可在第二時間區間產生另一測試數據TD2，測試數據TD2可依據設定位址被寫入至記憶區塊321~32N。接著，感測放大器331~33N依據相同的設定位置感測記憶區塊321~32N中所儲存的資料。資料比較器340則可針對感測放大器331~33N分別提供的讀出資料RD1~RDN進行比較以產生第二次的測試結果TR2。

上述的動作可多次的被執行，以提升測試結果的正確度。此外，在上述的範例中，對應不同時間區間的多個測試數據TD1~TD2是不相同的。

本發明實施例中的記憶胞陣列320可以是非發式記憶胞陣列或也可以是揮發性記憶胞陣列，沒有固定的限制。

以下請參照圖4，圖4繪示本發明實施例的測試數據產生器的一實施方式的示意圖。測試數據產生器400為一線性回授移位暫存電路（Linear Feedback Shift Register circuit, LSFR）。在本實施方式中，測試數據產生器400包括正反器DFF1~DFF3以及邏輯閘LG1。正反器DFF1~DFF3依序串接，其中，正反器DFF1~DFF3接收相同的時脈信號CLK以設定工作時序。正反器DFF1的資料端D耦接至邏輯閘LG1的輸出端；正反器DFF1的輸出端O耦接至正反器DFF2的資料端D以及邏輯閘LG1的一輸入端；正反器DFF2的輸出端O耦接至正反器DFF3的資料端D；正反器DFF3的輸出端O耦接至邏輯閘LG1的另一輸入端。

依據時脈信號CLK的多個脈波，正反器DFF1~DFF3的輸出端D所依序產生的可如下表所示：

脈波數	Q(2)~Q(0)
0	111
1	110
2	101
3	010
4	100
5	001
6	011
7	111

上表的實施例中，輸出信號Q(0)~Q(2)初始值設定為1、1、1，並隨著時脈信號CLK的多個脈波，在時脈信號CLK的第七個脈波時，輸出信號Q(0)~Q(2)回到初始值1、1、1。輸出信號Q(0)~Q(2)可用以提供做為測試數據。

本實施方式中，測試數據產生器400可用以提供具有三位元的測試數據。在其他實施方式中，透過變更正反器的數量，可以針對測試數據的位元數進行調整。設計者可以依據所需要的測試數據的位元數來進行正反器的數量的調整，沒有一定的限制。另外，本實施方式中邏輯閘LG1為互斥或閘。在本發明其他實施例中，邏輯閘LG1也可以變更為其中他種類的邏輯閘。並且，作為回授電路的邏輯閘LG1也可以設置為多個，並不只限於一個。此外，邏輯閘LG1的輸入端可以耦接在任一級的正反器的輸出端上，邏輯閘LG1的輸出端也可以耦接至任一級的正反器的資料端上，同樣沒有一定的限制。

以下請參照圖5，圖5繪示本發明實施例的資料比較器的一實施方式的示意圖。資料比較器500為一互斥或閘XOR。互斥或閘XOR可以具有多個輸入端以接收感測放大器所分別產生的多個讀出資料RD1~RDN。互斥或閘XOR的輸出端則用以產生測試結果TR。

值得注意的，本實施方式中的互斥或閘XOR也可以用其他種類的一個或多個邏輯閘來進行取代。在本領域具通常知識者的認知下，可以得知，單一種邏輯運算可以應用多個不同的邏輯閘的組合來完成，並沒有固定的限制。

當然，本發明實施方式中，資料比較器500也可應用其他種類的數位或是類比形式（例如應用運算放大器），且為本領域具通常知識者所熟知的的比較器，來完成讀出資料RD1~RDN的比較動作。圖5的繪示僅只是說明用的範例，不用以限縮本發明的實施範疇。

以下請參照圖6，圖6繪示本發明另一實施例的記憶體裝置的示意圖。記憶體裝置600耦接至測試機台601。記憶體裝置600包括測試數據產生器610、記憶胞陣列620、感測放大器631~63N、資料比較器640、資料閂鎖器651~65N、位址閂鎖器660、時序產生器670、寫入資料閂鎖器680、寫入驅動器690以及輸出驅動器6100。

在執行記憶體裝置600的測試動作時，測試機台601可發送測試命令至測試數據產生器610。測試數據產生器610可依據所接收到的測試命令開始產生測試數據TD。測試數據TD可被傳送至寫入資料閂鎖器中680，並透過寫入驅動器690以執行將測試數據TD寫入至為選中記憶區塊的記憶區塊621~62N中。在本實施例中，寫入驅動器690可依據位址閂鎖器660以及時序產生器670所分別提供的設定位址以及時序控制信號來執行測試數據TD的寫入動作。

在完成試數據TD的寫入動作後，可基於設定位址，以進行記憶區塊621~62N的資料讀取動作。在本實施例中，感測放大器631~63N分別對應記憶區塊621~62N。在資料讀取動作中，感測放大器631~63N分別感測記憶區塊621~62N所提供的資料，並進行放大，以分別產生讀出資料RD1~RDN。

資料閂鎖器651~65N分別耦接至感測放大器631~63N，並分別閂鎖感測放大器631~63N所產生的讀出資料RD1~RDN。在資料閂鎖器651~65N完成穩定的閂鎖動作後，耦接至資料閂鎖器651~65N的資料比較器640，可讀取資料閂鎖器651~65N中的讀出資料RD1~RDN。資料比較器640並針對讀出資料RD1~RDN進行比較，再依據比較結果產生測試結果TR。

在本實施例中，測試結果TR可以為一數位信號。其中，測試結果TR的邏輯準位可以代表測試的結果為通過與否。當讀出資料RD1~RDN均相同，資料比較器640可產生通過的測試結果TR（例如邏輯準位1或0）；當讀出資料RD1~RDN不完全相同，資料比較器640可產生失敗的測試結果TR（例如邏輯準位0或1）。

輸出驅動器6100耦接在資料比較器640以及測試機台601間。資料比較器640可將所產生的測試結果TR傳送至輸出驅動器6100。輸出驅動器6100則可傳送測試結果TR至測試機台601。測試機台601則可依據輸出驅動器6100所傳送的一個或多個測試結果TR，來針對受測的記憶體裝置600進行分析。

值得一提的，在本實施例中，測試數據產生器610可設置在記憶體裝置600中。而在本發明其他實施例中，測試數據產生器610或也可以設置在記憶體裝置600外。

附帶一提的，本實施例中的感測放大器631~63N、資料比較器640、資料閂鎖器651~65N、位址閂鎖器660、時序產生器670、寫入資料閂鎖器680、寫入驅動器690以及輸出驅動器6100的硬體架構，都可應用記憶體領域具常知識者所熟知的硬體電路來實施，沒有特定的限制。

綜上所述，本發明提供的隨機式的測試，可針對多個選中記憶區塊寫入相同測試數據，並透過讀出選中記憶區塊中的測試數據已進行比對來完成測試動作。可快速的完成記憶體的測試動作，降低測試動作所耗去的時間。

210:測試機台 220、310、400、610:測試數據產生器 231~23N、621~62N:記憶區塊 240、340、500、640:資料比較器 300、600:記憶體裝置 320、620:記憶胞陣列 331~33N、631~63N:感測放大器 6100:輸出驅動器 651~65N:資料閂鎖器 660:位址閂鎖器 670:時序產生器 680:寫入資料閂鎖器 690:寫入驅動器 CLK:時脈信號 D:資料端 DFF1~DFF3:正反器 LG1:邏輯閘 O:輸出端 Q(0)~Q(2):輸出信號 RD1~RDN:讀出資料 S110~S140:記憶體的測試步驟 SEED:種子資訊 TD:測試數據 TR:測試結果 XOR:互斥或閘

圖1繪示本發明一實施例的記憶體的測試方法的流程圖。 圖2繪示本發明實施例的記憶體測試流程的示意圖。 圖3繪示本發明一實施例的記憶體裝置的示意圖。 圖4繪示本發明實施例的測試數據產生器的一實施方式的示意圖。 圖5繪示本發明實施例的資料比較器的一實施方式的示意圖。 圖6繪示本發明另一實施例的記憶體裝置的示意圖。

S110~S140:記憶體的測試步驟

Claims (11)

1. 一種記憶體的測試方法，包括：依據一亂數產生機制以產生多個測試數據；依據一設定位址，使各該測試數據被寫入至該記憶體的多個選中記憶區塊中；依據該設定位址，由該些選中記憶區塊分別讀取多個讀出資料；以及比較該些讀出資料以產生一測試結果。
2. 如請求項1所述的測試方法，其中比較該些讀出資料以產生該測試結果的步驟包括：當該些讀出資料均相同時，產生為通過的該測試結果；以及當該些讀出資料中至少其中之二不相同時，產生為失敗的該測試結果。
3. 如請求項1所述的測試方法，其中比較該些讀出資料以產生該測試結果的步驟包括：使該些讀出資料執行互斥或運算以產生該測試結果。
4. 如請求項1所述的測試方法，其中該些選中記憶區塊為該記憶體中的所有記憶區塊或部分記憶區塊。
5. 如請求項1所述的測試方法，其中依據該設定位址，由該些選中記憶區塊分別讀取該些讀出資料的步驟包括：依據該設定位址，提供多個感測放大器以分別感測該些選中記憶區塊中的資料，以分別獲得該些讀出資料。
6. 一種記憶體裝置，包括：一測試數據產生器，依據一亂數產生機制以產生多個測試數據；多個記憶區塊，耦接該測試數據產生器，其中各該測試數據依據一設定位址以被寫入至該些記憶區塊中的多個選中記憶區塊中；多個感測放大器，用以依據該設定位址，感測該些選中記憶區塊的資料以產生多個讀出資料；以及一資料比較器，比較該些讀出資料以產生一測試結果。
7. 如請求項6所述的記憶體裝置，其中更包括：一寫入驅動器，耦接該些記憶區塊，依據該設定位址以使各該測試數據寫入至該些選中記憶區塊。
8. 如請求項6所述的記憶體裝置，更包括：多個資料閂鎖器，耦接該些感測放大器，用以分別閂鎖該些讀出資料。
9. 如請求項6所述的記憶體裝置，其中該測試數據產生器為一線性回授移位暫存電路。
10. 如請求項6所述的記憶體裝置，其中當該資料比較器判斷該些讀出資料均相同時，產生為通過的該測試結果；當該資料比較器判斷該些讀出資料中至少其中之二不相同時，產生為失敗的該測試結果。
11. 如請求項6所述的記憶體裝置，其中該資料比較器包括互斥或閘。

Images