TWI725072B - 蝕刻方法 - Google Patents

蝕刻方法 Download PDF

Info

Publication number
TWI725072B
TWI725072B TW105137210A TW105137210A TWI725072B TW I725072 B TWI725072 B TW I725072B TW 105137210 A TW105137210 A TW 105137210A TW 105137210 A TW105137210 A TW 105137210A TW I725072 B TWI725072 B TW I725072B
Authority
TW
Taiwan
Prior art keywords
gas
etching
sif
mask
film
Prior art date
Application number
TW105137210A
Other languages
English (en)
Other versions
TW201729284A (zh
Inventor
和田敏治
Original Assignee
日商東京威力科創股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商東京威力科創股份有限公司 filed Critical 日商東京威力科創股份有限公司
Publication of TW201729284A publication Critical patent/TW201729284A/zh
Application granted granted Critical
Publication of TWI725072B publication Critical patent/TWI725072B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H01J37/32091—Radio frequency generated discharge the radio frequency energy being capacitively coupled to the plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/3244—Gas supply means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32532—Electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H01L21/02312—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment treatment by exposure to a gas or vapour
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H01L21/02312—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment treatment by exposure to a gas or vapour
    • H01L21/02315—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment treatment by exposure to a gas or vapour treatment by exposure to a plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31127—Etching organic layers
    • H01L21/31133—Etching organic layers by chemical means
    • H01L21/31138—Etching organic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H01L21/32137—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas of silicon-containing layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67069—Apparatus for fluid treatment for etching for drying etching
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05H—PLASMA TECHNIQUE; PRODUCTION OF ACCELERATED ELECTRICALLY-CHARGED PARTICLES OR OF NEUTRONS; PRODUCTION OR ACCELERATION OF NEUTRAL MOLECULAR OR ATOMIC BEAMS
    • H05H1/00—Generating plasma; Handling plasma
    • H05H1/24—Generating plasma
    • H05H1/46—Generating plasma using applied electromagnetic fields, e.g. high frequency or microwave energy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/32—Processing objects by plasma generation
    • H01J2237/33—Processing objects by plasma generation characterised by the type of processing
    • H01J2237/334—Etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Electromagnetism (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

本發明之目的在於使遮罩選擇比提高。 本發明提供一種蝕刻方法，其係於對向配置有上部電極及下部電極之處理容器內對被處理體上之絕緣層進行蝕刻之方法，且包含如下步驟，即，向上述處理容器內供給包含氟碳氣體及四氟化矽(SiF4 )氣體之處理氣體，對上述上部電極及上述下部電極中之至少任一者施加高頻電力而產生電漿，並藉由所產生之上述電漿介隔遮罩而對絕緣層進行蝕刻。

Description

蝕刻方法
本發明係關於一種蝕刻方法。
提出有一種使用蝕刻裝置對半導體元件之電路圖案於半導體晶圓(以下亦稱為「晶圓」)上進行微細加工的技術(例如，參照專利文獻1)。於專利文獻1中，揭示有於對晶圓上之絕緣層進行蝕刻時抑制彎曲之技術。
[先前技術文獻] [專利文獻]
[專利文獻1]日本專利特開2008-60566號公報
然而，為了應對近年來進一步微細化之要求，且實現高精度之蝕刻加工，較為重要的是一面保持對晶圓實施之蝕刻之面內均一性，一面提高表示相對於被蝕刻對象膜之蝕刻而遮罩被蝕刻之比率之選擇比(以下亦稱為「遮罩選擇比」)。
針對上述問題，於一態樣中，本發明之目的在於使遮罩選擇比提高。
為了解決上述問題，根據一態樣，提供一種蝕刻方法，其係於對向配置有上部電極及下部電極之處理容器內對被處理體上之絕緣層進行蝕刻之方法，且包含如下步驟，即，向上述處理容器內供給包含氟碳氣體及四氟 化矽(SiF4)氣體之處理氣體，對上述上部電極及上述下部電極中之至少任一者施加高頻電力而產生電漿，藉由所產生之上述電漿介隔遮罩而對絕緣層進行蝕刻。
根據一態樣，可使遮罩選擇比提高。
1:蝕刻裝置
10:處理容器
15:氣體供給源
20:載置台(下部電極)
25:氣體簇射頭(上部電極)
30:電力供給裝置
32:第1高頻電源
33:第1匹配器
34:第2高頻電源
35:第2匹配器
40:遮蔽環
45:氣體導入口
50a:擴散室
50b:擴散室
55:氣體供給孔
60:排氣口
65:排氣裝置
70:可變直流電源
85:傳熱氣體供給源
100:控制部
104:支持體
104a:冷媒流路
104b:冷媒入口配管
104c:冷媒出口配管
105:CPU
106:靜電吸盤
106a:吸盤電極
106b:絕緣體
107:冷卻器
110:ROM
112:直流電壓源
115:RAM
130:氣體供給管線
201:Low-k膜
202:四乙氧基矽烷
203:TiN膜
301:基底膜
302:含有矽之抗反射膜(Si-ARC)
A:實線
B:實線
C:實線
D:實線
E:虛線
F:虛線
G:虛線
G:閘閥
H:虛線
I:實線
J:實線
K:實線
L:實線
L:線
L1:寬度
L2:寬度
M:實線
N:虛線
O:虛線
P:虛線
R:虛線
S:間隙
S:實線
T:實線
U:實線
V:實線
V:通孔
VH:孔
W:晶圓
圖1係表示一實施形態之蝕刻裝置之縱截面之一例之圖。
圖2係表示一實施形態之蝕刻方法之一例之流程圖。
圖3係表示一實施形態之蝕刻方法之蝕刻結果之一例之圖。
圖4係表示一實施形態之蝕刻方法之蝕刻結果之一例之圖。
圖5係表示一實施形態之蝕刻方法之蝕刻結果之一例之圖。
圖6(a)、(b)係對使用SAV方式之蝕刻進行說明之圖。
圖7係表示將一實施形態之蝕刻方法應用於通孔步驟之情形時之蝕刻結果之一例的圖。
圖8(a)、(b)係表示將一實施形態之蝕刻方法應用於Si-ARC之蝕刻步驟之情形時之蝕刻結果之一例的圖。
圖9(a)、(b)係表示一實施形態之SiF4氣體之流量比及遮罩選擇比之一例之圖。
圖10係用以對一實施形態之SiF4氣體之添加及遮罩選擇比之機制進行說明之圖。
圖11係表示一實施形態之SiF4氣體之添加量及遮罩選擇比之一例之圖。
以下，參照圖式對用以實施本發明之形態進行說明。再者，於本說明書及圖式中，關於實質上相同之構成，藉由標註相同之符號而省略重複之說明。
[蝕刻裝置之整體構成]
首先，參照圖1對藉由本發明之一實施形態之蝕刻方法對半導體晶圓(以下簡稱為「晶圓」)執行電漿蝕刻的蝕刻裝置1進行說明。圖1表示本實施形態之蝕刻裝置1之縱截面之一例。本實施形態之蝕刻裝置1係對向配置有亦作為下部電極發揮功能之載置台20、及亦作為上部電極發揮功能之氣體簇射頭25的平行平板型蝕刻裝置(電容耦合型蝕刻裝置)。
蝕刻裝置1包含例如表面經氧化鋁膜處理(陽極氧化處理)之包含鋁之圓筒形之處理容器10。處理容器10電性接地。載置台20設置於處理容器10之底部，且載置晶圓W。晶圓W係被處理體之一例。載置台20例如由鋁(Al)或鈦(Ti)、碳化矽(SiC)等形成。於載置台20之上表面，設置有用以靜電吸附晶圓W之靜電吸盤106。靜電吸盤106成為於絕緣體106b之間夾入吸盤電極106a而成之構造。於吸盤電極106a連接有直流電壓源112，藉由自直流電壓源112對吸盤電極106a施加直流電壓HV，而藉由庫侖力將晶圓W吸附於靜電吸盤106。
載置台20由支持體104支持。於支持體104之內部形成有冷媒流路104a。於冷媒流路104a連接有冷媒入口配管104b及冷媒出口配管104c。自冷卻器107輸出之例如冷卻水或鹽水等冷卻媒體(以下亦稱為「冷媒」)係於冷媒入口配管104b、冷媒流路104a及冷媒出口配管104c中循環。藉由冷媒，而載置台20及靜電吸盤106被除熱，從而冷卻。
傳熱氣體供給源85係將氦氣(He)或氬氣(Ar)等傳熱氣體通過氣體供 給管線130而供給至靜電吸盤106上之晶圓W之背面。藉由該構成，靜電吸盤106係藉由在冷媒流路104a中循環之冷媒、及供給至晶圓W之背面之傳熱氣體而進行溫度控制，其結果，可將晶圓控制為特定之溫度。
於載置台20，連接有供給雙頻重疊電力之電力供給裝置30。電力供給裝置30包含：第1高頻電源32，其供給第1頻率之第1高頻電力(電漿產生用高頻電力)；及第2高頻電源34，其供給低於第1頻率之第2頻率之第2高頻電力(偏壓電壓產生用高頻電力)。第1高頻電源32經由第1匹配器33而電性連接於載置台20。第2高頻電源34經由第2匹配器35而電性連接於載置台20。第1高頻電源32例如將60MHz之第1高頻電力施加至載置台20。第2高頻電源34例如將13.56MHz之第2高頻電力施加至載置台20。再者，於本實施形態中，第1高頻電力施加至載置台20，但亦可施加至氣體簇射頭25。
第1匹配器33使負載阻抗與第1高頻電源32之內部(或輸出)阻抗匹配。第2匹配器35使負載阻抗與第2高頻電源34之內部(或輸出)阻抗匹配。第1匹配器33係以如下方式發揮功能，即，於在處理容器10內產生電漿時，第1高頻電源32之內部阻抗與負載阻抗表觀上一致。第2匹配器35係以如下方式發揮功能，即，於在處理容器10內產生電漿時，第2高頻電源34之內部阻抗與負載阻抗表觀上一致。
氣體簇射頭25係以介隔被覆其周緣部之遮蔽環40將處理容器10之頂壁部之開口封閉之方式安裝。於氣體簇射頭25連接有可變直流電源70，且自可變直流電源70被施加特定之直流(DC)電壓。氣體簇射頭25亦可由矽形成。
於氣體簇射頭25形成有將氣體導入之氣體導入口45。於氣體簇射頭25之內部設置有自氣體導入口45分支之中心側之擴散室50a及邊緣側之擴散 室50b。自氣體供給源15輸出之氣體經由氣體導入口45而供給至擴散室50a、50b，並於擴散室50a、50b擴散而自多個氣體供給孔55朝向載置台20導入。
於處理容器10之底面形成有排氣口60，藉由連接於排氣口60之排氣裝置65而將處理容器10內排氣。藉此，可將處理容器10內維持為特定之真空度。於處理容器10之側壁設置有閘閥G。閘閥G係於進行晶圓W自處理容器10之搬入及搬出時，開閉搬入搬出口。
於蝕刻裝置1，設置有對裝置整體之動作進行控制之控制部100。控制部100包含CPU(Central Processing Unit，中央處理單元)105、ROM(Read Only Memory，唯讀記憶體)110及RAM(Random Access Memory，隨機存取記憶體)115。CPU105係依據儲存於該等記憶區域之各種製程配方，執行下述之蝕刻等所需之處理。於製程配方中記載有對於蝕刻條件等處理條件之裝置之控制資訊即製程時間、壓力(氣體之排出)、高頻電力或電壓、各種氣體流量、處理容器內溫度(上部電極溫度、處理容器之側壁溫度、晶圓W溫度、靜電吸盤溫度等)、及冷卻器107之冷媒溫度等。再者，該等程式或表示處理條件之製程配方亦可記憶於硬碟或半導體記憶體中。又，製程配方亦可以收容於CD-ROM(Compact Disc Read Only Memory，唯讀光碟)、DVD(Digital Versatile Disc，數位多功能光碟)等可攜性之能夠藉由電腦讀取之記憶媒體之狀態設置於特定位置並讀取。
於進行蝕刻時，控制閘閥G之開閉，而將晶圓W搬入至處理容器10，並載置於載置台20。藉由自直流電壓源112對吸盤電極106a施加直流電壓HV，而藉由庫侖力將晶圓W吸附並保持於靜電吸盤106。
繼而，將處理氣體、高頻電力供給至處理容器10內，而產生電漿。藉 由所產生之電漿而對晶圓W進行電漿處理。於電漿處理後，對吸盤電極106a施加正負與晶圓W之吸附時相反之直流電壓HV，將晶圓W之電荷去除，而將晶圓W自靜電吸盤106剝離。控制閘閥G之開閉，而將晶圓W自處理容器10搬出。
[蝕刻方法]
於本實施形態中，使用上述構成之蝕刻裝置1，將多晶矽(Poly-Si)、氮化矽(SiN)膜、光阻劑(PR)、氮化鈦(TiN)膜等抗蝕劑膜作為遮罩而對氧化矽膜(SiOx)進行蝕刻。但是，遮罩之種類並不限於上述例。又，被蝕刻對象膜並不限於氧化矽膜，可應用於Low-k(低介電常數)膜等絕緣層之蝕刻。
若將晶圓搬入至處理容器10內並保持於載置台20，則控制部100開始圖2所示之本實施形態之蝕刻方法。首先，控制部100將向氟碳氣體(含有碳及氟之氣體)中添加四氟化矽(SiF4)氣體所得之混合氣體自氣體供給源15供給至處理容器10內(步驟S10)。於本實施形態中，作為包含碳(C)氣體及氟(F)氣體之氣體之一例，供給四氟化碳(CF4)氣體。但是，氟碳氣體並不限於CF4氣體，亦可為八氟環丁烷(C4F8)氣體、六氟-1,3-丁二烯(C4F6)氣體等。
其次，控制部100將自第1高頻電源32輸出之第1頻率之第1高頻電力HF(電漿產生用高頻電力)施加至作為下部電極發揮功能之載置台20(步驟S12)。又，控制部100將自第2高頻電源34輸出之第2頻率之第2高頻電力LF(偏壓電壓產生用高頻電力)施加至載置台20(步驟S12)。
其次，控制部100自可變直流電源70將負之直流電壓DC輸出至作為上部電極發揮功能之氣體簇射頭25(步驟S14)。於以上之步驟S10~S14所示之蝕刻條件下，產生電漿，並藉由該電漿之作用，介隔遮罩對例如氧化矽 膜(SiOx)等含有矽之氧化膜進行蝕刻(步驟S16)，本處理結束。
再者，於步驟S12中，亦可不施加第2高頻電力LF。又，於步驟S14中，亦可不施加負之直流電壓DC。但是，如下述般，施加負之直流電壓DC時遮罩選擇比提高，故而較佳。
[蝕刻結果1]
基於圖3~圖5對以上所說明之本實施形態之蝕刻結果1之一例進行說明。圖3~圖5之各曲線圖表示藉由以下之蝕刻條件利用本實施形態之蝕刻方法對氧化矽膜(SiO2)進行蝕刻所得之結果。
(蝕刻條件)
Figure 105137210-A0305-02-0008-1
圖3之曲線圖之橫軸表示供給之SiF4氣體之流量，縱軸表示遮罩選擇比。實線A、B、C、D表示於蝕刻中施加負之直流電壓DC之情形時之蝕刻結果。具體而言，實線A表示將多晶矽之抗蝕劑膜作為遮罩而對氧化矽膜進行蝕刻時之遮罩選擇比。實線B表示將氮化鈦(TiN)作為遮罩(金屬硬質遮罩)而對氧化矽膜進行蝕刻時之遮罩選擇比。實線C表示將光阻劑膜(PR)作為遮罩而對氧化矽膜進行蝕刻時之遮罩選擇比。實線D表示將氮化矽(SiN)膜作為遮罩而對氧化矽膜進行蝕刻時之遮罩選擇比。
再者，右側之縱軸表示將氮化鈦作為遮罩之情形時之遮罩選擇比，左 側之縱軸表示將氮化鈦以外之材質作為遮罩之情形時之遮罩選擇比。
另一方面，虛線E、F、G、H表示於蝕刻中未施加負之直流電壓DC之情形時之蝕刻結果。虛線E係藉由與實線A相同之遮罩對氧化矽膜進行蝕刻時之遮罩選擇比。虛線F、G、H係同樣地藉由與實線B、C、D相同之遮罩對氧化矽膜進行蝕刻時之遮罩選擇比。
根據圖3之結果可知，根據本實施形態之蝕刻方法，可藉由在CF4氣體中添加SiF4氣體而使遮罩選擇比提高。又，SiF4氣體相對於CF4氣體之添加量越多，則越能夠使遮罩選擇比提高。進而，於氮化鈦(TiN)之情形時，與將其他材質作為遮罩而進行蝕刻相比，遮罩選擇比明顯提高。進而，可知，藉由在蝕刻中施加DC而可使遮罩選擇比進一步提高。但是，若SiF4氣體之流量變得過多，則難以進行氧化矽膜等之蝕刻。
圖4之橫軸表示於蝕刻中施加負之直流電壓DC且SiF4氣體相對於所有處理氣體(CF4+SiF4)之流量比。圖4之縱軸(左側)表示SiO2之蝕刻速率(Etching rate)(以下亦稱為「ER」)。圖4之縱軸(右側)表示遮罩選擇比。
圖4之曲線圖中之實線I、J、K、L、M表示ER，虛線N、O、P、R表示遮罩選擇比。實線I表示將氧化膜(Ox)作為遮罩而對氧化矽膜進行蝕刻時之ER。實線J表示將氮化矽(SiN)膜作為遮罩而對氧化矽膜進行蝕刻時之ER。實線K表示將氮化鈦(TiN)膜作為遮罩而對氧化矽膜進行蝕刻時之ER。實線L表示將多晶矽膜(Poly)作為遮罩而對氧化矽膜進行蝕刻時之ER。實線M表示將光阻劑(PR)作為遮罩而對氧化矽膜進行蝕刻時之ER。
又，圖4之虛線N表示將多晶矽膜(Poly)作為遮罩而對氧化矽膜進行蝕刻時之遮罩選擇比。線O表示將光阻劑(PR)作為遮罩而對氧化矽膜進行蝕刻時之遮罩選擇比。線P表示將氮化矽(SiN)膜作為遮罩而對氧化矽膜進行 蝕刻時之遮罩選擇比。線R表示將氮化鈦(TiN)膜作為遮罩而對氧化矽膜進行蝕刻時之遮罩選擇比。
根據以上之結果可知，即便選擇虛線N、O、P、R所示之任一素材作為遮罩，若添加SiF4氣體則遮罩選擇比均提高。尤其是，較佳為於蝕刻中施加DC且以SiF4氣體相對於所有處理氣體(CF4+SiF4)之流量比成為10%至75%之範圍之方式控制SiF4氣體之添加量。藉此，可提高遮罩選擇比。
進而，根據圖4之結果，若於蝕刻中施加DC且以SiF4氣體相對於所有處理氣體(CF4+SiF4)之流量比成為50%至75%之範圍之方式控制SiF4氣體之添加量，則可進一步提高遮罩選擇比，故而更佳。
又，可知，即便選擇實線I、J、K、L、M所示之任一素材作為遮罩，若添加SiF4氣體則ER均稍微降低，但如圖5所示，於晶圓W之徑向上可保持ER之面內均一性(Uniformity)。亦即，可知，即便於添加SiF4氣體之情形時，晶圓之徑向之ER之面內均一性(Uniformity)亦為「2.7」，與未添加SiF4氣體之情形時之晶圓之徑向之ER之面內均一性「3.2」同樣地，可保持ER之面內均一性。
[蝕刻結果2]
其次，對應用本實施形態之蝕刻方法之情形時之蝕刻結果2進行說明。關於以上所說明之本實施形態之蝕刻方法，例如可於使用自對準通孔(SAV：Self-Aligned Via)方式之蝕刻時使用本實施形態之蝕刻方法。於使用SAV方式之方法中，將抗蝕劑等有機膜、及由氮化鈦等含有金屬之膜形成之硬質遮罩作為遮罩，藉由本實施形態之蝕刻方法進行蝕刻。藉此，例如可於用作配線層間膜之低介電常數膜(Low-k膜)形成孔。參照圖6，對使用SAV方式之本實施形態之蝕刻方法進行說明。
於使用SAV方式之蝕刻方法中，於藉由包含氟碳氣體之處理氣體之電漿對低介電常數膜(Low-k膜)進行蝕刻時，將有機膜及含有金屬之膜作為遮罩而進行蝕刻，藉此，於Low-k膜形成孔等。再者，所謂Low-k膜係相對介電常數低於SiO2之膜之總稱。
如圖6(a)所示，於晶圓W上，於作為被蝕刻對象膜之Low-k膜201上依序積層有四乙氧基矽烷202(TEOS)、TiN膜203。TiN膜203係含有金屬之膜之一例。Low-k膜201例如為SiOCH膜。再者，亦可於晶圓W與Low-k膜201之間形成基底膜。
於使用SAV方式對晶圓W進行蝕刻之情形時，首先，如圖6(a)所示，將TiN膜203作為遮罩而對Low-k膜201進行蝕刻。藉此，如圖6(b)所示，於Low-k膜201形成通孔V(通孔步驟)。此時，若TiN膜203相對於Low-k膜201之選擇比不充分，則有於將TiN膜203作為遮罩而進行電漿蝕刻時TiN膜203之一部分被侵蝕而發生所謂入侵(encroachment)之虞。
圖7係對在通孔(Via)步驟中應用本實施形態之蝕刻方法之情形時之入侵之效果進行說明的圖。且係包含隔開特定之間隙S而排列之線L之線與間隙(L/S)圖案之概略俯視圖及剖視圖。如圖7所示，入侵係包含隔開特定之間隙S而排列之線L之圖案中形成孔VH之前之線L之寬度L1與形成孔VH之後之線L之寬度L2之差，且由(L1-L2)規定。
圖7之左側之通孔步驟表示比較例且於將TiN膜203作為遮罩之Low-k膜201之蝕刻時未向包含氟碳之處理氣體中添加SiF4氣體之情形時之蝕刻結果之一例。圖7之中央表示本實施形態之一例且於將TiN膜203作為遮罩之Low-k膜201之蝕刻時向包含氟碳之處理氣體中添加SiF4氣體之情形時之蝕刻結果之一例。圖7之右側表示本實施形態之一例且於溝槽步驟中向包 含氟碳之處理氣體中添加SiF4氣體之情形時之蝕刻結果之一例。
根據該結果，於通孔步驟中，本實施形態之向包含氟碳之處理氣體中添加SiF4氣體之情形時之入侵為「8.2」，比較例之未添加SiF4氣體之情形時之入侵為「18.4」。由此，可知，藉由將本實施形態之蝕刻方法應用於通孔步驟，而TiN之遮罩之一部分幾乎未被侵蝕，而入侵得以抑制。又，如圖7之由粗線包圍之部分所示，於在通孔步驟及溝槽步驟中如本實施形態般向處理氣體中添加SiF4氣體之情形時，與比較例之未添加SiF4氣體之情形相比，遮罩之殘膜增加。亦即，可知遮罩選擇比提高。
[蝕刻結果3]
圖8表示於矽抗反射膜(Si-ARC)之蝕刻中應用本實施形態之蝕刻方法之情形時之蝕刻結果之一例。圖8(a)之左側表示於利用有機膜之遮罩對基底膜301上之含有矽之抗反射膜(Si-ARC)302進行蝕刻時未向包含氟碳之處理氣體中添加SiF4氣體之情形時之蝕刻結果之一例。圖8(a)之右側表示於利用有機膜之遮罩對Si-ARC302進行蝕刻時向包含氟碳之處理氣體中添加SiF4氣體之情形時之蝕刻結果之一例。
圖8表示藉由以下之蝕刻條件利用本實施形態之蝕刻方法對Si-ARC302進行蝕刻所得之結果。
(蝕刻條件)
Figure 105137210-A0305-02-0012-2
 ．壓力 50mT(6.6661Pa)
於圖8(a)及圖8(b)中，比較例(未添加SiF4氣體)之Si-ARC302與本實施形態(添加有SiF4氣體)之Si-ARC302相比前端變細，而產生Si-ARC302之頂部CD(Critical Dimension，臨界尺寸)(TCD：孔上部之CD)與底部CD(BCD：孔底部之CD)之差變大之CD收縮。相對於此，於本實施形態中，CD收縮變小，而蝕刻形狀變得良好。
又，如圖8(b)所示，可知，於本實施形態(添加有SiF4氣體)之Si-ARC302，與比較例(未添加SiF4氣體)之Si-ARC302相比殘膜變多，而遮罩選擇比提高。
[蝕刻結果4]
圖9(a)之橫軸表示SiF4氣體相對於所有處理氣體(CF4+SiF4)之流量比。圖9(a)之縱軸表示電漿中之SiF、CF2、CF、F之強度之比率。再者，於強度之測定時，CF2之強度可藉由檢測252nm之波長之光而獲得。CF之強度可藉由檢測256nm之波長之光而獲得。F之強度可藉由檢測704nm之波長之光而獲得。
根據該結果可知，可藉由改變SiF4氣體相對於所有處理氣體(CF4+SiF4)之流量比而改變電漿之組成。具體而言，可知，SiF4氣體相對於所有處理氣體(CF4+SiF4)之流量比越高，則高價之CF成分(CF2)與低價之CF成分或F成分相比越是相對性地增加。
圖9(b)之橫軸表示SiF4氣體相對於所有處理氣體(CF4+SiF4)之流量比。圖9(b)之縱軸(左側)表示遮罩選擇比，圖9(b)之縱軸(右側)表示CF2之強度相對於電漿中之F之比率。
圖9(b)之實線S表示將多晶矽之抗蝕劑膜作為遮罩而對氧化矽膜進行 蝕刻時之遮罩選擇比。實線T表示將氮化矽(SiN)膜作為遮罩而對氧化矽膜進行蝕刻時之遮罩選擇比。實線U表示將光阻劑膜(PR)作為遮罩而對氧化矽膜進行蝕刻時之遮罩選擇比。實線V表示藉由OES(Optical Emission Spectroscopy，光發射光譜學)而獲得之電漿中之CF2/F之發光強度比。所謂OES係指對自放電電漿中獲得之元素固有之明線光譜(原子光譜)之波長進行定性並根據發光強度進行定量的方法。
據此可知，SiF4氣體相對於所有處理氣體(CF4+SiF4)之流量比越高，則遮罩選擇比越是提高。根據以上情況可知，藉由提高處理氣體中之SiF4氣體之流量比，而遮罩選擇比提高。而且，可知，SiF4氣體相對於所有處理氣體(CF4+SiF4)之流量比越高，則電漿中之高價之CF成分(CF2)與低價之CF成分或F成分相比越是相對性地增加。
[SiF4氣體之添加及遮罩選擇比]
其次，對SiF4氣體之添加及遮罩選擇比進行說明。根據上述蝕刻結果，設想如下關係，即，若電漿中之高價之CF成分(CF2)與低價之CF成分或F成分相比相對性地增加，則遮罩選擇比提高。
作為前提，已知，電漿中之滯留時間(自由基於電漿空間滯留之時間)越長，則越會自CF自由基解離成F自由基，而成為與CF自由基相比F自由基之比率相對較高之電漿。
此處，列舉將氮化鈦(TiN)作為遮罩而對氧化矽膜(SiO2)進行蝕刻之情形為例，表示自SiF4氣體產生富含F之電漿(與CF自由基相比F自由基之比率相對較高之電漿)時之化學反應式。
．自SiF4氣體至富含F之電漿
TiN#+2F2 → TiF4+N2…(1-1)
SiO2+2F2 → SiF4+O2…(1-2)
同樣地，表示自SiF4氣體產生富含CF之電漿(與F自由基相比CF自由基之比率相對較高之電漿)時之化學反應式。
．自SiF4氣體至富含CF之電漿
TiN#+2CF2 → TiF4+N2+C#N#+C…(2-1)
SiO2+2CF2 → SiF4+2CO…(2-2)
若對以上兩組化學式進行比較，則可知，於富含CF之電漿中，如式(2-1)所示，碳C堆積於氮化鈦之遮罩之表面。參照模式性地表示蝕刻裝置1內之晶圓W上之電漿空間之圖10，對因富含CF之電漿之作用而碳C堆積於氮化鈦之遮罩之表面之機制進行說明。
若向供給至處理容器10內之包含氟碳氣體之處理氣體中添加SiF4氣體，則產生包含電子、離子、CF自由基(CF*)、F自由基(F*)、及SiF自由基(SiF*)之電漿。電漿中之SiF自由基與F自由基進行化學反應而變成SiF4。SiF4係蒸汽壓較高，而立即揮發。因此，SiF4變成氣體而排出至處理容器10外。
另一方面，SiF自由基不與CF自由基反應。其結果，電漿中之F自由基之濃度未上升，且CF自由基之濃度未降低。因此，即便電漿中之滯留時間變長，亦可維持與F自由基相比CF自由基之比率相對較高之富含CF之電漿之狀態。藉此，電漿中之碳C堆積於氮化鈦之遮罩之表面，而碳層塗覆遮罩。認為於本實施形態之蝕刻方法中，於蝕刻中，遮罩表面之碳層作為保護膜發揮功能，因此遮罩選擇比提高。
[蝕刻結果5]
最後，參照圖11，對應用本實施形態之蝕刻方法之情形時之蝕刻結果 5進行說明。圖11之左側表示於通孔步驟及溝槽步驟中向CF4氣體及Ar氣體中以添加量A添加SiF4氣體之情形時之蝕刻結果之一例，圖11之右側表示向包含CF4氣體及Ar氣體之處理氣體中以多於添加量A之添加量B添加SiF4氣體之情形時之蝕刻結果之一例。
於任一情形時，均表示距直徑為300mm之晶圓W之邊緣之距離為30mm之晶圓位置及距邊緣之距離為5mm之晶圓位置上之蝕刻結果。據此，於晶圓W之外周30mm及最外周5mm處，遮罩(例如，TiN膜203)之遮罩選擇比提高，而被蝕刻對象膜(例如，Low-k膜201)未前端變細而成為良好之蝕刻形狀。
又，如圖11之右側般可知，藉由增加SiF4氣體之添加量，而於晶圓W之外周30mm及最外周5mm之任一處，頂部CD(TCD：孔上部之CD)、中部CD(MCD：孔中央部之CD)、底部CD(BCD：孔底部之CD)之差變得更小。如此，根據本實施形態之蝕刻方法，即便於難以獲得均一之蝕刻之晶圓W之外周側亦確保蝕刻之垂直性。藉此，根據本實施形態之蝕刻方法，即便於晶圓之外周側亦可與內周側同樣地均一地使遮罩選擇比提高。
根據以上情況，可藉由向包含氟碳之處理氣體中添加SiF4氣體，而亦包括外周側在內地使晶圓W之遮罩選擇比整體提高。
但是，若於處理氣體中包含二氧化碳(CO2)氣體、一氧化碳(CO)氣體、及氧氣(O2)，則會產生稱為SiO之氧化膜，且於蝕刻中堆積，因此蝕刻變得困難。因此，本實施形態之蝕刻方法中使用之處理氣體不包含含有碳C及氧O之兩者之氣體。又，本實施形態之蝕刻方法中使用之處理氣體不包含氧氣O2。
以上，藉由上述實施形態對蝕刻方法進行了說明，但本發明之蝕刻方 法並不限定於上述實施形態，可於本發明之範圍內進行各種變化及改良。上述複數個實施形態中記載之事項可於不矛盾之範圍內組合。
例如，本發明之蝕刻方法可應用於電容耦合型電漿(CCP：Capacitively Coupled Plasma)裝置。本發明之蝕刻方法難以應用於作為其他電漿裝置之電感耦合型電漿(ICP：Inductively Coupled Plasma)裝置。
ICP裝置成為如下構造，即，於處理容器之上部產生電漿，且將電漿於處理容器內不擴散地吸引至載置於處理容器之下方之載置台側。另一方面，於圖1之蝕刻裝置1中表示一例之CCP裝置係使所產生之電漿擴散至處理容器10內之上部、下部、側壁等。如此，於CCP裝置中，電漿擴散至電漿空間，因此，電漿對晶圓W之邊緣側之貢獻率高於ICP裝置。因此，本發明之蝕刻方法係藉由在CCP裝置中使用，而與於ICP裝置中使用之情形相比，藉由向處理氣體中添加SiF4氣體所產生的對晶圓W之外周側之遮罩選擇比之提高等影響大於ICP裝置之情形。
於本說明書中，作為蝕刻對象，對半導體晶圓W進行了說明，但亦可為用於LCD(Liquid Crystal Display，液晶顯示器)、FPD(Flat Panel Display，平板顯示器)等之各種基板或光罩、CD基板、印刷基板等。
A‧‧‧實線
B‧‧‧實線
C‧‧‧實線
D‧‧‧實線
E‧‧‧虛線
F‧‧‧虛線
G‧‧‧虛線
H‧‧‧虛線

Claims (4)

  1. 一種蝕刻方法，其係於對向配置有上部電極及下部電極之處理容器內對被處理體上之絕緣層進行蝕刻之方法，且包含如下步驟，即，向上述處理容器內供給包含氟碳氣體及四氟化矽(SiF4)氣體之處理氣體，對上述上部電極及上述下部電極中之至少任一者施加高頻電力而產生電漿，藉由控制四氟化矽氣體相對於上述處理氣體之總流量之比率，而增加所產生之上述電漿中所包含之CF自由基相對於F自由基之比率，對上述上部電極供給負之直流電壓，藉由所產生之上述電漿介隔遮罩而對絕緣層進行蝕刻；上述處理氣體包含四氟化碳(CF4)氣體，且將供給至上述處理容器內之四氟化矽氣體相對於四氟化碳氣體及四氟化矽氣體之比率控制於50%~75%之範圍。
  2. 如請求項1之蝕刻方法，其中上述絕緣層係Low-k膜、氧化矽膜或含有矽之抗反射膜中之任一者。
  3. 如請求項1或2之蝕刻方法，其中上述蝕刻方法係於電容耦合型電漿裝置中藉由所產生之電漿對被處理體進行蝕刻之方法。
  4. 如請求項1或2之蝕刻方法，其中上述處理氣體係不包含含有碳原子C及氧原子O之氣體以及氧氣(O2)之氣體。
TW105137210A 2015-11-27 2016-11-15 蝕刻方法 TWI725072B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2015231532A JP2017098478A (ja) 2015-11-27 2015-11-27 エッチング方法
JP2015-231532 2015-11-27

Publications (2)

Publication Number Publication Date
TW201729284A TW201729284A (zh) 2017-08-16
TWI725072B true TWI725072B (zh) 2021-04-21

Family

ID=58777724

Family Applications (1)

Application Number Title Priority Date Filing Date
TW105137210A TWI725072B (zh) 2015-11-27 2016-11-15 蝕刻方法

Country Status (4)

Country Link
US (1) US9847231B2 (zh)
JP (1) JP2017098478A (zh)
KR (1) KR102662506B1 (zh)
TW (1) TWI725072B (zh)

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9132436B2 (en) 2012-09-21 2015-09-15 Applied Materials, Inc. Chemical control features in wafer process equipment
US10256079B2 (en) 2013-02-08 2019-04-09 Applied Materials, Inc. Semiconductor processing systems having multiple plasma configurations
US11637002B2 (en) 2014-11-26 2023-04-25 Applied Materials, Inc. Methods and systems to enhance process uniformity
US20160225652A1 (en) 2015-02-03 2016-08-04 Applied Materials, Inc. Low temperature chuck for plasma processing systems
US9741593B2 (en) 2015-08-06 2017-08-22 Applied Materials, Inc. Thermal management systems and methods for wafer processing systems
US10504700B2 (en) 2015-08-27 2019-12-10 Applied Materials, Inc. Plasma etching systems and methods with secondary plasma injection
US10504754B2 (en) 2016-05-19 2019-12-10 Applied Materials, Inc. Systems and methods for improved semiconductor etching and component protection
US9865484B1 (en) 2016-06-29 2018-01-09 Applied Materials, Inc. Selective etch using material modification and RF pulsing
US10546729B2 (en) 2016-10-04 2020-01-28 Applied Materials, Inc. Dual-channel showerhead with improved profile
US10431429B2 (en) 2017-02-03 2019-10-01 Applied Materials, Inc. Systems and methods for radial and azimuthal control of plasma uniformity
US10943834B2 (en) 2017-03-13 2021-03-09 Applied Materials, Inc. Replacement contact process
US11276590B2 (en) 2017-05-17 2022-03-15 Applied Materials, Inc. Multi-zone semiconductor substrate supports
US11276559B2 (en) 2017-05-17 2022-03-15 Applied Materials, Inc. Semiconductor processing chamber for multiple precursor flow
US10297458B2 (en) 2017-08-07 2019-05-21 Applied Materials, Inc. Process window widening using coated parts in plasma etch processes
US10903054B2 (en) 2017-12-19 2021-01-26 Applied Materials, Inc. Multi-zone gas distribution systems and methods
US11328909B2 (en) 2017-12-22 2022-05-10 Applied Materials, Inc. Chamber conditioning and removal processes
US10854426B2 (en) 2018-01-08 2020-12-01 Applied Materials, Inc. Metal recess for semiconductor structures
US10964512B2 (en) 2018-02-15 2021-03-30 Applied Materials, Inc. Semiconductor processing chamber multistage mixing apparatus and methods
US10886137B2 (en) * 2018-04-30 2021-01-05 Applied Materials, Inc. Selective nitride removal
US11049755B2 (en) 2018-09-14 2021-06-29 Applied Materials, Inc. Semiconductor substrate supports with embedded RF shield
US10892198B2 (en) 2018-09-14 2021-01-12 Applied Materials, Inc. Systems and methods for improved performance in semiconductor processing
US11062887B2 (en) 2018-09-17 2021-07-13 Applied Materials, Inc. High temperature RF heater pedestals
US11417534B2 (en) 2018-09-21 2022-08-16 Applied Materials, Inc. Selective material removal
US11682560B2 (en) 2018-10-11 2023-06-20 Applied Materials, Inc. Systems and methods for hafnium-containing film removal
US11121002B2 (en) 2018-10-24 2021-09-14 Applied Materials, Inc. Systems and methods for etching metals and metal derivatives
US11437242B2 (en) 2018-11-27 2022-09-06 Applied Materials, Inc. Selective removal of silicon-containing materials
US10920319B2 (en) 2019-01-11 2021-02-16 Applied Materials, Inc. Ceramic showerheads with conductive electrodes
US10886136B2 (en) * 2019-01-31 2021-01-05 Tokyo Electron Limited Method for processing substrates
JP7390134B2 (ja) * 2019-08-28 2023-12-01 東京エレクトロン株式会社 エッチング処理方法およびエッチング処理装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6171974B1 (en) * 1991-06-27 2001-01-09 Applied Materials, Inc. High selectivity oxide etch process for integrated circuit structures
US20140256147A1 (en) * 2011-09-26 2014-09-11 Tokyo Electron Limited Plasma processing apparatus and plasma processing method

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SG140538A1 (en) 2006-08-22 2008-03-28 Lam Res Corp Method for plasma etching performance enhancement
JP2014007270A (ja) * 2012-06-25 2014-01-16 Tokyo Electron Ltd エッチング方法及びエッチング装置
JP5878091B2 (ja) * 2012-07-20 2016-03-08 東京エレクトロン株式会社 エッチング方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6171974B1 (en) * 1991-06-27 2001-01-09 Applied Materials, Inc. High selectivity oxide etch process for integrated circuit structures
US20140256147A1 (en) * 2011-09-26 2014-09-11 Tokyo Electron Limited Plasma processing apparatus and plasma processing method

Also Published As

Publication number Publication date
JP2017098478A (ja) 2017-06-01
US20170154784A1 (en) 2017-06-01
KR20170062381A (ko) 2017-06-07
TW201729284A (zh) 2017-08-16
US9847231B2 (en) 2017-12-19
KR102662506B1 (ko) 2024-04-30

Similar Documents

Publication Publication Date Title
TWI725072B (zh) 蝕刻方法
US9324569B2 (en) Plasma etching method and plasma etching apparatus
US20210134604A1 (en) Etching method
TWI401741B (zh) Plasma etching method
US8518830B2 (en) Plasma etching method and storage medium
KR100801768B1 (ko) 에칭 방법 및 에칭 장치
TWI692029B (zh) 電漿處理方法
KR100876010B1 (ko) 플라즈마 에칭 방법 및 컴퓨터 판독 가능한 기억 매체
US20090203218A1 (en) Plasma etching method and computer-readable storage medium
KR101737021B1 (ko) 플라즈마 처리 방법 및 기억 매체
KR102663567B1 (ko) 플라즈마 에칭 방법
US10950458B2 (en) Etching method
KR20080006457A (ko) 플라즈마 에칭 방법 및 컴퓨터 판독 가능한 기억 매체
US20070218681A1 (en) Plasma etching method and computer-readable storage medium
US10651077B2 (en) Etching method
JP2023053351A (ja) プラズマ処理装置
JP4128365B2 (ja) エッチング方法及びエッチング装置
US20180158654A1 (en) Etching method and plasma processing apparatus
JP2005026348A (ja) プラズマ処理方法
US9460897B2 (en) Plasma etching method and plasma etching apparatus
US20070218691A1 (en) Plasma etching method, plasma etching apparatus and computer-readable storage medium