TWI723900B - 決定連續時間線性等化器設定值之方法 - Google Patents
決定連續時間線性等化器設定值之方法 Download PDFInfo
- Publication number
- TWI723900B TWI723900B TW109120117A TW109120117A TWI723900B TW I723900 B TWI723900 B TW I723900B TW 109120117 A TW109120117 A TW 109120117A TW 109120117 A TW109120117 A TW 109120117A TW I723900 B TWI723900 B TW I723900B
- Authority
- TW
- Taiwan
- Prior art keywords
- time
- continuous
- linear equalizer
- time linear
- pulse wave
- Prior art date
Links
Images
Landscapes
- Dc Digital Transmission (AREA)
Abstract
一種決定連續時間線性等化器設定值之方法,包含使用等效模型執行模擬,以求得第一脈波響應;執行複數次反傅立葉轉換,以將頻域之複數個連續時間線性等化器轉移函數,分別轉換為時域之複數個連續時間線性等化器脈衝響應;根據該第一脈波響應及該些連續時間線性等化器脈衝響應,分別執行複數個迴旋積分運算,以求得複數個第二脈波響應;求得對應於該些第二脈波響應之複數個訊雜參數;及根據該些訊雜參數,選擇該些連續時間線性等化器轉移函數之選定連續時間線性等化器轉移函數,從而據以求得選定連續時間線性等化器設定值。
Description
本發明係關於一種決定連續時間線性等化器設定值之方法,尤指根據脈波響應及訊雜參數以決定連續時間線性等化器設定值之方法。
連續時間線性等化器(Continuous Time Linear Equalizer,CTLE)為一種用於電路接收端之等化技術,可對訊號進行等化操作,以補償通道之損耗及調整訊號品質。
使用者(如系統工程師)可使用於伺服器中之電路的等效模型進行訊號模擬,據以調整等效模型之連續時間線性等化器設定值,及預測較佳之連續時間線性等化器設定條件下之訊號品質。
然而,上述方法須逐一測試各個設定值對於訊號品質的影響,導致效率低落,本領域尚缺乏有效率且系統化的方法,以決定較適宜之連續時間線性等化器設定值。
實施例提供一種決定連續時間線性等化器設定值方法,包含使用一等效模型執行一模擬,從而求得一第一脈波響應;執行複數次反傅立葉轉換,從而將定義於一頻域之複數個連續時間線性等化器轉移函數,分別轉換為定義於一時域之複數個連續時間線性等化器脈衝響應;根據該第一脈波響應及該複數個連續時間線性等化器脈衝響應,分別執行複數個迴旋積分運算,從而求得
複數個第二脈波響應;求得對應於該複數個第二脈波響應之複數個訊雜參數;及根據該複數個訊雜參數,選擇該複數個連續時間線性等化器轉移函數之一選定連續時間線性等化器轉移函數。其中,該選定連續時間線性等化器轉移函數對應於一選定連續時間線性等化器設定值。
110:發射端
115:路徑
120:接收端
125:連續時間線性等化器
200:方法
210至250,810至830:步驟
CI1至CIn,CIi:迴旋積分運算
CTLEIR1至CTLEIRn,CTLEIRi:連續時間線性等化器脈衝響應
f1至fn,fi:連續時間線性等化器轉移函數
fsel:選定連續時間線性等化器轉移函數
IFT1至IFTn,IFTi:反傅立葉轉換
IR1:第一脈波響應
IR21至IR2n,IR2i:第二脈波響應
IR2sel:選定第二脈波響應
Ni:第i雜訊強度值
Pi:第i訊號強度值
S1:訊號
SN1至SNn,SNi:訊雜參數
SNmax:最大訊雜參數
svsel:選定連續時間線性等化器設定值
t0:初始時間
t1:第一時間
t2:第二時間
tmax:最大時間
vpi:振幅值
900:系統
910:處理器
920:開發工具
EM:等效模型
第1圖係實施例中,使用連續時間線性等化器之示意圖。
第2圖係決定第1圖之連續時間線性等化器之設定值的流程圖。
第3圖係關於第2圖之方法的操作示意圖。
第4圖係第2圖所述之第一脈波響應的波形圖。
第5圖係對應於第2圖所述之複數個連續時間線性等化器轉移函數的曲線圖。
第6圖係第5圖之連續時間線性等化器轉移函數被定義於開發工具之示意圖。
第7圖係第2圖所述之複數個第二脈波響應之一者的波形圖。
第8圖係第2圖中,求得第i訊雜參數的流程圖。
第9圖係用以執行第2圖之方法的系統示意圖。
第1圖係實施例中,使用連續時間線性等化器之示意圖。當發射端110透過路徑115,傳送訊號S1至接收端120時,可能發生通道損耗及干擾。舉例而言,若訊號S1於發射端110具有方波波形,當訊號S1被傳到接收端120時,電壓準位可能降低,且上升緣及下降緣的陡峭度會下降,因此波形會失真,且會發生符碼間干擾(Intersymbol Interference,ISI)。其中,若考量頻域,符碼間干擾可肇因於訊號S1之高頻分量的衰減,大於低頻分量的衰減。
因此,如第1圖所示,可於接收端120設置連續時間線性等化器125,從而使傳至接收端125之訊號S1均衡化,以降低符碼間干擾及改善訊號品質。為了求得較佳的連續時間線性等化器125之設定值,實施例提供了下述之方法。
第2圖係實施例中,決定第1圖之連續時間線性等化器125之設定值的方法200之流程圖。第3圖係關於第2圖之方法200的操作示意圖。如第2圖及第3圖所示,方法200可包含以下步驟。
步驟210:使用等效模型執行模擬,從而求得第一脈波響應IR1;步驟220:執行複數次反傅立葉轉換(inverse Fourier transform)IFT1至IFTn,從而將定義於頻域之複數個連續時間線性等化器轉移函數(CTLE transfer function)f1至fn,分別轉換為定義於時域之複數個連續時間線性等化器脈衝響應CTLEIR1至CTLEIRn;步驟230:根據第一脈波響應IR1及複數個連續時間線性等化器脈衝響應CTLEIR1至CTLEIRn,分別執行複數個迴旋積分(convolution integration)運算CI1至CIn,從而求得複數個第二脈波響應IR21至IR2n;步驟240:求得對應於複數個第二脈波響應IR21至IR2n之複數個訊雜參數SN1至SNn;及步驟250:根據複數個訊雜參數SN1至SNn,選擇複數個連續時間線性等化器轉移函數f1至fn中的選定連續時間線性等化器轉移函數fsel。
其中,選定連續時間線性等化器轉移函數fsel可對應於選定連續時間線性等化器設定值svsel,且選定連續時間線性等化器設定值svsel可為使用者所求的連續時間線性等化器125之設定值。第3圖中,n、i係用以描述順序之變數,n、i係正整數,且0<in。
第2圖及第3圖中,第一脈波響應IR1係未使用連續時間線性等化器條
件而求得;而第二脈波響應IR21至IR2n之每一者,係藉由使用連續時間線性等化器條件而求得。
步驟210中,等效模型可由積體電路設計者、電路設計公司或工程機構提供。步驟220中,連續時間線性等化器轉移函數f1至fn可為各組織(例如PCI-SIG、IEEE、SNIA、OIF-CEI)規範之函數。連續時間線性等化器轉移函數f1至fn可預先定義於開發工具,以利用反傅立葉轉換求得連續時間線性等化器脈衝響應CTLEIR1至CTLEIRn。
步驟250中,根據複數個訊雜參數SN1至SNn,選擇選定連續時間線性等化器轉移函數fsel,可藉由選擇複數個訊雜參數SN1至SNn之最大訊雜參數SNmax而達成。
其中,最大訊雜參數SNmax可對應於複數個第二脈波響應IR21至IR2n中的選定第二脈波響應IR2sel,且選定第二脈波響應IR2sel可對應於上述之選定連續時間線性等化器轉移函數fsel。因此,藉由選擇最大訊雜參數SNmax,可進而得到使用者所求的選定連續時間線性等化器設定值svsel,從而優化連續時間線性等化器之設定。第2圖所述之訊雜參數可為訊雜比,但不限於此,細節將述於後文。
第4圖係第2圖所述之第一脈波響應IR1的波形圖。第4圖中,橫軸可為時間,單位可為皮秒(ps),且縱軸可為訊號之振幅,單位可為伏特(volt)。第4圖係未使用連續時間線性等化器條件之波形,故尚未均衡化。
第5圖係對應於第2圖所述之複數個連續時間線性等化器轉移函數f1至fn的曲線圖。第5圖中,橫軸為頻率,單位可為吉赫(GHz),且縱軸為連續時間線性等化器之增益,單位可為分貝(dB)。如第5圖所示,低頻時增益可較低,而高頻時增益可較高。第5圖之每條曲線可對應於一個連續時間線性等化器轉移函數,第2圖之流程係用以選擇其中一者,亦即步驟250所述的選定連續時間線
性等化器轉移函數fsel。
第6圖係第5圖之連續時間線性等化器轉移函數f1至fn被定義於開發工具之示意圖。舉例而言,可於開發工具中,執行如步驟220之運算。第6圖之多個曲線,可為使用多個連續時間線性等化器轉移函數f1至fn,求得之脈波響應曲線圖。
第7圖係第2圖所述之複數個第二脈波響應IR21至IR2n之一者的波形圖。第7圖之曲線,可根據第6圖之曲線而求得。第7圖之振幅值可取絕對值,故可為正值。第7圖中,橫軸可為時間,單位可為奈秒,且縱軸可為電壓值,單位可為伏特。舉例而言,第7圖可為第i個第二脈波響應IR2i之波形圖,故縱軸標示為振幅值vpi,相關細節將述於後文。
上述第4圖至第7圖所示之波形、單位及介面僅為舉例,用以協助本領域知識者更理解實施例,而非用以限制實施例之範圍及細節。
第8圖為第2圖之步驟240中,求得訊雜參數SN1至SNn之第i訊雜參數SNi的流程圖。第8圖之流程可包含以下步驟。
步驟810:根據第i個第二脈波響應IR2i,求得第i訊號強度值Pi;步驟820:根據第i個第二脈波響應IR2i,求得第i雜訊強度值Ni;及步驟830:根據第i訊號強度值Pi及第i雜訊強度值Ni,求得第i訊雜參數SNi。
關於步驟820,如第7圖所示,求得第i雜訊強度值Ni,可包含根據第i個第二脈波響應IR2i,於初始時間t0至第一時間t1之間執行第一積分,以求得第一值;根據第i個第二脈波響應IR2i,於第二時間t2至最大時間tmax之間執行第二積分,以求得第二值;及將第一值及第二值相加,以求得第i雜訊強度值SNi,如算式eq-2所示:
如第7圖所示,初始時間t0先於第一時間t1,第一時間t1先於第二時間t2,且第二時間t2先於最大時間tmax。第i訊號強度值Pi係對應於第一時間t1及第二時間t2之間。第一時間t1至第二時間t2之間的時段,可對應於x位元資料,其中x可為大於零之正整數,舉例而言,x=1。
於第一時間t1及第二時間t2之間以外的成份,可視為會導致符碼間干擾(ISI)之雜訊,且對應於第i雜訊強度值Ni。
步驟830中,第i訊雜參數SNi係正相關於第i訊號強度值Pi及第i雜訊強度值Ni之差值或比值。舉例而言,可如算式eq-3或eq-4所述。
算式eq-4中的第i訊雜參數SNi可正相關於訊雜比。如算式eq-3或eq-4所述,當第i訊雜參數SNi越大,則雜訊成份之影響越小,且符碼間干擾亦越小。因此,如上述,藉由選擇最大訊雜參數SNmax,可對應地確認選定連續時間線性等化器轉移函數fsel。
第9圖係用以執行第2圖之方法的系統900之示意圖。系統900可包含處理器910及開發工具920。處理器910可為硬體,開發工具920可包含軟體、硬體及/或韌體。因此,系統900須包含硬體裝置。舉例而言,開發工具920可安裝及嵌入於系統900,且處理器910可為系統900執行運算。如第9圖所示,可將等效模型EM及連續時間線性等化器轉移函數f1至fn輸入系統900,從而執行第2圖及第3圖所述之操作,以得到所求之選定連續時間線性等化器設定值svsel。根據實施例,等效模型EM可為於伺服器中之電路的等效模型。系統900可包含伺服器、設置於伺服器,及/或鏈接於伺服器。
在本發明的一實施例中,本發明之伺服器係可用於人工智慧(英語:Artificial Intelligence,簡稱Al)運算、邊緣運算(edge computing),亦可當作5G伺服器、雲端伺服器或車聯網伺服器使用。
綜上,實施例提供的方法200可助於使用者以高度系統化且有效率之方式,於多個連續時間線性等化器轉移函數f1至fn中,挑選適宜的函數fsel,從而據以得到對應之選定連續時間線性等化器設定值svsel,以優化連續時間線性等化器之設定。使用者可不再被迫低效率地逐一反覆測試各個連續時間線性等化器設定值對訊號品質的影響,故對於改善決定連續時間線性等化器設定值之效率,實有助益。
以上所述僅為本發明之較佳實施例,凡依本發明申請專利範圍所做之均等變化與修飾,皆應屬本發明之涵蓋範圍。
200:方法
210至250:步驟
Claims (9)
- 一種決定連續時間線性等化器設定值方法,包含:使用一等效模型執行一模擬,從而求得一第一脈波響應;執行複數次反傅立葉轉換,從而將定義於一頻域之複數個連續時間線性等化器轉移函數,分別轉換為定義於一時域之複數個連續時間線性等化器脈衝響應;根據該第一脈波響應及該複數個連續時間線性等化器脈衝響應,分別執行複數個迴旋積分運算,從而求得複數個第二脈波響應;求得對應於該複數個第二脈波響應之複數個訊雜參數;及根據該複數個訊雜參數,選擇該複數個連續時間線性等化器轉移函數之一選定連續時間線性等化器轉移函數;其中:該選定連續時間線性等化器轉移函數對應於一選定連續時間線性等化器設定值;根據該複數個訊雜參數,選擇該選定連續時間線性等化器轉移函數,包含選擇該複數個訊雜參數之一最小訊雜參數;及該最小訊雜參數對應於該複數個第二脈波響應之一選定第二脈波響應,且該選定第二脈波響應對應於該選定連續時間線性等化器轉移函數。
- 如請求項1所述之決定連續時間線性等化器設定值方法,其中該第一脈波響應係未使用一連續時間線性等化器條件而求得。
- 如請求項1所述之決定連續時間線性等化器設定值方法,其中該 複數個第二脈波響應之每一者係藉由使用一連續時間線性等化器條件而求得。
- 如請求項4所述之決定連續時間線性等化器設定值方法,其中求得該第i訊號強度值,包含:根據該第i個第二脈波響應,於一第一時間至一第二時間之間執行一積分,以求得該第i訊號強度值。
- 如請求項4所述之決定連續時間線性等化器設定值方法,其中求得該第i雜訊強度值,包含:根據該第i個第二脈波響應,於一初始時間至一第一時間之間執行一第一積分,以求得一第一值;根據該第二脈波響應,於一第二時間至一最大時間之間執行一第二積分,以求得一第二值;及將該第一值及該第二值相加,以求得該第i雜訊強度值。
- 如請求項6所述之決定連續時間線性等化器設定值方法,其中該 初始時間先於該第一時間,該第一時間先於該第二時間,該第二時間先於該最大時間,且該第i訊號強度值係對應於該第一時間及該第二時間之間。
- 如請求項5、6或7所述之決定連續時間線性等化器設定值方法,其中該第一時間至該第二時間之間係對應於x位元資料,其中x為大於零之正整數。
- 如請求項4所述之決定連續時間線性等化器設定值方法,其中該第i訊雜參數係正相關於該第i訊號強度值及該第i雜訊強度值之一差值或一比值。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW109120117A TWI723900B (zh) | 2020-06-16 | 2020-06-16 | 決定連續時間線性等化器設定值之方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW109120117A TWI723900B (zh) | 2020-06-16 | 2020-06-16 | 決定連續時間線性等化器設定值之方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
TWI723900B true TWI723900B (zh) | 2021-04-01 |
TW202201936A TW202201936A (zh) | 2022-01-01 |
Family
ID=76604629
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW109120117A TWI723900B (zh) | 2020-06-16 | 2020-06-16 | 決定連續時間線性等化器設定值之方法 |
Country Status (1)
Country | Link |
---|---|
TW (1) | TWI723900B (zh) |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7054375B2 (en) * | 2000-12-22 | 2006-05-30 | Nokia Corporation | Method and apparatus for error reduction in an orthogonal modulation system |
US20070223628A1 (en) * | 2006-03-08 | 2007-09-27 | Lg Electronics Inc. | Channel equalizer and method of processing broadcast signal in receiving system |
CN100364256C (zh) * | 2001-12-07 | 2008-01-23 | 高通股份有限公司 | Mimo系统的带有信道本征模式分解的时域发射和接收处理 |
WO2009012630A1 (fr) * | 2007-07-25 | 2009-01-29 | Zte Corporation | Récepteur et procédé pour l'élimination d'interférences multi-utilisateur basé sur l'égalisation de domaine de fréquence associée à un domaine de temps |
TW201639325A (zh) * | 2015-01-02 | 2016-11-01 | 三星電子股份有限公司 | 無線通訊系統中偵測同步的接收器以及方法 |
US20180337804A1 (en) * | 2015-12-11 | 2018-11-22 | Intel IP Corporation | Equalizer and method for equalizing a receive signal |
-
2020
- 2020-06-16 TW TW109120117A patent/TWI723900B/zh active
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7054375B2 (en) * | 2000-12-22 | 2006-05-30 | Nokia Corporation | Method and apparatus for error reduction in an orthogonal modulation system |
CN100364256C (zh) * | 2001-12-07 | 2008-01-23 | 高通股份有限公司 | Mimo系统的带有信道本征模式分解的时域发射和接收处理 |
US20070223628A1 (en) * | 2006-03-08 | 2007-09-27 | Lg Electronics Inc. | Channel equalizer and method of processing broadcast signal in receiving system |
WO2009012630A1 (fr) * | 2007-07-25 | 2009-01-29 | Zte Corporation | Récepteur et procédé pour l'élimination d'interférences multi-utilisateur basé sur l'égalisation de domaine de fréquence associée à un domaine de temps |
TW201639325A (zh) * | 2015-01-02 | 2016-11-01 | 三星電子股份有限公司 | 無線通訊系統中偵測同步的接收器以及方法 |
US20180337804A1 (en) * | 2015-12-11 | 2018-11-22 | Intel IP Corporation | Equalizer and method for equalizing a receive signal |
Also Published As
Publication number | Publication date |
---|---|
TW202201936A (zh) | 2022-01-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR20160004219A (ko) | 송신기와 수신기 사이에서 데이터 신호를 전달하는 채널을 포함하는 고속 링크를 최적화하는 시스템 및 그 방법, 그리고 송신기와 수신기 사이의 채널을 특성화하는 방법 | |
US8406285B1 (en) | Tuning algorithm for feed forward equalizer in a serial data channel with decision feedback equalizer | |
US7653127B2 (en) | Bit-edge zero forcing equalizer | |
TWI723900B (zh) | 決定連續時間線性等化器設定值之方法 | |
JP2006211654A (ja) | 信号の特性を解明するためのシステム | |
CN113779744B (zh) | 决定连续时间线性均衡器设定值之方法 | |
US7257155B2 (en) | Method for initialization and stepsize control of time-domain equalizer in multi-carrier communication system | |
US9686053B2 (en) | Frequency-domain high-speed bus signal integrity compliance model | |
KR102042858B1 (ko) | 반도체 장치 및 그 동작 방법 | |
JP2022183142A (ja) | 通信リンク等化処理、コンピューティング装置及びイコライザ最適化方法 | |
WO2006032149A1 (en) | Multi-equalization method and apparatus | |
US11038768B1 (en) | Method and system for correlation of a behavioral model to a circuit realization for a communications system | |
CN114384294A (zh) | 发送端均衡参数值的确定方法、装置、电子设备及介质 | |
US9638750B2 (en) | Frequency-domain high-speed bus signal integrity compliance model | |
Sagari et al. | Equivalent tapped delay line channel responses with reduced taps | |
Viveros-Wacher et al. | Eye diagram optimization based on design of experiments (DoE) to accelerate industrial testing of high speed links | |
Menin et al. | A Simple Modelling Tool for Fast Combined Simulation of Interconnections, Inter-Symbol Interference and Equalization in High-Speed Serial Interfaces for Chip-to-Chip Communications | |
JP2006279955A (ja) | 直接決定イコライザシステム | |
US20230327922A1 (en) | Feedforward equalizer noise suppression | |
KR100398138B1 (ko) | 데이터 송수신에 있어서 채널 충격 응답 줄임 방법 | |
JP4501071B2 (ja) | シングルキャリアブロック伝送用受信機及び受信方法 | |
CN109217953B (zh) | 一种基于分析通道信噪比的降噪方法与系统 | |
WO2022205220A1 (zh) | 均衡器参数的调整方法、训练序列的发送方法及装置 | |
TWI768967B (zh) | 設定等化器的方法 | |
Park et al. | Statistical eye-diagram estimation method for high-speed channel with N-tap decision feedback equalizer (DFE) |