JP2022183142A - 通信リンク等化処理、コンピューティング装置及びイコライザ最適化方法 - Google Patents

通信リンク等化処理、コンピューティング装置及びイコライザ最適化方法 Download PDF

Info

Publication number
JP2022183142A
JP2022183142A JP2022088014A JP2022088014A JP2022183142A JP 2022183142 A JP2022183142 A JP 2022183142A JP 2022088014 A JP2022088014 A JP 2022088014A JP 2022088014 A JP2022088014 A JP 2022088014A JP 2022183142 A JP2022183142 A JP 2022183142A
Authority
JP
Japan
Prior art keywords
values
value
parameter
determining
coefficients
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2022088014A
Other languages
English (en)
Inventor
カン・タン
Kan Tan
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tektronix Inc
Original Assignee
Tektronix Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tektronix Inc filed Critical Tektronix Inc
Publication of JP2022183142A publication Critical patent/JP2022183142A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
    • H04L25/03006—Arrangements for removing intersymbol interference
    • H04L25/03012—Arrangements for removing intersymbol interference operating in the time domain
    • H04L25/03114—Arrangements for removing intersymbol interference operating in the time domain non-adaptive, i.e. not adjustable, manually adjustable, or adjustable only during the reception of special signals
    • H04L25/03146—Arrangements for removing intersymbol interference operating in the time domain non-adaptive, i.e. not adjustable, manually adjustable, or adjustable only during the reception of special signals with a recursive structure
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
    • H04L25/03006—Arrangements for removing intersymbol interference
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
    • H04L25/03006—Arrangements for removing intersymbol interference
    • H04L25/03012—Arrangements for removing intersymbol interference operating in the time domain
    • H04L25/03019—Arrangements for removing intersymbol interference operating in the time domain adaptive, i.e. capable of adjustment during data reception
    • H04L25/03057—Arrangements for removing intersymbol interference operating in the time domain adaptive, i.e. capable of adjustment during data reception with a recursive structure
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
    • H04L25/03878—Line equalisers; line build-out devices
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
    • H04L25/03878—Line equalisers; line build-out devices
    • H04L25/03885—Line equalisers; line build-out devices adaptive
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
    • H04L25/03006—Arrangements for removing intersymbol interference
    • H04L2025/03433—Arrangements for removing intersymbol interference characterised by equaliser structure
    • H04L2025/03439—Fixed structures
    • H04L2025/03445—Time domain
    • H04L2025/03471—Tapped delay lines

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)

Abstract

Figure 2022183142000001
【課題】イコライザの１６個のタップを速く正確に最適化する。
【解決手段】全１６個の値をゼロに設定する。次に１６個の値全てが割り当てられるまで、１６個のパラメータの集合中の現在の最小のパラメータを決定し、パラメータの集合中の最初の項にメイン・パルス応答を乗算したものから、パラメータの集合中のパラメータの夫々に値の集合中の値の夫々を乗算したものの合計を引き算したものを、現在の最小のパラメータで割り算したものと、対応するパルス応答との中から最小値を決定し、パラメータの集合中の現在の最小のパラメータと同じ位置にある値の集合中の値に最小値を割り当てる処理を繰り返す。値の夫々にパルス応答中の対応するパルス応答の符号を掛け算し、イコライザの各係数の値を決定する。
【選択図】図２

Description

本開示は、電気信号及び光信号の通信で使用されるイコライザの最適化に関し、特に、制約条件を伴う標準的なシグナリング・プロトコルで使用される判定帰還型イコライザの最適化に関する。
トランスミッタとレシーバ間の高速通信リンクは、概して、６ギガ・ビット毎秒（Ｇｂ／ｓ）の速度で動作する。このような高速では、送信機若しくは受信機のいずれか、又はその両方が、通常、信号の劣化を補正するために等化技術を採用する。信号の劣化は、いくつか例を挙げると、チャンネル損失、反射、クロストーク、ノイズなどが原因である可能性がある。信号の等化処理は、通常、信号から望ましくない成分を除去又はフィルタ処理すると共に、信号を増幅することを意味する。
この等化処理は、判定帰還型イコライザ（ＤＦＥ：decision feedback equalizer：判定帰還型等化器）を含む広く一般的に使用されている様々な手法で行われる。ＤＦＥは、典型的には、過去の判定を用いるフィードバック・パスを利用してシンボル間干渉（ＩＳＩ）の影響を緩和することにより、入力信号を等化処理する。ＤＦＥは、通常「タップ」と呼ばれる様々な係数を使用して信号障害による影響を緩和する。
特許２６６３８２０号公報 国際公開第２０１２／１０２２５８号 米国特許第８８５５１８６号明細書
「PCI-SIG specifications」、PCI-SIG、［online］、［２０２２年５月２７日検索］、インターネット<https://pcisig.com/specifications>
通信規格が異なると、等化処理の要件も異なり、これは、典型的には、ＤＦＥタップの数と、タップの範囲及び制約条件として設定される。特定のイコライザに関してこれらタップを最適化する処理には、通常、反復的な調査プロセスが必要になるか、又は、解空間の掃引（スイープ）が必要となる。これらプロセスは、通常、動作が遅く、精度も低い。
以下では、本願で開示される技術の理解に有益な実施例が提示される。この技術の実施形態は、以下で記述する実施例の１つ以上及び任意の組み合わせを含んでいても良い。
実施例１は、通信リンクを等化処理する方法であって、係数の必要な個数に等しい係数の個数を設定する処理と、上記係数の個数よりも多い、波形に関するパルス応答の個数を決定する処理と、上記係数の個数と同じ個数の値の集合中の全ての値をゼロに設定する処理と、上記値の集合中の全ての値が割り当てられるまで、所与のパラメータの集合中の現在の最小のパラメータを決定する処理と、上記パラメータの集合中の上記現在の最小のパラメータの位置をインデックスとして使用する処理と、上記パラメータの集合中の最初の項にメイン・パルス応答を乗算したものから、上記パラメータの集合中のパラメータの夫々に上記値の集合中の値の夫々を乗算したものの合計を引き算したものを、上記現在の最小のパラメータで割り算したものと、対応するパルス応答との中から最小値を決定する処理と、上記パラメータの集合中の上記現在の最小のパラメータと同じ位置にある上記値の集合中の値に上記最小値を割り当てる処理とを繰り返す処理と、上記値の集合中の値の夫々に、上記パルス応答中の対応するパルス応答の符号を掛け算することによって、係数の集合中の係数の夫々の値を決定する処理と、上記係数の個数と同じ個数のタップを有し、該タップの夫々が対応する上記係数に基づく値を有するイコライザを定義する処理と、上記通信リンクを通して受ける波形に上記イコライザを適用して、等化処理された波形を生成する処理とを具える。
実施例２は、実施例１の方法であって、パルス応答の個数を決定する処理は、線形近似パルス応答抽出方法を利用する。
実施例３は、実施例１又は２の方法であって、所与のパラメータの集合は、イコライザについて必要な制約条件から得られる。
実施例４は、実施例１～３のいずれかの方法であって、上記インデックスが１に等しい場合、最小値を決定する処理は、メイン・パルス応答に基づいく付加的な項も考慮して最小値を決定する。
実施例５は、実施例４の方法であって、付加的な項は、イコライザについてのイコライザ・タップの制約条件に基づいている。
実施例６は、実施例１～５のいずれかの方法であって、通信リンクは、PCIe Gen6及びＵＳＢのいずれかを含む。
実施例７は、実施例１～５のいずれかの方法であって、必要な係数の個数が１６である。
実施例８は、コンピューティング装置であって、高速通信リンクへのインタフェースと、プログラムを実行するよう構成される１つ以上のプロセッサとを具え、上記プログラムが実行されると上記１つ以上のプロセッサが、係数の必要な個数に等しい係数の個数を設定する処理と、上記係数の個数よりも多い、波形に関するパルス応答の個数を決定する処理と、上記係数の個数と同じ個数の値の集合中の全ての値をゼロに設定する処理と、上記値の集合中の全ての値が割り当てられるまで、所与のパラメータの集合中の現在の最小のパラメータを決定する処理と、上記パラメータの集合中の上記現在の最小のパラメータの位置をインデックスとして使用する処理と、上記パラメータの集合中の最初の項にメイン・パルス応答を乗算したものから、上記パラメータの集合中のパラメータの夫々に上記値の集合中の値の夫々を乗算したものの合計を引き算したものを、上記現在の最小のパラメータで割り算したものと、対応するパルス応答との中から最小値を決定する処理と、上記パラメータの集合中の上記現在の最小のパラメータと同じ位置にある上記値の集合中の値に上記最小値を割り当てる処理とを繰り返す処理と、上記値の集合中の値の夫々に、上記パルス応答中の対応するパルス応答の符号を掛け算することによって、係数の集合中の係数の夫々の値を決定する処理と、上記係数の個数と同じ個数のタップを有し、該タップの夫々が対応する上記係数に基づく値を有するイコライザを定義する処理と、上記通信リンクを通して受ける波形に上記イコライザを適用して、等化処理された波形を生成する処理とを行う。
実施例９は、実施例８のコンピューティング装置であって、１つ以上のプロセッサにパルス応答の個数を決定させるプログラムは、１つ以上のプロセッサに線形近似パルス応答抽出方法を使用させるプログラムを含む。
実施例１０は、実施例８又は９のコンピューティング装置であって、所与のパラメータの集合は、イコライザについての必要な制約条件から得られる。
実施例１１は、実施例８～１０のいずれかのコンピューティング装置であって、１つ以上のプロセッサに最小値を決定させるプログラムは、インデックスが１に等しい場合、メイン・パルス応答に基づく付加的な項を考慮して最小値を決定させるプログラムを含む。
実施例１２は、実施例１１のコンピューティング装置であって、上記付加的な項は、イコライザについてのイコライザ・タップの制約条件に基づいている。
実施例１３は、実施例８～１２のいずれかのコンピューティング装置であって、上記通信リンクは、PCIe Gen6及びＵＳＢのうちの１つを含む。
実施例１４は、実施例８～１３のいずれかのコンピューティング装置であって、必要な係数の個数は、１６である。
実施例１５は、通信リンク用の１６タップのイコライザを最適化する方法であって、１６よりも多い、波形に関するパルス応答の個数を決定する処理と、１６個の値の集合中の全ての値をゼロに設定する処理と、上記値の集合中の１６個の値全てが割り当てられるまで、所与の１６個のパラメータの集合中の現在の最小のパラメータを決定する処理と、上記パラメータの集合中の上記現在の最小のパラメータの位置をインデックスとして使用する処理と、上記パラメータの集合中の最初の項にメイン・パルス応答を乗算したものから、上記パラメータの集合中のパラメータの夫々に上記値の集合中の値の夫々を乗算したものの合計を引き算したものを、上記現在の最小のパラメータで割り算したものと、対応するパルス応答との中から最小値を決定する処理と、上記パラメータの集合中の上記現在の最小のパラメータと同じ位置にある上記値の集合中の値に上記最小値を割り当てる処理とを繰り返す処理と、上記値の集合中の値の夫々に、上記パルス応答中の対応するパルス応答の符号を掛け算することによって、係数の集合中の係数の夫々の値を決定する処理とを具える。
実施例１６は、実施例１５の方法であって、パルス応答の個数を決定する処理は、線形近似パルス応答抽出方法を使用することを含む。
実施例１７は、実施例１５又は１６の方法であって、最小値を決定する処理は、インデックスが１に等しい場合、メイン・パルス応答に基づく付加的な項を考慮して最小値を決定する処理を含む。
実施例１８は、実施例１５～１７のいずれかの方法であって、所与のパラメータの集合は、イコライザに対する必要な制約条件から得られる。
実施例１９は、実施例１５～１８のいずれかの方法であって、所与のパラメータの集合が、[1 1 0.85 0.60 0.25 0.10 0.05 0.05 0.05 0.05 0.05 0.05 0.05 0.05 0.05 0.05]を含む。
実施例２０は、実施例１５～１９のいずれかの方法であって、各タップが対応する係数に基づく値を有する１６タップのイコライザを定義する処理と、上記通信リンクを介して受信した波形に上記イコライザを適用して等化処理された波形を生成する処理とを更に具える。
本発明の実施形態の態様、特徴及び効果は、添付の図面を参照し、以下の実施形態の説明を読むことで明らかとなろう。
図１は、等化処理を利用した通信リンクを有する装置の一実施形態を示す。 図２は、判定帰還型イコライザのアーキテクチャの一実施形態を示す。 図３は、相対的に短いチャネル及び相対的に長いチャネルを通過した信号のパルス応答を示す。 図４は、相対的に短いチャネル及び相対的に長いチャネルを通過した信号の波形を示す。 図５は、相対的に短いチャネル及び相対的に長いチャネルを通過した信号のアイ・ダイアグラムを示す。 図６は、イコライザのタップの特性を示す。 図７は、相対的に長いチャネルを通過した信号の等化処理後の信号のグラフを示す。 図８は、相対的に長いチャネルを通過した信号の等化処理後のアイ・ダイアグラムを示す。
本願の実施形態は、通信リンクを等化処理する方法を提供するもので、図１は、そうした通信リンクを示す。等化処理は、システム性能を向上させるために、送信機、受信機、又はその両方で行われることがある。転送速度が速くなると、必要な等化処理の量も増加する。ＤＦＥは、緩和しようとする信号の劣化や障害によって、使用されるタップの個数が異なり、一般に、転送速度が速いほど多くのタップが必要となる。
ＰＣＩｅ（Peripheral Component Interface Express）は、ＤＦＥを使用する通信プロトコル又は規格の一例である。ＰＣＩｅは、大まかに言えば、多種多様なコンピューティング及び通信プラットフォームで使用される入力・出力を相互接続するアーキテクチャを有する。以下では、この特定の通信プロトコル規格と、その明快な要件に焦点を当てて説明する。これらの具体的な要件は、設計要件と制約条件の例を提供するが、これらから、他の通信プロトコルの要件に適用するための設計要件と制約条件を推定できるであろう。
ＰＣＩｅの例では、第３世代から第６世代までの連続する世代の夫々で、以下の表１に示すように転送速度が上昇してきている。なお、この表１において、転送速度の単位は、ギガトランスファ毎秒（GT/s：GigaTransfers/sec)である。
Figure 2022183142000002
図１は、コンピューティング装置（computing device）１０の一実施形態を示す。この装置１０は、オシロスコープなどの試験測定装置から構成されても良い。オシロスコープ１０は、概して、プローブ１２によって被試験デバイス（ＤＵＴ）１４に結合される。オシロスコープ１０は、ケーブル又はフィクスチャ（fixture：固定装置）を介してＤＵＴ１４に接続されても良い。ＤＦＥ及びそれに関連する最適化は、オシロスコープ１０内か、又は、オシロスコープ１０とＤＵＴ１４との間で行われても良い。これらのいずれかが、ＰＣＩｅ第６世代を採用した高速転送リンクの受信側又は送信側のエンドポイントとして機能しても良い。
オシロスコープ１０には、プローブ・インタフェースと、アクイジション・システム１６とを有していても良い。アクイジション・システム１６は、ＤＵＴ１４からのアナログ信号を受けて、デジタル・データ（波形データ又は単に「波形」とも呼ぶ）として取り込む（アクイジションする）ための多種多様な回路から構成されても良い。多種多様な回路の例としては、アナログ・デジタル・コンバータ、プリアンプなどを挙げることができる。メモリ１８は、アクイジション・システム１６からのデジタル・データを受けて記憶しても良い。メモリ１８はまた、実行可能なプログラムを含むことができ、これは、プロセッサ２０によって実行されると、プロセッサ２０に、以下で説明する方法を実行させる。ディスプレイ２２は、結果として生じる波形を表示し、ユーザ・インタフェース２４は、ダイヤル、ノブ、キーなどを有していても良く、更に、ディスプレイ２２の一部をタッチ式スクリーンとして利用しても良く、これらによって、ユーザは、ユーザが定義した試験に従って、送信機又は受信機についての試験をセットアップし、実行できる。
コンピューティング装置は、必ずしも試験測定装置から構成されていなくても良い。多くのコンピューティング装置は、そのメイン・プロセッサと、他のコンポーネント（ディスプレイ、メモリ、その他のアクセサリなど）との間のインタフェースとして、ＰＣＩｅなどの通信プロトコルを利用した通信バスを有している。コンピューティング装置内のプロセッサは、ＤＦＥタップの係数を最適化するように動作しても良い。コンピューティング装置は、イコライザを試験する試験測定装置であるのか、又は、イコライザを使って動作するコンピューティング装置であるかのいずれであるにしても、高速通信リンクのエンドポイントを有していて良い。コンピューティング装置は、高速通信リンクへのインタフェース（プローブ又は別のエンドポイントのいずれか）を有することになろう。
図２は、１６タップＤＦＥのようなＮタップＤＦＥの実施形態を示し、これは、ＰＣＩｅ第６世代（Gen6）規格の要件に準拠するのに使用できる。ｘkは、本願で使用する場合、ＤＦＥへの入力信号又は入力波形を意味し、ｙkは、判定機能への入力信号を意味する。判定機能３２は、デジタル形式でシンボルを検出する。例えば、ＮＲＺ（None Return to Zero：ノン・リターン・トゥ・ゼロ）信号の場合、もし判定機能３２の出力が－１、１となったならば、これはビット０とビット１を表す。ＰＡＭ４（４レベルのパルス振幅変調）信号の場合、もし出力が－１、－１/３、１/３、１となったら、これは、シンボル０、シンボル１、シンボル２、及びシンボル３を表す。次に、判定機能３２の出力は、遅延ブロック３４（ｚ-1）に送られる。これら遅延ブロック３４の出力の夫々は、対応するＤＦＥタップ３６の係数ｄiと乗算され、これらの積が加算部３８で合算され、加算ノード３０で入力信号ｘkと加算される。ＤＦＥタップの数は、Ｎで指定される。ＰＣＩｅ第３世代（Gen3）の場合、Ｎ＝１である。ＰＣＩｅ第６世代（Gen6）の場合、Ｎ=１６である。
ＤＦＥタップを最適化すれば、システムの性能は向上する。まず、システムの性能を定量化するため、最小平均２乗誤差（MMSE：minimum mean squared error）を含む、様々な最適化目的関数（optimization target functions）が使用される。ＰＣＩｅの仕様では、「アイ開口部（opening）」を使用しており、これは、入力信号の波形のピーク・トゥ・ピーク（peak-to-peak）値を意味し、アイ・ダイアグラム中の開いているアイを示す。米国特許第８,８５５,１８６号は、１タップのＤＦＥを利用するＰＣＩｅ第３世代（Gen3)用のＤＦＥを最適化するための陽解法（explicit solution）を示している。しかし、この米国特許に記載されている方法では、ＤＦＥに２つ以上のタップがある場合にまで一般化した陽解法は得られない。本願の実施形態には、任意の個数のタップを有するＤＦＥを最適化するための陽解法が含まれ、これによれば、タップ値に制約条件があっても、目標とする性能（パフォーマンス）基準を満たすアイ開口部を実現できる。
ＰＣＩｅ第６世代（Gen6）用のＤＦＥの実施形態において、ＰＣＩｅ第６世代（Gen6）の仕様「PCI Express Base Specification 6.0」(pcisig.com, 2021)は、イコライザのタップの制約条件を規定している。本願で使用されるイコライザのタップの制約条件は、この仕様に特に適用するものであるが、全ての方法は、多種多様な通信プロトコル仕様で使用される任意のタイプのイコライザ・タップの制約条件に適用できる。ＰＣＩｅ第６世代（Gen6）の特定の実施形態では、ＤＦＥバースト誤差を制限するために、仕様が、イコライザのタップに制約条件を規定している。本願で使用されるＤＦＥバースト・エラーは、シンボル同士とは互いに独立して発生するエラーとは対照的に、複数の連続するシンボルにおいて発生するエラーを意味する。
ＰＣＩｅ第６世代（Gen6）の仕様には、次の２つの式で示される制約条件（１）及び（２）がある。
[数式１]
ｄ1/ｈ0＜0.55 （１）

[数式２]
(|ｄ1|＋|ｄ2|＋0.85×|ｄ3|＋0.60×|ｄ4|＋0.25×|ｄ5|＋0.10×|ｄ6|＋0.05×|ｄ7|＋0.05×|ｄ8|＋0.05×|ｄ9|＋0.05×|ｄ10|＋0.05×|ｄ11|＋0.05×|ｄ12|＋0.05×|ｄ13|＋0.05×|ｄ14|＋0.05×|ｄ15|＋0.05×|ｄ16|)/ｈ0＝＜0.85 （２）

本願での使用では、ｈ0項は、ＤＦＥへの入力波形から抽出されたパルス応答のメイン・カーソルを意味する。その方法としては、例えば、「IEEE 802.3ba 40Gb/s and 100 Gb/s Ethernet standard (www.ieee802.org/3/, 2010)」に示されるような線形近似（linear fit）パルス抽出方法を使用して、パルス応答を抽出しても良い。
この線形近似パルス抽出法は、波形からパルス応答を抽出する方法の一例としては、複数のインパルス応答ｈiの集合（set：組、グループ）を生成し、このとき、ｉは係数の個数に等しい。ｈ0項は、メイン・インパルス応答を指す。この例では、捕捉（キャプチャ）される波形は、送信機がパターンを繰り返し送信した結果である。捕捉された波形の実効サンプル・レートは、送信機のシグナリング・レートのＭ倍に等しい。捕捉された波形は、合計でＮビットになる試験パターンの整数値の繰り返し回数を表す。これにより、Ｍ×Ｎ個のサンプルから成る捕捉波形が生じる。以下の方法は、波形の最初のＭ個のサンプルが試験パターンの最初のビットに対応し、２番目のＭ個のサンプルが２番目のビットに対応すると仮定している。
このような捕捉波形y(k)及び対応するシンボルx(n)が与えられると、以下に示すＭ×Ｎ波形行列Ｙを定義できる。
Figure 2022183142000003
続いて、以下に示すように、シンボル・ベクトルｘを、指定されたパルス遅延Ｄpだけ回転させてｘiを生成する。
［数式Ｍ２］
ｘr＝[ｘ(Ｄp＋１) ｘ(Ｄp＋２) … ｘ(Ｎ) ｘ(１) … ｘ(Ｎ－Ｄp)]
以下に示すように、ｘrから導出したＮ×Ｎ行列を行列Ｘとして定義する。
Figure 2022183142000004
長さＮの行ベクトルと連結した行列Ｘの最初のＮp個の行を、行列Ｘ1と定義する。このとき、Ｎpは、１つのパルス応答内にあるシンボルの個数を表す。次いで、線形近似（linear fit）に相当するＭ×Ｎp係数行列Ｐを、以下のように定義する。上付き文字Ｔは、転置行列であることを示す。
［数式Ｍ４］
Ｐ＝ＹＸ1 T(Ｘ1Ｘ1 T)-1
次いで、Ｐ1が、行列Ｐの最初のＮp個の列から構成される行列として定義される。そして、線形近似パルス応答ｐ(k)は、Ｐ1の成分を列方向に読み出したものである。
Figure 2022183142000005
結果として得られる線形近似パルス応答ｐ(k)は、ｈiとして使用され、このとき、ｉ＝１，２，… ，Ｎpである。
上述の線形近似パルス抽出方法により、パルス応答を抽出できる。図３は、左側に右側のもの比較して相対的に短いチャネルを通過した信号からのパルス応答を示し、右側に左側のものと比較して相対的に長いチャネルを通過した信号からのパルス応答を示す。図４は、左側に右側のもの比較して相対的に短いチャネルを通過した信号の対応する波形を示し、右側に左側のものと比較して相対的に長いチャネルを通過した信号の対応する波形を示す。長いチャネルを通る信号からのパルス応答は、短いチャネルを通る信号からのパルス応答よりも低いメイン・カーソルｈ0及び長い減衰を有する。これは、シンボル間干渉（ＩＳＩ）が、より大きなことを示す。その結果として、図５は、左側に右側のもの比較して相対的に短いチャネルを通る信号のアイ・ダイアグラム、右側に左側のものと比較して相対的に長いチャネルを通る信号のアイ・ダイアグラムを示しているが、右側のアイ・ダイアグラムの方が、アイがより閉じる傾向を示すこととなる。
ここで、ｈi（ｉ＝１，２，… ，Ｎp）がポスト（post：後の）カーソルを示すとして、これらポスト・カーソルが、後続のシンボルにどのように影響し、アイが閉じる現象（eye closure：アイ・クロジャー）を引き起こすかを検討すると、アイ開口部（eye opening）最適化問題は、次の数式３に示す最適化問題（３）に変換できる。

上述の制約条件（１）及び（２）があるときに
Figure 2022183142000006
制約条件（２）の重み付けパラメータから、パラメータの集合Ｋを定義でき、このとき、
Ｋ＝[1 1 0.85 0.60 0.25 0.10 0.05 0.05 0.05 0.05 0.05 0.05 0.05 0.05 0.05 0.05]
である。これにより、制約条件（２）を次のように書き直すことができる。
Figure 2022183142000007
ここで、ｃi＝|ｄi|と置くと、数式３に示す最適化問題（３）は、次の数式４に示す最適化問題（４）に変換される。
Figure 2022183142000008
最適化問題（４）には、以下の数式５、６及び７で夫々示される制約条件（５）、（６）及び（７）がある。

[数式５]
ｃ1＜0.55×ｈ0 （５）
Figure 2022183142000009
 [数式７]
０≦ｃi≦|ｈi| （７）
ある１つのインデックスｊについて、ｋjが、ｋi（ここで、ｉ∈[１ Ｎ]）の残りの部分以下となるように選択できる。このインデックスｊを得る工程は、ｋiを並べ替えることによって実行できる。
Figure 2022183142000010
この不等式８は、最適化コスト関数Ｊと制約関数Ｇとを結びつけることに注意してください。Ｃjに関する最適値は、次の通りである。
Figure 2022183142000011
ｊ＝１の場合では、次のように、制約条件（５）も考慮する必要がある。
Figure 2022183142000012
 なお、min関数は、引数の最小の値を返す。
例として、パラメータの集合Ｋの第６項が、現在のところ、最小値であるとする。これは、ｊを６に設定するので、上記の式では、ｋj＝ｋ6となる。ｊの値は１ではないので、この処理は、数式９を使用してｃ6の値を決定する。値ｃiの全ては、０に初期化される。これにより、最小値であるｃ6の値は、(0.85×ｈ0)/ｋ6、又は、パルス応答ｈ6の絶対値のどちらか小さい方となる。これは、ｃi項の全てが最初ゼロなので、和の項がゼロだからである。この結果、最小値として最初の項(0.85×ｈ0)/ｋ6の値、又は、パルス応答ｈ6の絶対値が得られる。この項を集合ｃiに入れたら、パラメータの集合Ｋ内の次に最も小さい値を使用して、集合ｃiがいっぱいになるまで、このプロセスが繰り返されるが、ｊ＝１のときは、数式１０が使用される。
集合ｃiが完成すると、ＤＦＥタップ値は次のように決定できる。
[数式１１]
ｄi＝sign(ｈi)×ｃi ｉ＝１，２，…，Ｎ （１１）

なお、sign関数は、値の符号を返す。
要約すると、この方法には、イコライザへの入力波形からパルス応答を計算して、ｈ0及びｈiの両方を見つける処理があり、ここでｉはタップ数に対応する。パルス応答ｈiの集合、値ｃiの集合、及びパラメータの集合は、全て同じ数の成分（elements）を有する。これらは、各集合の対応するものと呼ぶことにする。
本発明のやり方を説明するのに使用される特定の実施形態では、ｉは１～Ｎpである。集合の値ｃiの全ては、ゼロに初期化される。インデックスｊは、パラメータの集合Ｋの中で最も低いもののうち、現在の最小値を選択するために使用され、ここでｊは、パラメータの集合Ｋの中の最小の項のインデックス又は位置である。値の集合中の各値がわかると、各パラメータは１回だけ使用されるので、パラメータの集合内の現在の最も低いパラメータが、次に低いパラメータへと立ち位置を変化させる。
次いで、このプロセスは、数式９又は数式１０のいずれかに従ってｃjの値を決定する。ＰＣＩｅ第６世代（Gen6）の与えられたパラメータの集合において、最初の項を最小値と決定する場合、最初の項が0.85であることを意味することに注意してください。次に、この第１項にメイン・パルス応答ｈ0を乗算して積を得る。次に、パラメータの集合内の各パラメータｋiに値ｃiの集合中の各値を掛けたものの合計を、現在の最小のパラメータｋjで割り算したものが、先の積から減算される。最小値は、この値と、対応するパルス応答ｈiの絶対値との中から選ばれる。ｊ＝１の場合では、最小値を選択する候補となる値として、更に「0.55掛けるメイン・パルス応答ｈ0」の付加的な項も含まれる。この値は、上述の最初の制約条件（数式１に示す）であるｄi/ｈ0＜0.55に由来する。
図６は、長い方のチャネルについて得られるＤＦＥタップを示す。図７は、左側に、長い方のチャネルを通る信号に対してＤＦＥを適用した後の信号のパルス応答を示す。ポスト・カーソルｈiは、複数のシンボルのサンプル位置でゼロに近く押されていることに注意してください。図７の右側は、長い方のチャネルを通る信号にＤＦＥを適用した後の波形であり、ＤＦＥがシンボル間干渉（ＩＳＩ）の影響を低減することを示している。図８は、長い方のチャネルを通る信号にＤＦＥを適用した後のアイ・ダイアグラムを示し、図５の右側のアイ・ダイアグラムと比較し、ＤＦＥによって、アイ・ダイアグラムのアイが開くことが示されている。
上述では、ＰＣＩｅ第６世代（Gen6）を、タップ制約条件という問題のあるＤＦＥタップの最適化処理の陽解法（explicit solution）を説明するのに使用している。しかし、この方法は、タップの制約条件という問題を伴う様々なＤＦＥタップの最適化に適用できる。アプリケーションによっては、ユニット・インターバル（ＵＩ）中の水平サンプルの位置を調整しても良い。この場合、メイン・カーソルｈ0を、メイン・カーソル内のユニット・インターバル中で可能な異なるサンプル位置で選択し、測定しても良い。この陽解法は、水平サンプル位置のそれぞれに対してＤＦＥタップの最適化を実行するのに使用できる。陽解法の数式９及び１０では、制約条件（５）及び（６）が厳密には「＜」であるところ、その代わりに「≦」を使用している。厳密な制約条件を満たすためには、数式９及び１０中のｈ0に、小さな負の値εを加えても良い。
本開示技術の態様は、特別に作成されたハードウェア、ファームウェア、デジタル・シグナル・プロセッサ又はプログラムされた命令に従って動作するプロセッサを含む特別にプログラムされた汎用コンピュータ上で動作できる。本願における「コントローラ」又は「プロセッサ」という用語は、マイクロプロセッサ、マイクロコンピュータ、ＡＳＩＣ及び専用ハードウェア・コントローラ等を意図する。本開示技術の態様は、１つ又は複数のコンピュータ（モニタリング・モジュールを含む）その他のデバイスによって実行される、１つ又は複数のプログラム・モジュールなどのコンピュータ利用可能なデータ及びコンピュータ実行可能な命令で実現できる。概して、プログラム・モジュールとしては、ルーチン、プログラム、オブジェクト、コンポーネント、データ構造などを含み、これらは、コンピュータその他のデバイス内のプロセッサによって実行されると、特定のタスクを実行するか、又は、特定の抽象データ形式を実現する。コンピュータ実行可能命令は、ハードディスク、光ディスク、リムーバブル記憶媒体、ソリッド・ステート・メモリ、ＲＡＭなどのコンピュータ可読記憶媒体に記憶しても良い。当業者には理解されるように、プログラム・モジュールの機能は、様々な実施例において必要に応じて組み合わせられるか又は分散されても良い。更に、こうした機能は、集積回路、フィールド・プログラマブル・ゲート・アレイ（ＦＰＧＡ）などのようなファームウェア又はハードウェア同等物において全体又は一部を具体化できる。特定のデータ構造を使用して、本開示技術の１つ以上の態様をより効果的に実施することができ、そのようなデータ構造は、本願に記載されたコンピュータ実行可能命令及びコンピュータ使用可能データの範囲内と考えられる。
開示された態様は、場合によっては、ハードウェア、ファームウェア、ソフトウェア又はこれらの任意の組み合わせで実現されても良い。開示された態様は、１つ以上のプロセッサによって読み取られ、実行され得る１つ又は複数のコンピュータ可読媒体によって運搬されるか又は記憶される命令として実現されても良い。そのような命令は、コンピュータ・プログラム・プロダクトと呼ぶことができる。本願で説明するコンピュータ可読媒体は、コンピューティング装置によってアクセス可能な任意の媒体を意味する。限定するものではないが、一例としては、コンピュータ可読媒体は、コンピュータ記憶媒体及び通信媒体を含んでいても良い。
コンピュータ記憶媒体とは、コンピュータ読み取り可能な情報を記憶するために使用することができる任意の媒体を意味する。限定するものではないが、例としては、コンピュータ記憶媒体としては、ランダム・アクセス・メモリ（ＲＡＭ）、読み出し専用メモリ（ＲＯＭ）、電気消去可能プログラマブル読み出し専用メモリ（ＥＥＰＲＯＭ）、フラッシュメモリやその他のメモリ技術、コンパクト・ディスク読み出し専用メモリ（ＣＤ-ＲＯＭ）、ＤＶＤ（Digital Video Disc）やその他の光ディスク記憶装置、磁気カセット、磁気テープ、磁気ディスク記憶装置やその他の磁気記憶装置、及び任意の技術で実装された任意の他の揮発性又は不揮発性の取り外し可能又は取り外し不能の媒体を含んでいても良い。コンピュータ記憶媒体としては、信号そのもの及び信号伝送の一時的な形態は除外される。
通信媒体とは、コンピュータ可読情報の通信に利用できる任意の媒体を意味する。限定するものではないが、例としては、通信媒体には、電気、光、無線周波数（ＲＦ）、赤外線、音又はその他の形式の信号の通信に適した同軸ケーブル、光ファイバ・ケーブル、空気又は任意の他の媒体を含んでも良い。
加えて、本願の記述は、特定の特徴に言及している。本明細書における開示には、これらの特定の特徴の全ての可能な組み合わせが含まれると理解すべきである。ある特定の特徴が特定の態様又は実施例に関連して開示される場合、その特徴は、可能である限り、他の態様及び実施例との関連においても利用できる。
また、本願において、２つ以上の定義されたステップ又は工程を有する方法に言及する場合、これら定義されたステップ又は工程は、状況的にそれらの可能性を排除しない限り、任意の順序で又は同時に実行しても良い。

実施例
以下では、本願で開示される技術の理解に有益な実施例が提示される。この技術の実施形態は、以下で記述する実施例の１つ以上及び任意の組み合わせを含んでいても良い。
実施例１は、通信リンクを等化処理する方法であって、係数の必要な個数に等しい係数の個数を設定する処理と、上記係数の個数よりも多い、波形に関するパルス応答の個数を決定する処理と、上記係数の個数と同じ個数の値の集合中の全ての値をゼロに設定する処理と、上記値の集合中の全ての値が割り当てられるまで、所与のパラメータの集合中の現在の最小のパラメータを決定する処理と、上記パラメータの集合中の上記現在の最小のパラメータの位置をインデックスとして使用する処理と、上記パラメータの集合中の最初の項にメイン・パルス応答を乗算したものから、上記パラメータの集合中のパラメータの夫々に上記値の集合中の値の夫々を乗算したものの合計を引き算したものを、上記現在の最小のパラメータで割り算したものと、対応するパルス応答との中から最小値を決定する処理と、上記パラメータの集合中の上記現在の最小のパラメータと同じ位置にある上記値の集合中の値に上記最小値を割り当てる処理とを繰り返す処理と、上記値の集合中の値の夫々に、上記パルス応答中の対応するパルス応答の符号を掛け算することによって、係数の集合中の係数の夫々の値を決定する処理と、上記係数の個数と同じ個数のタップを有し、該タップの夫々が対応する上記係数に基づく値を有するイコライザを定義する処理と、上記通信リンクを通して受ける波形に上記イコライザを適用して、等化処理された波形を生成する処理とを具える。
実施例２は、実施例１の方法であって、パルス応答の個数を決定する処理は、線形近似パルス応答抽出方法を利用する。
実施例３は、実施例１又は２の方法であって、所与のパラメータの集合は、イコライザについての必要な制約条件から得られる。
実施例４は、実施例１～３のいずれかの方法であって、上記インデックスが１に等しい場合、最小値を決定する処理は、メイン・パルス応答に基づく付加的な項も考慮して最小値を決定する。
実施例５は、実施例４の方法であって、付加的な項は、イコライザについてのイコライザ・タップの制約条件に基づいている。
実施例６は、実施例１～５のいずれかの方法であって、通信リンクは、PCIe Gen6及びＵＳＢのいずれかを含む。
実施例７は、実施例１～５のいずれかの方法であって、必要な係数の個数が１６である。
実施例８は、コンピューティング装置であって、高速通信リンクへのインタフェースと、プログラムを実行するよう構成される１つ以上のプロセッサとを具え、上記プログラムが実行されると上記１つ以上のプロセッサが、係数の必要な個数に等しい係数の個数を設定する処理と、上記係数の個数よりも多い、波形に関するパルス応答の個数を決定する処理と、上記係数の個数と同じ個数の値の集合中の全ての値をゼロに設定する処理と、上記値の集合中の全ての値が割り当てられるまで、所与のパラメータの集合中の現在の最小のパラメータを決定する処理と、上記パラメータの集合中の上記現在の最小のパラメータの位置をインデックスとして使用する処理と、上記パラメータの集合中の最初の項にメイン・パルス応答を乗算したものから、上記パラメータの集合中のパラメータの夫々に上記値の集合中の値の夫々を乗算したものの合計を引き算したものを、上記現在の最小のパラメータで割り算したものと、対応するパルス応答との中から最小値を決定する処理と、上記パラメータの集合中の上記現在の最小のパラメータと同じ位置にある上記値の集合中の値に上記最小値を割り当てる処理とを繰り返す処理と、上記値の集合中の値の夫々に、上記パルス応答中の対応するパルス応答の符号を掛け算することによって、係数の集合中の係数の夫々の値を決定する処理と、上記係数の個数と同じ個数のタップを有し、該タップの夫々が対応する上記係数に基づく値を有するイコライザを定義する処理と、上記通信リンクを通して受ける波形に上記イコライザを適用して、等化処理された波形を生成する処理とを行う。
実施例９は、実施例８のコンピューティング装置であって、１つ以上のプロセッサにパルス応答の個数を決定させるプログラムは、１つ以上のプロセッサに線形近似パルス応答抽出方法を使用させるプログラムを含む。
実施例１０は、実施例８又は９のコンピューティング装置であって、所与のパラメータの集合は、イコライザについての必要な制約条件から得られる。
実施例１１は、実施例８～１０のいずれかのコンピューティング装置であって、１つ以上のプロセッサに最小値を決定させるプログラムは、インデックスが１に等しい場合、メイン・パルス応答に基づく付加的な項を考慮して最小値を決定させるプログラムを含む。
実施例１２は、実施例１１のコンピューティング装置であって、上記付加的な項は、イコライザについてのイコライザ・タップの制約条件に基づいている。
実施例１３は、実施例８～１２のいずれかのコンピューティング装置であって、上記通信リンクは、PCIe Gen6及びＵＳＢのうちの１つを含む。
実施例１４は、実施例８～１３のいずれかのコンピューティング装置であって、必要な係数の個数は、１６である。
実施例１５は、通信リンク用の１６タップのイコライザを最適化する方法であって、１６よりも多い、波形に関するパルス応答の個数を決定する処理と、１６個の値の集合中の全ての値をゼロに設定する処理と、上記値の集合中の１６個の値全てが割り当てられるまで、所与の１６個のパラメータの集合中の現在の最小のパラメータを決定する処理と、上記パラメータの集合中の上記現在の最小のパラメータの位置をインデックスとして使用する処理と、上記パラメータの集合中の最初の項にメイン・パルス応答を乗算したものから、上記パラメータの集合中のパラメータの夫々に上記値の集合中の値の夫々を乗算したものの合計を引き算したものを、上記現在の最小のパラメータで割り算したものと、対応するパルス応答との中から最小値を決定する処理と、上記パラメータの集合中の上記現在の最小のパラメータと同じ位置にある上記値の集合中の値に上記最小値を割り当てる処理とを繰り返す処理と、上記値の集合中の値の夫々に、上記パルス応答中の対応するパルス応答の符号を掛け算することによって、係数の集合中の係数の夫々の値を決定する処理とを具える。
実施例１６は、実施例１５の方法であって、パルス応答の個数を決定する処理は、線形近似パルス応答抽出方法を使用することを含む。
実施例１７は、実施例１５又は１６の方法であって、最小値を決定する処理は、インデックスが１に等しい場合、メイン・パルス応答に基づく付加的な項を考慮して最小値を決定する処理を含む。
実施例１８は、実施例１５～１７のいずれかの方法であって、所与のパラメータの集合は、イコライザに対する必要な制約条件から得られる。
実施例１９は、実施例１５～１８のいずれかの方法であって、所与のパラメータの集合が、[1 1 0.85 0.60 0.25 0.10 0.05 0.05 0.05 0.05 0.05 0.05 0.05 0.05 0.05 0.05]を含む。
実施例２０は、実施例１５～１９のいずれかの方法であって、各タップが対応する係数に基づく値を有する１６タップのイコライザを定義する処理と、上記通信リンクを介して受信した波形に上記イコライザを適用して等化処理された波形を生成する処理とを更に具える。
明細書、要約書、特許請求の範囲及び図面に開示される全ての機能、並びに開示される任意の方法又はプロセスにおける全てのステップは、そのような機能やステップの少なくとも一部が相互に排他的な組み合わせである場合を除いて、任意に組み合わせることができる。明細書、要約書、特許請求の範囲及び図面に開示される機能の夫々は、特に明記されない限り、同じ、等価、又は類似の目的を果たす代替の機能によって置き換えることができる。
説明の都合上、本発明の具体的な実施形態を図示し、説明してきたが、本開示の要旨と範囲から離れることなく、種々の変更が可能なことが理解できよう。従って、本発明は、添付の請求項以外では、限定されるべきではない。
１０ コンピューティング装置
１２ プローブ
１４ 被試験デバイス（ＤＵＴ）
１６ アクイジション・システム
１８ メモリ
２０ プロセッサ
２２ ディスプレイ
２４ ユーザ・インタフェース
３０ 加算ノード
３２ 判定機能
３４ 遅延ブロック
３６ ＤＦＥタップ
３８ 加算部

Claims (12)

  1. 通信リンクを等化処理する方法であって、
    係数の必要な個数に等しい係数の個数を設定する処理と、
    上記係数の個数よりも多い、波形に関するパルス応答の個数を決定する処理と、
    上記係数の個数と同じ個数の値の集合中の全ての値をゼロに設定する処理と、
    上記値の集合中の全ての値が割り当てられるまで、
    所与のパラメータの集合中の現在の最小のパラメータを決定する処理と、
    上記パラメータの集合中の上記現在の最小のパラメータの位置をインデックスとして使用する処理と、
    上記パラメータの集合中の最初の項にメイン・パルス応答を乗算したものから、上記パラメータの集合中のパラメータの夫々に上記値の集合中の値の夫々を乗算したものの合計を引き算したものを、上記現在の最小のパラメータで割り算したものと、対応するパルス応答との中から最小値を決定する処理と、
    上記パラメータの集合中の上記現在の最小のパラメータと同じ位置にある上記値の集合中の値に上記最小値を割り当てる処理と
    を繰り返す処理と、
    上記値の集合中の値の夫々に、上記パルス応答中の対応するパルス応答の符号を掛け算することによって、係数の集合中の係数の夫々の値を決定する処理と、
    上記係数の個数と同じ個数のタップを有し、該タップの夫々が対応する上記係数に基づく値を有するイコライザを定義する処理と、
    上記通信リンクを通して受ける波形に上記イコライザを適用して、等化処理された波形を生成する処理と
    を具える通信リンク等化処理方法。
  2. 上記パルス応答の個数を決定する処理が、線形近似パルス応答抽出方法を利用する請求項１の通信リンク等化処理方法。
  3. 上記パラメータの集合は、上記イコライザについての必要な制約条件から得られる請求項１の通信リンク等化処理方法。
  4. 上記インデックスが１に等しい場合、上記最小値を決定する処理は、上記メイン・パルス応答に基づく付加的な項も考慮して上記最小値を決定する請求項１の通信リンク等化処理方法。
  5. 上記付加的な項は、上記イコライザについてのイコライザ・タップの制約条件に基づく請求項３の通信リンク等化処理方法。
  6. コンピューティング装置であって、
    通信リンクへのインタフェースと、
    プログラムを実行するよう構成される１つ以上のプロセッサと
    を具え、
    上記プログラムが実行されると上記１つ以上のプロセッサに、
    係数の必要な個数に等しい係数の個数を設定する処理と、
    上記係数の個数よりも多い、波形に関するパルス応答の個数を決定する処理と、
    上記係数の個数と同じ個数の値の集合中の全ての値をゼロに設定する処理と、
    上記値の集合中の全ての値が割り当てられるまで、
    所与のパラメータの集合中の現在の最小のパラメータを決定する処理と、
    上記パラメータの集合中の上記現在の最小のパラメータの位置をインデックスとして使用する処理と、
    上記パラメータの集合中の最初の項にメイン・パルス応答を乗算したものから、上記パラメータの集合中のパラメータの夫々に上記値の集合中の値の夫々を乗算したものの合計を引き算したものを、上記現在の最小のパラメータで割り算したものと、対応するパルス応答との中から最小値を決定する処理と、
    上記パラメータの集合中の上記現在の最小のパラメータと同じ位置にある上記値の集合中の値に上記最小値を割り当てる処理と
    を繰り返す処理と、
    上記値の集合中の値の夫々に、上記パルス応答中の対応するパルス応答の符号を掛け算することによって、係数の集合中の係数の夫々の値を決定する処理と、
    上記係数の個数と同じ個数のタップを有し、該タップの夫々が対応する上記係数に基づく値を有するイコライザを定義する処理と、
    上記通信リンクを通して受ける波形に上記イコライザを適用して、等化処理された波形を生成する処理と
    を行わせるコンピューティング装置。
  7. 上記パラメータの集合は、上記イコライザについての必要な制約条件から得られる請求項６のコンピューティング装置。
  8. 上記１つ以上のプロセッサに上記最小値を決定させるプログラムは、上記インデックスが１に等しい場合、上記メイン・パルス応答に基づく付加的な項を考慮して上記最小値を決定させるプログラムを含む請求項６のコンピューティング装置。
  9. 通信リンク用の１６タップのイコライザを最適化する方法であって、
    １６よりも多い、波形に関するパルス応答の個数を決定する処理と、
    １６個の値の集合中の全ての値をゼロに設定する処理と、
    上記値の集合中の１６個の値全てが割り当てられるまで、
    所与の１６個のパラメータの集合中の現在の最小のパラメータを決定する処理と、
    上記パラメータの集合中の上記現在の最小のパラメータの位置をインデックスとして使用する処理と、
    上記パラメータの集合中の最初の項にメイン・パルス応答を乗算したものから、上記パラメータの集合中のパラメータの夫々に上記値の集合中の値の夫々を乗算したものの合計を引き算したものを、上記現在の最小のパラメータで割り算したものと、対応するパルス応答との中から最小値を決定する処理と、
    上記パラメータの集合中の上記現在の最小のパラメータと同じ位置にある上記値の集合中の値に上記最小値を割り当てる処理と
    を繰り返す処理と、
    上記値の集合中の値の夫々に、上記パルス応答中の対応するパルス応答の符号を掛け算することによって、係数の集合中の係数の夫々の値を決定する処理と
    を具えるイコライザ最適化方法。
  10. 上記最小値を決定する処理は、上記インデックスが１に等しい場合、上記メイン・パルス応答に基づく付加的な項を考慮して上記最小値を決定する処理を含む請求項９のイコライザ最適化方法。
  11. 上記パラメータの集合が、[1 1 0.85 0.60 0.25 0.10 0.05 0.05 0.05 0.05 0.05 0.05 0.05 0.05 0.05 0.05]を含む請求項９のイコライザ最適化方法。
  12. 各タップが対応する係数に基づく値を有する１６タップのイコライザを定義する処理と、上記通信リンクを介して受信した波形に上記イコライザを適用して等化処理された波形を生成する処理とを更に具える請求項９のイコライザ最適化方法。
JP2022088014A 2021-05-28 2022-05-30 通信リンク等化処理、コンピューティング装置及びイコライザ最適化方法 Pending JP2022183142A (ja)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US202163194293P 2021-05-28 2021-05-28
US63/194,293 2021-05-28
US17/825,981 US11765002B2 (en) 2021-05-28 2022-05-26 Explicit solution for DFE optimization with constraints
US17/825,981 2022-05-26

Publications (1)

Publication Number Publication Date
JP2022183142A true JP2022183142A (ja) 2022-12-08

Family

ID=83997052

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2022088014A Pending JP2022183142A (ja) 2021-05-28 2022-05-30 通信リンク等化処理、コンピューティング装置及びイコライザ最適化方法

Country Status (4)

Country Link
US (1) US11765002B2 (ja)
JP (1) JP2022183142A (ja)
CN (1) CN115412412A (ja)
DE (1) DE102022113424A1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE112022000932T5 (de) * 2021-02-03 2023-11-16 Tektronix, Inc. Augen-klassen-separator mit überlapp, zusammgesetzte und dynamisiche augen-trigger für menschen und maschinelles lernen

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE60131243T2 (de) * 2000-12-19 2008-08-21 Ntt Docomo Inc. Adaptives Entzerrungsverfahren sowie adaptiver Entzerrer
US8855186B2 (en) 2011-03-08 2014-10-07 Tektronix, Inc. Methods and systems for providing optimum decision feedback equalization of high-speed serial data links
US8923382B2 (en) * 2012-03-16 2014-12-30 Lsi Corporation Tap adaptation with a fully unrolled decision feedback equalizer
CN115865583A (zh) * 2015-10-15 2023-03-28 拉姆伯斯公司 具有依赖符号转换的dfe抽头值的pam-4dfe架构
US20220373598A1 (en) * 2021-05-21 2022-11-24 Tektronix, Inc. Short pattern waveform database based machine learning for measurement
CN113992484A (zh) * 2021-10-19 2022-01-28 中国人民解放军国防科技大学 用于高速串行接口的自适应均衡器及SerDes收发机

Also Published As

Publication number Publication date
US11765002B2 (en) 2023-09-19
CN115412412A (zh) 2022-11-29
US20220393914A1 (en) 2022-12-08
DE102022113424A1 (de) 2022-12-01

Similar Documents

Publication Publication Date Title
US7505512B1 (en) Method and apparatus for combining statistical eye channel compliance methods with linear continuous-time equalization
US8855186B2 (en) Methods and systems for providing optimum decision feedback equalization of high-speed serial data links
US8374231B2 (en) Equalization simulator with training sequence detection for an oscilloscope
US9444588B1 (en) On-chip bathtub BER measurement for high-speed serdes diagnostics
US20140362901A1 (en) Methods and systems for providing optimum decision feedback equalization of high-speed serial data links
US8582635B2 (en) Sparse and reconfigurable floating tap feed forward equalization
CN115378773A (zh) 用于测量的基于短模式波形数据库的机器学习
TW201806330A (zh) 將取樣內插用於可調等化器調適的系統、方法及軟體程式
US20210014087A1 (en) Receiver with selectable digital equalization filter options
JP6846120B2 (ja) クロック・リカバリ装置及び方法並びにクロック・リカバリ方法を実行するためのプログラム
CN107770107B (zh) 测试和测量系统以及在测试和测量系统中采用dfe的方法
JP2022183142A (ja) 通信リンク等化処理、コンピューティング装置及びイコライザ最適化方法
JP2008503928A (ja) 電力および面積面で効率良い適応等化処理
US9300498B2 (en) Decision-feedback analyzer and methods for operating the same
US9425998B2 (en) Analog nyquist shaping of a low pass filtered transmission system
CN105282065B (zh) 用于提供高速串行数据链路的最优dfe的方法和系统
CN108574652B (zh) 用于受限符号间干扰的均衡器
JP2006279955A (ja) 直接決定イコライザシステム
US7239665B2 (en) Selection of pre-computed equalizer based on channel characteristic
TWI816518B (zh) 複合等化器的優化系統及其方法
CN117728886A (zh) 一种tdec的测试方法及相关设备
CN117539817B (zh) 一种串行信号传输调整电路、设备及调整方法
US20230204629A1 (en) Method of ctle estimation using channel step-response for transmitter link equalization test
Suthendran et al. Performance comparison of blind equalization algorithms for wireless communication
Aziz et al. Adaptation algorithms for a class of continuous time analog equalizers with application to serial links