KR20160004219A - 송신기와 수신기 사이에서 데이터 신호를 전달하는 채널을 포함하는 고속 링크를 최적화하는 시스템 및 그 방법, 그리고 송신기와 수신기 사이의 채널을 특성화하는 방법 - Google Patents

송신기와 수신기 사이에서 데이터 신호를 전달하는 채널을 포함하는 고속 링크를 최적화하는 시스템 및 그 방법, 그리고 송신기와 수신기 사이의 채널을 특성화하는 방법 Download PDF

Info

Publication number
KR20160004219A
KR20160004219A KR1020150094370A KR20150094370A KR20160004219A KR 20160004219 A KR20160004219 A KR 20160004219A KR 1020150094370 A KR1020150094370 A KR 1020150094370A KR 20150094370 A KR20150094370 A KR 20150094370A KR 20160004219 A KR20160004219 A KR 20160004219A
Authority
KR
South Korea
Prior art keywords
pdf
isi
equalizer
channel
setting
Prior art date
Application number
KR1020150094370A
Other languages
English (en)
Other versions
KR102164627B1 (ko
Inventor
잘릴 카말리
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Publication of KR20160004219A publication Critical patent/KR20160004219A/ko
Application granted granted Critical
Publication of KR102164627B1 publication Critical patent/KR102164627B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/01—Equalisers
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B3/00—Line transmission systems
    • H04B3/02—Details
    • H04B3/46—Monitoring; Testing
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/0202—Channel estimation
    • H04L25/0212—Channel estimation of impulse response
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
    • H04L25/03006—Arrangements for removing intersymbol interference
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
    • H04L25/03006—Arrangements for removing intersymbol interference
    • H04L25/03012—Arrangements for removing intersymbol interference operating in the time domain
    • H04L25/03019—Arrangements for removing intersymbol interference operating in the time domain adaptive, i.e. capable of adjustment during data reception
    • H04L25/03057—Arrangements for removing intersymbol interference operating in the time domain adaptive, i.e. capable of adjustment during data reception with a recursive structure
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
    • H04L25/03006—Arrangements for removing intersymbol interference
    • H04L25/03343—Arrangements at the transmitter end
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
    • H04L25/03878—Line equalisers; line build-out devices
    • H04L25/03885—Line equalisers; line build-out devices adaptive

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Power Engineering (AREA)
  • Dc Digital Transmission (AREA)
  • Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)

Abstract

송신기와 수신기 사이의 채널을 특성화하는 방법이 제공된다. 본 방법은 현재 등화기 설정에 대해 획득된 아이 모니터(eye monitor) 데이터로부터 전체 심볼 간 간섭(ISI: intersymbol interference) 확률 밀도 함수(PDF: probability density function)를 결정하는 단계, 전체 ISI PDF로부터 현재 등화기 설정에 대한 채널 ISI PDF를 추출하는 단계, 및 현재 등화기 설정에 대한 채널 ISI PDF 및 다른 등화기 설정에서의 임펄스 응답을 사용하여 다른 등화기 설정에 대한 전체 ISI PDF를 생성하는 단계를 포함한다. 이러한 특성에 기초하여, 최적의 등화기 설정이 채널 ISI PDF와 등화기 응답 함수에 기초하여 복수의 등화기 설정 중에서 선택될 수 있다.

Description

송신기와 수신기 사이에서 데이터 신호를 전달하는 채널을 포함하는 고속 링크를 최적화하는 시스템 및 그 방법, 그리고 송신기와 수신기 사이의 채널을 특성화하는 방법{SYSTEM OF OPTIMIZING A HIGH-SPEED LINK INCLUDING A CHANNEL CARRYING A DATA SIGNAL BETWEEN A TRANSMITTER AND A RECEIVER AND METHOD THEREOF AND METHOD OF CHARACTERIZING A CHANNEL BETWEEN A TRANSMITTER AND A RECEIVER}
본 발명은 일반적으로 링크 최적화에 관한 것으로, 특히, 아이 모니터(eye monitor)로부터의 채널 정보를 이용하는 링크 최적화의 시스템 및 방법에 관한 것이다.
전자 디바이스가 점점 더 빠른 속도로 동작되고 있다. 그 결과, 고속 링크는 종종 전자 디바이스 사이 또는 전자 디바이스 내의 전자 부품 사이에서 정보를 전달하기 위해 사용된다. 고속 링크의 통상적인 유형은 단일 데이터 라인을 통한 전송을 위해 복수의 데이터 라인으로부터의 병렬 데이터 스트림을 직렬 데이터 스트림으로 변환하고, 그 역으로 변환하는 직렬화기/역직렬화기(SerDes) 링크이다. 예를 들어, SerDes 링크에서, 링크의 일단에서의 송신기는 더 느린 병렬 클럭 레이트로 병렬로 8비트의 데이터를 수신할 수 있고, 더 빠른 직렬 클럭 레이트(예를 들어, 8x병렬 클럭 레이트)로 8비트의 각각을 직렬로 시프트 아웃(shift out)할 수 있다. 링크의 다른 단부에서 수신기는 더 빠른 직렬 클럭 레이트로 직렬로 8비트의 각각을 수신할 수 있고, 더 느린 병렬 클럭 레이트로 병렬로 8비트의 데이터를 출력할 수 있다. 단일/차동 라인을 통해 데이터를 송신함으로써, SerDes 링크는 I/O 핀 및 전자 디바이스 또는 그 부품의 상호 접속부의 개수가 감소될 수 있게 한다.
고속 링크를 확립하는 것은 일반적으로 링크의 송신기측 및 수신기측 모두가 동기화되고 적절히 트레이닝되는 초기화 기간을 필요로 한다. 트레이닝은 예를 들어, 교정 수행, 클럭 데이터 복구(CDR) 및 등화 트레이닝을 포함할 수 있다. 그러나, 대부분의 SerDes 표준은, 링크가 임의의 미리 정해진 신호 교환없이 전원을 켠 후 소정 시간 이내에 동작하게 될 것으로 예상되는 블라인드 초기화 기술을 사용한다. 등화 트레이닝의 경우, 이는, 수신기에서의 등화기가 링크의 채널에 대한 정보 없이 블라인드로 트레이닝되는 것을 의미한다. "채널"은 데이터가 송신되는 송신 매체를 나타내며, 유선, 무선 또는 둘의 조합일 수 있다.
등화기가 채널 정보에 대한 지식 없이 블라인드로 트레이닝되는 경우, 등화기는 통상적으로 최적화되지 않으며 채널의 심볼 간 간섭(ISI) 효과를 최소화할 수 없다. 전술한 관점에서, 이러한 문제점을 극복하는 링크 최적화의 시스템 및 방법에 대한 필요성이 존재한다.
본 발명은 송신기와 수신기 사이의 채널을 특성화하는 방법 및 그 시스템을 제공하기 위한 것이다.
일 양태에서, 본 발명은 송신기와 수신기 사이의 채널을 특성화하는 방법을 제공하며, 본 방법은: 현재 등화기 설정에 대해 획득된 아이 모니터(eye monitor) 데이터로부터 전체 심볼 간 간섭(ISI: intersymbol interference) 확률 밀도 함수(PDF: probability density function)를 결정하는 단계; 상기 현재 등화기 설정을 사용하여 상기 전체 ISI PDF로부터 채널 ISI PDF를 추출하는 단계; 및 상기 현재 등화기 설정을 사용하여 획득된 상기 채널 ISI PDF와 다른 등화기 설정에서의 임펄스 응답을 사용하여 다른 등화기 설정에 대한 전체 ISI PDF를 생성하는 단계를 포함한다.
다른 양태에서, 본 발명은 등화기를 포함하는 고속 링크를 최적화하는 방법을 제공하며, 본 방법은: 현재 등화기 설정에 대해 획득된 아이 모니터 데이터로부터 제1 전체 ISI PDF를 결정하는 단계; 상기 현재 등화기 설정을 사용하여 상기 제1 전체 ISI PDF로부터 채널 ISI PDF를 추출하는 단계; 상기 현재 등화기 설정에 대한 상기 채널 ISI PDF를 사용하여 다른 등화기 설정에 대한 제2 전체 ISI PDF를 생성하는 단계; 및 상기 제1 전체 ISI PDF와 상기 제2 전체 ISI PDF의 비교에 기초하여 최적의 등화기 설정을 결정하는 단계를 포함한다.
다른 양태에서, 본 발명은 송신기와 수신기 사이에서 데이터 신호를 전달하는 채널을 포함하는 고속 링크를 최적화하는 시스템을 제공한다. 본 시스템은, 복수의 등화기 설정들을 갖고, 등화된 신호를 생성하기 위해 현재 등화기 설정에 따라 채널로부터 수신된 신호를 등화하도록 구성된 등화기; 다른 위상 및 전압 레벨에서 등화된 신호에 기초하여 제1 비트 에러율(BER)값을 출력하도록 구성된 아이 모니터; 및 링크 최적화 유닛을 포함한다. 링크 최적화 유닛은, 현재 등화기 설정에 대해 획득된 상기 BER값으로부터 제1 전체 심볼 간 간섭(ISI) 확률 밀도 함수(PDF)를 결정하도록 구성된 모듈; 상기 제1 전체 ISI PDF로부터 상기 현재 등화기 설정에 대한 채널 ISI PDF를 추출하도록 구성된 모듈; 및 상기 현재 등화기 설정에 대한 상기 채널 ISI PDF를 사용하여 다른 등화기 설정에 대한 제2 전체 ISI PDF를 생성하도록 구성된 모듈을 포함한다.
본 발명의 실시예에 따르면 송신기와 수신기 사이의 채널을 특성화하는 방법 및 그 시스템이 제공된다.
도 1은 본 시스템 및 방법의 예시적인 실시예에 따른 링크 최적화 유닛의 구현을 나타내는 도면.
도 2는 위상의 범위 및 전압 임계값의 범위에 걸쳐 계산된 비트 에러율(BER)값을 플로팅함으로써 형성된 아이 다이어그램(eye diagram)의 예를 나타내는 도면.
도 3은 두 개의 다른 채널 임펄스 응답 함수가 동일한 채널 심볼 간 간섭(ISI) 확률 밀도 함수(PDF)로 귀결될 수 있는 예를 나타내는 도면.
도 4는 고속 링크에서의 채널 및 잡음 모델링에 통상적으로 사용되는 가산성 백색 가우시안 잡음(AWGN) 모델의 예를 나타내는 도면.
도 5는 전체 채널 응답 hk를 갖는 채널의 ISI PDF 함수의 예를 나타내는 도면.
도 6은 균일한 간격의 ISI PDF값이 연속 ISI PDF를 형성하도록 결합될 수 있는 예를 나타내는 도면.
도 7은 직렬로 접속된 두 시스템의 전체 ISI PDF가 각 시스템의 ISI PDF의 컨벌루션에 의해 양호하게 근사화되는 예를 나타내는 도면.
도 8은 본 시스템 및 방법의 예시적인 실시예에 따른 Tx FIR 필터 및 CTLE의 최적의 설정을 찾기 위한 트레이닝 프로세스를 요약한 흐름도.
도 9, 10 및 11은 여기에 개시된 본 시스템 및 방법의 실시예가 구현될 수 있는 예시적인 시스템을 나타내는 도면.
도면의 그림은 반드시 스케일대로 도시되는 것은 아니며, 유사한 구조 또는 기능의 요소는 일반적으로 도면 전체에서 예시적인 목적을 위한 동일한 참조 부호로 표시된다. 도면은 단지 여기에 설명된 다양한 실시예들의 설명을 용이하게 하기 위한 것이며, 여기에 개시된 교시의 모든 양태를 설명하지 않으며, 청구항의 범위를 제한하지 않는다.
여기에 개시되는 특징 및 교시의 각각은 링크 최적화의 시스템 및 방법을 제공하기 위해 별개로 또는 다른 특징 및 교시와 결합하여 이용될 수 있다. 이러한 다수의 특징 및 교시를 이용하는 대표적인 예는 별개로 그리고 조합 모두로 첨부 도면을 참조하여 설명된다. 여기의 상세한 설명은 본 교시의 양태를 실시하기 위해 더욱 상세하게 본 기술분야의 당업자에게 설명하지만, 청구항의 범위를 한정하지는 않는다. 따라서, 상세한 설명에 개시된 특징들의 조합은 본 교시의 대표적인 예이며, 가장 넓은 의미로 보면 교시를 실시하는 데 필요가 없을 수도 있다.
상술한 바와 같이, 종래의 블라인드 등화 트레이닝은 종종 링크의 하나 이상의 요소를 최적화할 수 없다. 예를 들어, SerDes 링크에서의 등화는 다음과 같은 요소의 조합을 통해 수행될 수 있다: (예를 들어, 2개, 3개 또는 4개의 탭을 갖는) 송신기에서의 디지털, 유한 임펄스 응답(FIR) 필터, 결정 피드백 등화기(DFE) 및 수신기에서의 연속 시간 선형 등화기(CTLE). 송신기에서의 FIR 필터가 메인 탭에 추가하여 두 개의 탭(예를 들어, 전후)을 갖는 경우, FIR 필터는 통상적으로 트레이닝되지 않거나 간단한 백 채널 트레이닝이 이용될 수 있다. DFE에 관해서, CDR 수렴 후에 그 탭은 최소 평균 제곱(LMS) 알고리즘을 통해 발견될 수 있다.
올바른 송신기 및 수신기 설정을 찾음으로써 채널을 최적으로 등화하는 것이 바람직하다. 하지만, CTLE는 다수의 설정(예를 들어, 64 및 128)을 가질 수 있으며, 최적의 설정을 찾는 것은 수신기에서의 채널 정보의 부재로 인해 간단하지 않다. DFE 탭에 대한 것과 달리, CTLE의 전달 함수는 일반적으로 에러와 선형적으로 관련된 몇개의 탭값에 의존하지 않으므로 LMS 유형의 알고리즘이 유효하지 않을 수도 있다.
낮거나 최소 ISI로 귀결되는 최적의 설정을 결정하는 데 도움이 되므로 채널 정보의 이용성이 CTLE 트레이닝에 유용할 것이다. ISI는 일반적으로 예를 들어, FIR 필터, 채널, DFE 및 CTLE의 합성 임펄스 응답으로 인해, 수신된 신호 왜곡을 설명한다. CTLE 최적화에 추가하여, 추정된 채널 정보는 CDR이 최적 위상으로 수렴되는지 또는 DFE 탭이 최적 설정으로 수렴되는지와 같이, 수신기가 링크의 일반적인 성능을 결정할 수 있게 할 것이다.
본 발명은 최적의 링크 설정을 결정하기 위해 아이 모니터를 사용하고 그 채널 정보를 사용하여 링크 채널을 특성화하는 시스템 및 방법을 설명한다. 특히, 예시적인 실시예에 따르면, 링크 최적화 유닛은 링크의 초기화 동안 수신기에서의 등화기 및/또는 송신기에서의 FIR 필터와 같은 링크 요소들의 최적 설정을 결정한다. 최적의 설정을 결정하기 위한 프로세스는 아이 모니터에 의해 제공된 하나 이상의 비트 에러율(BER)값으로부터 전체 심볼 간 간섭(ISI) 확률 밀도 함수(PDF)를 추정하고, 전체 ISI PDF로부터 채널 ISI PDF를 추출하는 것을 포함할 수 있다. 통신 채널에 대한 BER값은 통신 채널의 품질의 표시를 제공한다. 다양한 설정에서의 링크 요소의 공지된 임펄스 응답과 채널 ISI PDF를 사용하여, 링크 최적화 유닛은 각 설정에 대한 BER값을 계산한다. 그 후, 링크 최적화 유닛은 링크 요소에 대한 최적의 설정을 선택한다. 일 실시예에서, 최저 BER값으로 귀결되는 설정이 선택될 수 있다. 다른 실시예에서, 가장 짧은 폭을 갖는 전체 ISI PDF에 대응하는 설정이 링크 요소에 대한 최적의 설정으로서 선택될 수 있다.
도 1은 본 시스템 및 방법의 예시적인 실시예에 따른 링크 최적화 유닛의 구현을 나타낸다. 도 1이 나타내는 바와 같이, 링크 최적화 유닛(101)은 아이 모니터(106)로부터 BER값을 수신하고, 그 각각이 복수의 설정을 가질 수 있는, 송신기에서의 Tx FIR 필터(103) 및 수신기에서의 CTLE(104)에 최적의 설정을 제공한다. 데이터는 링크(예를 들어, SerDes 링크)의 채널(105)을 통해 송신기로부터 수신기로 송신된다.
또한, 링크 최적화 유닛(101)은 저장 유닛(111)과 통신하며 이에 액세스할 수 있다. 저장 유닛(111)은 그 설정의 각각에 대한 하나 이상의 링크 요소의 임펄스 응답에 대응하는 응답 함수를 저장한다. 예를 들어, 하나 이상의 응답 함수가 Tx FIR 필터(103) 및 CTLE(104)의 각 설정에 대해 저장될 수 있다. 링크 요소의 임펄스 응답은 일반적으로 실질적으로 변하지 않으므로, 그 응답 함수는 미리 정해질 수 있거나 사전에 저장될 수 있다. 응답 함수는 임펄스 응답 함수, 임펄스 응답 함수의 PDF(이하, "임펄스 PDF"), 임펄스 PDF의 푸리에 변환 등을 포함할 수 있다.
링크 초기화 기간 동안, 송신기는 Tx FIR 필터(103) 및 CTLE(104)를 트레이닝하기 위해 채널(105)을 통해 데이터를 송신한다. 송신된 데이터는 데이터 비트값의 의사-랜덤 시퀀스일 수 있다. 채널(105)의 손실 효과를 상쇄하기 위해, Tx FIR 필터(103)는 기본 설정일 수도 있는 그 현재 설정에 따라 그 송신 전에 데이터 신호를 사전 강조할 수 있다. 데이터 신호를 사전 강조하는 것은 그 전체 신호 대 잡음비를 향상시키기 위해 특정 주파수 대역의 신호의 크기를 증가시킨다. 데이터 신호가 채널(105)을 통해 송신된 후, 데이터 신호의 심볼 또는 데이터 비트의 표현이 함께 블러링될 수 있다. 이러한 심볼과 함께 블러링하는 것은 일반적으로 ISI로 칭해지고, 이들이 수신될 때 다른 시점에 송신된 심볼이 서로 간섭하는 신호 왜곡의 형태이다. CTLE(104)는 채널(105)로부터 왜곡된 데이터 신호를 수신하고, ISI의 영향이 감소되거나 제거된 등화된 신호를 생성하기 위해, 기본 설정일 수도 있는 그 현재 설정에 따라 등화를 수행한다.
CTLE(104)는 아이 모니터(106), 데이터 슬라이서(107) 및 교차 슬라이서(108)의 각각에 등화된 신호를 출력한다. 아이 모니터(106)는 더욱 상세하게 후술되는 링크의 성능을 모니터하기 위해 등화된 신호를 분석한다. 데이터 슬라이서(107)는 등화된 신호의 심볼을 검출하고, 심볼(예를 들어, "0" 또는 "1")에 대응하는 데이터 비트를 CDR 유닛(109) 및 데이터 역직렬화기(미도시)로 출력한다. 교차 슬라이서(108)는 (즉, 샘플링 포인트에서의 신호 전압이 제로 위 또는 아래에 있는지에 대해) 등화된 신호의 교차 상태를 검출하고, CDR 유닛(109)에 검출 결과를 출력한다. CDR 유닛(109)은 데이터 슬라이서(107) 및 교차 슬라이서(108)로부터의 출력을 사용하여 클럭 신호를 복구한다. 즉, CDR 유닛(109)은 데이터가 송신된 클럭 레이트를 근사화하는 클럭 신호를 생성하고, 예를 들어, 위상 고정 루프를 이용하여 등화된 데이터 신호의 전이에 생성된 클럭을 위상-정렬한다. 생성된 클럭은 아이 모니터(106)의 위상 시프터(110)로 출력된다.
아이 모니터(106)는 Tx FIR 필터(103) 및 CTLE(104)의 현재 설정값에서 전체 링크의 성능을 평가하기 위한 유용한 도구이다. 특히, 아이 모니터(106)는 채널에 대한 정보를 추정하기 위해 사용될 수 있으며, 그 후 Tx FIR 필터(103) 및 CTLE(104)의 다양한 다른 설정에서 링크의 전체 성능을 추정하기 위해 링크 최적화 유닛(101)에 의해 사용될 수 있다. 다른 설정에서의 성능과 비교하여, 최적의 설정이 시간 소모적인 시행 착오 또는 차선의 최적 채널의 불가지론적 사전 선택없이 결정될 수 있다. 즉, 링크 최적화 유닛(101)은 다양한 다른 위상, CTLE 설정, Tx FIR 필터 설정 및 소정의 복구된 위상 및 CTLE 설정에 대하여 아이 모니터(106)에 의해 출력된 BER값(여기에서 "아이 모니터 데이터"라고도 칭함)으로부터의 DFE 계수(DFE는 도 1에 포함되어 있지는 않음)에서 링크 성능을 추정할 수 있다.
아이 모니터(106)는 CTLE(104)로부터 출력된 등화된 신호를 분석하기 위해 아이 모니터 슬라이서(102)를 사용하여 전체 링크의 성능을 모니터링한다. 예를 들어, 샘플러 또는 펼쳐진 DFE 시스템에서 두 샘플러를 사용하여, 아이 모니터 슬라이서(102)는 등화된 신호를 샘플링할 수 있고 전압 임계값과 샘플을 비교할 수 있다. 샘플링 및 비교는 샘플링 클럭을 스위핑함으로써 위상 범위에 걸쳐 수행될 수 있을 뿐만 아니라(예를 들어, 7 비트 위상 인터폴레이터에 대해 128개의 위상), 전압 임계 레벨의 범위에 걸쳐서도 수행될 수 있다(예를 들어, 7 비트값이나 128개의 다른 레벨). 아이 모니터 슬라이서(102)는, 위상 오프셋 신호에 따라 CDR 유닛(109)으로부터 수신된 클럭 신호를 위상 시프트하는 위상 시프터(110)로부터 샘플링 클럭을 수신할 수 있다. 위상 오프셋 신호를 변화시킴으로써, 샘플링 클럭은 위상들의 범위에 걸쳐 스위핑될 수 있다. 아이 모니터(106)는 아이 모니터 슬라이서(102)에 제공된 전압 임계값과 위상 오프셋 신호를 내부적으로 생성할 수 있거나, 아이 모니터(106)의 외부에 있는 소스로부터 이를 수신할 수 있다.
아이 모니터 슬라이서(102)는 링크 최적화 유닛(101)에 BER값을 출력한다. 특정 위상 및 특정 전압 임계값에 대한 BER값을 생성하기 위해, 아이 모니터 슬라이서(102)는 특정 위상을 갖는 샘플링 클럭을 사용하여 등화된 신호를 샘플링하고, 샘플링된 값을 특정 전압 임계값과 비교한다. 샘플링된 데이터가 양이지만 임계값보다 작거나, 음이지만 임계값보다 큰 경우, 에러 이벤트가 검출되고, 카운터값 C가 증가된다. 비교가 N 심볼에 걸쳐 수행될 때, N으로 나눈 카운터값 C는 BER값에 근사한다. N을 증가시키는 것은 BER값의 정확도를 증가시킨다.
BER값이 위상의 범위 및 전압 임계값의 범위에 걸쳐 계산되는 경우, BER값의 플롯은 그 전체 형태가 눈을 닮은 아이 다이어그램으로 귀결된다. 도 2는 이러한 아이 다이어그램의 예를 나타낸다. 아이 다이어그램의 해상도는 그 각각의 범위 내에서 위상값 및 수직 임계값의 수를 증가시킴으로써 증가될 수 있다. BER값이 계산되는 Tx FIR 필터(103) 및 CTLE(104)의 현재 설정은, 아이 다이어그램이 충분히 개방되도록 선택될 수 있다. 수평 및 수직 아이 개구(타이밍 및 전압 마진)는 아이 모니터로부터 추정될 수 있다. 도 2에 나타낸 바와 같이, 예를 들어, 아이 다이어그램의 중앙 영역 부근에 "0"의 BER값이 있을 경우, 아이 다이어그램은 충분히 개방된 것으로 고려될 수 있다.
다시 도 1을 참조하면, 링크 최적화 유닛(101)은 아이 모니터(106)에서 BER값을 수신하고, BER값으로부터 채널 정보를 추정한다. 하지만, (CTLE의) 다른 임펄스 함수가 동일한 BER값과 동일한 아이 다이어그램, 또는 도 3에 나타낸 바와 같이 동일한 ISI PDF를 생성할 수 있기 때문에, BER값에 기초한 채널 임펄스 응답의 이러한 추정은 어려운 것이다. 이 모호함은 전체 링크 성능의 지표인 링크의 전체 ISI의 PDF가 BER값으로부터 추정될 수 있다는 사실을 이용함으로써 극복될 수 있다. 따라서, 여기에 개시된 진보적인 개념의 일 양태는, BER값(및 아이 다이어그램)을 얻고, 현재의 Tx 및 Rx 설정에서 링크의 전체 ISI PDF를 추정하고, 전체 ISI PDF로부터 채널 ISI PDF를 추출하고, 이를 이용하여 최적의 설정을 선택하기 위해 CTLE(104) 및 Tx FIR 필터(103)의 다른 설정에 대한 링크의 전체 ISI PDF를 추정하는 것을 수반한다. 더욱 상세히 후술되는 이 프로세스는 링크 최적화 유닛(101)에 의해 실행될 수 있다.
이하의 식 1은 BER값과 ISI PDF 간의 관계를 나타낸다.
Figure pat00001
(식 1)
여기에서, BER i = P [n > d i ] = Q(d i /
Figure pat00002
)은 잡음으로 인한 에러의 확률을 나타내고,
Figure pat00003
은 잡음 rms 전력을 나타내고, p i 는 ISI PDF를 나타낸다. 즉, BER값은 p i 값으로 규정된 ISI PDF와 Q-함수에 의해 규정된 채널 잡음에 의존한다.
식 1은 소정의 p i 값과 잡음 rms 전력에서 BER값에 도달하도록 평가될 수 있거나, 소정의 복수의 BER값과 잡음 rms 전력에서 p i 값에 도달하도록 역으로 평가될 수 있다. 따라서, 식 1은 각각의 위상에서 하나의 전체 ISI PDF를 찾기 위해 사용될 수 있다. 예를 들어, 아이 모니터(106)는 링크 최적화 유닛(101)으로 m개의 BER값을 계산 및 제공할 수 있으며, 여기에서 m ≥ N이다(N은 아이 모니터의 전압 레벨의 수이며, 예를 들어 128 레벨임). m BER값은 동일한 위상 Φ이지만 상이한 전압 임계값에서 계산될 수 있다. 그 후, 식 1을 이용하여, m(m>N의 경우 오버 결정) 선형식의 시스템이 설정될 수 있으며 위상 Φ에서 전체 ISI PDF를 규정하는 p i 값에 도달하기 위해 풀이될 수 있다. 이웃 위상의 전체 ISI PDF 간의 높은 상관이 존재하기 때문에, 전체 ISI PDF를 평활화하는 것은 이러한 상관을 이용하여 수행될 수 있다. 잡음 rms 전력이 미리 공지되는 경우에는 사용될 수 있다. 그렇지 않으면, 잡음 rms 전력은 공지된 방법을 이용하여 반복적으로 추정될 수 있다.
도 4는 통상적으로 고속 링크의 채널 및 잡음 모델링에 사용되는 가산성 백색 가우시안 잡음(AWGN) 모델의 예를 나타낸다. 전체 채널 응답 hk를 갖는 채널은 입력으로 xk를 취한다. 모델의 전체 출력 yk는 채널 출력과 추가 잡음 nk의 조합이다. 도 5는 전체 채널 응답 hk를 갖는 도 4의 채널에 의해 생성된 ISI PDF 함수의 예를 나타내며, -ho 및 ho는 ISI가 존재하지 않는 경우의 수신된 신호이며 채널 손실을 나타낸다. p1은, 출력 신호 진폭이 d1인 확률이고 p2는, 출력 신호 진폭이 d2인 확률이다. 식 1은 슬라이서 감도, 지터, 듀티 사이클 왜곡 및 다른 장애를 고려하도록 수정될 수 있다.
도 6은 균일한 간격의 ISI PDF값이 연속 ISI PDF를 형성하도록 조합될 수 있는 예를 나타낸다. 채널이 예를 들어, 많은 탭을 갖는 "긴" 경우에, 연속 ISI PDF는 수평축(예를 들면, 신호 진폭)을 균일한 간격으로 분할하고, 간격에 대한 하나의 대표 번호로 동일한 간격의 확률값을 추가함으로써 생성될 수 있다. 종종 최저 BER값에 이르게 되는 ISI PDF인 궁극적으로 선택되는 ISI PDF는 일반적으로 최소폭을 갖는 것이다. 여기에 사용되는 "폭"은 분포 함수의 확산을 나타내고, 예를 들어, 분포 함수의 표준 편차에 의해 측정될 수 있다.
도 7은 직렬 시스템의 전체 ISI PDF가 어떻게 컨벌루팅될 수 있는지의 예를 나타낸다. 아이 모니터(106)로부터 수신된 BER값을 이용하여 pi값에 대하여 식 1을 풀이함으로써 전체 ISI PDF를 획득한 후, 링크 최적화 유닛(101)은 전체 ISI PDF를 Tx FIR 필터(103)의 현재 설정에 대응하는 임펄스 PDF와 CTLE(104)의 현재 설정에 대응하는 임펄스 PDF와 디컨벌루팅(또한, 디임베딩으로 알려짐)하여 전체 ISI PDF로부터 채널 ISI PDF를 추출할 수 있다. 상술한 바와 같이, 이러한 임펄스 PDF는 저장 유닛(111)에 저장될 수 있고 이로부터 검색될 수 있다. 일반적으로 2개의 시스템이 직렬로 접속되고, 양쪽이 다수의 탭을 갖는 경우에, 전체 시스템의 ISI PDF는 2개의 ISI PDF의 컨벌루션(*으로 표기)에 의해 양호하게 근사화되므로, 이러한 방식으로 채널 ISI PDF를 추출하는 것이 가능하다. 따라서, 전체 ISI PDF에 대한 디컨벌루션을 수행함으로써, 채널 ISI PDF가 추정될 수 있다.
일부 실시예에서, 채널 ISI PDF를 추출하기 위해 디컨벌루션을 수행하는 대신, 링크 최적화 유닛(101)은 전체 ISI PDF의 푸리에 변환을 찾고, Tx FIR 필터(103) 및 CTLE(104)의 현재 설정에 대응하는 임펄스 PDF의 푸리에 변환에 의해 이를 분할한 후, 채널 ISI PDF에 도달하기 위해 몫의 역 푸리에 변환을 찾을 수 있다. 컨벌루션은 주파수 도메인에서 곱셈이 되고 디컨벌루션은 나눗셈이 되기 때문에(제수≠0), 이러한 방식으로 채널 ISI PDF를 추출하는 것이 가능하다. 예를 들어,
1. P(jw)가 전체 ISI PDF의 푸리에 변환이고,
2. P1(jw)가 채널 ISI PDF의 푸리에 변환이고,
3. P2(jw)가 Tx FIR 필터(103)의 임펄스 PDF의 푸리에 변환이고,
4. P3(jw)가 CTLE(104)의 임펄스 PDF의 푸리에 변환이고,
5. "IFT"는 역변환 연산자이고,
6. p1은 채널 ISI PDF이면,
Figure pat00004
이다.
전체 ISI PDF에서 채널 ISI PDF를 추출한 후, 링크 최적화 유닛(101)은 (현재 설정을 배제하고) Tx FIR 필터(103) 및 CTLE(104)의 다른 모든 설정에 대한 링크의 전체 ISI PDF를 추정하기 위해 채널 ISI PDF를 사용할 수 있다. 설명의 편의를 위해, 현재 설정을 배제한 다른 모든 설정에 대응하는 전체 ISI PDF는 여기에서 "비교 전체 ISI PDF"로 칭해진다.
예를 들어, 링크 최적화 유닛(101)은 비교 전체 ISI PDF에 도달하기 위해 이들을 컨벌루팅함으로써 Tx FIR 필터(103) 및 CTLE(104)의 설정의 나머지에 대응하는 임펄스 PDF와 채널 ISI PDF를 조합할 수 있다. 일부 실시예에서, 컨벌루션을 사용하는 대신, 링크 최적화 유닛(101)은 비교 전체 ISI PDF를 추정하기 위해 푸리에 변환 및 역 푸리에 변환을 통해 주파수 도메인에서 채널 ISI PDF 및 임펄스 PDF를 조합할 수 있다.
링크 최적화 유닛(101)은 비교 전체 ISI PDF의 각각에 대하여 식 1을 이용하여 BER값을 계산할 수 있다. 설명의 편의상, 비교 전체 ISI PDF에 대응하는 BER값은 여기에서 "비교 BER값"으로 칭해진다. 예를 들어, 아래의 표 1은 3개의 다른 설정을 갖는 Tx FIR 필터(103)와 4개의 다른 설정을 갖는 CTLE(104)의 가능한 설정에 대응하는 BER값을 나타낸다.
[표 1]
Figure pat00005
강조 표시된 행은 현재 설정과 현재 BER값(2, 1 -> 2.6e-7)을 나타낸다. 즉, "2" 설정은 데이터 신호가 Tx FIR 필터(103)에 의해 사전 강조되는 것에 따른 현재 설정이고, "1" 설정은 데이터 신호가 CTLE(104)에 의해 등화되는 것에 따른 현재 설정이며, 현재 BER값 "2.6e-7"은 등화된 신호를 기초로 아이 모니터(106)에 의해 계산된 BER값이다. 강조되지 않은 행은 설정의 나머지에 대응하는 비교 전체 ISI PDF에 대해 계산된 비교 BER값을 나타낸다.
비교 BER값을 계산한 후, 링크 최적화 유닛은 현재 BER값과 비교 BER값 중에서 최저 BER값과 연관된 설정이 최적의 설정이라고 결정할 수 있다. 예를 들어, 상술한 표 1의 경우, 설정(3,1)이 1.3e-10의 최저 BER값에 대응하므로 최적의 설정이다. 일부 실시예에서, 비교 BER값을 계산하는 대신, 링크 최적화 유닛(101)은 가장 짧은 폭을 갖는 전체 ISI PDF와 연관된 설정을 최적의 설정으로서 결정할 수 있다. 다른 실시예에서, 링크 최적화 유닛(101)은 최대 타이밍 마진과 연관된 설정을 최적의 설정으로서 결정할 수 있다.
최적의 설정을 결정한 후, 링크 최적화 유닛(101)은 각각의 링크 요소에 이러한 설정을 제공할 수 있다. 예를 들어, 상술한 표 1의 경우, 링크 최적화 유닛(101)은 "1" 설정이 최적의 설정인 것으로 CTLE(104)에 나타낼 수 있고, "3" 설정이 최적의 설정인 것으로 Tx FIR 필터(103)에 나타낼 수 있다. Tx FIR 필터(103)는 채널(105)의 송신단에 있고 링크 최적화 유닛(101)은 채널(105)의 수신단에 있으므로, 링크 최적화 유닛(101)은 송신기와 수신기 사이의 백 채널을 통해 최적의 설정을 통신할 수 있다(도 1 참조).
도 1에 나타낸 실시예는 Tx FIR 필터(103)와 CTLE(104)인 2개의 링크 요소를 포함하지만, 본 시스템 및 방법은 임의의 수 및 유형의 링크 요소를 최적화하는 데 사용될 수 있다. 또한, 링크 요소의 최적의 설정을 결정하는 것에 더하여, 본 시스템 및 방법은, 위상의 범위에 대해 아이 모니터에 의해 제공된 BER값을 비교하는 것과 같이, CDR에 의해 복구된 위상이 최적의 위상인지를 결정하고, DFE 탭 계수의 최적성을 검증(즉, DFE 탭이 최적의 설정으로 수렴했는지)하는 데 사용될 수 있다.
도 8은, 본 시스템 및 방법의 예시적인 실시예에 따른 Tx FIR 필터 및 CTLE의 최적의 설정을 찾기 위한 트레이닝 프로세스를 요약한 흐름도이다. Tx FIR 필터는 Tx FIR 필터의 현재 설정에 따른 데이터 신호를 사전 강조하고, 수신기로 채널을 통해 데이터 신호를 출력한다(801). 수신기에서의 CTLE는 등화된 신호를 생성하기 위해 수신된 데이터 신호를 등화한다(802).
아이 모니터는 등화된 신호를 수신하고, 하나 이상의 위상과 전압 임계값에 대한 BER값을 계산하기 위해 등화된 신호를 사용한다(803). BER값에 기초하여, 아이 모니터는, 아이 다이어그램이 Tx FIR 필터 및 CTLE의 현재 설정에서 충분히 개방되어 있는지를 판정한다(804). 아이 다이어그램이 충분히 개방되어 있지 않으면, 프로세스는 설정을 변경하고(805), 상이한 설정을 사용하여 다른 데이터 신호를 송신 및/또는 등화하기 위해 스텝 801로 다시 진행한다. 아이 다이어그램이 충분히 개방되어 있는 경우, 프로세스는 스텝 806으로 진행한다.
링크 최적화 유닛은 아이 모니터로부터 BER값을 수신하고, BER값에서 전체 ISI PDF를 추정한다(806). 링크 최적화 유닛은 Tx FIR 필터 및 CTLE의 현재 설정에 대응하는 응답 함수를 사용하여 전체 ISI PDF로부터 채널 ISI PDF를 추출한다(807). 채널 ISI PDF를 사용하여, 링크 최적화 유닛은 복수의 비교 전체 ISI PDF를 추정한다(808). 링크 최적화 유닛은 비교 전체 ISI PDF 각각에 대해 비교 BER값을 계산한다(809). 링크 최적화 유닛은 최저 BER값과 연관된 Tx FIR 필터 및 CTLE의 설정을 최적의 설정으로서 결정한다(810). 링크 최적화 유닛은 Tx FIR 필터와 CTLE에 최적의 설정을 제공한다(811).
링크 최적화의 본 시스템 및 방법은 임의의 유형의 고속 링크에 적용될 수 있다. 예를 들어, 본 시스템 및 방법은 모바일 컴퓨팅 디바이스(도 9)에서의 고속 링크에 적용될 수 있다. 도 9의 모바일 컴퓨팅 디바이스는 랩톱, 태블릿, 폰 또는 휴대가능한 임의의 다른 컴퓨팅 디바이스를 포함할 수 있다. 나타낸 바와 같이, 고속 링크는 프로세싱 유닛과 메모리 및/또는 그래픽 카드 사이의 통신을 위해 사용될 수 있다. 상술한 시스템 및 방법은 도 10에 나타낸 것과 같이, 서버 시스템에서의 고속 링크에 적응될 수 있다. 이 예에서, 고속 링크는 서버 백플레인과 라인 카드 사이의 통신을 위해 사용된다. 다른 실시예에서, 상술한 것과 같은 고속 링크는 디스플레이 디바이스에 통합될 수 있다. 예를 들어, 도 11은 표시 유닛과 그래픽 카드 사이의 통신을 위해 사용되도록 구성된 고속 링크를 나타낸다. 또한, 링크 최적화의 본 시스템 및 방법은 하드웨어 요소, 소프트웨어 요소, 또는 하드웨어와 소프트웨어 요소의 조합을 사용하여 구현될 수 있다.
여기에 개시된 본 시스템 및 방법의 실시예는 다양한 컴퓨팅 시스템에서 구현될 수 있다. 컴퓨터는 프로세서와 메모리를 포함하는 컴퓨터 하드웨어와, 하나 이상의 컴퓨터 프로그램 제품, 즉 데이터 프로세싱 장치에 의해 또는 그 동작을 제어하는 실행을 위해 컴퓨터 판독가능 매체 상에 인코딩된 컴퓨터 프로그램 명령의 하나 이상의 "모듈"의 조합으로 구현될 수 있다. 메모리는 컴퓨터 판독가능 저장 매체를 포함할 수 있다. 컴퓨터 판독가능 저장 매체의 통상적인 형태는, 예를 들어, 플로피 디스크, 플렉시블 디스크, 하드 디스크, 자기 테이프, 임의의 다른 자기 매체, 랜덤 액세스 메모리(RAM), CD-ROM 디스크, 디지털 비디오 디스크(DVD) 및 다양한 형태의 휘발성 메모리, 전기적으로 소거 및 재기입될 수 있는 비휘발성 메모리를 포함한다. 이러한 비휘발성 메모리의 예는 NAND 플래시와 NOR 플래시와 임의의 다른 광학 또는 자기 매체를 포함한다. 또한, 메모리는 장래에 이용 가능하게 될 때의 다양한 다른 메모리 기술을 포함할 수 있다.
또한, 시스템은 대용량 저장 디바이스, 휴대용 저장 매체 드라이브(들), 출력 디바이스, 사용자 입력 디바이스, 그래픽 디스플레이 및 주변 디바이스를 포함할 수 있다. 요소들은 단일 버스를 통해 접속될 수 있다. 대안적으로, 요소들은 복수의 버스를 통해 접속될 수 있다. 요소들은 하나 이상의 데이터 전송 수단을 통해 접속될 수 있다. 프로세서 유닛 및 메인 메모리는 로컬 마이크로프로세서 버스를 통해 접속될 수 있으며, 대용량 저장 디바이스, 주변 디바이스(들), 휴대용 저장 디바이스 및 디스플레이 시스템은 하나 이상의 입력/출력(I/O) 버스를 통해 접속될 수 있다. 자기 디스크 드라이브 또는 광 디스크 드라이브로 구현될 수 있는 대용량 저장 디바이스는, 프로세서 유닛에 의한 사용을 위한 데이터 및 명령을 저장하기 위한 비휘발성 저장 디바이스일 수 있다. 대용량 저장 디바이스는 메인 메모리에 그 소프트웨어를 로드할 목적으로 개시된 시스템 및 방법의 다양한 실시예를 구현하기 위한 시스템 소프트웨어를 저장할 수 있다. 휴대용 저장 디바이스는 컴퓨팅 시스템으로 그리로 이로부터 데이터 및 코드를 입력 및 출력하기 위해 플로피 디스크, 콤팩트 디스크 또는 디지털 비디오 디스크와 같은 휴대용 비휘발성 저장 매체와 함께 동작할 수 있다. 여기에 개시된 시스템 및 방법의 다양한 실시예를 구현하기 위한 시스템 소프트웨어는 이러한 휴대용 저장 매체 상에 저장될 수 있으며 휴대용 저장 디바이스를 통해 컴퓨팅 시스템에 입력될 수 있다.
주변 디바이스는 컴퓨팅 시스템에 부가 기능을 추가하기 위하여 임의의 유형의 컴퓨터 지원 디바이스를 포함할 수 있다. 주변 디바이스(들)는 통신 네트워크에 인터페이스를 제공하기 위해 모뎀 또는 라우터 또는 다른 유형의 요소를 포함할 수 있다. 통신 네트워크는 다수의 상호 접속된 컴퓨팅 시스템과 통신 링크를 포함할 수 있다. 통신 링크는 유선 링크, 광 링크, 무선 링크, 또는 정보의 통신을 위한 임의의 다른 메커니즘일 수 있다. 컴퓨팅 시스템에 포함된 요소는 여기에 개시된 시스템 및 방법의 실시예에 사용하기에 적합할 수 있고 본 기술 분야에 잘 알려져 있는 이러한 컴퓨팅 요소의 폭넓은 카테고리를 나타내도록 의도된 컴퓨팅 시스템에서 통상적으로 발견되는 것일 수 있다. 따라서, 컴퓨팅 시스템은 퍼스널 컴퓨터, 핸드 헬드 컴퓨팅 디바이스, 태블릿, 전화기, 모바일 컴퓨팅 디바이스, 워크스테이션, 서버, 미니컴퓨터, 메인프레임 컴퓨터, 또는 임의의 다른 컴퓨팅 디바이스일 수 있다. 또한, 컴퓨터는 다른 버스 구성, 네트워킹된 플랫폼, 멀티 프로세서 플랫폼 등을 포함할 수 있다. 유닉스, 리눅스, 윈도우, 매킨토시 OS, 팜 OS, 및 다른 적절한 운영 체제를 포함하는 다양한 운영 체제가 사용될 수 있다. 컴퓨터와 네트워크의 계속 변하는 속성으로 인해, 컴퓨팅 시스템의 설명은 실시예를 설명하는 목적으로 단지 구체적인 예로서 의도된 것이다. 더 많거나 적은 요소를 갖는 컴퓨팅 시스템의 많은 다른 구성도 가능하다.
여기에서의 상세한 설명의 몇몇 부분은 컴퓨터 메모리 내의 데이터 비트에 대한 연산의 알고리즘 및 심볼 표현의 측면에서 제공된다. 이들 알고리즘의 설명 및 표현은 가장 효과적으로 본 기술분야의 다른 당업자에게 그 작용의 실체를 전달하기 위해 데이터 프로세싱 기술 분야의 당업자에 의해 사용되는 수단이다. 알고리즘은 여기에서, 그리고 일반적으로 원하는 결과에 이르는 스텝들의 일관성 있는 시퀀스인 것으로 생각된다. 스텝은 물리적 양의 물리적 조작을 요구하는 것이다. 통상적으로, 필수적이지는 않지만, 이들 양은 저장, 전달, 조합, 비교 및 다르게 조작될 수 있는 전기 또는 자기 신호의 형태를 취한다. 이러한 신호를 비트, 값, 요소, 심볼, 문자, 용어, 숫자 등으로 칭하는 것이 주로 공통적인 용법의 이유로 때때로 편리한 것으로 입증되었다.
그러나, 이들 용어 및 유사한 용어들 모두는 적절한 물리량과 연관될 수 있으며 단지 이러한 양에 적용되는 편리한 라벨이라는 것에 유의해야 한다. 달리 특정적으로 언급되지 않는 한, 후술하는 논의로부터 명백한 바와 같이, 설명 전체에서, "프로세싱" 또는 "컴퓨팅" 또는 "계산" 또는 "결정" 또는 "표시" 등과 같은 용어를 이용하는 논의는, 컴퓨터 시스템 메모리 또는 레지스터 또는 이러한 다른 정보 저장, 송신 또는 디스플레이 디바이스 내의 물리량으로서 유사하게 표현되는 다른 데이터로 컴퓨터 시스템의 레지스터 및 메모리 내의 물리(전자)량으로서 표현되는 데이터를 조작 및 변형하는 컴퓨터 시스템 또는 유사한 전자 컴퓨팅 디바이스의 액션 및 프로세스를 칭하는 것으로 이해된다.
또한, 본 발명은 여기에서 동작을 수행하기 위한 장치에 관한 것이다. 이 장치는 필요한 목적을 위해 특별히 구성될 수 있거나, 컴퓨터에 저장된 컴퓨터 프로그램에 의해 선택적으로 활성화되거나 재구성되는 범용 컴퓨터를 포함할 수 있다. 이러한 컴퓨터 프로그램은 플로피 디스크, 광 디스크, CD-ROM 및 자기-광 디스크를 포함하는 임의의 유형의 디스크, 판독 전용 메모리(ROM), 랜덤 액세스 메모리(RAM), EPROM, EEPROM, 자기 또는 광학 카드 또는 전자 명령을 저장하기에 적합하고 각각 컴퓨터 시스템 버스에 연결된 임의의 유형의 매체와 같은 컴퓨터 판독가능 저장 매체에 저장될 수 있지만 이에 한정되지는 않는다.
여기에 제시된 알고리즘은 본질적으로 임의의 특정 컴퓨터 또는 다른 장치에 관련된 것이 아니다. 다양한 범용 시스템, 메시지 서버 또는 퍼스널 컴퓨터가 여기의 교시에 따라 프로그램과 함께 사용될 수 있거나, 필요한 방법 스텝들을 수행하도록 더욱 특수화된 장치를 구성하는 것이 편리한 것으로 입증될 수 있다. 다양한 이들 시스템을 위해 필요한 구성은 상술한 설명에서 나타난다. 다양한 프로그래밍 언어가 여기에 설명된 바와 같은 발명의 교시를 구현하는 데 사용될 수 있다.
본 시스템 및 방법은 본 발명의 범위 및 본질적인 특성을 벗어나지 않고 여기에 제시된 것과 다른 특정한 방식으로 수행될 수 있다. 대표적인 예 및 종속 청구항의 다양한 특징은 본 교시의 부가적인 실시예를 제공하기 위해 특정적 및 명시적으로 열거되지 않는 방식으로 조합될 수 있다. 따라서, 본 실시예는 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로 고려되어야 하며, 첨부된 청구항 및 상술한 발명의 의미 및 균등 범위 내에 속하는 모든 변화는 그 안에 포함되는 것으로 의도된다.

Claims (20)

  1. 송신기와 수신기 사이의 채널을 특성화하는 방법으로서,
    현재 등화기 설정에 대해 획득된 아이 모니터(eye monitor) 데이터로부터 전체 심볼 간 간섭(ISI: intersymbol interference) 확률 밀도 함수(PDF: probability density function)를 결정하는 단계;
    상기 현재 등화기 설정을 사용하여 상기 전체 ISI PDF로부터 채널 ISI PDF를 추출하는 단계; 및
    상기 채널 ISI PDF 및 다른 등화기 설정에서의 임펄스 응답을 사용하여 상기 다른 등화기 설정에 대한 전체 ISI PDF를 생성하는 단계를 포함하는 방법.
  2. 제1항에 있어서,
    상기 채널 ISI PDF를 추출하는 단계는 상기 현재 등화기 설정에 대응하는 등화기 응답 함수를 사용하는 단계를 포함하는 방법.
  3. 제1항에 있어서,
    상기 채널 ISI PDF를 추출하는 단계는 상기 송신기에 대응하는 임펄스 PDF와 상기 현재 등화기 설정에서의 등화기에 대응하는 임펄스 PDF 중 적어도 하나와 상기 전체 ISI PDF를 디컨벌루팅하는 단계를 포함하는 방법.
  4. 제1항에 있어서,
    상기 현재 등화기 설정에 대한 채널 ISI PDF를 추출하는 단계는,
    변환된 전체 ISI PDF를 생성하기 위해 상기 전체 ISI PDF에 푸리에 변환을 적용하는 단계;
    몫을 생성하기 위해 상기 현재 등화기 설정에 대응하는 임펄스 PDF들의 푸리에 변환에 의해 상기 변환된 전체 ISI PDF를 나누는 단계; 및
    상기 몫을 역 푸리에 변환하는 단계를 포함하는 방법.
  5. 제1항에 있어서,
    상기 아이 모니터 데이터로부터 상기 전체 ISI PDF를 결정하는 단계는 이하의 식을 사용하는 단계를 포함하고:
    Figure pat00006

    BER i = P [n > d i ] = Q(d i /
    Figure pat00007
    ) 는 잡음으로 인한 에러의 확률을 나타내고,
    Figure pat00008
    은 잡음 rms 전력을 나타내고, p i 는 ISI PDF를 나타내는 방법.
  6. 등화기를 포함하는 고속 링크를 최적화하는 방법으로서,
    현재 등화기 설정에 대해 획득된 아이 모니터 데이터로부터 제1 전체 ISI PDF를 결정하는 단계;
    상기 현재 등화기 설정을 사용하여 상기 제1 전체 ISI PDF로부터 채널 ISI PDF를 추출하는 단계;
    상기 채널 ISI PDF를 사용하여 다른 등화기 설정에 대한 제2 전체 ISI PDF를 생성하는 단계; 및
    상기 제1 전체 ISI PDF와 상기 제2 전체 ISI PDF의 비교에 기초하여 최적의 등화기 설정을 결정하는 단계를 포함하는 방법.
  7. 제6항에 있어서,
    상기 다른 등화기 설정에 대한 임펄스 응답 함수를 획득하는 단계; 및
    상기 제2 전체 ISI PDF의 생성을 위해 상기 채널 ISI PDF와 함께 상기 임펄스 응답 함수를 사용하는 단계를 더 포함하는 방법.
  8. 제6항에 있어서,
    상기 최적의 등화기 설정을 결정하는 단계는:
    상기 현재 등화기 설정 및 상기 다른 등화기 설정에 대한 비트 에러율(BER: Bit Error Rate)값을 계산하는 단계; 및
    최저 BER값으로 귀결되는 설정을 선택하는 단계를 포함하는 방법.
  9. 제6항에 있어서,
    상기 최적의 등화기 설정을 결정하는 단계는:
    상기 채널 ISI PDF와 상기 다른 등화기 설정에 대응하는 등화기 응답 함수를 조합함으로써 상기 다른 등화기 설정에 대한 상기 제2 전체 ISI PDF를 추정하는 단계; 및
    상기 2개의 등화기 설정들 중 어느 것이 더 작은 분포의 분포 함수로 귀결되는지에 기초하여 상기 제1 전체 ISI PDF 또는 상기 제2 전체 ISI PDF 중 어느 하나와 연관된 설정을 상기 최적의 등화기 설정으로서 선택하는 단계를 포함하는 방법.
  10. 제6항에 있어서,
    상기 임펄스 응답 함수는 상기 다른 등화기 설정에 대한 등화기의 임펄스 응답에 대응하는 PDF의 푸리에 변환 함수인 방법.
  11. 제6항에 있어서,
    복수의 위상에 대한 제1 BER값들을 수신하는 단계를 더 포함하고,
    상기 최적의 등화기 설정은 상기 복수의 위상들에 대해 결정되는 방법.
  12. 제6항에 있어서,
    상기 고속 링크는 송신기에서의 필터를 포함하고,
    상기 송신기에서의 필터에 대한 복수의 필터 설정들에 대응하는 복수의 필터 응답 함수들을 획득하는 단계;
    상기 채널 ISI PDF와 상기 복수의 필터 응답 함수들에 기초하여 상기 복수의 필터 설정들 중에서 최적의 필터 설정을 결정하는 단계; 및
    채널을 통해 신호를 송신하기 전에, 상기 신호를 사전 강조하도록 구성된 필터에 상기 최적의 필터 설정을 제공하는 단계를 더 포함하는 방법.
  13. 제6항에 있어서,
    상기 등화기는 수신기에서의 연속 시간 선형 등화기(CTLE: Continuous Time Linear Equalizer)인 방법.
  14. 제13항에 있어서,
    상기 아이 모니터 데이터는 클럭 데이터 복구(CDR: clock data recovery) 유닛으로부터의 복구된 클럭 신호 및 상기 CTLE로부터의 등화된 신호를 사용하여 획득되는 방법.
  15. 송신기와 수신기 사이에서 데이터 신호를 전달하는 채널을 포함하는 고속 링크를 최적화하는 시스템으로서,
    복수의 등화기 설정들을 갖고, 등화된 신호를 생성하기 위해 현재 등화기 설정에 따라 상기 채널로부터 수신된 신호를 등화하도록 구성된 등화기;
    상기 등화된 신호에 기초하여 제1 비트 에러율(BER)값을 출력하도록 구성된 아이 모니터; 및
    링크 최적화 유닛을 포함하고,
    상기 링크 최적화 유닛은,
    상기 현재 등화기 설정에 대해 획득된 BER값으로부터 제1 전체 심볼 간 간섭(ISI) 확률 밀도 함수(PDF)를 결정하도록 구성된 모듈;
    상기 제1 전체 ISI PDF로부터 상기 현재 등화기 설정에 대한 채널 ISI PDF를 추출하도록 구성된 모듈; 및
    상기 현재 등화기 설정에 대한 상기 채널 ISI PDF를 사용하여 다른 등화기 설정에 대한 제2 전체 ISI PDF를 생성하도록 구성된 모듈을 포함하는 시스템.
  16. 제15항에 있어서,
    상기 링크 최적화 유닛은,
    상기 현재 등화기 설정 및 상기 다른 등화기 설정에 대한 비트 에러율(BER)값들을 계산하도록 구성된 모듈; 및
    최저 BER값으로 귀결되는 설정을 선택하도록 구성된 모듈을 더 포함하는 시스템.
  17. 제15항에 있어서,
    상기 링크 최적화 유닛은,
    상기 다른 등화기 설정에 대한 임펄스 응답 함수를 획득하도록 구성된 모듈; 및
    상기 제2 전체 ISI PDF를 생성하기 위해 상기 채널 ISI PDF와 함께 상기 다른 등화기 설정에 대한 임펄스 응답 함수를 사용하도록 구성된 모듈을 더 포함하는 시스템.
  18. 제17항에 있어서,
    상기 임펄스 응답 함수는 상기 다른 등화기 설정에 대한 등화기의 임펄스 응답에 대응하는 PDF의 푸리에 변환 함수인 시스템.
  19. 제15항에 있어서,
    상기 링크 최적화 유닛은 분포 함수의 최소 분포와 연관된 등화기 설정을 최적의 등화기 설정으로서 결정하도록 구성된 모듈을 더 포함하는 시스템.
  20. 제15항에 있어서,
    상기 아이 모니터는 복수의 위상들에 대하여 상기 제1 BER값을 출력하도록 구성되고, 상기 링크 최적화 유닛은 상기 복수의 위상들에 대해 최적의 등화기 설정을 결정하도록 구성되는 시스템.
KR1020150094370A 2014-07-01 2015-07-01 송신기와 수신기 사이에서 데이터 신호를 전달하는 채널을 포함하는 고속 링크를 최적화하는 시스템 및 그 방법, 그리고 송신기와 수신기 사이의 채널을 특성화하는 방법 KR102164627B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201462019832P 2014-07-01 2014-07-01
US62/019,832 2014-07-01
US14/741,135 2015-06-16
US14/741,135 US9397872B2 (en) 2014-07-01 2015-06-16 System and method of link optimization

Publications (2)

Publication Number Publication Date
KR20160004219A true KR20160004219A (ko) 2016-01-12
KR102164627B1 KR102164627B1 (ko) 2020-10-13

Family

ID=55017804

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150094370A KR102164627B1 (ko) 2014-07-01 2015-07-01 송신기와 수신기 사이에서 데이터 신호를 전달하는 채널을 포함하는 고속 링크를 최적화하는 시스템 및 그 방법, 그리고 송신기와 수신기 사이의 채널을 특성화하는 방법

Country Status (2)

Country Link
US (1) US9397872B2 (ko)
KR (1) KR102164627B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180122285A (ko) * 2017-05-01 2018-11-12 삼성디스플레이 주식회사 고속 통신을 유지하기 위한 시스템 및 방법
KR20200037878A (ko) * 2017-12-13 2020-04-09 마이크론 테크놀로지, 인크. 판정 궤환 등화기

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9692402B2 (en) * 2014-12-25 2017-06-27 Intel Corporation Method, apparatus, system for centering in a high performance interconnect
TWI580215B (zh) * 2015-07-31 2017-04-21 群聯電子股份有限公司 訊號調變方法、可適性等化器及記憶體儲存裝置
US9866412B2 (en) * 2016-01-29 2018-01-09 Samsung Display Co., Ltd. Equalization in high speed links through in-situ channel estimation
US10097313B2 (en) * 2016-08-02 2018-10-09 Avago Technologies General Ip (Singapore) Pte. Ltd. Backchannel protocol for link training and adaptation
JP6892592B2 (ja) * 2017-03-13 2021-06-23 富士通株式会社 受信回路及びアイモニタシステム
US10691084B2 (en) * 2017-05-12 2020-06-23 Aaron Auberg Spray rig monitoring system
US10164805B1 (en) 2017-08-29 2018-12-25 Micron Technology, Inc. Characterization of decision feedback equalizer taps
TWI642063B (zh) * 2017-10-13 2018-11-21 群聯電子股份有限公司 等化器調校方法、訊號接收電路及記憶體儲存裝置
CN107657978B (zh) * 2017-11-01 2018-09-21 睿力集成电路有限公司 随机存储器
US10313068B1 (en) 2018-04-24 2019-06-04 Qualcomm Incorporated Signal monitoring and measurement for a multi-wire, multi-phase interface
CN110620618B (zh) * 2018-06-19 2022-05-06 中兴通讯股份有限公司 链路均衡参数训练控制电路及方法
US11228418B2 (en) 2018-11-30 2022-01-18 International Business Machines Corporation Real-time eye diagram optimization in a high speed IO receiver
JP2020155848A (ja) * 2019-03-19 2020-09-24 キオクシア株式会社 受信装置及び受信方法
US10917203B2 (en) * 2019-05-17 2021-02-09 Oracle International Corporation Estimate bit error rates of network cables
US11218345B2 (en) 2019-09-19 2022-01-04 Macom Technology Solutions Holdings, Inc. Using ISI or Q calculation to adapt equalizer settings
FR3101218B1 (fr) * 2019-09-23 2022-07-01 Macom Tech Solutions Holdings Inc Adaptation d’égaliseur sur la base de mesures de dispositif de surveillance de l’œil
WO2021076800A1 (en) 2019-10-15 2021-04-22 Macom Technology Solutions Holdings, Inc. Finding the eye center with a low-power eye monitor using a 3-dimensional algorithm
US11575437B2 (en) 2020-01-10 2023-02-07 Macom Technology Solutions Holdings, Inc. Optimal equalization partitioning
CN115191090B (zh) 2020-01-10 2024-06-14 Macom技术解决方案控股公司 最佳均衡划分
US11204888B2 (en) 2020-02-12 2021-12-21 Samsung Display Co., Ltd. System and method for controlling CDR and CTLE parameters
US11456749B2 (en) * 2020-07-02 2022-09-27 Novatek Microelectronics Corp. Timing margin detecting circuit, timing margin detecting method and clock and data recovery system
KR20220022398A (ko) * 2020-08-18 2022-02-25 삼성전자주식회사 적응적 등화를 수행하는 수신 회로 및 이를 포함하는 시스템
US11177986B1 (en) * 2020-11-24 2021-11-16 Texas Instruments Incorporated Lane adaptation in high-speed serial links
US11381428B2 (en) * 2020-11-25 2022-07-05 Tetra Semiconductors AG Device and method for determining optimal equalizer settings for an equalizer for equalizing a pulse amplitude modulation signal
US11616529B2 (en) 2021-02-12 2023-03-28 Macom Technology Solutions Holdings, Inc. Adaptive cable equalizer
US11881969B2 (en) * 2022-04-22 2024-01-23 Samsung Display Co., Ltd. Real-time DC-balance aware AFE offset cancellation

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040045921A (ko) * 2001-10-25 2004-06-02 코닌클리케 필립스 일렉트로닉스 엔.브이. 디지털 신호 수신기에서 타이밍 에러를 추정하기 위해트레이닝 시퀀스들을 이용하기 위한 장치 및 방법

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5157690A (en) * 1990-10-30 1992-10-20 Level One Communications, Inc. Adaptive convergent decision feedback equalizer
US6049574A (en) * 1998-04-17 2000-04-11 Trustees Of Tufts College Blind adaptive equalization using cost function that measures dissimilarity between the probability distributions of source and equalized signals
US7110923B2 (en) * 1999-11-04 2006-09-19 Verticalband, Limited Fast, blind equalization techniques using reliable symbols
US7505512B1 (en) * 2005-05-05 2009-03-17 Xilinx , Inc. Method and apparatus for combining statistical eye channel compliance methods with linear continuous-time equalization
US20090187807A1 (en) * 2008-01-23 2009-07-23 Texas Instruments Incorporated Method for optimizing block coding parameters, a communications controller employing the method and a communications node and link employing the controller
US8755426B1 (en) * 2012-03-15 2014-06-17 Kandou Labs, S.A. Rank-order equalization
US8504334B2 (en) * 2010-07-16 2013-08-06 Micron Technology, Inc. Simulating the transmission and simultaneous switching output noise of signals in a computer system

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040045921A (ko) * 2001-10-25 2004-06-02 코닌클리케 필립스 일렉트로닉스 엔.브이. 디지털 신호 수신기에서 타이밍 에러를 추정하기 위해트레이닝 시퀀스들을 이용하기 위한 장치 및 방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180122285A (ko) * 2017-05-01 2018-11-12 삼성디스플레이 주식회사 고속 통신을 유지하기 위한 시스템 및 방법
KR20200037878A (ko) * 2017-12-13 2020-04-09 마이크론 테크놀로지, 인크. 판정 궤환 등화기

Also Published As

Publication number Publication date
KR102164627B1 (ko) 2020-10-13
US9397872B2 (en) 2016-07-19
US20160006589A1 (en) 2016-01-07

Similar Documents

Publication Publication Date Title
KR102164627B1 (ko) 송신기와 수신기 사이에서 데이터 신호를 전달하는 채널을 포함하는 고속 링크를 최적화하는 시스템 및 그 방법, 그리고 송신기와 수신기 사이의 채널을 특성화하는 방법
CN111149308B (zh) 多线路时偏的测量和校正方法
CN206313811U (zh) 用于使均衡电路能够自适应的电路
KR102240293B1 (ko) 고속 통신을 유지하기 위한 시스템 및 방법
US8532240B2 (en) Decoupling sampling clock and error clock in a data eye
US8848774B2 (en) Adaptation of a linear equalizer using a virtual decision feedback equalizer (VDFE)
CN106470177A (zh) 用dfe进行偏移的cdr电路
KR20200118446A (ko) 다중와이어 스큐를 교정하기 위한 방법 및 시스템
Kossel et al. A 10 Gb/s 8-tap 6b 2-PAM/4-PAM Tomlinson–Harashima precoding transmitter for future memory-link applications in 22-nm SOI CMOS
CN110858824B (zh) 用于时钟恢复的基于预补偿器的量化
Baykal Blind channel estimation via combining autocorrelation and blind phase estimation
US10887077B1 (en) Method and apparatus for a one bit per symbol timing recovery phase detector
WO2019236781A1 (en) Decision feedback equalization with independent data and edge feedback loops
CN113973033B (zh) 具有基于扰动影响的自适应的均衡器
CN107770107B (zh) 测试和测量系统以及在测试和测量系统中采用dfe的方法
WO2019073345A1 (en) DATA SECURITY USING HIGH SPEED SERIAL EQUALIZATION
CN107438985B (zh) 处理快于奈奎斯特的信令接收信号
US11231740B2 (en) Clock recovery using between-interval timing error estimation
US9426004B1 (en) Method for reducing jitter in receivers
EP3200411B1 (en) Equalization in high speed links through in-situ channel estimation
US9860087B1 (en) Low power speculative decision feedback equalizer
US8259883B2 (en) Timing recovery circuit and method thereof
KR101498831B1 (ko) 채널의 상관행렬의 조건수에 근거한 등화기 제어 방법
US11777763B2 (en) Selecting a signal phase in a communication system
US11811566B2 (en) Methods and systems for performing adaptive equalization of data

Legal Events

Date Code Title Description
A201 Request for examination
A302 Request for accelerated examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant