TWI719718B - 封裝結構及其製造方法 - Google Patents

封裝結構及其製造方法 Download PDF

Info

Publication number
TWI719718B
TWI719718B TW108141726A TW108141726A TWI719718B TW I719718 B TWI719718 B TW I719718B TW 108141726 A TW108141726 A TW 108141726A TW 108141726 A TW108141726 A TW 108141726A TW I719718 B TWI719718 B TW I719718B
Authority
TW
Taiwan
Prior art keywords
barrier
barrier structure
substrate
element group
array element
Prior art date
Application number
TW108141726A
Other languages
English (en)
Other versions
TW202121620A (zh
Inventor
沈里正
洪英博
詹朝傑
汪朝軒
Original Assignee
啟碁科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 啟碁科技股份有限公司 filed Critical 啟碁科技股份有限公司
Priority to TW108141726A priority Critical patent/TWI719718B/zh
Priority to US17/002,810 priority patent/US11410901B2/en
Application granted granted Critical
Publication of TWI719718B publication Critical patent/TWI719718B/zh
Publication of TW202121620A publication Critical patent/TW202121620A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3142—Sealing arrangements between parts, e.g. adhesion promotors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01R—ELECTRICALLY-CONDUCTIVE CONNECTIONS; STRUCTURAL ASSOCIATIONS OF A PLURALITY OF MUTUALLY-INSULATED ELECTRICAL CONNECTING ELEMENTS; COUPLING DEVICES; CURRENT COLLECTORS
    • H01R12/00—Structural associations of a plurality of mutually-insulated electrical connecting elements, specially adapted for printed circuits, e.g. printed circuit boards [PCB], flat or ribbon cables, or like generally planar structures, e.g. terminal strips, terminal blocks; Coupling devices specially adapted for printed circuits, flat or ribbon cables, or like generally planar structures; Terminals specially adapted for contact with, or insertion into, printed circuits, flat or ribbon cables, or like generally planar structures
    • H01R12/70—Coupling devices
    • H01R12/71—Coupling devices for rigid printing circuits or like structures
    • H01R12/712—Coupling devices for rigid printing circuits or like structures co-operating with the surface of the printed circuit or with a coupling device exclusively provided on the surface of the printed circuit
    • H01R12/716—Coupling device provided on the PCB
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01R—ELECTRICALLY-CONDUCTIVE CONNECTIONS; STRUCTURAL ASSOCIATIONS OF A PLURALITY OF MUTUALLY-INSULATED ELECTRICAL CONNECTING ELEMENTS; COUPLING DEVICES; CURRENT COLLECTORS
    • H01R12/00—Structural associations of a plurality of mutually-insulated electrical connecting elements, specially adapted for printed circuits, e.g. printed circuit boards [PCB], flat or ribbon cables, or like generally planar structures, e.g. terminal strips, terminal blocks; Coupling devices specially adapted for printed circuits, flat or ribbon cables, or like generally planar structures; Terminals specially adapted for contact with, or insertion into, printed circuits, flat or ribbon cables, or like generally planar structures
    • H01R12/70—Coupling devices
    • H01R12/71—Coupling devices for rigid printing circuits or like structures
    • H01R12/712—Coupling devices for rigid printing circuits or like structures co-operating with the surface of the printed circuit or with a coupling device exclusively provided on the surface of the printed circuit

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

本發明公開一種封裝結構及其製造方法。封裝結構包括：一電路板、一阻隔結構及一模封層。電路板包括一基板及一設置於基板上的元件。基板包括一模封區域及一非模封區域，且元件設置於模封區域上。阻隔結構設置於基板上且位於模封區域與非模封區域之間。阻隔結構具有一第一預定高度。模封層設置於模封區域上且覆蓋元件。模封層具有一第二預定高度。第一預定高度小於或等於第二預定高度。

Description

封裝結構及其製造方法
本發明涉及一種封裝結構，特別是涉及一種封裝結構及其製造方法。
現有技術中的半導體元件或系統封裝中，為了保護錫球接點之可靠性，都必須使用昂貴的精密模具進行模封製程。在某些特殊設計的情況下，會有在同一模組上形成需要模封保護的部分區域以及不能被模封的區域的要求。所以，常會因為如此的選擇性模封的要求下，導致模具成本的提高，進而增加模組的整體成本。
因此，如何通過結構設計及製程設計的改良，來達到降低封裝製程及封裝結構的成本，來克服上述的缺陷，已成為該項事業所欲解決的重要課題之一。
本發明所要解決的技術問題在於，針對現有技術的不足提供一種封裝結構及其製造方法。
為了解決上述的技術問題，本發明所採用的其中一技術方案是，提供一種封裝結構，其包括：一電路板、一阻隔結構以及一模封層。該電路板包括一基板以及一設置於該基板上的元件，該基板包括一模封區域以及一非模封區域，且該元件設置於該基板的該模封區域上，其中，該基板包括一第一側表面、一第二側表面以及一連接於該第一側表面與該第二側表面之間的第三側表面。該阻隔結構設置於該基板上且位於該模封區域與該非模封區域之間，該阻隔結構具有一第一預定高度。該模封層設置於該基板的該模封區域上且覆蓋該元件，該模封層具有一第二預定高度，該第一預定高度小於或等於該第二預定高度，其中，該模封層包括一第一側面、一第二側面、一連接於該第一側面與該第二側面之間的第三側面以及一連接於該第一側面與該第二側面之間且對應於該第三側面的第四側面。其中，該第一側表面與該第一側面齊平，該第二側表面與該第二側面齊平，且該第三側表面與該第三側面齊平，且該阻隔結構抵靠於該第四側面。
為了解決上述的技術問題，本發明所採用的另外一技術方案是，提供一種封裝結構的製造方法，其包括：提供一電路板模組，該電路板模組包括一基板組件、一設置在該基板組件上的第一陣列元件組以及一設置在該基板組件上的第二陣列元件組，且該第一陣列元件組與該第二陣列元件組並排設置，其中，該基板組件包括一模封區域以及一非模封區域，該第一陣列元件組及該第二陣列元件組設置在該模封區域上；成形一第一阻隔結構體及一第二阻隔結構體於該基板組件上，其中，該第一陣列元件組及該第二陣列元件組設置在該第一阻隔結構體及該第二阻隔結構體之間；塗佈一模封膠體於該第一阻隔結構體及該第二阻隔結構體之間，以形成一完全覆蓋該第一陣列元件組及該第二陣列元件組的模封結構；以及切割該基板組件、該模封結構、該第一阻隔結構體以及該第二阻隔結構體，以形成多個封裝結構。
本發明的其中一有益效果在於，本發明所提供的封裝結構及其製造方法，其能通過“基板包括一模封區域以及一非模封區域，且該元件設置於該基板的該模封區域上”或“基板組件包括一模封區域以及一非模封區域，該第一陣列元件組及該第二陣列元件組設置在該模封區域上”的技術方案，以達到選擇性封裝的技術效果。
為使能更進一步瞭解本發明的特徵及技術內容，請參閱以下有關本發明的詳細說明與圖式，然而所提供的圖式僅用於提供參考與說明，並非用來對本發明加以限制。
以下是通過特定的具體實施例來說明本發明所公開有關“封裝結構及其製造方法”的實施方式，本領域技術人員可由本說明書所公開的內容瞭解本發明的優點與效果。本發明可通過其他不同的具體實施例加以施行或應用，本說明書中的各項細節也可基於不同觀點與應用，在不悖離本發明的構思下進行各種修改與變更。另外，本發明的附圖僅為簡單示意說明，並非依實際尺寸的描繪，事先聲明。以下的實施方式將進一步詳細說明本發明的相關技術內容，但所公開的內容並非用以限制本發明的保護範圍。
應當可以理解的是，雖然本文中可能會使用到“第一”、“第二”、“第三”等術語來描述各種元件，但這些元件不應受這些術語的限制。這些術語主要是用以區分一元件與另一元件。另外，本文中所使用的術語“或”，應視實際情況可能包括相關聯的列出項目中的任一個或者多個的組合。
[第一實施例]
首先，請參閱圖1至圖3所示，圖1及圖2分別為本發明第一實施例的封裝結構的立體示意圖，圖3為本發明第一實施例的封裝結構的立體分解示意圖。本發明提供一種封裝結構U及其製造方法，第一實施例將先介紹封裝結構U的整體架構，封裝結構U的製造方法於後續實施例再行說明。另外，值得說明的是，在其中一實施方式中，本發明所提供的封裝結構U及其製造方法可用於封裝半導體元件、晶片或者電路，本發明不以此為限。
接著，請復參閱圖1至圖3所示，封裝結構U可包括：一電路板1、一阻隔結構2以及一模封層3。電路板1可包括一基板11以及一設置於基板11上的元件12。舉例來說，電路板1可為印刷電路板(Printed circuit board，PCB)，元件12可為設置在基板11上的線路、晶片、電子元件或電子元件所組成的電路等，本發明不以此為限。須說明的是，本發明圖中的元件12是以多個晶片作為舉例說明。此外，電路板1還可進一步包括一供外部連接端子(圖中未示出)或者排線(圖中未示出)進行連接的連接埠13。
進一步來說，基板11可包括一模封區域Z1以及一非模封區域Z2，元件12可設置於基板11的模封區域Z1上，連接埠13可設置於基板11的非模封區域Z2上。須說明的是，本發明所定義的模封區域Z1為基板11上被模封層3所覆蓋的區域，非模封區域Z2則為基板11上未被模封層3所覆蓋的區域。藉此，元件12可以被模封層3所覆蓋，且連接埠13可相對於模封層3裸露。另外，須說明的是，雖然本發明是以連接埠13設置於基板11的非模封區域Z2上作為舉例說明，但是，在其他實施方式中，非模封區域Z2上也可以不設置連接埠13，而是在基板11的非模封區域Z2上設置其他構件，且該構件可為晶片或電子元件，本發明不以非模封區域Z2上的構件的形式為限制。
接著，阻隔結構2可設置於基板11上且位於模封區域Z1與非模封區域Z2之間，以區隔模封區域Z1與非模封區域Z2。模封層3可設置於基板11的模封區域Z1上且覆蓋元件12，且連接埠13可相對於模封層3裸露。此外，舉例來說，阻隔結構2的材質可至少包括環氧樹脂(Epoxy)，且模封層3的材質可至少包括環氧樹脂(Epoxy)，然本發明不以此為限。值得說明的是，在其他實施方式中，阻隔結構2的材質與模封層3的材質也可至少包括矽膠(Silicone)或者是其他樹脂，本發明不以此為限。換句話說，阻隔結構2及模封層3可以由一膠體固化後而形成。優選地，在其中一實施方式中，阻隔結構2的材質與模封層3的材質不同。須說明的是，阻隔結構2的材質與模封層3的材質不同所代表的是阻隔結構2的材質與模封層3的材質完全不同，或者是阻隔結構2的材質與模封層3的材質都包括相同的基礎材質(例如但不限於阻隔結構2及模封層3都包括環氧樹脂或矽膠)，但阻隔結構2的材質與模封層3的材質都分別進一步加入了不同特性的材質，而使得阻隔結構2的材質特性與模封層3的材質特性不同，或者是使得阻隔結構2的顏色與模封層3的顏色不同。另外，在其中一實施方式中，阻隔結構2的材質與模封層3的材質也可以為相同。
接著，請復參閱圖1至圖3所示，並請一併參與圖4及圖5所示，圖4及圖5分別為本發明第一實施例的封裝結構的側視示意圖。詳細來說，基板11可包括一第一側表面111、一第二側表面112以及一連接於第一側表面111與第二側表面112之間的第三側表面113。模封層3可鄰近於第三側表面113設置。此外，模封層3可包括一第一側面31、一第二側面32、一連接於第一側面31與第二側面32之間的第三側面33以及一連接於第一側面31與第二側面32之間且對應於第三側面33的第四側面34。進一步來說，在其中一實施方式中，基板11的第一側表面111與模封層3的第一側面31呈齊平，基板11的第二側表面112與模封層3的第二側面32呈齊平，基板11的第三側表面113與模封層3的第三側面33齊平，且阻隔結構2可抵靠於模封層3的第四側面34。
承上述，進一步來說，以本發明而言，阻隔結構2可抵靠於模封層3的第四側面34，且阻隔結構2不與第一側面31、第二側面32及第三側面33接觸。此外，需特別說明的是，在其中一優選實施方式中，本發明的封裝結構U只有一個形成在模封層3的其中一個側邊的阻隔結構2，也就是說，只有模封層3的其中一側設置有阻隔結構2，其他側都是模封層3本身的裸露表面。
承上述，阻隔結構2可包括一第一端面21、一對應於第一端面21的第二端面22以及一連接於第一端面21與第二端面22之間的抵靠面23。更進一步來說，在其中一實施方式中，阻隔結構2的抵靠面23可抵靠於模封層3的第四側面34，阻隔結構2的第一端面21可與基板11的第一側表面111呈齊平，且阻隔結構2的第二端面22可與基板11的第二側表面112呈齊平。換句話說，基板11的第一側表面111、模封層3的第一側面31與阻隔結構2的第一端面21呈齊平設置，且基板11的第二側表面112、模封層3的第二側面32與阻隔結構2的第二端面22呈齊平設置。
接著，進一步來說，以本發明而言，阻隔結構2可具有一第一預定高度H1，模封層3可具有一第二預定高度H2，且第一預定高度H1可小於或等於第二預定高度H2。優選地，第一預定高度H1可小於第二預定高度H2。此外，在其中一實施方式中，第一預定高度H1可大於第二預定高度H2的1/3倍。即，1/3 H2 ≤ H1 ≤ H2。另外，值得說明的是，以本發明而言，第二預定高度H2可由模封層3的第三側面33朝模封層3的第四側面34的方向遞減，即，第二預定高度H2可由模封層3的第三側面33朝阻隔結構2的方向遞減。換句話說，越靠近阻隔結構2的模封層3的第二預定高度H2的尺寸越小。須說明的是，在其中一實施方式中，阻隔結構2的第一預定高度H1為阻隔結構2的最高高度，且模封層3的第二預定高度H2為模封層3的最高高度。
承上述，模封層3還可進一步包括一頂面35，且頂面35可連接在第一側面31、第二側面、第三側面33及第四側面34之間。在其中一實施方式中，模封層3的頂面35可呈弧形，以形成呈斜坡狀的頂面35，且模封層3的第二預定高度H2是由模封區域Z1朝向非模封區域Z2的方向遞減，然本發明不以此為限。在其他實施方式中，也可以增加阻隔結構2的第一預定高度H1，並增加模封層3的量以使得斜坡狀的頂面35的斜度較為平緩(請參閱圖18及圖19所示)。
[第二實施例]
首先，請參閱圖6所示，並請一併參閱圖9至圖16所示，圖6為本發明第二實施例的封裝結構的製造方法的流程圖，圖9至圖16分別為本發明第二實施例的封裝結構的製造過程的示意圖。須說明的是，第二實施例所提供的封裝結構U的製造方法中的各個元件特徵都與前述實施例相仿，在此不再贅述。
接著，請復參閱圖6及圖9所示，如步驟S102所示，提供一電路板模組1A，電路板模組1A可包括一基板組件11A、一第一陣列元件組12A以及一第二陣列元件組12B，第一陣列元件組12A與第二陣列元件組12B設置在基板組件11A的一模封區域Z1上且呈並排設置。詳細來說，基板組件11A可由前述實施例的多個基板11所構成，也就是多個基板11還連接在一起未被切割時的狀態。基板組件11A可包括至少一模封區域Z1以及至少一非模封區域Z2，須說明的是，本發明所定義的模封區域Z1為在後續製造過程中，基板組件11A上被一模封層3所覆蓋的區域，非模封區域Z2則為在後續製造過程中，基板組件11A上未被模封層3所覆蓋的區域。
承上述，第一陣列元件組12A及第二陣列元件組12B可設置在基板組件11A上，第一陣列元件組12A及第二陣列元件組12B可設置在模封區域Z1上，且第一陣列元件組12A與第二陣列元件組12B並排設置。進一步來說，第一陣列元件組12A可包括多個沿著一第一預定軸線L1間隔排列的元件12，第二陣列元件組12B可包括多個沿著一第二預定軸線L2間隔排列的元件12，且第一預定軸線L1與第二預定軸線L2彼此平行。換句話說，第一陣列元件組12A可以由多個前述實施例的元件12沿著第一預定軸線L1排列所構成，且第二陣列元件組12B可以由多個前述實施例的元件12沿著第二預定軸線L2排列所構成。另外，值得說明的是，以本發明而言，相鄰的第一陣列元件組12A與第二陣列元件組12B的排列方式為彼此顛倒。
承上述，舉例來說，以相鄰的兩個並排設置的元件12相對於基板組件11A的垂直投影而言，第一陣列元件組12A的其中一個元件12相對於基板組件11A的垂直投影能形成一第一投影輪廓，第二陣列元件組12B的其中一個元件12相對於基板組件11A的垂直投影能形成一第二投影輪廓，第二投影輪廓是第一投影輪廓上下顛倒且左右顛倒之後的樣態。即，第一陣列元件組12A的其中一個元件12定義有一定位點(圖中未標號)，第二投影輪廓所形成的形狀為第一投影輪廓以定位點為軸心且沿著基板組件11A的表面旋轉180度後所形成的形狀。
承上述，優選地，在其中一實施方式中，在提供電路板模組1A的步驟中，電路板模組1A還可進一步包括一第一陣列連接埠組13A以及一第二陣列連接埠組13B，第一陣列連接埠組13A以及一第二陣列連接埠組13B可設置在基板組件11A上，且第一陣列連接埠組13A及第二陣列連接埠組13B可設置在非模封區域Z2上。此外，第一陣列連接埠組13A可包括多個沿著一第三預定軸線L3間隔排列的連接埠13，第二陣列連接埠組13B可包括多個沿著一第四預定軸線L4間隔排列的連接埠13，且第三預定軸線L3與第四預定軸線L4彼此平行。進一步來說，第一陣列元件組12A與第二陣列元件組12B可設置在第一陣列連接埠組13A與第二陣列連接埠組13B之間，第一陣列連接埠組13A可以由多個前述實施例的連接埠13沿著第三預定軸線L3排列所構成，且第二陣列連接埠組13B可以由多個前述實施例的連接埠13沿著第四預定軸線L4排列所構成。另外，值得說明的是，以本發明而言，相鄰的第一陣列連接埠組13A與第二陣列連接埠組13B的排列方式為彼此顛倒。
承上述，舉例來說，以相鄰的兩個並排設置的連接埠13相對於基板組件11A的垂直投影而言，第一陣列連接埠組13A的其中一個連接埠13相對於基板組件11A的垂直投影能形成一第三投影輪廓，第二陣列連接埠組13B的其中一個連接埠13相對於基板組件11A的垂直投影能形成一第四投影輪廓，第四投影輪廓是第三投影輪廓上下顛倒且左右顛倒之後的樣態。即，第一陣列連接埠組13A的其中一個連接埠13定義有一定位點(圖中未標號)，第四投影輪廓所形成的形狀為第三投影輪廓以定位點為軸心且沿著基板組件11A的表面旋轉180度後所形成的形狀。
接著，請復參閱圖6、圖10及圖11所示，如步驟S104所示，成形一第一阻隔結構體2A’及一第二阻隔結構體2B’於基板組件11A上。詳細來說，第一陣列元件組12A及第二陣列元件組12B可設置在第一阻隔結構體2A’及第二阻隔結構體2B’之間，且模封區域Z1位於第一阻隔結構體2A’與第二阻隔結構體2B’之間。
承上述，請復參閱圖6、圖10及圖11所示，並請一併參閱圖7所示，圖7為本發明第二實施例的封裝結構的製造方法的步驟S104的流程圖，即，成形一第一阻隔結構體2A’及一第二阻隔結構體2B’於基板組件11A上的過程。如步驟S1041所示，塗佈一第一阻隔膠體2A及一第二阻隔膠體2B於基板組件11A上。詳細來說，第一陣列元件組12A及第二陣列元件組12B可設置在第一阻隔膠體2A及第二阻隔膠體2B之間，且相鄰的第一阻隔膠體2A及第二阻隔膠體2B之間可具有一模封區域Z1。另外，值得說明的是，在一優選實施方式中，在塗佈第一阻隔膠體2A及第二阻隔膠體2B於基板組件11A上的步驟中，可以沿著一預定方向(例如圖中所示的由上而下)塗佈，且只有沿著預定方向塗佈一次，以達到節省時間及成本的效果。然而，在其他實施方式中，也可以通過多次塗佈第一阻隔膠體2A及第二阻隔膠體2B於基板組件11A上，而形成高度較高的第一阻隔結構體2A’及一第二阻隔結構體2B’。
承上述，如步驟S1042所示，固化第一阻隔膠體2A及第二阻隔膠體2B，以形成第一阻隔結構體2A’及第二阻隔結構體2B’。舉例來說，在固化第一阻隔膠體2A及第二阻隔膠體2B的步驟中，可以通過自然固化或加熱固化的方式來固化第一阻隔膠體2A及第二阻隔膠體2B，以形成固化及/或定型的第一阻隔結構體2A’及第二阻隔結構體2B’。舉例來說，加熱固化的方式可以為烘烤。另外，值得說明的是，第一阻隔結構體2A’及第二阻隔結構體2B’可分別由前述實施例的多個阻隔結構2所構成，也就是多個阻隔結構2還連接在一起未被切割時的狀態。此外，第一阻隔膠體2A及第二阻隔膠體2B則分別為第一阻隔結構體2A’及第二阻隔結構體2B’尚未被固化時的狀態。此外，第一阻隔膠體2A及第二阻隔膠體2B的材質及特性如同前述實施例所說明，在此不再贅述。另外，須說明的是，通過自然固化或加熱固化的方式來固化第一阻隔膠體2A及第二阻隔膠體2B，以形成定型的第一阻隔結構體2A’及第二阻隔結構體2B’的步驟中，可以僅有第一阻隔結構體2A’及第二阻隔結構體2B’的外表面定型，而使得第一阻隔結構體2A’及第二阻隔結構體2B’可以穩固地設置在基板組件11A上。
承上述，須說明的是，在其中一實施方式中，為了達到節省時間及成本的效果，在塗佈第一阻隔膠體2A及第二阻隔膠體2B於基板組件11A上的步驟中，可以只有沿著預定方向塗佈一次，塗佈第一阻隔膠體2A及第二阻隔膠體2B於基板組件11A上。因此，在圖7所示的步驟S104的流程圖中，可以僅進行步驟S1041及步驟S1042。
承上述，須說明的是，在另外一實施方式中，為了形成高度較高的第一阻隔結構體2A’及一第二阻隔結構體2B’，也可以再次塗佈阻隔膠體。詳細來說，請參閱圖17及圖7所示，如步驟S1043所示，塗佈一第三阻隔膠體2AA及一第四阻隔膠體2BB於基板組件11A上。詳細來說，第三阻隔膠體2AA及一第四阻隔膠體2BB可分別再次塗佈於第一阻隔膠體2A及第二阻隔膠體2B上，以增加高度。換句話說，在塗佈第一阻隔膠體2A及第二阻隔膠體2B於基板組件11A上的步驟之後，可塗佈一第三阻隔膠體2AA於第一阻隔膠體2A上且塗佈及一第四阻隔膠體2BB於該第二阻隔膠體2B上。
承上述，進一步來說，如步驟S1044所示，固化第三阻隔膠體2AA及第四阻隔膠體2BB，以形成第一阻隔結構體2A’及第二阻隔結構體2B’。詳細來說，在固化第三阻隔膠體2AA及第四阻隔膠體2BB的步驟中，可以通過自然固化或加熱固化的方式來固化第三阻隔膠體2AA及第四阻隔膠體2BB，以形成固化及/或定型的第一阻隔結構體2A’及第二阻隔結構體2B’，且所形成的第一阻隔結構體2A’及一第二阻隔結構體2B’的高度也能較高。另外，值得說明的是，固化第三阻隔膠體2AA及第四阻隔膠體2BB的方式，也可以與前述固化第一阻隔膠體2A及第二阻隔膠體2B的方式相仿，在此不再贅述。
接著，請復參閱圖6所示，並請一併參閱圖12至圖14所示，以下將先以僅執行步驟S1041及步驟S1042的實施方式進行說明。如步驟S106所示，塗佈一模封膠體3A於第一阻隔結構體2A’及第二阻隔結構體2B’之間，以形成一完全覆蓋第一陣列元件組12A及第二陣列元件組12B的模封結構3A’。詳細來說，模封結構3A’可由前述實施例的多個模封層3所構成，也就是多個模封層3還連接在一起未被切割時的狀態。此外，模封膠體3A則為模封結構3A’尚未被固化時的狀態。值得一提的是，在塗佈模封膠體3A於第一阻隔結構體2A’及第二阻隔結構體2B’之間的步驟中，是在一具有一預定真空壓力的真空環境下塗佈模封膠體3A，換句話說，可以利用一真空印刷封裝機台進行真空印刷封裝製程(vacuum printing encapsulation system，VPES)將模封膠體3A塗佈在第一阻隔結構體2A’及第二阻隔結構體2B’之間，然本發明不以此為限。在其他實施方式中，在塗佈模封膠體3A於第一阻隔結構體2A’及第二阻隔結構體2B’之間的步驟中，也可以是在一大氣壓力環境下塗佈模封膠體3A。另外，須說明的是，模封膠體3A的材質及特性如同前述實施例所說明，在此不再贅述。
承上述，請復參閱圖6及圖12至圖14所示，並請一併參閱圖8所示，圖8為本發明第二實施例的封裝結構的製造方法的步驟S106的流程圖，即，形成一完全覆蓋第一陣列元件組12A及第二陣列元件組12B的模封結構3A’於基板組件11A上的過程。如步驟S1061所示，設置一印刷模板4於基板組件11A上，且印刷模板4包括一槽孔40，以使得模封膠體3A能通過槽孔40而填覆在模封區域Z1上。此外，第一阻隔結構體2A’及第二阻隔結構體2B’之間的模封區域Z1相對於該基板組件11A的垂直投影與該槽孔40相對於該基板組件11A的垂直投影至少部分重疊。優選地，以本發明而言，第一阻隔結構體2A’及第二阻隔結構體2B’之間的模封區域Z1相對於基板組件11A的垂直投影的面積大於槽孔40相對於基板組件11A的垂直投影的面積。
接著，如步驟S1062所示，塗佈模封膠體3A於印刷模板4的槽孔40中，以覆蓋部分的第一陣列元件組12A及部分的第二陣列元件組12B。值得說明的是，在塗佈模封膠體3A於印刷模板4的槽孔40中的步驟中，是在一具有一預定真空壓力的真空環境下塗佈模封膠體3A。
接著，如步驟S1063所示，通過一刮板5將模封膠體3A刮平，以使得模封膠體3A能均勻的被刮入至印刷模板4的槽孔40中及模封區域Z1上。值得說明的是，在一優選實施方式中，由於第一阻隔結構體2A’及第二阻隔結構體2B’之間的模封區域Z1相對於基板組件11A的垂直投影的面積大於槽孔40相對於基板組件11A的垂直投影的面積，因此，模封膠體3A只會覆蓋部分的第一陣列元件組12A及部分的第二陣列元件組12B。
接著，如步驟S1064所示，移除印刷模板4。此外，值得說明的是，在步驟S1063所示或步驟S1064之後，可增加真空環境下的預定真空壓力的壓力值。換句話說，在具有預定真空壓力的真空環境下塗佈模封膠體3A於印刷模板4的槽孔40中的步驟之後，可通過增加真空環境下的預定真空壓力的壓力值，而形成局部真空，使得模封膠體3A能受壓而更緊密的覆蓋在第一陣列元件組12A及第二陣列元件組12B上。此外，在其他實施方式中，在通過增加真空環境下的預定真空壓力的壓力值，而使得模封膠體3A能受壓而更緊密的覆蓋在第一陣列元件組12A及第二陣列元件組12B上的步驟之後，可將真空環境下的預定真空壓力的壓力值調整至真空環境外的氣壓壓力值，而解除真空狀態。
接著，如步驟S1065所示，固化模封膠體3A，以形成完全覆蓋第一陣列元件組12A及第二陣列元件組12B的模封結構3A’。值得說明的是，在固化模封膠體3A的步驟中，可以通過自然固化或加熱固化的方式來固化模封膠體3A，以形成固化及/或定型的模封結構3A’。舉例來說，加熱固化的方式可以為烘烤。進一步來說，在固化模封膠體3A的步驟中，可以利用模封膠體3A的流動性，而使得模封膠體3A流動至第一阻隔結構體2A’及/或第二阻隔結構體2B’上，並由第一阻隔結構體2A’及/或第二阻隔結構體2B’阻擋模封膠體3A，避免模封膠體3A流動至非模封區域Z2。
承上述，值得說明的是，在固化模封膠體3A的步驟中，可包括：加熱模封膠體3A，以降低模封膠體3A的黏度，使模封膠體3A完全覆蓋第一陣列元件組12A及第二陣列元件組12B，且持續加熱模封膠體3A以固化模封膠體3A，然本發明不以此為限。在其中一實施方式中，在固化模封膠體3A的步驟中，可利用烘烤的方式而加熱模封膠體3A而降低模封膠體3A的黏度，進而增加模封膠體3A的流動性，以使模封膠體3A完全覆蓋第一陣列元件組12A及第二陣列元件組12B，並持續利用烘烤的方式固化模封膠體3A，而形成完全覆蓋第一陣列元件組12A及第二陣列元件組12B的模封結構3A’。此外，在利用烘烤的方式而加熱模封膠體3A而降低模封膠體3A的黏度，進而增加模封膠體3A的流動性，以使模封膠體3A完全覆蓋第一陣列元件組12A及第二陣列元件組12B的過程中，由於第一阻隔結構體2A’及第二阻隔結構體2B’已經定型在基板組件11A上，因此，第一阻隔結構體2A’及第二阻隔結構體2B’並不會受到烘烤的影響而流動。此外，值得說明的是，在固化模封膠體3A的過程中，第一阻隔結構體2A’及第二阻隔結構體2B’也會同時被烘烤，而形成完全固化的第一阻隔結構體2A’及第二阻隔結構體2B’與模封結構3A’。
接著，請復參閱圖6、圖15及圖16所示，如步驟S108所示，切割基板組件11A、模封結構3A’、第一阻隔結構體2A’以及第二阻隔結構體2B’，以形成多個封裝結構U。舉例來說，可沿著一預定切割線S進行切割，而形成多個封裝結構U。
接著，請參閱圖17及圖19所示，圖18及圖19所示的封裝結構U，是進一步利用步驟S1043及步驟S1044所形成的封裝結構U。由圖18及圖19與圖1及圖4的比較可知，在圖18及圖19的實施方式中，可以利用第三阻隔膠體2AA及第四阻隔膠體2BB而進一步增加阻隔結構2的第一預定高度H1，並增加模封層3的量以使得斜坡狀的頂面35的斜度較為平緩或使得頂面35的趨近於為一平面。藉此，封裝結構U的模封層3的形狀可以趨近於一矩形。然而，須說明的是，在圖18及圖19的實施方式中，阻隔結構2的第一預定高度H1可小於或等於模封層3的第二預定高度H2。
[實施例的有益效果]
本發明的其中一有益效果在於，本發明所提供的封裝結構U及其製造方法，其能通過“基板11包括一模封區域Z1以及一非模封區域Z2，且元件12設置於基板11的模封區域Z1上”或“基板組件11A包括一模封區域Z1以及一非模封區域Z2，第一陣列元件組12A及第二陣列元件組12B設置在模封區域Z1上”的技術方案，以達到選擇性封裝的技術效果。
更進一步來說，本發明可利用“第一阻隔結構體2A’及第二阻隔結構體2B’之間的模封區域Z1相對於基板組件11A的垂直投影的面積大於槽孔40相對於基板組件11A的垂直投影的面積”的技術方案，並利用模封膠體3A的流動性而使得模封膠體3A流動至第一阻隔結構體2A’及/或第二阻隔結構體2B’上，並由第一阻隔結構體2A’及/或第二阻隔結構體2B’阻擋模封膠體3A，避免模封膠體3A流動至非模封區域Z2。藉此，能得封裝結構U的阻隔結構2的第一預定高度H1小於或等於模封層3的第二預定高度H2的架構。
更進一步來說，本發明可利用阻隔結構2及模封層3是分開形成的方式，而使得封裝結構U能夠微型化。
以上所公開的內容僅為本發明的優選可行實施例，並非因此侷限本發明的申請專利範圍，所以凡是運用本發明說明書及圖式內容所做的等效技術變化，均包含於本發明的申請專利範圍內。
U:封裝結構 1A:電路板模組 1:電路板 11A:基板組件 11:基板 111:第一側表面 112:第二側表面 113:第三側表面 12A:第一陣列元件組 12B:第二陣列元件組 12:元件 13A:第一陣列連接埠組 13B:第二陣列連接埠組 13:連接埠 2A:第一阻隔膠體 2B:第二阻隔膠體 2AA:第三阻隔膠體 2BB:第四阻隔膠體 2A’:第一阻隔結構體 2B’:第二阻隔結構體 2:阻隔結構 21:第一端面 22:第二端面 23:抵靠面 3A:模封膠體 3A’:模封結構 3:模封層 31:第一側面 32:第二側面 33:第三側面 34:第四側面 35:頂面 4:印刷模板 40:槽孔 5:刮板 Z1:模封區域 Z2:非模封區域 H1:第一預定高度 H2:第二預定高度 L1:第一預定軸線 L2:第二預定軸線 L3:第三預定軸線 L4:第四預定軸線 S:預定切割線
圖1為本發明第一實施例的封裝結構的其中一立體示意圖。
圖2為本發明第一實施例的封裝結構的另外一立體示意圖。
圖3為本發明第一實施例的封裝結構的立體分解示意圖。
圖4為本發明第一實施例的封裝結構的其中一側視示意圖。
圖5為本發明第一實施例的封裝結構的另外一側視示意圖。
圖6為本發明第二實施例的封裝結構的製造方法的流程圖。
圖7為本發明第二實施例的封裝結構的製造方法的步驟S104的流程圖。
圖8為本發明第二實施例的封裝結構的製造方法的步驟S106的流程圖。
圖9本發明第二實施例的封裝結構的製造過程的其中一示意圖。
圖10本發明第二實施例的封裝結構的製造過程的另外一示意圖。
圖11為圖10的前視示意圖。
圖12本發明第二實施例的封裝結構的製造過程的再一示意圖。
圖13本發明第二實施例的封裝結構的製造過程的又一示意圖。
圖14為圖13的XIV-XIV剖面的剖面示意圖。
圖15本發明第二實施例的封裝結構的製造過程的另外又一示意圖。
圖16為圖15的前視示意圖。
圖17本發明實施例的封裝結構的製造過程的另外一實施態樣的示意圖。
圖18為本發明實施例的封裝結構的另外一實施態樣的其中一立體示意圖。
圖19為本發明實施例的封裝結構的另外一實施態樣的另外一立體示意圖。
U:封裝結構
1:電路板
11:基板
111:第一側表面
112:第二側表面
113:第三側表面
13:連接埠
2:阻隔結構
21:第一端面
3:模封層
31:第一側面
32:第二側面
33:第三側面
35:頂面
Z1:模封區域
Z2:非模封區域

Claims (19)

  1. 一種封裝結構，其包括：一電路板，包括一基板以及一設置於該基板上的元件，該基板包括一模封區域以及一非模封區域，且該元件設置於該基板的該模封區域上，其中，該基板包括一第一側表面、一第二側表面以及一連接於該第一側表面與該第二側表面之間的第三側表面；一阻隔結構，設置於該基板上且位於該模封區域與該非模封區域之間，該阻隔結構具有一第一預定高度；以及一模封層，設置於該基板的該模封區域上且覆蓋該元件，該模封層具有一第二預定高度，該第一預定高度小於該第二預定高度，且所述第二預定高度為所述模封層的最高高度，其中，該模封層包括一第一側面、一第二側面、一連接於該第一側面與該第二側面之間的第三側面以及一連接於該第一側面與該第二側面之間且對應於該第三側面的第四側面；其中，該第一側表面與該第一側面齊平，該第二側表面與該第二側面齊平，且該第三側表面與該第三側面齊平，且該阻隔結構抵靠於該第四側面。
  2. 如申請專利範圍第1項所述的封裝結構，其中，該第二預定高度由該第三側面朝該第四側面的方向遞減。
  3. 如申請專利範圍第1項所述的封裝結構，其中，該第一預定高度大於該第二預定高度的1/3倍。
  4. 如申請專利範圍第1項所述的封裝結構，其中，該阻隔結構的材質與該模封層的材質不同。
  5. 如申請專利範圍第1項所述的封裝結構，其中，該阻隔結構抵靠於該第四側面，且該阻隔結構不與該第三側面接觸。
  6. 如申請專利範圍第1項所述的封裝結構，其中，該阻隔結構包 括一第一端面、一對應於該第一端面的第二端面以及一連接於該第一端面與該第二端面之間的抵靠面，且該抵靠面抵靠於該第四側面；其中，該第一端面與該第一側表面齊平，且該第二端面與該第二側表面齊平。
  7. 如申請專利範圍第1項所述的封裝結構，其中，該電路板更包括一構件，該構件設置於該基板的該非模封區域上。
  8. 一種封裝結構的製造方法，其包括：提供一電路板模組，該電路板模組包括一基板組件、一設置在該基板組件上的第一陣列元件組以及一設置在該基板組件上的第二陣列元件組，且該第一陣列元件組與該第二陣列元件組並排設置，其中，該基板組件包括一模封區域以及一非模封區域，該第一陣列元件組及該第二陣列元件組設置在該模封區域上；成形一第一阻隔結構體及一第二阻隔結構體於該基板組件上，其中，該第一陣列元件組及該第二陣列元件組設置在該第一阻隔結構體及該第二阻隔結構體之間；塗佈一模封膠體於該第一阻隔結構體及該第二阻隔結構體之間，以形成一完全覆蓋該第一陣列元件組及該第二陣列元件組的模封結構；以及切割該基板組件、該模封結構、該第一阻隔結構體以及該第二阻隔結構體，以形成多個封裝結構。
  9. 如申請專利範圍第8項所述的封裝結構的製造方法，其中，在成形該第一阻隔結構體及該第二阻隔結構體於該基板組件上的步驟中包括：塗佈一第一阻隔膠體及一第二阻隔膠體於該基板組件上，且該第一陣列元件組及該第二陣列元件組設置在該第一阻隔膠體及該第二阻隔膠體之間；以及 固化該第一阻隔膠體及該第二阻隔膠體，以形成該第一阻隔結構體及該第二阻隔結構體。
  10. 如申請專利範圍第9項所述的封裝結構的製造方法，其中，在塗佈該第一阻隔膠體及該第二阻隔膠體於該基板組件上的步驟之後，更包括：塗佈一第三阻隔膠體於該第一阻隔膠體上且塗佈及一第四阻隔膠體於該第二阻隔膠體上。
  11. 如申請專利範圍第8項所述的封裝結構的製造方法，其中，在塗佈該模封膠體於該第一阻隔結構體及該第二阻隔結構體之間的步驟中包括：設置一印刷模板於該基板組件上，且該印刷模板包括一槽孔，其中，該第一阻隔結構體及該第二阻隔結構體之間的該模封區域相對於該基板組件的垂直投影與該槽孔相對於該基板組件的垂直投影至少部分重疊；塗佈該模封膠體於該印刷模板的該槽孔中，以覆蓋部分的該第一陣列元件組及部分的該第二陣列元件組；通過一刮板將該模封膠體刮平；移除該印刷模板；固化該模封膠體，以形成完全覆蓋該第一陣列元件組及該第二陣列元件組的該模封結構。
  12. 如申請專利範圍第11項所述的封裝結構的製造方法，其中，在固化該模封膠體的步驟中，包括：加熱該模封膠體，以降低該模封膠體的黏度，使該模封膠體完全覆蓋該第一陣列元件組及該第二陣列元件組。
  13. 如申請專利範圍第11項所述的封裝結構的製造方法，其中，在塗佈該模封膠體於該印刷模板的該槽孔中的步驟中，是在一具有一預定真空壓力的真空環境下塗佈該模封膠體。
  14. 如申請專利範圍第13項所述的封裝結構的製造方法，其中，在具有該預定真空壓力的該真空環境下塗佈該模封膠體於該印刷模板的該槽孔中的步驟之後，更包括：增加該真空環境下的該預定真空壓力的壓力值。
  15. 如申請專利範圍第8項所述的封裝結構的製造方法，其中，在塗佈該模封膠體於該第一阻隔結構體及該第二阻隔結構體之間的步驟中，是在一具有一預定真空壓力的真空環境下塗佈該模封膠體。
  16. 如申請專利範圍第8項所述的封裝結構的製造方法，其中，該第一陣列元件組包括多個沿著一第一預定軸線間隔排列的元件，該第二陣列元件組包括多個沿著一第二預定軸線間隔排列的元件，且該第一預定軸線與該第二預定軸線彼此平行。
  17. 如申請專利範圍第8項所述的封裝結構的製造方法，其中，該第一阻隔結構體及該第二阻隔結構體之間的該模封區域相對於該基板組件的垂直投影的面積大於該槽孔相對於該基板組件的垂直投影的面積。
  18. 如申請專利範圍第8項所述的封裝結構的製造方法，其中，在塗佈該模封膠體於該第一阻隔結構體及該第二阻隔結構體之間的步驟中，是在一大氣壓力環境下塗佈該模封膠體。
  19. 一種封裝結構，其包括：一電路板，包括一基板以及一設置於該基板上的元件，該基板包括一模封區域以及一非模封區域，且該元件設置於該基板的該模封區域上，其中，該基板包括一第一側表面、一第二側表面以及一連接於該第一側表面與該第二側表面之間的第三側表面；一阻隔結構，設置於該基板上且位於該模封區域與該非模封區域之間，該阻隔結構具有一第一預定高度；以及 一模封層，設置於該基板的該模封區域上且覆蓋該元件，該模封層具有一第二預定高度，該第一預定高度小於或等於該第二預定高度，其中，該模封層包括一第一側面、一第二側面、一連接於該第一側面與該第二側面之間的第三側面以及一連接於該第一側面與該第二側面之間且對應於該第三側面的第四側面；其中，該第一側表面與該第一側面齊平，該第二側表面與該第二側面齊平，且該第三側表面與該第三側面齊平，且該阻隔結構抵靠於該第四側面；其中，該阻隔結構包括一第一端面、一對應於該第一端面的第二端面以及一連接於該第一端面與該第二端面之間的抵靠面，且該抵靠面抵靠於該第四側面；其中，該第一端面與該第一側表面齊平，且該第二端面與該第二側表面齊平。
TW108141726A 2019-11-18 2019-11-18 封裝結構及其製造方法 TWI719718B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW108141726A TWI719718B (zh) 2019-11-18 2019-11-18 封裝結構及其製造方法
US17/002,810 US11410901B2 (en) 2019-11-18 2020-08-26 Package structure and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW108141726A TWI719718B (zh) 2019-11-18 2019-11-18 封裝結構及其製造方法

Publications (2)

Publication Number Publication Date
TWI719718B true TWI719718B (zh) 2021-02-21
TW202121620A TW202121620A (zh) 2021-06-01

Family

ID=75745945

Family Applications (1)

Application Number Title Priority Date Filing Date
TW108141726A TWI719718B (zh) 2019-11-18 2019-11-18 封裝結構及其製造方法

Country Status (2)

Country Link
US (1) US11410901B2 (zh)
TW (1) TWI719718B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI813406B (zh) * 2022-08-02 2023-08-21 啟碁科技股份有限公司 封裝結構及其製造方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200524063A (en) * 2003-11-20 2005-07-16 Taiwan Semiconductor Mfg Integrated circuit chip package and method of assembling the same
TW200703692A (en) * 2005-07-13 2007-01-16 Advanced Semiconductor Eng Manufacturing process for packaging an image sensor
CN102347418A (zh) * 2010-08-02 2012-02-08 展晶科技(深圳)有限公司 发光二极管封装结构及其制造方法
TW201530665A (zh) * 2014-01-24 2015-08-01 Universal Scient Ind Shanghai 選擇性電子封裝模組的製造方法
TW201605001A (zh) * 2014-07-30 2016-02-01 日月光半導體製造股份有限公司 電子封裝模組之製造方法及其結構
CN109671861A (zh) * 2018-12-13 2019-04-23 武汉华星光电半导体显示技术有限公司 显示面板及显示装置

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009188086A (ja) 2008-02-05 2009-08-20 Seiko Instruments Inc 回路基板、これを用いた電子機器及び回路基板の製造方法
CN105304508B (zh) 2014-07-30 2019-10-18 日月光半导体制造股份有限公司 电子封装模块的制造方法及其结构
US11004801B2 (en) * 2019-08-28 2021-05-11 Amkor Technology Singapore Holding Pte. Ltd. Semiconductor devices and methods of manufacturing semiconductor devices
US11211302B2 (en) * 2019-10-17 2021-12-28 Advanced Semiconductor Engineering, Inc. Semiconductor device package

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200524063A (en) * 2003-11-20 2005-07-16 Taiwan Semiconductor Mfg Integrated circuit chip package and method of assembling the same
TW200703692A (en) * 2005-07-13 2007-01-16 Advanced Semiconductor Eng Manufacturing process for packaging an image sensor
CN102347418A (zh) * 2010-08-02 2012-02-08 展晶科技(深圳)有限公司 发光二极管封装结构及其制造方法
TW201530665A (zh) * 2014-01-24 2015-08-01 Universal Scient Ind Shanghai 選擇性電子封裝模組的製造方法
TW201605001A (zh) * 2014-07-30 2016-02-01 日月光半導體製造股份有限公司 電子封裝模組之製造方法及其結構
CN109671861A (zh) * 2018-12-13 2019-04-23 武汉华星光电半导体显示技术有限公司 显示面板及显示装置

Also Published As

Publication number Publication date
US20210151358A1 (en) 2021-05-20
TW202121620A (zh) 2021-06-01
US11410901B2 (en) 2022-08-09

Similar Documents

Publication Publication Date Title
WO2017143691A1 (zh) 显示面板、显示装置及其制作方法和模具
CN104584209B (zh) 薄型衬底PoP结构
CN1950939B (zh) 半导体装置
US20190228988A1 (en) Electronic device package
TWI719718B (zh) 封裝結構及其製造方法
CN106797098A (zh) 插口接触部技术和构造
TW201605001A (zh) 電子封裝模組之製造方法及其結構
TW201742164A (zh) 指紋感測晶片封裝方法及利用該方法製成之指紋感測模組
KR102172632B1 (ko) 반도체 패키지 모듈 제조장치 및 제조방법
TW202009537A (zh) 鏡頭模組及該鏡頭模組的組裝方法
CN112867223B (zh) 封装结构及其制造方法
WO2020238526A1 (zh) 显示基板及显示基板的制备工艺
TWM578875U (zh) 基於模製技術的半導體裝置、影像處理元件、攝像裝置及電子設備
TWI774008B (zh) 封裝結構及其製造方法
KR102226153B1 (ko) 거칠기 조절이 가능한 반도체 몰드용 이형필름 및 그 제조방법
CN101556947A (zh) 降低翘曲度的基板以及具有该基板的芯片封装构造
TW200810039A (en) Chip package structure and fabrication method thereof
JP2021185621A5 (ja) 電子デバイス及び電子デバイスの製造方法
JPH1131761A (ja) 半導体部品及びその製造方法
CN101303985B (zh) 堆叠式封装结构的制作方法
CN110349868A (zh) 电子芯片封装方法
JP2003318333A (ja) 混成集積回路装置
US20110057329A1 (en) Electronic device and manufacturing method of electronic device
CN107958877A (zh) 衬底结构、封装方法和半导体封装结构
CN108281398A (zh) 半导体封装件及其制造方法