TWI718650B - 訊號傳輸電路與方法 - Google Patents

訊號傳輸電路與方法 Download PDF

Info

Publication number
TWI718650B
TWI718650B TW108131561A TW108131561A TWI718650B TW I718650 B TWI718650 B TW I718650B TW 108131561 A TW108131561 A TW 108131561A TW 108131561 A TW108131561 A TW 108131561A TW I718650 B TWI718650 B TW I718650B
Authority
TW
Taiwan
Prior art keywords
state
signal
circuit
output
selection
Prior art date
Application number
TW108131561A
Other languages
English (en)
Other versions
TW202044765A (zh
Inventor
茆文藝
談力立
Original Assignee
瑞昱半導體股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 瑞昱半導體股份有限公司 filed Critical 瑞昱半導體股份有限公司
Publication of TW202044765A publication Critical patent/TW202044765A/zh
Application granted granted Critical
Publication of TWI718650B publication Critical patent/TWI718650B/zh

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4063—Device-to-bus coupling
    • G06F13/4068—Electrical coupling
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/01—Modifications for accelerating switching
    • H03K19/017—Modifications for accelerating switching in field-effect transistor circuits
    • H03K19/01728—Modifications for accelerating switching in field-effect transistor circuits in synchronous circuits, i.e. by using clock signals
    • H03K19/01742—Modifications for accelerating switching in field-effect transistor circuits in synchronous circuits, i.e. by using clock signals by means of a pull-up or down element
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/017509—Interface arrangements
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
    • H03K19/018507—Interface arrangements
    • H03K19/01855—Interface arrangements synchronous, i.e. using clock signals
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/173—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components
    • H03K19/1733—Controllable logic circuits
    • H03K19/1737—Controllable logic circuits using multiplexers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/173—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components
    • H03K19/177—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components arranged in matrix form
    • H03K19/1778—Structural details for adapting physical parameters
    • H03K19/17784—Structural details for adapting physical parameters for supply voltage
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Computing Systems (AREA)
  • Theoretical Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Logic Circuits (AREA)

Abstract

一種訊號傳輸電路，包含：三態邏輯電路、上拉電路、第一及第二多工器及選擇電路。三態邏輯電路包含致能端、輸入端及輸出端，在致能端為高態時導通，在低態時關閉。上拉電路拉升輸出端之電壓準位。第一及第二多工器根據選擇訊號的第一狀態輸出致能訊號至致能端及輸出輸出訊號至輸入端，及根據選擇訊號的第二狀態輸出高態訊號至致能端及輸入端。選擇電路在輸出端之電壓準位不大於第一門檻值時產生第一狀態之選擇訊號，在輸出端之電壓準位大於第一門檻值後的轉換區間中產生第二狀態之選擇訊號，及在轉換區間後產生第一狀態之選擇訊號。

Description

訊號傳輸電路與方法
本發明係有關於一種訊號傳輸技術，且特別是有關於一種訊號傳輸電路與方法。
隨著科技的演進，在積體電路如系統單晶片的領域中，I2C介面變得十分常見。I2C介面的全名為積體電路間匯流排(inter-integrated circuit bus)，由荷蘭飛利浦半導體公司(Philips Semiconductor)所開發，主要是為了讓微控制器或中央處理器以較少的接腳數連接眾多的低速週邊裝置之用。然而，在具有I2C介面的積體電路藉由其訊號傳輸電路進行訊號傳輸時，訊號在低態與高態間的轉換速度容易受到電路設計的影響。如果沒有良好的設計，將可能使轉換速度受限。
因此，如何設計一個新的訊號傳輸電路與方法，以解決上述的缺失，乃為此一業界亟待解決的問題。
發明內容旨在提供本揭示內容的簡化摘要，以使 閱讀者對本揭示內容具備基本的理解。此發明內容並非本揭示內容的完整概述，且其用意並非在指出本發明實施例的重要/關鍵元件或界定本發明的範圍。
為達上述目的，本發明內容之一技術態樣係關於一種訊號傳輸電路，包含：三態邏輯電路、上拉電路、第一多工器、第二多工器以及選擇電路。三態邏輯電路包含致能端、輸入端以及輸出端，並配置以在致能端為高態時導通，且在致能端為低態時關閉。上拉電路電性耦接於輸出端，並配置以拉升輸出端之電壓準位。第一多工器以及第二多工器分別根據選擇訊號的第一狀態輸出致能訊號至三態邏輯電路的致能端以及輸出低態的輸出訊號至三態邏輯電路的輸入端，以及分別根據選擇訊號與第一狀態相反的第二狀態輸出高態訊號至致能端以及輸出高態訊號至輸入端。選擇電路配置以在三態邏輯電路的輸出端之電壓準位不大於第一門檻值時產生位於第一狀態之選擇訊號，在輸出端之電壓準位被上拉電路拉升至大於第一門檻值後的轉換區間中產生位於第二狀態之選擇訊號，以及在轉換區間後產生位於第一狀態之選擇訊號。
本發明內容之另一技術態樣係關於一種訊號傳輸方法，應用於訊號傳輸電路，包含：使選擇電路在三態邏輯電路之輸出端之電壓準位不大於第一門檻值時產生位於第一狀態之選擇訊號；使第一多工器以及第二多工器分別根據選擇訊號的第一狀態輸出致能訊號至三態邏輯電路之致能端以及輸出低態的輸出訊號至三態邏輯電路的輸入端；使致能訊號由高態轉換至低態，三態邏輯電路的致能端在致能端為高態時導 通，且在致能端為低態時關閉；使上拉電路拉升三態邏輯電路的輸出端之電壓準位；使選擇電路在輸出端之電壓準位被上拉電路拉升至大於第一門檻值後的轉換區間中產生位於與第一狀態相反的第二狀態之選擇訊號；使第一多工器以及第二多工器分別根據選擇訊號的第二狀態輸出高態訊號至致能端以及輸出高態訊號至輸入端；使選擇電路在轉換區間後產生位於第一狀態之選擇訊號；以及使第一多工器以及第二多工器分別根據選擇訊號的第一狀態輸出致能訊號至致能端以及輸出輸出訊號至三態邏輯電路的輸入端。
本發明的訊號傳輸電路可藉由第一多工器以及第二多工器的設置，在輸出端的電壓準位被上拉電路拉升一段時間後即直接透過三態邏輯電路的導通輸出高態訊號，達到迅速讓輸出端由低態轉換至高態的功效。
1‧‧‧訊號傳輸電路
100‧‧‧控制電路
102‧‧‧三態邏輯電路
104‧‧‧上拉電路
106‧‧‧第一多工器
108‧‧‧第二多工器
110‧‧‧選擇電路
112‧‧‧第一電壓偵測電路
114‧‧‧邊緣偵測電路
116‧‧‧第二電壓偵測電路
300‧‧‧訊號傳輸方法
301-308‧‧‧步驟
DE1‧‧‧第一偵測訊號
DE2‧‧‧第二偵測訊號
E‧‧‧致能端
EN‧‧‧致能訊號
H‧‧‧高態訊號
I‧‧‧輸入端
L‧‧‧走線
O‧‧‧輸出端
OUT‧‧‧輸出訊號
R‧‧‧電阻
SEL‧‧‧選擇訊號
T1-T4‧‧‧時間區間
VCC‧‧‧電壓源
為讓本發明之上述和其他目的、特徵、優點與實施例能更明顯易懂，所附圖式之說明如下：第1圖為本發明一實施例中，一種訊號傳輸電路的方塊圖；第2圖為本發明一實施例中，訊號傳輸電路的訊號與節點電壓準位的時序圖；以及第3圖為本發明一實施例中，一種訊號傳輸方法的流程圖。
請參照第1圖。第1圖為本發明一實施例中，一 種訊號傳輸電路1的方塊圖。於一實施例中，訊號傳輸電路1設置於一個積體電路(未繪示)中，以透過走線L與外部的積體電路(未繪示)電性耦接。於一實施例中，走線L可以是I2C的串列資料走線(serial data line，SDL)或串列時脈走線(serial clock line，SCL)。訊號傳輸電路1可透過I2C走線與外部的積體電路電性耦接，並依據I2C的規範進行例如，但不限於資料訊號或時脈訊號的傳輸。
訊號傳輸電路1包含：控制電路100、三態邏輯電路102、上拉電路104、第一多工器106、第二多工器108以及選擇電路110。
控制電路100配置以產生致能訊號EN以及輸出訊號OUT。
三態邏輯電路102包含致能端E、輸入端I以及輸出端O。三態邏輯電路102配置以在致能端E為高態時導通，以將輸入端I所接收的訊號傳送至輸出端O，並在致能端E為低態時關閉。
上拉電路104電性耦接於輸出端O。於一實施例中，上拉電路104包含電阻R以及電壓源VCC。其中，電阻R電性耦接於電壓源VCC以及輸出端O之間。因此，電壓源VCC可透過電阻R對輸出端O進行充電，以拉升輸出端O之電壓準位。
第一多工器106以及第二多工器108分別根據選擇訊號SEL運作。
更詳細的說，第一多工器106具有兩個輸入端， 分別接收致能訊號EN以及高態訊號H，並根據選擇訊號SEL擇一輸出至三態邏輯電路102的致能端E。於一實施例中，當選擇訊號SEL位於第一狀態時，第一多工器106將選擇致能訊號EN輸出，而選擇訊號SEL位於與第一狀態相反之第二狀態時，第一多工器106將選擇高態訊號H輸出。
另一方面，第二多工器108具有兩個輸入端，分別接收輸出訊號OUT以及高態訊號H，並根據選擇訊號SEL擇一輸出至三態邏輯電路102的輸入端I。於一實施例中，當選擇訊號SEL位於第一狀態時，第二多工器108將選擇輸出訊號OUT輸出，而選擇訊號SEL位於第二狀態時，第二多工器108將選擇高態訊號H輸出。
於一範例中，選擇訊號SEL的第一狀態為低態，第二狀態為高態。然而本發明並不為此所限。
於一實施例中，選擇電路110包含第一電壓偵測電路112以及邊緣偵測電路114。
第一電壓偵測電路112配置以偵測輸出端O之電壓準位並輸出第一偵測訊號DE1。其中，第一偵測訊號DE1在電壓準位不大於第一門檻值時輸出低態，並在電壓準位大於第一門檻值時輸出高態。
邊緣偵測電路114配置以偵測第一偵測訊號DE1之由低態至高態的轉態點，進一步在電壓準位不大於第一門檻值時產生位於第一狀態之選擇訊號SEL、於轉態點後的一段轉換區間中產生位於第二狀態之選擇訊號SEL，以及在轉換區間後產生位於第一狀態之選擇訊號SEL。在一實施例中，邊緣偵 測電路114可在轉換區間中產生近似一個脈衝的高態訊號，其中脈衝的高態訊號可以是但不限於10奈秒至200奈秒的長度。
請參照第2圖。第2圖為本發明一實施例中，訊號傳輸電路1的訊號與節點電壓準位的時序圖。以下將進一步依照時序以及訊號與節點電壓的轉態，對訊號傳輸電路1的運作進行更詳細的說明。
如第2圖所示，在時間區間T1時，致能訊號EN為高態、輸出訊號OUT為低態且選擇訊號SEL位於第一狀態。第一多工器106以及第二多工器108分別根據第一狀態之選擇訊號SEL選擇致能訊號EN以及低態的輸出訊號OUT輸出至三態邏輯電路102的致能端E及輸入端I。
因此，三態邏輯電路102將導通以由輸入端I接收輸出訊號OUT並由輸出端O輸出低態的輸出訊號OUT。此時，由於上拉電路104的上拉能力不足，輸出端O將位於低態。因此，第一電壓偵測電路112將偵測到輸出端O的電壓準位並不大於第一門檻值，進而輸出低態的第一偵測訊號DE1。邊緣偵測電路114並未偵測到轉態點，故將輸出位於第一狀態的選擇訊號SEL。
接著，在時間區間T2，當致能訊號EN轉態為低態，且選擇訊號SEL仍位於第一狀態。第一多工器106以及第二多工器108依舊分別根據第一狀態之選擇訊號SEL選擇致能訊號EN以及低態的輸出訊號OUT輸出至三態邏輯電路102的致能端E及輸入端I。
此時，三態邏輯電路102將關閉，輸出端O將不 再接收到來自輸入端I的輸出訊號OUT。因此，上拉電路104將拉升輸出端O之電壓準位。在輸出端O之電壓準位尚未大於前第一門檻值時，第一電壓偵測電路112仍將輸出低態的第一偵測訊號DE1，進而使邊緣偵測電路114輸出位於第一狀態的選擇訊號SEL。
在時間區間T3，在上拉電路104的拉升下，第一電壓偵測電路112將偵測到輸出端O之電壓準位大於第一門檻值，而輸出高態的第一偵測訊號DE1。邊緣偵測電路114偵測到第一偵測訊號DE1之由低態至高態的轉態點，進一步在轉態點後的轉換區間，亦即時間區間T3中，產生位於第二狀態之選擇訊號SEL。
於一實施例中，轉換區間為例如，但不限於10奈秒至200奈秒的長度。因此，以為高態的第二狀態為例，藉由邊緣偵測電路114輸出選擇訊號SEL，在轉換區間中將產生近似一個脈衝的高態訊號，以使第一多工器106以及第二多工器108分別選擇高態訊號H輸出至三態邏輯電路102的致能端E及輸入端I，進一步使三態邏輯電路102導通，而將高態訊號H由輸入端I傳送至輸出端O，以在時間區間T3開始後的短時間內，經由一段更陡的電壓升高過程，推高輸出端O的電壓準位至高態。需注意的是，在第2圖中為便於觀察，是將波形繪示的較寬。在實作中，輸出端O的電壓準位的升高過程可能在更短的時間內，以更陡的線條攀升。
在時間區間T4，亦即在轉換區間後，第一電壓偵測電路112仍將偵測到大於第一門檻值的輸出端O之電壓準 位，而輸出高態的第一偵測訊號DE1。然而，邊緣偵測電路114不再偵測到轉態點，而產生位於第一狀態之選擇訊號SEL。
此時，第一多工器106以及第二多工器108分別根據第一狀態之選擇訊號SEL選擇致能訊號EN以及低態的輸出訊號OUT輸出至三態邏輯電路102的致能端E及輸入端I。由於致能訊號EN仍為低態，三態邏輯電路102關閉，輸出端O不會接收到來自輸入端I的輸出訊號OUT。在這樣的狀態下，上拉電路104將可維持輸出端O的高態。
在時間區間T4後，如果致能訊號EN轉態為高態，則訊號傳輸電路1將回復至時間區間T1的狀態，運作以在輸出端O輸出低態的電壓準位。
於一實施例中，訊號傳輸電路1在輸出端O輸出的電壓準位將成為資料訊號或是時脈訊號，透過走線L傳送至外部的積體電路。
於一實施例中，訊號傳輸電路1更包含第二電壓偵測電路116，配置以偵測輸出端O之電壓準位並輸出第二偵測訊號DE2至控制電路100。第二偵測訊號DE2在電壓準位不大於第二門檻值時輸出低態，並在電壓準位大於第二門檻值時輸出高態，其中第二門檻值大於第一門檻值。於一實施例中，第二偵測訊號DE2輸出高態的時間點，相當於輸出端O的電壓準位爬升至高態的時間點。於一實施例中，控制電路100可藉由第二偵測訊號DE2判斷輸出端O是否輸出為高態。
於部分技術中的訊號傳輸電路，是僅採用上拉電路104來使輸出端O轉換為高態。然而，上拉電路104的拉升 能力受到電阻R以及走線的電容的時間常數決定，往往無法快速地使輸出端O進行轉態。如欲藉由降低電阻R的阻值來提升速度，將造成訊號傳輸電路的平均功耗上升。
因此，本發明的訊號傳輸電路1可藉由第一多工器106以及第二多工器108的設置，在輸出端O的電壓準位被上拉電路104拉升一段時間後即直接透過三態邏輯電路102的導通輸出高態訊號H，達到迅速讓輸出端O由低態轉換至高態的功效。
請參照第3圖。第3圖為本發明一實施例中，一種訊號傳輸方法300的流程圖。訊號傳輸方法300可應用於第1圖所示的訊號傳輸裝置1中。訊號傳輸方法300包含下列步驟(應瞭解到，在本實施方式中所提及的步驟，除特別敘明其順序者外，均可依實際需要調整其前後順序，甚至可同時或部分同時執行)。
於步驟301，使選擇電路110在三態邏輯電路100之輸出端O之電壓準位不大於第一門檻值時產生位於第一狀態之選擇訊號SEL。
於步驟302，使第一多工器106以及第二多工器108分別根據選擇訊號的第一狀態輸出致能訊號EN至三態邏輯電路100之致能端以及輸出低態的輸出訊號OUT至三態邏輯電路100的輸入端I。
於步驟303，使致能訊號EN由高態轉換至低態，三態邏輯電路100的致能端E在致能端E為高態時導通，且在致能端E為低態時關閉。
於步驟304，使上拉電路104拉升三態邏輯電路100的輸出端O之電壓準位。
於步驟305，使選擇電路110在輸出端O之電壓準位被上拉電路104拉升至大於第一門檻值後的轉換區間中產生位於與第一狀態相反的第二狀態之選擇訊號SEL。
於步驟306，使第一多工器106以及第二多工器108分別根據選擇訊號SEL的第二狀態輸出高態訊號H至致能端E以及輸出高態訊號H至輸入端I。
於步驟307，使選擇電路110在轉換區間後產生位於第一狀態之選擇訊號SEL。
於步驟308，使第一多工器106以及第二多工器108分別根據選擇訊號SEL的第一狀態輸出致能訊號EN至致能端E以及輸出輸出訊號OUT至三態邏輯電路100的輸入端I。
雖然上文實施方式中揭露了本發明的具體實施例，然其並非用以限定本發明，本發明所屬技術領域中具有通常知識者，在不悖離本發明之原理與精神的情形下，當可對其進行各種更動與修飾，因此本發明之保護範圍當以附隨申請專利範圍所界定者為準。
1‧‧‧訊號傳輸電路
100‧‧‧控制電路
102‧‧‧三態邏輯電路
104‧‧‧上拉電路
106‧‧‧第一多工器
108‧‧‧第二多工器
110‧‧‧選擇電路
112‧‧‧第一電壓偵測電路
114‧‧‧邊緣偵測電路
116‧‧‧第二電壓偵測電路
DE1‧‧‧第一偵測訊號
DE2‧‧‧第二偵測訊號
E‧‧‧致能端
EN‧‧‧致能訊號
H‧‧‧高態訊號
I‧‧‧輸入端
L‧‧‧走線
O‧‧‧輸出端
OUT‧‧‧輸出訊號
R‧‧‧電阻
SEL‧‧‧選擇訊號
VCC‧‧‧電壓源

Claims (10)

  1. 一種訊號傳輸電路，包含：一三態邏輯電路，包含一致能端、一輸入端以及一輸出端，並配置以在該致能端為高態時導通，且在該致能端為低態時關閉；一上拉電路，電性耦接於該輸出端，並配置以拉升該輸出端之一電壓準位；一第一多工器以及一第二多工器，分別根據一選擇訊號的一第一狀態輸出一致能訊號至該三態邏輯電路的該致能端以及輸出低態的一輸出訊號至該三態邏輯電路的該輸入端，以及分別根據該選擇訊號與該第一狀態相反的一第二狀態輸出一高態訊號至該致能端以及輸出該高態訊號至該輸入端；以及一選擇電路，配置以在該三態邏輯電路的該輸出端之該電壓準位不大於一第一門檻值時產生位於該第一狀態之該選擇訊號，在該輸出端之該電壓準位被該上拉電路拉升至大於該第一門檻值後的一轉換區間中產生位於該第二狀態之該選擇訊號，以及在該轉換區間後產生位於該第一狀態之該選擇訊號。
  2. 如請求項1所述之訊號傳輸電路，其中當該致能訊號為高態、該輸出訊號為低態且該選擇訊號位於該第一狀態時，該三態邏輯電路導通以由該輸入端接收該輸出訊號並由該輸出端輸出低態的該輸出訊號； 當該致能訊號為低態且該選擇訊號位於該第一狀態時，該三態邏輯電路關閉且該上拉電路拉升該輸出端之該電壓準位，該選擇電路在該轉換區間產生位於該第二狀態的該選擇訊號以使該三態邏輯電路導通並輸出該高態訊號至該輸出端，以使該輸出端之該電壓準位為高態，且該選擇電路在該轉換區間後產生位於該第一狀態之該選擇訊號，該三態邏輯電路關閉且該上拉電路維持該輸出端之該電壓準位。
  3. 如請求項1所述之訊號傳輸電路，其中該選擇電路包含：一第一電壓偵測電路，配置以偵測該輸出端之該電壓準位並輸出一第一偵測訊號，該第一偵測訊號在該電壓準位不大於該第一門檻值時輸出低態，並在該電壓準位大於該第一門檻值時輸出高態；以及一邊緣偵測電路，配置以偵測該第一偵測訊號之由低態至高態的一轉態點，進一步於該轉態點後之該轉換區間中產生位於該第二狀態之該選擇訊號，以及在該轉換區間外產生位於該第一狀態之該選擇訊號。
  4. 如請求項1所述之訊號傳輸電路，更包含：一控制電路，配置以產生該致能訊號以及該輸出訊號；以及一第二電壓偵測電路，配置以偵測該輸出端之該電壓準位並輸出一第二偵測訊號至該控制電路，該第二偵測訊號在 該電壓準位不大於一第二門檻值時輸出低態，並在該電壓準位大於該第二門檻值時輸出高態，其中該第二門檻值大於該第一門檻值；該控制電路更配置以根據該第二偵測訊號判斷該輸出端之該電壓準位是否成為高態。
  5. 如請求項1所述之訊號傳輸電路，其中該輸出端電性耦接於一I2C走線，且輸出端透過該I2C走線與一外部積體電路電性耦接。
  6. 如請求項1所述之訊號傳輸電路，其中該上拉電路包含一電阻以及一電壓源，該電阻電性耦接於該電壓源以及該輸出端間，以使該電壓源透過該電阻對該輸出端進行充電。
  7. 如請求項1所述之訊號傳輸電路，其中該三態邏輯電路的該輸出端根據該電壓準位輸出為一資料訊號或一時脈訊號。
  8. 一種訊號傳輸方法，應用於一訊號傳輸電路，包含：使一選擇電路在一三態邏輯電路之一輸出端之一電壓準位不大於一第一門檻值時產生位於一第一狀態之一選擇訊號； 使一第一多工器以及一第二多工器分別根據該選擇訊號的該第一狀態輸出一致能訊號至該三態邏輯電路之一致能端以及輸出低態的一輸出訊號至該三態邏輯電路的一輸入端；使該致能訊號由高態轉換至低態，該三態邏輯電路的該致能端在該致能端為高態時導通，且在該致能端為低態時關閉；使一上拉電路拉升該三態邏輯電路的一輸出端之該電壓準位；使該選擇電路在該輸出端之該電壓準位被該上拉電路拉升至大於該第一門檻值後的一轉換區間中產生位於與該第一狀態相反的一第二狀態之該選擇訊號；使該第一多工器以及該第二多工器分別根據該選擇訊號的該第二狀態輸出一高態訊號至該致能端以及輸出該高態訊號至該輸入端；使該選擇電路在該轉換區間後產生位於該第一狀態之該選擇訊號；以及使該第一多工器以及該第二多工器分別根據該選擇訊號的該第一狀態輸出該致能訊號至該致能端以及輸出該輸出訊號至該三態邏輯電路的該輸入端。
  9. 如請求項8所述之訊號傳輸方法，更包含：當該致能訊號為高態、該輸出訊號為低態且該選擇訊號位於該第一狀態時，該三態邏輯電路導通以由該輸入端接收該輸出訊號並由該輸出端輸出低態的該輸出訊號； 當該致能訊號為低態且該選擇訊號位於該第一狀態時，該三態邏輯電路關閉且該上拉電路拉升該輸出端之該電壓準位，該選擇電路在該轉換區間產生位於該第二狀態之該選擇訊號以使該三態邏輯電路導通並輸出該高態訊號至該輸出端，以使該輸出端之該電壓準位為高態，且該選擇電路在該轉換區間後產生位於該第一狀態之該選擇訊號，該三態邏輯電路關閉且該上拉電路維持該輸出端之該電壓準位。
  10. 如請求項8所述之訊號傳輸方法，更包含：使該選擇電路包含之一第一電壓偵測電路偵測該輸出端之該電壓準位並輸出一第一偵測訊號，該第一偵測訊號在該電壓準位不大於該第一門檻值時輸出低態，並在該電壓準位大於該第一門檻值時輸出高態；以及該選擇電路包含之一邊緣偵測電路以偵測該第一偵測訊號之由低態至高態的一轉態點，進一步於該轉態點後之該轉換區間中產生位於該第二狀態之該選擇訊號，以及在該轉換區間外產生位於該第一狀態之該選擇訊號。
TW108131561A 2019-05-24 2019-09-02 訊號傳輸電路與方法 TWI718650B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN201910441355.7A CN111984575B (zh) 2019-05-24 2019-05-24 信号传输电路与方法
CN201910441355.7 2019-05-24

Publications (2)

Publication Number Publication Date
TW202044765A TW202044765A (zh) 2020-12-01
TWI718650B true TWI718650B (zh) 2021-02-11

Family

ID=73436793

Family Applications (1)

Application Number Title Priority Date Filing Date
TW108131561A TWI718650B (zh) 2019-05-24 2019-09-02 訊號傳輸電路與方法

Country Status (3)

Country Link
US (1) US11228313B2 (zh)
CN (1) CN111984575B (zh)
TW (1) TWI718650B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111984575B (zh) * 2019-05-24 2021-12-17 瑞昱半导体股份有限公司 信号传输电路与方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6870397B1 (en) * 1999-10-15 2005-03-22 Xilinx, Inc. Input/output circuit with user programmable functions
US7010639B2 (en) * 2003-06-12 2006-03-07 Hewlett-Packard Development Company, L.P. Inter integrated circuit bus router for preventing communication to an unauthorized port
US20070250648A1 (en) * 2006-04-25 2007-10-25 Texas Instruments Incorporated Methods of inter-integrated circuit addressing and devices for performing the same
TW201310909A (zh) * 2011-08-22 2013-03-01 Winbond Electronics Corp 半導體裝置

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6943589B2 (en) * 2001-05-15 2005-09-13 Broadcom Corporation Combination multiplexer and tristate driver circuit
JP3857697B2 (ja) * 2004-03-24 2006-12-13 株式会社東芝 半導体集積回路、半導体記憶装置及び半導体記憶装置のテスト方法
US7248076B2 (en) * 2005-02-23 2007-07-24 Taiwan Semiconductor Manufacturing Company Dual-voltage three-state buffer circuit with simplified tri-state level shifter
US7634596B2 (en) * 2006-06-02 2009-12-15 Microchip Technology Incorporated Dynamic peripheral function remapping to external input-output connections of an integrated circuit device
US7609094B2 (en) * 2006-06-23 2009-10-27 Mediatek Inc. Input circuits and methods thereof
US7498860B2 (en) * 2007-03-27 2009-03-03 Agere Systems Inc. Buffer circuit having multiplexed voltage level translation
CN102457184B (zh) * 2010-10-25 2014-02-26 盛群半导体股份有限公司 电压转换装置
CN111984575B (zh) * 2019-05-24 2021-12-17 瑞昱半导体股份有限公司 信号传输电路与方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6870397B1 (en) * 1999-10-15 2005-03-22 Xilinx, Inc. Input/output circuit with user programmable functions
US7010639B2 (en) * 2003-06-12 2006-03-07 Hewlett-Packard Development Company, L.P. Inter integrated circuit bus router for preventing communication to an unauthorized port
US20070250648A1 (en) * 2006-04-25 2007-10-25 Texas Instruments Incorporated Methods of inter-integrated circuit addressing and devices for performing the same
TW201310909A (zh) * 2011-08-22 2013-03-01 Winbond Electronics Corp 半導體裝置

Also Published As

Publication number Publication date
US20210006248A1 (en) 2021-01-07
CN111984575B (zh) 2021-12-17
TW202044765A (zh) 2020-12-01
CN111984575A (zh) 2020-11-24
US11228313B2 (en) 2022-01-18

Similar Documents

Publication Publication Date Title
US10277213B1 (en) Glitch detection in input/output bus
US8793425B2 (en) USB device and detection method thereof
US20150188649A1 (en) Methods and systems of synchronizer selection
CN106294244A (zh) 一种USB Type‑C接口电路
TWI718650B (zh) 訊號傳輸電路與方法
US8878569B1 (en) Self-recovering bus signal detector
JP2008016941A (ja) データ転送システムおよびｉ２ｃ通信方法
CN103873031A (zh) 非时钟触发寄存器
CN209897021U (zh) 一种用于减少数字信号上升时间的电路结构
US8421498B2 (en) Semiconductor device with bus connection circuit and method of making bus connection
JP2018514873A (ja) 集積回路間の通信
JP5109717B2 (ja) 送信回路
CN111694417A (zh) 经由通信接口端子的芯片复位
US20140320189A1 (en) Programmable bus signal hold time without system clock
TWI519072B (zh) 具極低功耗的三態輸入偵測電路及其輸入狀態偵測方法
JP6248649B2 (ja) 絶縁通信装置
JP2018082226A (ja) データ通信システム及び半導体装置
TWI400885B (zh) 開機重置電路
JP2013545406A (ja) 同期したデータロードと自己タイミングの非同期のデータキャプチャとを伴うラッチ回路
KR20100133610A (ko) 전압 레벨 시프터
WO2023105865A1 (ja) プロトコル判定回路およびプロトコル切替回路
CN106533419B (zh) Esd保护电路以及mipi接口的时钟通路
TWI234713B (en) Termination control device, and universal serial bus system
CN109995349B (zh) 一种用于减少数字信号上升时间的电路结构及方法
CN215728389U (zh) 一种数字通讯总线电平检测电路