TWI715433B - 啟動電路、啟動方法以及啟動系統 - Google Patents

啟動電路、啟動方法以及啟動系統 Download PDF

Info

Publication number
TWI715433B
TWI715433B TW109103755A TW109103755A TWI715433B TW I715433 B TWI715433 B TW I715433B TW 109103755 A TW109103755 A TW 109103755A TW 109103755 A TW109103755 A TW 109103755A TW I715433 B TWI715433 B TW I715433B
Authority
TW
Taiwan
Prior art keywords
circuit
activation
control circuit
information
memory
Prior art date
Application number
TW109103755A
Other languages
English (en)
Other versions
TW202131339A (zh
Inventor
賴延鑫
Original Assignee
瑞昱半導體股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 瑞昱半導體股份有限公司 filed Critical 瑞昱半導體股份有限公司
Priority to TW109103755A priority Critical patent/TWI715433B/zh
Application granted granted Critical
Publication of TWI715433B publication Critical patent/TWI715433B/zh
Priority to US17/159,536 priority patent/US20210247986A1/en
Publication of TW202131339A publication Critical patent/TW202131339A/zh

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/44—Arrangements for executing specific programs
    • G06F9/4401—Bootstrapping
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
    • G06F1/08—Clock generators with changeable or programmable clock frequency

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Software Systems (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Security & Cryptography (AREA)
  • Stored Programmes (AREA)
  • Communication Control (AREA)

Abstract

一種啟動電路用以耦接一記憶體。記憶體儲存一啟動資訊。啟動電路用以接收啟動資訊。啟動電路包含一第一控制電路、一數位訊號處理電路、一檢測電路、一第二控制電路以及一記憶體存取電路。檢測電路用以依據接收到的啟動資訊產生一檢測結果。第二控制電路用以依據檢測結果控制第一控制電路，以調整用以傳輸啟動資訊的一傳輸參數。啟動資訊基於調整後的傳輸參數自記憶體經記憶體存取電路重傳至數位訊號處理電路。數位訊號處理電路依據重傳的啟動資訊進行一啟動程序。

Description

啟動電路、啟動方法以及啟動系統
本揭示中所述實施例內容是有關於一種電路技術，特別關於一種啟動電路、啟動方法以及啟動系統。
一般而言，電路系統可利用直接記憶體存取技術(direct memory access，DMA)進行快閃啟動(flash boot)。快閃啟動是指藉由讀取快閃記憶體中的啟動資訊來達到啟動電路系統的功效。然而，在現有的快閃啟動方式中，仍存在許多缺點，使得電路系統的啟動效率不佳。
本揭示之一些實施方式是關於一種啟動電路。啟動電路用以耦接一記憶體。記憶體儲存一啟動資訊。啟動電路用以接收啟動資訊。啟動電路包含一第一控制電路、一數位訊號處理電路、一檢測電路、一第二控制電路以及一記憶體存取電路。檢測電路用以依據接收到的啟動資訊產生一檢測結果。第二控制電路用以依據檢測結果控制第 一控制電路，以調整用以傳輸啟動資訊的一傳輸參數。啟動資訊基於調整後的傳輸參數自記憶體經記憶體存取電路重傳至數位訊號處理電路。數位訊號處理電路依據重傳的啟動資訊進行一啟動程序。
本揭示之一些實施方式是關於一種啟動方法。啟動方法包含：藉由一檢測電路依據傳輸自一記憶體的一啟動資訊產生一檢測結果；藉由一第一控制電路依據檢測結果控制一第二控制電路，以調整用以傳輸啟動資訊的一傳輸參數；以及基於調整後的傳輸參數，啟動資訊自記憶體且經一記憶體存取電路重傳至一數位訊號處理電路，以使數位訊號處理電路依據重傳的啟動資訊進行一啟動程序。
本揭示之一些實施方式是關於一種啟動系統。啟動系統包含一記憶體以及一啟動電路。記憶體儲存一啟動資訊。啟動電路用以接收啟動資訊，依據啟動資訊產生一檢測結果，且依據檢測結果調整用以傳輸啟動資訊的一傳輸參數。啟動資訊基於調整後的傳輸參數自記憶體重傳至啟動電路。啟動電路更用以依據重傳的啟動資訊進行一啟動程序。
綜上所述，本揭示的啟動電路、啟動方法以及啟動系統具有較佳的啟動效率。
100:啟動系統
120:啟動電路
121:數位訊號處理電路
1211:記憶體
122:控制電路
123:控制電路
124:控制電路
125:檢測電路
126:記憶體存取電路
140:記憶體
300:啟動系統
325:檢測電路
326:記憶體存取電路
400:啟動方法
BTI:啟動資訊
B1:啟動程式
B2:校驗碼
ERI:錯誤校正資訊
E1:錯誤校正描述子
E2:校驗碼
INI:初始化資訊
N1:初始化描述子
N2:校驗碼
FLAG:檢測結果
S202,S204,S206,S208,S210,S212,S214,S216,S218,S220,S222,S224,S410,S420,S430:操作
為讓本揭示之上述和其他目的、特徵、優點與實施例能夠更明顯易懂，所附圖式之說明如下：
第1圖是依照本揭示一些實施例所繪示的一啟動系統的示意圖；
第2圖是依照本揭示一些實施例所繪示的第1圖的啟動系統的運作流程圖；
第3圖是依照本揭示一些實施例所繪示的一啟動系統的示意圖；以及
第4圖是依照本揭示一些實施例所繪示的一啟動方法的流程圖。
在本文中所使用的用詞『耦接』亦可指『電性耦接』，且用詞『連接』亦可指『電性連接』。『耦接』及『連接』亦可指二個或多個元件相互配合或相互互動。
參考第1圖。第1圖是依照本揭示一些實施例所繪示的啟動系統100的示意圖。
以第1圖示例而言，啟動系統100包含啟動電路120以及記憶體140。啟動電路120耦接記憶體140。記憶體140儲存有啟動資訊BTI。啟動電路120用以接收啟動資訊BTI以執行啟動程序。在一些實施例中，啟動電路120為系統晶片(system on chip，SoC)，且記憶體140為快閃記憶體，但本揭示不以此為限。
啟動電路120包含數位訊號處理(digital signal processing，DSP)電路121、控制電路122、控制電路123、控制電路124、檢測電路125以及記憶體存取電路126。數位訊號處理電路121包含記憶體1211。在一些實施例中，記憶體1211為隨機存取記憶體(Random Access Memory，RAM)，控制電路122、控制電路123以及控制電路124為微控制器，且記憶體存取電路126為直接記憶體存取(Direct Memory Access，DMA)控制電路，但本揭示不以上述為限。控制電路122、控制電路123、檢測電路125、記憶體存取電路126以及記憶體140分別耦接至控制電路124。檢測電路125更耦接於記憶體存取電路126與記憶體1211之間。在另一實施例中，控制電路122、控制電路123及控制電路124整合為同一個控制電路以取代各自原有的功能，例如微控制器，但本揭示不以此為限。
除了啟動資訊BTI外，記憶體140更儲存有錯誤校正資訊ERI以及初始化資訊INI。錯誤校正資訊ERI包含錯誤校正描述子E1以及校驗碼E2。初始化資訊INI包含初始化描述子N1以及校驗碼N2。啟動資訊BTI包含啟動程式B1以及校驗碼B2。
上述啟動系統100的配置僅為示例的目的，啟動系統100的各種配置皆在本揭示的範圍中。
第2圖是依照本揭示一些實施例所繪示的第1圖的啟動系統100的運作流程圖。以下請一併參考第1圖以及第2圖。
在操作S202中，控制電路124接收來自記憶體140的初始化資訊INI。具體而言，控制電路124發送需求。響應於此需求，記憶體140將初始化資訊INI回傳給控制電路124。接著，在操作S204中，控制電路124依據初始化資訊INI的校驗碼N2判斷初始化資訊INI是否正確地被接收。
若初始化資訊INI未正確地被控制電路124接收，在操作S206中，控制電路124控制控制電路123調整用以傳輸初始化資訊INI的傳輸時脈及/或傳輸協定。而初始化資訊INI則基於調整後的傳輸時脈及/或傳輸協定重傳至控制電路124。在一些實施例中，傳輸時脈被調降(例如：調降至最低速)。傳輸協定被調整為單位元(single bit)傳輸協定。據此，可提高初始化資訊INI的傳輸過程的可靠度。
若初始化資訊INI正確地被控制電路124接收，在操作S208中，控制電路124依據初始化資訊INI進行初始化程序，以初始(例如：上電)啟動電路120的時脈控制器(圖未示)以及電源控制器(圖未示)且程式化檢測電路125以及記憶體存取電路126。據此，啟動電路120可依據初始後的時脈控制器以及電源控制器運作，且記憶體存取電路126可依據存取位置接收啟動資訊BTI。
在操作S210中，傳輸啟動資訊BTI。具體而言，記憶體存取電路126將儲存於記憶體140的啟動資訊BTI傳輸至檢測電路125。接著，在操作S212中，檢測電路125依據接收到的啟動資訊BTI的校驗碼B2判斷啟動資訊BTI是否正確地被接收，以產生檢測結果FLAG。
若檢測結果FLAG為啟動資訊BTI正確地被檢測電路125接收，在操作S214中，啟動系統120的數位訊號處理電路121將依據啟動程式B1執行啟動程序。
若檢測結果FLAG為啟動資訊BTI未正確地被檢測電路125接收，在操作S216中，控制電路124接收來自記憶體140的錯誤校正資訊ERI。接著，在操作S218中，控制電路124依據錯誤校正資訊ERI的校驗碼E2判斷錯誤校正資訊ERI是否正確地被接收。相似於操作S206，在操作S220中，若錯誤校正資訊ERI未正確地被控制電路124接收，控制電路124控制控制電路123調整用以傳輸錯誤校正資訊ERI的傳輸時脈及/或傳輸協定。而錯誤校正資訊ERI則基於調整後的傳輸時脈及/或傳輸協定重傳至控制電路124。在一些實施例中，傳輸時脈被調降(例如：調降至最低速)。傳輸協定被調整為單位元傳輸協定。據此，可提高錯誤校正資訊ERI的傳輸過程的可靠度。
在操作S222中，若錯誤校正資訊ERI正確地被控制電路124接收，控制電路124依據錯誤校正資訊ERI控制控制電路122以調整用以傳輸啟動資訊BTI的傳輸參數。傳輸參數包含用以傳輸啟動資訊BTI的時脈頻率、電 源電壓、接墊(pad)驅動能力或傳輸協定。舉例而言，控制電路122可調降用以傳輸啟動資訊BTI的時脈頻率。控制電路122可提高電源電壓。控制電路122可提高接墊驅動能力。控制電路122可將用以傳輸啟動資訊BTI的傳輸協定調整為可靠度較佳的傳輸協定。經由上述調整，可提高啟動資訊BTI的傳輸過程的可靠度。
接著，在操作S224中，重新程式化檢測電路125以及記憶體存取電路126。在操作S210中，基於操作S222中所調整後的傳輸參數，啟動資訊BTI自記憶體140經記憶體存取電路126重傳至數位訊號處理電路121。
接著，在操作S212中，檢測電路125依據接收到的啟動資訊BTI的校驗碼B2判斷重傳的啟動資訊BTI是否正確地被接收，以產生檢測結果FLAG。
在操作S214中，若檢測結果FLAG為重傳的啟動資訊BTI正確地被檢測電路125接收，啟動系統120的數位訊號處理電路121依據重傳的啟動程式B1執行啟動程序。
在一些相關技術中，若啟動資訊BTI未被正確地接收，系統僅直接採用相同的傳輸參數進行重傳程序。相較於此些相關技術，本揭示的啟動系統100具有自動修正的機制，可自動調整用以重傳的啟動資訊BTI的傳輸參數，以改善重傳程序的可靠度。據此，重傳的啟動資訊BTI較容易正確地被接收，進而使得啟動系統100具有較佳的啟動效率。
參考第3圖。第3圖是依照本揭示一些實施例所繪示的啟動系統300的示意圖。第3圖的啟動系統300相似於第1圖的啟動系統100。
第3圖的啟動系統300與第1圖的啟動系統100之間的差異在於，啟動系統300的檢測電路325以及記憶體存取電路326個別地耦接至數位訊號處理電路121的記憶體1211。檢測電路325可直接接收來自記憶體140的啟動資訊BTI，而不需經由記憶體存取電路326。第3圖的啟動系統300的運作相似於第1圖的啟動系統100，於此不再贅述。
參考第4圖。第4圖是依照本揭示一些實施例所繪示的啟動方法400的流程圖。啟動方法400包含操作S410、S420以及S430。在一些實施例中，啟動方法400應用於第1圖的啟動系統100或第3圖的啟動系統300中，但本揭示不以此為限。為易於理解，啟動方法400將搭配第1圖的啟動系統100進行討論。
在操作S410中，藉由檢測電路125依據傳輸自記憶體140的啟動資訊BTI產生檢測結果FLAG。在一些實施例中，檢測電路125依據接收到的啟動資訊BTI的校驗碼B2判斷啟動資訊BTI是否正確地被接收，以產生檢測結果FLAG。
在操作S420中，藉由控制電路124依據檢測結果FLAG控制控制電路122，以調整用以傳輸啟動資訊BTI的傳輸參數。在一些實施例中，若啟動資訊BTI未正確地 被接收，調整用以傳輸啟動資訊BTI的傳輸參數。傳輸參數包含用以傳輸啟動資訊BTI的時脈頻率、電源電壓、接墊驅動能力或傳輸協定。
在操作S430中，基於調整後的傳輸參數，啟動資訊BTI自記憶體140且經記憶體存取電路126重傳至數位訊號處理電路121，以使數位訊號處理電路121依據重傳的啟動資訊BTI進行啟動程序。
綜上所述，本揭示的啟動電路、啟動方法以及啟動系統具有較佳的啟動效率。
各種功能性元件和方塊已於此公開。對於本技術領域具通常知識者而言，功能方塊可由電路(不論是專用電路，或是於一或多個處理器及編碼指令控制下操作的通用電路)實現，其一般而言包含用以相應於此處描述的功能及操作對電氣迴路的操作進行控制之電晶體或其他電路元件。如將進一步理解地，一般而言電路元件的具體結構與互連，可由編譯器(compiler)，例如暫存器傳遞語言(Register Transfer Language，RTL)編譯器決定。暫存器傳遞語言編譯器對與組合語言代碼(assembly language code)相當相似的指令碼(script)進行操作，將指令碼編譯為用於佈局或製作最終電路的形式。確實地，暫存器傳遞語言以其促進電子和數位系統設計過程中的所扮演的角色和用途而聞名。
雖然本揭示已以實施方式揭露如上，然其並非用以限定本揭示，任何本領域具通常知識者，在不脫離本揭 示之精神和範圍內，當可作各種之更動與潤飾，因此本揭示之保護範圍當視後附之申請專利範圍所界定者為準。
100:啟動系統
120:啟動電路
121:數位訊號處理電路
1211:記憶體
122:控制電路
123:控制電路
124:控制電路
125:檢測電路
126:記憶體存取電路
140:記憶體
BTI:啟動資訊
B1:啟動程式
B2:校驗碼
ERI:錯誤校正資訊
E1:錯誤校正描述子
E2:校驗碼
INI:初始化資訊
N1:初始化描述子
N2:校驗碼
FLAG:檢測結果

Claims (10)

  1. 一種啟動電路，用以耦接一記憶體，該記憶體儲存一啟動資訊，該啟動電路用以接收該啟動資訊，其中該啟動電路包含：
    一第一控制電路；
    一數位訊號處理電路；
    一檢測電路，用以依據該接收到的啟動資訊產生一檢測結果；
    一第二控制電路，用以依據該檢測結果控制該第一控制電路，以調整用以傳輸該啟動資訊的一傳輸參數；以及
    一記憶體存取電路，其中該啟動資訊基於該調整後的傳輸參數自該記憶體經該記憶體存取電路重傳至該數位訊號處理電路，其中該數位訊號處理電路依據該重傳的啟動資訊進行一啟動程序。
  2. 如請求項1所述的啟動電路，其中該第二控制電路用以依據該檢測結果接收來自該記憶體的一錯誤校正資訊。
  3. 如請求項2所述的啟動電路，其中當該錯誤校正資訊正確地被該第二控制電路接收時，該第二控制電路用以依據該錯誤校正資訊控制該第一控制電路以調整該傳輸參數。
  4. 如請求項3所述的啟動電路，更包含：
    一第三控制電路，其中當該錯誤校正資訊未被該第二控制電路正確地被接收時，該第二控制電路控制該第三控制電路以調整一傳輸時脈或一傳輸協定，且該錯誤校正資訊基於該調整後的傳輸時脈或該傳輸協定重傳至該第二控制電路。
  5. 如請求項4所述的啟動電路，其中該第三控制電路調降該傳輸時脈，且控制該傳輸協定為一單位元傳輸協定。
  6. 如請求項1所述的啟動電路，其中該第二控制電路用以接收來自該記憶體的一初始化資訊，當該初始化資訊正確地被該第二控制電路接收時，該第二控制電路依據該初始化資訊初始一時脈控制器以及一電源控制器且程式化該記憶體存取電路以及該檢測電路。
  7. 如請求項6所述的啟動電路，更包含：
    一第三控制電路，其中當該初始化資訊未正確地被該第二控制電路接收時，該第二控制電路控制該第三控制電路以調整一傳輸時脈或一傳輸協定，且該初始化資訊基於該調整後的傳輸時脈或該傳輸協定重傳至該第二控制電路。
  8. 如請求項1所述的啟動電路，其中該傳輸參數包含一時脈頻率、一電源電壓、一接墊驅動能力或一傳輸協定。
  9. 一種啟動方法，包含：
    藉由一檢測電路依據傳輸自一記憶體的一啟動資訊產生一檢測結果；
    藉由一第一控制電路依據該檢測結果控制一第二控制電路，以調整用以傳輸該啟動資訊的一傳輸參數；以及
    基於該調整後的傳輸參數，該啟動資訊自該記憶體且經一記憶體存取電路重傳至一數位訊號處理電路，以使該數位訊號處理電路依據該重傳的啟動資訊進行一啟動程序。
  10. 一種啟動系統，包含：
    一記憶體，儲存一啟動資訊；以及
    一啟動電路，用以接收該啟動資訊，依據該啟動資訊產生一檢測結果，且依據該檢測結果調整用以傳輸該啟動資訊的一傳輸參數，其中該啟動資訊基於該調整後的傳輸參數自該記憶體重傳至該啟動電路，其中該啟動電路更用以依據該重傳的啟動資訊進行一啟動程序。
TW109103755A 2020-02-06 2020-02-06 啟動電路、啟動方法以及啟動系統 TWI715433B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW109103755A TWI715433B (zh) 2020-02-06 2020-02-06 啟動電路、啟動方法以及啟動系統
US17/159,536 US20210247986A1 (en) 2020-02-06 2021-01-27 Boot circuit, boot method, and boot system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW109103755A TWI715433B (zh) 2020-02-06 2020-02-06 啟動電路、啟動方法以及啟動系統

Publications (2)

Publication Number Publication Date
TWI715433B true TWI715433B (zh) 2021-01-01
TW202131339A TW202131339A (zh) 2021-08-16

Family

ID=75237381

Family Applications (1)

Application Number Title Priority Date Filing Date
TW109103755A TWI715433B (zh) 2020-02-06 2020-02-06 啟動電路、啟動方法以及啟動系統

Country Status (2)

Country Link
US (1) US20210247986A1 (zh)
TW (1) TWI715433B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI798935B (zh) * 2021-11-15 2023-04-11 華碩電腦股份有限公司 電腦系統及其啟動方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7076649B2 (en) * 1996-04-11 2006-07-11 Renesas Technology Corp. Disk drive and computer
TW201229761A (en) * 2010-09-30 2012-07-16 Micron Technology Inc Security protection for memory content of processor main memory
TW201430701A (zh) * 2013-01-16 2014-08-01 Wistron Corp 電腦裝置及其開機方法
US20180143840A1 (en) * 2000-02-03 2018-05-24 Realtime Date, LLC System and method for electrical boot-device-reset signals
KR102023314B1 (ko) * 2012-02-24 2019-11-04 퀄컴 인코포레이티드 열 인식 디바이스 부트를 위한 시스템 및 방법

Family Cites Families (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5901291A (en) * 1996-10-21 1999-05-04 International Business Machines Corporation Method and apparatus for maintaining message order in multi-user FIFO stacks
US20020083316A1 (en) * 2000-10-13 2002-06-27 Scott Platenberg Boot procedure for optical tranceiver nodes in a free-space optical communication network
US6763457B1 (en) * 2000-11-09 2004-07-13 International Business Machines Corporation Network station suitable for supplying indicated default values for boot parameters
DE10154644C2 (de) * 2001-11-07 2003-12-11 Siemens Ag Verfahren und Vorrichtung zur optimierten ADSL-Datenübertragung
US7024484B2 (en) * 2002-03-27 2006-04-04 Intel Corporation Pre-execution environment compliant dynamic host configuration protocol relay agent
US7200695B2 (en) * 2003-09-15 2007-04-03 Intel Corporation Method, system, and program for processing packets utilizing descriptors
US7493427B2 (en) * 2004-07-14 2009-02-17 International Business Machines Corporation Apparatus and method for supporting received data processing in an offload of network protocol processing
US8862785B2 (en) * 2005-03-31 2014-10-14 Intel Corporation System and method for redirecting input/output (I/O) sequences
US7478147B2 (en) * 2005-07-21 2009-01-13 International Business Machines Corporation Method and apparatus for a secure network install
US8122234B1 (en) * 2006-08-22 2012-02-21 Marvell International Ltd. Flash memory backup system for network devices
US8233380B2 (en) * 2006-11-06 2012-07-31 Hewlett-Packard Development Company, L.P. RDMA QP simplex switchless connection
US7921177B2 (en) * 2007-07-18 2011-04-05 International Business Machines Corporation Method and computer system for providing remote direct memory access
US20090254641A1 (en) * 2008-04-02 2009-10-08 Inventec Corporation Network card capable of remote boot and method thereof
US9152432B2 (en) * 2008-06-30 2015-10-06 Intel Corporation System and method to accelerate access to network data using a networking unit accessible non-volatile storage
US8954804B2 (en) * 2008-07-15 2015-02-10 Ati Technologies Ulc Secure boot circuit and method
EP2244186A3 (en) * 2009-03-11 2010-11-10 Harman Becker Automotive Systems GmbH Computing device and start-up method therefor
US8443183B2 (en) * 2009-09-02 2013-05-14 Spashtop Inc. Pre-boot loader for reducing system boot time
KR101678571B1 (ko) * 2010-10-05 2016-11-22 삼성전자주식회사 컴퓨팅 시스템의 부팅방법
CN102915076B (zh) * 2011-08-03 2016-06-29 鸿富锦精密工业（深圳）有限公司 计算机主板及其电压调节电路
US9436629B2 (en) * 2011-11-15 2016-09-06 Marvell World Trade Ltd. Dynamic boot image streaming
US9323932B2 (en) * 2012-12-19 2016-04-26 Advanced Micro Devices, Inc. Protecting memory contents during boot process
CN105518621B (zh) * 2013-07-31 2019-09-17 马维尔国际贸易有限公司 将引导操作并行化的方法
US9411688B1 (en) * 2013-12-11 2016-08-09 Xilinx, Inc. System and method for searching multiple boot devices for boot images
US9652252B1 (en) * 2014-10-29 2017-05-16 Xilinx, Inc. System and method for power based selection of boot images
EP3319540B1 (en) * 2015-07-07 2024-01-24 Intuitive Surgical Operations, Inc. Control of multiple devices
US10331586B2 (en) * 2015-10-30 2019-06-25 Samsung Electronics Co., Ltd. Nonvolatile memory device for providing fast booting and system including the same
US20170308705A1 (en) * 2016-04-22 2017-10-26 Qualcomm Incorporated System, device and method for anti-rollback protection of over-the-air updated device images
US9983889B1 (en) * 2016-05-13 2018-05-29 Xilinx, Inc. Booting of integrated circuits
US10740467B2 (en) * 2018-07-13 2020-08-11 Dell Products L.P. Remote access controller in-band access system
US11766975B2 (en) * 2019-07-17 2023-09-26 Marvell Asia Pte, Ltd. Managing power in an integrated circuit for high-speed activation

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7076649B2 (en) * 1996-04-11 2006-07-11 Renesas Technology Corp. Disk drive and computer
US20180143840A1 (en) * 2000-02-03 2018-05-24 Realtime Date, LLC System and method for electrical boot-device-reset signals
TW201229761A (en) * 2010-09-30 2012-07-16 Micron Technology Inc Security protection for memory content of processor main memory
KR102023314B1 (ko) * 2012-02-24 2019-11-04 퀄컴 인코포레이티드 열 인식 디바이스 부트를 위한 시스템 및 방법
TW201430701A (zh) * 2013-01-16 2014-08-01 Wistron Corp 電腦裝置及其開機方法

Also Published As

Publication number Publication date
US20210247986A1 (en) 2021-08-12
TW202131339A (zh) 2021-08-16

Similar Documents

Publication Publication Date Title
US20190272252A1 (en) Method of processing deadlock of i2c bus, electronic device and communication system
TWI582572B (zh) 半導體系統、半導體裝置及電子裝置初始化方法
US20200059233A1 (en) Calibration circuit and calibration apparatus including the same
US20100095138A1 (en) Computer start-up timing control device and method thereof
TWI715433B (zh) 啟動電路、啟動方法以及啟動系統
TWI698870B (zh) 在記憶裝置中進行省電控制的方法、相關記憶裝置及其記憶體控制器、以及相關電子裝置
WO2009143760A1 (zh) 一种校正和获取参考电压的方法和装置
CN114281394A (zh) 一种快速在线升级程序的方法、系统、设备及介质
CN109302766B (zh) 一种低功耗的引脚复用控制系统及其控制方法
TWI654516B (zh) 使用兩線串列介面之串列傳輸方法及包括兩線串列介面之系統及積體電路裝置
CN111562932B (zh) 一种高可靠嵌入式软件升级方法及系统
WO2016110000A1 (zh) 单板掉电重启的调整方法、装置及系统
US20200065116A1 (en) Method and circuit for waking up i2c device
US7549009B2 (en) High-speed PCI interface system and a reset method thereof
US9575545B2 (en) LSI and information processing system
TWI666556B (zh) 電子裝置及其操作方法
CN113254085A (zh) 启动电路、启动方法以及启动系统
CN112579506A (zh) Bios与bmc通信的方法、bios、bmc和服务器
US20180350321A1 (en) Electronic apparatus and driving method thereof
US9075588B2 (en) Voltage regulator and control circuit for supplying voltage to a plurality of subcircuits via a chain of switches
JPH087742B2 (ja) ワンチップマイクロコンピュータ
TW202042055A (zh) 記憶體控制系統及操作記憶體控制系統的方法
TWI418153B (zh) 可根據時脈訊號自動發射無線訊號之無線發射晶片
TW202331507A (zh) 高可靠功能的伺服器以及多方關鍵信號控制方法
CN113377565B (zh) Bootrom修正系统及方法以及芯片