TWI711119B - 具有不同厚度的金屬互連體之半導體裝置 - Google Patents

具有不同厚度的金屬互連體之半導體裝置 Download PDF

Info

Publication number
TWI711119B
TWI711119B TW106106232A TW106106232A TWI711119B TW I711119 B TWI711119 B TW I711119B TW 106106232 A TW106106232 A TW 106106232A TW 106106232 A TW106106232 A TW 106106232A TW I711119 B TWI711119 B TW I711119B
Authority
TW
Taiwan
Prior art keywords
metal
thickness
interconnect
interconnection
metal layer
Prior art date
Application number
TW106106232A
Other languages
English (en)
Other versions
TW201801246A (zh
Inventor
金宜 費
睿彥 林
尼迪 尼迪
嘉弘 簡
Original Assignee
美商英特爾股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 美商英特爾股份有限公司 filed Critical 美商英特爾股份有限公司
Publication of TW201801246A publication Critical patent/TW201801246A/zh
Application granted granted Critical
Publication of TWI711119B publication Critical patent/TWI711119B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76883—Post-treatment or after-treatment of the conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5384—Conductive vias through the substrate with or without pins, e.g. buried coaxial conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76816—Aspects relating to the layout of the pattern or to the size of vias or trenches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H01L23/5283—Cross-sectional geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

一種設備包含第一金屬層、第二金屬層和介電質材料。該第一金屬層具有第一厚度和小於該第一厚度的第二厚度，且該第一金屬層包括具有第一厚度的第一互連體。該介電質材料延伸在該第一和第二金屬層之間且直接接觸該第一和第二金屬層。該介電質材料包含通孔，其延伸穿過該介電質材料。該通孔的金屬材料直接接觸該第一互連體和該第二金屬層。

Description

具有不同厚度的金屬互連體之半導體裝置
本發明係有關一種半導體裝置，尤其是一種具有不同厚度的金屬互連體之半導體裝置。
典型的積體電路包含稱為「互連體」的導電跡線，用於將積體電路的部件電連接在一起，以及將這些元件連接到積體電路外部的電路。互連體橫截面面積、相鄰金屬層的互連體之間的間距和相同金屬層的相鄰互連體之間的間距可能是對互連體的相關聯的電阻-電容(RC)乘積有貢獻的因子。
100‧‧‧雙厚度金屬層
101‧‧‧軸
110‧‧‧金屬互連體
113‧‧‧厚度
115‧‧‧寬度
117‧‧‧節距
119‧‧‧分開量
120‧‧‧金屬互連體
121‧‧‧厚度
XWIDE‧‧‧等效寬度
T‧‧‧等效厚度
Y‧‧‧距離
200‧‧‧雙厚度金屬層
210‧‧‧金屬互連體
215‧‧‧寬度
XWIDE2‧‧‧寬度
300‧‧‧雙厚度金屬層
310‧‧‧金屬互連體
317‧‧‧節距
400‧‧‧技術
404‧‧‧方塊
408‧‧‧方塊
412‧‧‧方塊
416‧‧‧方塊
600‧‧‧技術
604‧‧‧方塊
608‧‧‧方塊
612‧‧‧方塊
616‧‧‧方塊
620‧‧‧方塊
624‧‧‧方塊
500‧‧‧基板
510‧‧‧介電質層
512‧‧‧金屬層
514‧‧‧凹處
516‧‧‧凹處
518‧‧‧凹處
524‧‧‧金屬線
526‧‧‧金屬線
527‧‧‧第一金屬互連體
529‧‧‧通孔
530‧‧‧光阻圖案
540‧‧‧部分
544‧‧‧部分
550‧‧‧第二金屬互連體
905‧‧‧基帶處理器
910‧‧‧應用處理器
915‧‧‧電力管理積體電路
920‧‧‧使用者介面/顯示器
925‧‧‧感測器
930‧‧‧快閃記憶體
932‧‧‧安全部分
935‧‧‧DRAM
940‧‧‧通用積體電路卡
942‧‧‧安全儲存器
945‧‧‧擷取裝置
950‧‧‧安全處理器
960‧‧‧近場通訊非接觸式介面
965‧‧‧NFC天線
970‧‧‧射頻收發器
975‧‧‧無線區域網路收發器
980‧‧‧GPS感測器
990‧‧‧天線
995‧‧‧鑑別裝置
1014‧‧‧輸入/輸出裝置
1016‧‧‧第一匯流排
1018‧‧‧匯流排橋接器
1020‧‧‧第二匯流排
1022‧‧‧鍵盤/滑鼠
1024‧‧‧音頻I/O
1026‧‧‧通訊裝置
1028‧‧‧資料儲存單元
1029‧‧‧信任儲存器
1030‧‧‧代碼
1032‧‧‧記憶體
1034‧‧‧記憶體
1038‧‧‧高性能圖形引擎
1039‧‧‧點對點互連體
1050‧‧‧點對點互連體
1052‧‧‧點對點互連體
1054‧‧‧點對點互連體
1070‧‧‧處理器
1072‧‧‧記憶體控制器集線器
1074a‧‧‧處理器核心
1074b‧‧‧處理器核心
1075‧‧‧安全引擎
1076‧‧‧點對點介面
1078‧‧‧點對點介面
1080‧‧‧處理器
1082‧‧‧記憶體控制器集線器
1084a‧‧‧處理器核心
1084b‧‧‧處理器核心
1085‧‧‧安全引擎
1086‧‧‧點對點介面
1088‧‧‧點對點介面
1090‧‧‧晶片組
1092‧‧‧介面
1094‧‧‧點對點介面
1096‧‧‧介面
1098‧‧‧點對點介面
圖1、圖2和圖3說明根據實施例實施方案的雙厚度金屬層和在其中形成的互連體。
圖4和圖6描繪了根據實施例實施方案的半導體製造工序。
圖5A、圖5B、圖5C、圖5D、圖5E和圖5F描繪了根據實施例實施方案製造金屬互連體的工序的多個階段。
圖7和圖8是根據實施例實施方案的系統的示意圖。
【發明內容】及【實施方式】
現在將參考圖式，其中，類似的結構可被提供以類似的尾置參考指定。為了更清楚地顯示各個實施方案之結構，此處所包含之圖式為半導體/電路結構之圖形表示法。因此，所製造之積體電路結構的實際呈現(例如，於顯微照片)可呈現為不同而仍結合所說明之實施方案的請求結構。此外，圖形可以僅顯示文中於理解所說明之實施方案有用的結構。本技術中已知的其他結構可能尚未被包含以維持圖形的清晰度。例如，不一定顯示半導體裝置的每個層。「一個實施方案」、「各種實施方案」等等係指示此處所描述之實施方案可包含特定特徵、結構、或特性，但並不是每一個實施方案必須包含特定特徵、結構、或特性。某些實施方案可具有針對其他實施方案而描述之特徵的一些、所有或全無。「第一」、「第二」、「第三」等等係描述一共同物件並指示其類似物件之不同例子而被參照。此類形容詞並非暗示此處所描述之物件必 須以一給定序列(時間上、空間上、以排名、或者以任何其他方式)。「已連接」可指示元件係彼此直接地物理或電接觸，而「已耦接」可指示元件係彼此共同操作或互作用，但其可為或可不為直接地實體或電接觸。
通常，金屬互連體的電阻-電容(RC)乘積越低，信號可能越快越過互連體。一種實現金屬互連體的較低RC乘積的方式是增加互連體的橫截面面積，從而減小互連體的電阻。對於在具有單一厚度的層中形成金屬互連體(此處稱為「單厚度金屬層」)的製造工序，可以透過增加互連體的橫截面寬度來增加金屬互連體的橫截面面積。
另一種針對在單厚度金屬層製造工序中的金屬互連體實現較低RC乘積的方式，是透過從兩個金屬層形成互連體並使用通孔連接這些層來增加互連體的有效厚度。
當佈置積體電路的互連體時，RC乘積可能不是唯一的考慮因素。例如，給定的一組金屬互連體可能不是用於高速信號線路，並且這些金屬互連體的密度可能比它們相關聯的RC乘積更重要。為了針對金屬互連體實現較高密度，可以使用相對窄的互連體寬度。
根據此處描述的實施例實施方案，積體電路具有金屬層，其具有多個厚度。在此處描述的實施例實施方案中，金屬層具有兩個厚度(因此，此處稱為「雙厚度金屬層」)，並且金屬互連體由這兩個厚度製造(即，互 連體具有「單」厚度或「雙」厚度)以賦予不同的相關聯的RC乘積和互連體密度。更具體地，根據實施例實施方案，積體電路具有用於信號線路的金屬互連體，其具有雙厚度以產生較低相關聯的RC乘積的作用，並且積體電路具有金屬互連體，其具有單厚度並且用於實現相對較高相關聯的互連體密度。
對於給定的金屬互連體，互連體的RC乘積是互連體的R電阻的函數，其由互連體的橫截面面積和影響C電容的幾個因素決定：(相同金屬層的或相鄰金屬層的)相鄰互連體之間的表面面積，層內(intralayer)互連體間距和層間(interlayer)互連體間距。通常，相同金屬層的相鄰金屬互連體之間的間距越小，C電容越大，且反之亦然。
圖1描繪了根據實施例實施方案的實施例雙厚度金屬層100。更具體地，對於此實施例，圖1描繪了用於信號線路的一對金屬互連體110(其中相關聯的RC乘積更為重要)和用於較高密度應用的一對金屬互連體120(其中相關聯的RC乘積不如相鄰互連體120之間的層內距離Y重要)。如圖1所示，金屬互連體110具有厚度113，其是金屬互連體120的厚度121的兩倍。
在圖1中所使用的符號中，厚度113是指沿著積體電路的深度尺寸z(參見軸101)的金屬互連體110的尺寸。在這種情況下，深度尺寸z延伸穿過積體電路的層；並且與z軸正交的軸x和y沿給定層橫向延伸。 針對此實施例，金屬互連體110和120沿著y軸縱向延伸，並且互連體110和120的橫截面面積具有沿Z軸的厚度113的尺寸和沿著x軸的寬度115的尺寸。
在圖1和接下來的圖中所使用的符號中，「XWIDE」標記用於表示具有相同電阻並形成在單厚度金屬層中的假定金屬互連體的等效寬度，且「T」標記用於表示假定互連體的等效厚度。因此，在圖1中，雙厚度金屬層100的金屬互連體110具有厚度113和寬度115，其分別對應於由單厚度金屬層製造並具有相同電阻的金屬互連體的寬度和厚度(即，圖1所示的互連體110從例如由單厚度金屬層形成的對應的互連體旋轉90°)。
亦如圖1所描繪，金屬互連體120以Y距離間隔開。此外，針對此實施例，互連體110根據節距117被間隔開(即，相鄰互連體110之間的中心到中心的距離)，其定義互連體110的覆蓋區。金屬互連體以距離XWIDE+Y-T被分開。
與在單厚度金屬層中形成的慣用的互連體相比，金屬互連體110對於相同的電阻而言具有減少的C電容。以這種方式，如上所述，這種金屬互連體可以具有厚度T和寬度XWIDE。如圖1所描繪，然而，由於金屬層100的雙金屬厚度，互連體110旋轉九十度(與慣用的金屬互連體相比)，使得增加互連體110的分開量119(即，XWIDE+Y-T)；並且因此，互連體110比互連體120的Y間距間隔更遠。因此，總而言之，互連體110可 以具有與具有相同橫截面面積的慣用的互連體相同的覆蓋區，但是由於增加的層內互連體間距其因雙厚度金屬層100而可達到，互連體110具有較低的C電容(並且因此具有較低相關聯的RC乘積)。
作為更具體的實施例，T寬度可以是50奈米(nm)、XWIDE厚度可以是100nm、以及Y間距可以是20nm。在慣用的互連體中，左/右電容(即，相鄰金屬互連體之間的電容)正比於T/Y=C*2.5。然而，在圖1的雙厚度金屬層100中，左/右電容正比於XWIDE/(XWIDE+Y-T)=C*1.4。因此，只考慮左/右電容情況下，電容減少了44%。
參見圖2，作為另一種變型，可以使用雙厚度金屬層200來製造用於信號線路的金屬互連體210和用於較高密度互連體應用的互連體120。針對此實施例實施方案，金屬互連體210具有與金屬互連體110(圖1)相同的覆蓋區(即，相同的節距117)，但是金屬互連體210具有較低的R電阻。更具體地，如圖2所描繪，與互連體110相比，寬度215(此處也稱為「XWIDE2」)是增加的，從而增加互連體210的橫截面面積以降低其R電阻。因此，減小與金屬互連體210相關聯的RC乘積，同時保持相同的覆蓋區。
考慮到上述實施例參數，左/右電容維持不變於C1*2.5，並具有Y2=40nm之間距。這允許金屬線寬度XWIDE2為80nm。結果，金屬橫截面面積從T*XWIDE增加 到XWIDE*XWIDE2。在這個實施例實施方案中，R電阻下降了37.5%。
參考圖3，根據另一實施例實施方案，雙厚度金屬層300可以包含互連體310，其具有與由單厚度金屬層形成的互連體相同的相關聯的RC乘積，但是互連體310具有相對較小的覆蓋區，即，互連體310具有減小的相關聯的節距317。以這種方式，金屬互連體310具有與圖1的金屬互連體110相同的橫截面尺寸，具有小於節距117(圖1)的相關聯的節距317。
因此，根據實施例實施方案，可放棄電容的益處以換取面積，來實現C1*2.5，XWIDE/(節距-T)=2.5。針對90nm的新節距317，與XWIDE+Y=120nm相比，這是0.75X(0.75倍)面積縮小。
此處描述的金屬互連體的特別優勢在於，當降低了遮罩成本和處理複雜度時，針對製造高密度和信號線路金屬互連體，可降低成本並可減少製造時間。根據進一步的實施例實施方案，考量到其它優點。
參考圖4，根據實施例實施方案，技術400可以用於在基板500上形成互連體的目的，基板500含有介電質層510，其覆蓋金屬層512，如圖5A所示。作為實施例，基板500可以是矽、鍺、砷化鎵、氮化鎵或任何半導體。作為實施例，金屬層512可以是銅、鋁、鎢、鎳、鉑、金、銀或鈀。作為實施例，介電質層510可以是氧化矽、氮化矽、氮氧化矽、摻雜氟的二氧化矽、摻雜碳的二 氧化矽或有機聚合物。
根據技術400的方塊404，在基板500上形成第一金屬線526(見圖5C)和平行於第一金屬線526的第二金屬線524(圖5C)。作為實施例，第一金屬線526和第二金屬線524可以由上述用於金屬層512的金屬之一者形成。第一金屬線526具有雙厚度並形成第一金屬互連體527(參見圖5F)。根據技術400的方塊408，在第一金屬線526上方形成遮罩(例如，圖5D的光阻遮罩530)。根據技術400的方塊412，第二金屬線524的部分540(參見圖5E)從第二金屬線524移除以形成第二金屬互連體550(參見圖5F)。如圖5F所示，第一金屬互連體527的厚度大於第二金屬互連體550的厚度。根據技術400的方塊416，如圖5F所描繪，在第一金屬互連體527和第二金屬互連體550上形成介電質層。介電質層可以是上述用於介電質層510的任何材料。
更具體地，參考圖6結合圖5A至圖5F，技術600包含在介電質層510(參見圖5A)上形成(方塊604)抗蝕圖案(未示出)，以定義對應於厚金屬互連體、薄金屬互連體和通孔將被蝕刻的區域。根據技術600的方塊608，使用在其上形成抗蝕圖案的圖案，以蝕刻對應於厚金屬互連體、薄金屬互連體和通孔的介電質層510的區域。作為實施例，圖5B描繪了介電質層510的蝕刻以形成凹槽或凹處514、516和518，其分別對應於用於形成薄金屬互連體、厚金屬互連體和通孔的凹處。
參考圖6結合圖5C，技術600包含在介電質層510的蝕刻區域中沉積(方塊612)金屬以形成對應的金屬線524和526，以及在凹處518中沉積金屬以形成通孔529。作為實施例，被沉積以形成通孔529的金屬可以是銅、鋁、鎢、鎳、鉑、金、銀或鈀。如上所述，第一金屬線526對應於厚金屬互連體527。根據技術600的方塊616，已經形成光阻圖案530以遮蔽對應於厚金屬互連體的區域，如圖5D所描繪。
接下來，參考圖6結合圖5E，對未遮蔽的區域進行蝕刻(方塊620)以移除基板500的部分(如所示的圖5E的部分540和544)。這些部分包含用於形成薄金屬互連體為目的的已沉積金屬。以這種方式，如圖5E所示，移除金屬線524(也參見圖5D)產生相對薄的金屬互連體550。最後，根據技術600，沉積介電質層以製備用於下一金屬層的基板510。以這種方式，如圖5F所描繪，在被蝕刻的部分(例如，如圖5E的540和544的部分)中沉積介電質層。
現在參考圖7，根據實施例實施方案，如此處所述，系統900可以包含積體電路，其包含具有不同厚度的金屬互連體。系統900，可以是，作為實施例，智慧型手機、無線通信器、或任何其它IoT裝置。除了諸如許多眾所皆知的社交媒體和多媒體應用程式的使用者應用程式之外，基帶處理器905被配置到應用處理器910，應用處理器910可以是系統的主CPU，以執行OS和其他系統軟 體。應用處理器910還可以被配置為針對裝置執行各種其他計算操作。
再來，應用處理器910可以耦接到使用者介面/顯示器920(例如，觸摸螢幕顯示器)。此外，應用處理器910可以耦接到記憶體系統，該記憶體系統包含非易失性記憶體，即快閃記憶體930，和系統記憶體，即DRAM 935。在某些實施方案中，快閃記憶體930可以包含安全部分932，其中可儲存秘密和其他敏感資訊。如進一步所看到的，應用處理器910還耦接到擷取裝置945，諸如可以記錄影片及/或靜止圖像的一或更多圖像擷取裝置。
通用積體電路卡(UICC)940包含用戶識別模組，其在某些實施方案中包含用於儲存安全使用者資訊的安全儲存器942。系統900還可以包含安全處理器950(例如，可信賴的平台模組(TPM))，其可耦接到應用處理器910。複數個感測器925，包含一或更多的多軸加速度計，可耦接到應用處理器910，以便能夠輸入各種感測資訊，例如運動和其他環境資訊。此外，一或更多鑑別裝置995可用於接收，例如，針對在鑑別操作中使用之使用者生物特徵的輸入。
如進一步說明，提供了近場通訊(NFC)非接觸式介面960，其透過NFC天線965在NFC近場中通訊。雖然顯示分離的天線，但可理解的是，在某些實施方案中，可以提供一個天線或不同的天線組，以實現各種無 線功能。
電力管理積體電路(PMIC)915耦接到應用處理器910以執行平台級電源管理。為此，PMIC 915可以向應用處理器910發出功率管理要求，以根據需要進入某些低功率狀態。此外，基於平台約束，PMIC 915還可以控制系統900的其他部件的功率位準。
為了能夠發送和接收諸如在一個或多個IoT網路中的通訊，各種電路可以耦接在基帶處理器905和天線990之間。具體地，可以有射頻(RF)收發器970和無線區域網路(WLAN)收發器975。通常，RF收發器970可以用於根據諸如3G或4G無線通訊協定的給定無線通訊協定來接收和發送無線資料和呼叫，例如根據碼分多重存取(CDMA)、全球行動通訊系統(GSM)、長期演進(LTE)或其他協定。此外，可以有GPS感測器980，其中當在配對過程中使用情境資訊時，針對此處所述的使用將位置資訊提供給安全處理器950。還可以提供諸如無線電信號和其他信號的接收或傳輸(例如AM/FM)的其他無線通訊。此外，透過WLAN收發器975，還可以實現諸如根據藍牙(BluetoothTM)或IEEE 802.11標準的本地無線通訊。
參考圖8，根據進一步的實施例實施方案，多處理器系統1000，諸如點對點互連體系統(例如，伺服器系統)，可以包含具有雙厚度金屬互連體的積體電路，如此處所述。該系統1000包含經由點對點互連體1050耦 接的第一處理器1070和第二處理器1080。處理器1070和1080中的每一個可以是多核處理器，例如SoC，包含第一和第二處理器核心(即，處理器核心1074a和1074b以及處理器核心1084a和1084b)，儘管處理器中可能存在更多的核心。此外，處理器1070和1080各自可以包含安全引擎1075和1085，以執行安全操作，諸如認證、IoT網路上線等等。
根據實施例實施方案，一或更多積體電路或半導體裝置可以包含此處揭露的互連體，諸如，例如在含有處理器910、處理器1070、記憶體935、記憶體932、記憶體1032、記憶體1034或記憶體1028的積體電路中的互連體，僅作為幾個實施例。
第一處理器1070還包含記憶體控制器集線器(MCH)1072和點對點(P-P)介面1076和1078。類似地，第二處理器1080包含MCH 1082和P-P介面1086和1088。MCH的1072和1082將處理器耦接到相應的記憶體，即記憶體1032和記憶體1034，其可以是本地連接到各個處理器的主記憶體(例如，DRAM)的部分。第一處理器1070和第二處理器1080可以分別經由P-P互連體1052和1054耦接到晶片組1090。晶片組1090包含P-P介面1094和1098。
此外，晶片組1090包含介面1092，以藉由P-P互連體1039將晶片組1090與高性能圖形引擎1038耦接。再來，晶片組1090可以經由介面1096耦接到第一 匯流排1016。各種輸入/輸出(I/O)裝置1014可以連同匯流排橋接器1018連接到第一匯流排1016，匯流排橋接器1018將第一匯流排1016耦接到第二匯流排1020。各種裝置可以耦接到第二匯流排1020，包含例如鍵盤/滑鼠1022、通訊裝置1026和資料儲存單元1028，諸如非易失性儲存器或其他大量儲存裝置。如所見，在一個實施方案中，資料儲存單元1028可以包含代碼1030。如進一步所見，資料儲存單元1028還包含信任儲存器1029，以儲存要保護的敏感資訊。此外，音頻I/O 1024可以耦接到第二匯流排1020。
其他實施方案係可想到的，並且在所附請求項的範圍內。例如，在某些實施方案中，通訊裝置可以被配置成執行此處所描述的各種樣態和技術。根據進一步的實施例實施方案，除了通訊裝置之外的裝置可以被配置成執行此處描述的各種方法和技術。
實施方案可以在許多不同類型的系統中使用。例如，在一實施方案中，通訊裝置可被配置成執行此處所描述的各種方法和技術。當然，本發明的範圍不限於通訊裝置，而是可以將其他實施方案引導到用於處理指令的其他類型的設備，或者包含指令的一或更多機器可讀媒體，該等指令回應於欲在計算裝置上執行，導致裝置用以執行如此處所描述的一或更多方法和技術。
根據實施例實施方案，圖4和圖6的技術可以透過執行儲存在非暫時性媒體上的機器可執行指令、或 「程式代碼」來實現。以這種方式，當由一或多個中央處理單元(一或多個處理核心等)執行時，程式代碼可以使處理器製造至少一個積體電路以執行一或多個操作。實施方案(例如，用於實施圖4和圖6的工序的代碼)可以以代碼實施，並且可以儲存在其上已儲存有指令的非暫時性儲存媒體上，所述指令可用於對系統進行程式化以執行指令。實施方案也可以以資料實施，並且可以存儲在非暫時性儲存媒體中，其如果由至少一個機器使用，則使至少一個機器製造至少一個積體電路以執行一個或多個操作。作為實施例，儲存媒體可以包含半導體儲存裝置、磁性儲存裝置、光學存儲設備等。作為更具體的實施例，儲存媒體可以包含軟碟，光碟，固態驅動器(SSDs)，唯讀光碟記憶體(CD-ROMs)，可重複寫入光碟(CD-RWs)和磁光碟片，半導體裝置，諸如唯讀記憶體(ROMs)、隨機存取記憶體(RAMs)(諸如動態隨機存取記憶體(DRAMs))、靜態隨機存取記憶體(SRAMs)、可抹除程式化唯讀記憶體(EPROMs)、快閃記憶體、電子式可抹除程式化唯讀記憶體(EEPROMs)、磁或光學卡、或適合儲存電子指令的任何其他類型媒體。
以下實施例係關於進一步的實施方案。
實施例1包含一種設備，其包含第一金屬層，具有第一厚度和小於該第一厚度的第二厚度，其中，該第一金屬層包含具有該第一厚度的第一互連體；第二金屬層；介電質材料，延伸在該第一和第二金屬層之間且直 接接觸該第一和第二金屬層，該介電質材料其包含延伸穿過該介電質材料的通孔；以及該通孔的金屬材料，用以直接接觸該第一互連體和該第二金屬層。
在實施例2中，實施例1的標的可選用地包含該第一金屬層，該第一金屬層包含第二互連體，其平行於該第一互連體；以及該第二互連體具有該第一厚度。
在實施例3中，實施例1至2的標的可選用地包含第一金屬層，該第一金屬層包含第三互連體和平行於第三互連體的該第四互連體；該第二互連體與該第一互連體以第一距離間隔開；以及該第四互連體與該第三互連體以小於該第一距離的第二距離間隔開。
在實施例4中，實施例1至3的標的可選用地包含該第一距離，該第一距離實質上是該第一厚度和該第二距離的總和，該第二距離小於第一互連體的橫截面寬度。
在實施例5中，實施例1至4的標的可選用地包含具有橫截面寬度的該第三互連體；該第一互連體具有橫截面寬度，其大於該第三互連體的該橫截面寬度；以及該第一距離實質上是該第一厚度和該第二厚度之合，該第二厚度小於該第一互連體的橫截面寬度。
在實施例6中，實施例1至5的標的可選用地包含具有橫截面寬度的第三互連體；該第一互連體具有橫截面寬度，其實質上相同於該第三互連體的該橫截面寬度；以及該第一距離實質上是該第一厚度和該第二厚度之 合，該第二厚度小於該第一互連體的橫截面寬度。
在實施例7中，實施例1至6的標的可選用地包含具有實質上均勻的橫截面寬度的該第一互連體；在實施例8中，實施例1至7的標的可選用地包含小於第一厚度的第一互連體的橫截面寬度。
在實施例9中，實施例1至8的標的可選用地包含第一金屬層，該第一金屬層進一步包含平行於該第一互連體的另一互連體；以及該另一互連體具有該第二厚度和橫截面寬度，該橫截面寬度實質上相同於該第一互連體的橫截面寬度。
在實施例10中，實施例1至9的標的可選用地包含第一金屬層，該第一金屬層進一步包含平行於第一互連體的另一互連體；以及該另一互連體具有該第二厚度和橫截面寬度，該橫截面寬度小於該第一互連體的橫截面寬度。
在實施例11中，實施例1至10的標的可選用地包含系統單晶片(SoC)，其包含該第一金屬層、該第二金屬層、該介電質材料和該金屬材料。
實施例12包含一種系統，包含記憶體；以及處理器，耦接到該記憶體。該處理器和該記憶體中的至少一個包含如實施例1至11中任一個所述之設備。
實施例13包含一種方法，其包含在基板上形成第一金屬線和平行於該第一金屬線的第二金屬線，其中，該第一金屬線包含第一金屬互連體；在該第一金屬互 連體上方形成遮罩；移除該第二金屬線的部分，以從該第二金屬線的剩餘部分形成第二互連體，其中，該第一互連體的厚度大於該第二互連體的厚度；以及在該第一和第二互連體上形成介電質層。
在實施例14中，實施例13的標的可選用地包含在該基板上形成該第一金屬線和該第二金屬線，包含針對該第一和第二金屬線遮蔽該介電質層；移除該介電質層的第一部分以形成對應於該第一金屬線的第一溝槽；以及移除該介電質層的第二部分以形成對應於該第二金屬線的第二溝槽。
在實施例15中，實施例13至14的標的可選用地包含形成該第一金屬線和該第二金屬線進一步包含在該第一和第二溝槽中沉積金屬。
在實施例16中，實施例13至15的標的可選用地包含針對延伸至該第一金屬線的通孔製作該介電質層；以及移除對應於該通孔的該介電質層的第三部分。
在實施例17中，實施例13至16的標的可選用地包含在該第一溝槽中和在該通孔中沉積金屬，以形成該第一金屬線和直接連接體，該直接連接體在該第一金屬線和在該基板上的金屬層之間，該金屬層不同於含有該第一金屬線的金屬層。
在實施例18中，實施例13至17的標的可選用地包含形成該第一金屬線和該第二金屬線包含沉積與單金屬層相關聯的金屬。
實施例19包含一種設備，其包含第一金屬層，具有第一厚度和小於該第一厚度的第二厚度，其中該第一金屬層包含第一複數平行互連體且該第一複數互連體的各互連體具有第一厚度；以及第二複數平行互連體，其中該第二複數互連體的各互連體具有小於該第一厚度的第二厚度；第二金屬層；介電質材料，延伸在該第一和第二金屬層之間且直接接觸該第一和第二金屬層，其中該介電質材料其包含延伸穿過該介電質材料的通孔；以及該通孔的金屬材料，用以直接接觸該第二金屬層和該第一複數平行互連體的該互連體中的至少一個。
在實施例20中，實施例19的標的可選用地包含該第一複數互連體，具有在該第一複數平行互連體的相鄰互連體之間的相關聯的第一間距；該第二複數互連體，具有在該第二複數平行互連體的相鄰互連體之間的相關聯的第二間距；以及該第二間距，小於該第一間距。
在實施例21中，實施例19至20的標的可選用地包含該第一複數互連體平行第一軸且該第一複數互連體的各互連體的該厚度對應於沿著正交於該第一軸的第二軸所量測到的尺寸。
為描繪及描述之故，上述已呈現本發明之實施方案的描述。其並非意圖在窮舉或限制本發明於所揭示之具體形式。此說明與以下申請專利範圍包含諸如左、右、上、下、在其上方、在其下方、較上方、較下方、第一、第二等用語，該用語係僅被使用於說明目的，並非被 詮釋為限制性地。舉例而言，指示相對垂直位置之用語參考一情況，其中基板或積體電路之裝置側(或主動表面)係該基板之「頂」表面；該基板可實際上在任何定向中，因此在參考之標準地面框架中，基板之「頂」側可較「底」側低，此仍落入用語「頂」的定義範疇之中。此處所使用之用語「在...上」(包含在申請專利範圍之中)並不表示在第二層「上」的第一層係在第二層之直接上方且與第二層直接接觸，除非另有所聲明；可能有第三層或其他結構在第一層與第二層之間並在第一層上。此處所述之裝置或物件的實施方案可以許多種位置及定向被製造、使用、或運送。在相關領域中熟悉該技術者可領會許多修改及變體在鑒於以上教示前提下係可行地。熟悉該領域者將認出在圖中所示之各種等效組合與各組件之替代物。因此本發明之範疇意在於被限制於以下所附之申請專利範圍，而非限制於此詳細說明。
101‧‧‧軸
500‧‧‧基板
512‧‧‧金屬層
527‧‧‧第一金屬互連體
529‧‧‧通孔
550‧‧‧第二金屬互連體

Claims (19)

  1. 一種半導體設備，包括：第一金屬層，具有第一厚度和小於該第一厚度的第二厚度，其中，該第一金屬層包括具有該第一厚度的第一互連體；第二金屬層；介電質材料，延伸在該第一和第二金屬層之間且直接接觸該第一和第二金屬層，該介電質材料包括延伸穿過該介電質材料的通孔；以及該通孔的金屬材料，用以直接接觸該第一互連體和該第二金屬層。
  2. 如申請專利範圍第1項所述之半導體設備，其中：該第一金屬層進一步包括平行於該第一互連體的第二互連體；以及該第二互連體具有該第一厚度。
  3. 如申請專利範圍第2項所述之半導體設備，其中：該第一金屬層進一步包括第三互連體和平行於該第三互連體的第四互連體；該第二互連體與該第一互連體以第一距離間隔開；以及該第四互連體與該第三互連體以小於該第一距離的第 二距離間隔開。
  4. 如申請專利範圍第3項所述之半導體設備，其中，該第一距離實質上是該第一厚度和該第二距離之合，該第二距離小於該第一互連體的橫截面寬度。
  5. 如申請專利範圍第3項所述之半導體設備，其中：該第三互連體具有橫截面寬度；該第一互連體具有橫截面寬度，其大於該第三互連體的該橫截面寬度；以及該第一距離實質上是該第一厚度和該第二厚度之合，該第二厚度小於該第一互連體的橫截面寬度。
  6. 如申請專利範圍第3項所述之半導體設備，其中：該第三互連體具有橫截面寬度；該第一互連體具有橫截面寬度，其實質上相同於該第三互連體的該橫截面寬度；以及該第一距離實質上是該第一厚度和該第二厚度之合，該第二厚度小於該第一互連體的橫截面寬度。
  7. 如申請專利範圍第1項所述之半導體設備，其中，該第一互連體具有實質上均勻的橫截面寬度。
  8. 如申請專利範圍第7項所述之半導體設備，其中，該 第一互連體的該橫截面寬度小於該第一厚度。
  9. 如申請專利範圍第1項所述之半導體設備，其中：該第一金屬層進一步包括平行於該第一互連體的另一互連體；該另一互連體具有該第二厚度和橫截面寬度，該橫截面寬度實質上相同於該第一互連體的橫截面寬度。
  10. 如申請專利範圍第1項所述之半導體設備，其中：該第一金屬層進一步包括平行於該第一互連體的另一互連體；該另一互連體具有該第二厚度和橫截面寬度，該橫截面寬度小於該第一互連體的橫截面寬度。
  11. 如申請專利範圍第1項所述之半導體設備，包括系統單晶片(SoC)，其包含該第一金屬層、該第二金屬層、該介電質材料和該金屬材料。
  12. 一種半導體系統，包括：記憶體；以及處理器，耦接至該記憶體，其中，該處理器和該記憶體中的至少一個包含如申請專利範圍第1至11項中任一項所述之半導體設備。
  13. 一種製造半導體設備的方法，包括：在基板上形成第一金屬線和平行於該第一金屬線的第二金屬線，其中，該第一金屬線包括第一金屬互連體；在該第一金屬互連體上方形成遮罩；移除該第二金屬線的部分，以從該第二金屬線的剩餘部分形成第二互連體，其中，該第一互連體的厚度大於該第二互連體的厚度；以及在該第一和第二互連體上形成介電質層，其中，該方法進一步包括：針對延伸至該第一金屬線的通孔遮蔽該介電質層；移除對應於該通孔的該介電質層的第三部分；以及在該第一溝槽中和在該通孔中沉積金屬，以形成該第一金屬線和直接連接體，該直接連接體在該第一金屬線和在該基板上的金屬層之間，該金屬層不同於含有該第一金屬線的金屬層。
  14. 如申請專利範圍第13項所述之方法，其中，在該基板上形成該第一金屬線和該第二金屬線包括：針對該第一和第二金屬線遮蔽該介電質層；移除該介電質層的第一部分以形成對應於該第一金屬線的第一溝槽；以及移除該介電質層的第二部分以形成對應於該第二金屬線的第二溝槽。
  15. 如申請專利範圍第14項所述之方法，其中，形成該第一金屬線和該第二金屬線進一步包括在該第一和第二溝槽中沉積金屬。
  16. 如申請專利範圍第13項所述之方法，其中，形成該第一金屬線和該第二金屬線包括沉積與單金屬層相關聯的金屬。
  17. 一種半導體設備，包括：第一金屬層，具有第一厚度和小於該第一厚度的第二厚度，其中，該第一金屬層包括：第一複數平行互連體，該第一複數互連體的各互連體具有第一厚度；以及第二複數平行互連體，該第二複數互連體的各互連體具有小於該第一厚度的第二厚度；第二金屬層；介電質材料，延伸在該第一和第二金屬層之間且直接接觸該第一和第二金屬層，該介電質材料包括延伸穿過該介電質材料的通孔；以及該通孔的金屬材料，用以直接接觸該第二金屬層和該第一複數平行互連體的該互連體中的至少一個。
  18. 如申請專利範圍第17項所述之半導體設備，其中：該第一複數互連體具有在該第一複數平行互連體的相 鄰互連體之間的相關聯的第一間距；該第二複數互連體具有在該第二複數平行互連體的相鄰互連體之間的相關聯的第二間距；以及該第二間距小於該第一間距。
  19. 如申請專利範圍第17項所述之半導體設備，其中，第一複數互連體平行第一軸且該第一複數互連體的各互連體的該厚度對應於沿著正交於該第一軸的第二軸所量測到的尺寸。
TW106106232A 2016-04-01 2017-02-23 具有不同厚度的金屬互連體之半導體裝置 TWI711119B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
??PCT/US16/25460 2016-04-01
WOPCT/US16/25460 2016-04-01
PCT/US2016/025460 WO2017171825A1 (en) 2016-04-01 2016-04-01 Semiconductor device having metal interconnects with different thicknesses

Publications (2)

Publication Number Publication Date
TW201801246A TW201801246A (zh) 2018-01-01
TWI711119B true TWI711119B (zh) 2020-11-21

Family

ID=59966302

Family Applications (1)

Application Number Title Priority Date Filing Date
TW106106232A TWI711119B (zh) 2016-04-01 2017-02-23 具有不同厚度的金屬互連體之半導體裝置

Country Status (3)

Country Link
US (2) US11264329B2 (zh)
TW (1) TWI711119B (zh)
WO (1) WO2017171825A1 (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020048944A1 (en) * 1999-11-02 2002-04-25 Tang Sanh D. Multi-level circuit structure
US20120187566A1 (en) * 2011-01-25 2012-07-26 International Business Machines Corporation Air-dielectric for subtractive etch line and via metallization
TW201332089A (zh) * 2012-01-31 2013-08-01 Taiwan Semiconductor Mfg 半導體裝置及其製作方法
US20150115404A1 (en) * 2013-10-28 2015-04-30 Taiwan Semiconductor Manufacturing Co., Ltd. Interconnection between inductor and metal-insulator-metal (mim) capacitor

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6043164A (en) * 1996-06-10 2000-03-28 Sharp Laboratories Of America, Inc. Method for transferring a multi-level photoresist pattern
JP3262164B2 (ja) * 1999-06-29 2002-03-04 日本電気株式会社 半導体装置及びその製造方法
US6583045B1 (en) 2001-11-16 2003-06-24 Taiwan Semiconductor Manufacturing Company Chip design with power rails under transistors
US8890302B2 (en) * 2012-06-29 2014-11-18 Intel Corporation Hybrid package transmission line circuits
US9786551B2 (en) 2014-04-29 2017-10-10 Stmicroelectronics, Inc. Trench structure for high performance interconnection lines of different resistivity and method of making same
US10510592B2 (en) * 2016-07-25 2019-12-17 Taiwan Semiconductor Manufacturing Co., Ltd. Integrated circuit (IC) structure for high performance and functional density
US11145583B2 (en) * 2018-05-03 2021-10-12 Intel Corporation Method to achieve variable dielectric thickness in packages for better electrical performance
US11942334B2 (en) * 2018-12-21 2024-03-26 Intel Corporation Microelectronic assemblies having conductive structures with different thicknesses

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020048944A1 (en) * 1999-11-02 2002-04-25 Tang Sanh D. Multi-level circuit structure
US20120187566A1 (en) * 2011-01-25 2012-07-26 International Business Machines Corporation Air-dielectric for subtractive etch line and via metallization
TW201332089A (zh) * 2012-01-31 2013-08-01 Taiwan Semiconductor Mfg 半導體裝置及其製作方法
US20150115404A1 (en) * 2013-10-28 2015-04-30 Taiwan Semiconductor Manufacturing Co., Ltd. Interconnection between inductor and metal-insulator-metal (mim) capacitor

Also Published As

Publication number Publication date
TW201801246A (zh) 2018-01-01
US20220157729A1 (en) 2022-05-19
WO2017171825A1 (en) 2017-10-05
US20210074642A1 (en) 2021-03-11
US11264329B2 (en) 2022-03-01
US11830818B2 (en) 2023-11-28

Similar Documents

Publication Publication Date Title
TWI692074B (zh) 使用交替硬遮罩及包封蝕刻停止襯墊架構的以導孔接觸緊密間距導電層的方法及結構
TWI550715B (zh) 形成高密度，高短邊距，低電容之互連交替式凹溝的方法及其結構
TWI697993B (zh) 使通孔自對準至緊密間距金屬互連層的頂部及底部的結構及方法
EP3289608B1 (en) Method of making insulating sidewall liners in trenches
TWI742018B (zh) 用於半導體晶粒的互連結構的金屬化層、用於製造所述金屬化層的方法、包含所述金屬化層的積體電路結構及包含所述積體電路結構的計算裝置
TWI544600B (zh) 用於交替封裝功能的微電子基板
US11239156B2 (en) Planar slab vias for integrated circuit interconnects
TW201803170A (zh) 具有在金屬化堆疊中的三維電容器之電子組件
CN107004601B (zh) 受益于气隙集成电容的过孔自对准和短路改善
US20190189500A1 (en) Maskless air gap to prevent via punch through
US20170086298A1 (en) Substrate including structures to couple a capacitor to a packaged device and method of making same
US9735157B1 (en) Semiconductor device and method of fabricating the same
TWI711119B (zh) 具有不同厚度的金屬互連體之半導體裝置
US11201114B2 (en) Methods of forming thin film resistor structures utilizing interconnect liner materials
KR20170136510A (ko) 일체형의 부착 구조체를 가진 매립형 트레이스를 구비한 마이크로 전자 기판
US10665499B2 (en) Integrated circuit with airgaps to control capacitance
TW202306083A (zh) 阻抗降低的基板
US10840196B1 (en) Trace modulations in connectors for integrated-circuit packages
TWI733804B (zh) 非對稱間隔物電晶體設備及其製程
CN104637861A (zh) 硅通孔工艺方法
WO2018004645A1 (en) Thin film resistor integrated into local interconnect production
TWI712347B (zh) 混合式微電子基板及其製造方法
WO2018004672A1 (en) Thin film resistor with reduced capacitance