TWI708260B - 儲存裝置及存取方法 - Google Patents

儲存裝置及存取方法 Download PDF

Info

Publication number
TWI708260B
TWI708260B TW108129079A TW108129079A TWI708260B TW I708260 B TWI708260 B TW I708260B TW 108129079 A TW108129079 A TW 108129079A TW 108129079 A TW108129079 A TW 108129079A TW I708260 B TWI708260 B TW I708260B
Authority
TW
Taiwan
Prior art keywords
data
memory
memory bank
command
circuit
Prior art date
Application number
TW108129079A
Other languages
English (en)
Other versions
TW202109516A (zh
Inventor
梁志瑋
Original Assignee
華邦電子股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 華邦電子股份有限公司 filed Critical 華邦電子股份有限公司
Priority to TW108129079A priority Critical patent/TWI708260B/zh
Priority to US16/840,818 priority patent/US11030130B2/en
Application granted granted Critical
Publication of TWI708260B publication Critical patent/TWI708260B/zh
Publication of TW202109516A publication Critical patent/TW202109516A/zh

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1668—Details of memory controller
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0604—Improving or facilitating administration, e.g. storage management
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/061—Improving I/O performance
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0629—Configuration or reconfiguration of storage systems
    • G06F3/0634—Configuration or reconfiguration of storage systems by changing the state or mode of one or more devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0646—Horizontal data movement in storage systems, i.e. moving data in between storage devices or systems
    • G06F3/065—Replication mechanisms
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0659—Command handling arrangements, e.g. command buffers, queues, command scheduling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4076—Timing circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/408—Address circuits
    • G11C11/4085—Word line control circuits, e.g. word line drivers, - boosters, - pull-up, - pull-down, - precharge
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4096—Input/output [I/O] data management or control circuits, e.g. reading or writing circuits, I/O drivers or bit-line switches 
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1015—Read-write modes for single port memories, i.e. having either a random port or a serial port
    • G11C7/1045—Read-write mode select circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • G11C7/109—Control signal input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • G11C7/1096—Write circuits, e.g. I/O line write drivers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 
    • G11C7/222—Clock generating, synchronizing or distributing circuits within memory device
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2207/00—Indexing scheme relating to arrangements for writing information into, or reading information out from, a digital store
    • G11C2207/22—Control and timing of internal memory operations
    • G11C2207/2236—Copy
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/02—Disposition of storage elements, e.g. in the form of a matrix array
    • G11C5/025—Geometric lay-out considerations of storage- and peripheral-blocks in a semiconductor storage device

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Databases & Information Systems (AREA)
  • Dram (AREA)

Abstract

一種儲存裝置，包括一記憶陣列以及一週邊邏輯電路。記憶陣列包括複數記憶庫以及一資料路徑。週邊邏輯電路根據一模式切換指令，操作於一複製模式或是一正常模式。在複製模式下，週邊邏輯電路命令該等記憶庫中之一第一記憶庫提供一特定資料至資料路徑，並命令該等記憶庫中之一第二記憶庫儲存資料路徑上的該特定資料。

Description

儲存裝置及存取方法
本發明係有關於一種儲存裝置，特別是有關於一種可將一記憶庫的資料複製到另一記憶庫的儲存裝置。
在習知的存取操作中，如果記憶體控制器想要將記憶體內的一第一位址的資料複製到一第二位址時，記憶體控制器需先指定第一位址，然後發出一讀取指令，取出記憶體的第一位址的資料。在收到第一位址的資料後，記憶體控制器再指定第二位址，然後發出一寫入指令，將第一位址的資料寫入第二位址中。然而，習知的複製方法將增加存取時間。
本發明提供一種儲存裝置，包括一記憶陣列以及一週邊邏輯電路。記憶陣列包括複數記憶庫以及一資料路徑。週邊邏輯電路根據一模式切換指令，操作於一複製模式或是一正常模式。在複製模式下，週邊邏輯電路命令該等記憶庫中之一第一記憶庫提供一特定資料至資料路徑，並命令該等記憶庫中之一第二記憶庫儲存資料路徑上的該特定資料。
本發明另提供一種存取方法，其適用於一儲存裝置。儲存裝置具有複數記憶庫。本發明之存取方法包括，接收並根據一模式切換指令，操作於一複製模式或是一正常模式；在複製模式下，命令該等記憶庫中之一第一記憶庫提供一特定資料至一資料路徑以及命令該等記憶庫中之一第二記憶庫儲存該資料路徑上的該特定資料。在正常模式下，根據一寫入指令，提供一外部資料至該資料路徑，並要求該第二記憶庫儲存該外部資料；以及根據一讀取指令，要求該第一記憶庫提供該特定資料至該資料路徑，並輸出該特定路徑上的該特定資料予一外部介面。
本發明另提供一種存取系統，包括一控制器以及一儲存裝置。控制器用以產生一模式切換指令。控制器在發出模式切換指令後，控制器產生一啟動指令以及一複製指令。儲存裝置根據模式切換指令、啟動指令及複製指令而動作，並包括一記憶陣列以及一週邊邏輯電路。記憶陣列包括複數記憶庫以及一資料路徑。資料路徑耦接記憶庫。週邊邏輯電路根據模式切換指令，操作於一複製模式或是一正常模式。在複製模式下，週邊邏輯電路命令該等記憶庫中之一第一記憶庫提供一特定資料至資料路徑，並命令該等記憶庫中之一第二記憶庫儲存資料路徑上的特定資料。
本發明之存取方法可經由本發明之系統來實作，其為可執行特定功能之硬體或韌體，亦可以透過程式碼方式收錄於一紀錄媒體中，並結合特定硬體來實作。當程式碼被電子裝置、處理器、電腦或機器載入且執行時，電子裝置、處理器、電腦或機器變成用以實行本發明之儲存裝置或操作系統。
第1圖為本發明之存取系統的示意圖。如圖所示，存取系統100包括一控制器110以及一儲存裝置120。控制器110發出不同的指令，用以存取儲存裝置120。舉例而言，當控制器110想要讀取儲存裝置120的資料時，控制器110發出一讀取指令CMD RT。當控制器110想要寫入資料至儲存裝置120時，控制器110發出一寫入指令CMD WR。當控制器110想要改變儲存裝置120的操作模式時，控制器110發出一模式切換指令CMD MS。儲存裝置120根據模式切換指令CMD MS操作於一正常模式或是一複製模式。
在正常模式下，當控制器110發出讀取指令CMD RT時，儲存裝置120執行一讀取動作，並提供本身所儲存的一特定資料予控制器110。在此模式下，當控制器110發出寫入指令CMD WR時，儲存裝置120執行一寫入動作，用以儲存一外部資料。在複製模式下，儲存裝置120根據控制器110所發出的一啟動指令CMD AT，先選擇複數位址，然後再根據控制器110所發出的一複製指令CMD CP，將一特定位址的資料複製到另一特定位址。本發明並不限定複製指令CMD CP的種類。複製指令CMD CP可能是一寫入指令或是一讀取指令。在此例中，由於控制器110只需發出一寫入指令或是一讀取指令，便可命令儲存裝置120執行一複製操作。
本發明並不限定儲存裝置120的種類。在一可能實施例中，儲存裝置120係為一動態隨機存取記憶體(DRAM)。在本實施例中，儲存裝置120包括一週邊邏輯電路121以及一記憶陣列122。週邊邏輯電路121解碼控制器110所發出的指令，用以產生一解碼結果，並根據解碼結果存取記憶陣列122。
記憶陣列122包括記憶庫B 0~B 7以及一資料路徑DL。記憶庫B 0~B 7均耦接資料路徑DL，記憶庫B 0~B 7可能輸出特定資料至資料路徑DL或是接收並儲存資料路徑DL上的特定資料。在一可能實施例中，資料路徑DL係為一資料匯流排(data bus)。另外，本發明並不限定記憶庫的數量。在其它實施例中，記憶陣列122可能具有更少或更多的記憶庫。
在正常模式下，週邊邏輯電路121解碼控制器110所發出的指令，用以判斷指令的種類，並根據不同的指令，進行不同的操作。舉例而言，當控制器110發出一讀取指令CMD RT時，週邊邏輯電路121對記憶陣列122進行一讀取操作。週邊邏輯電路121可能根據讀取指令CMD RT的一位址資訊，命令記憶陣列122的一特定記憶庫輸出一特定資料至資料路徑DL。週邊邏輯電路121再讀取資料路徑DL上的特定資料，並輸出特定資料予控制器110。
在正常模式下，當控制器110發出一寫入指令CMD WR時，週邊邏輯電路121對記憶陣列122進行一寫入操作。在此例中，週邊邏輯電路121可能將控制器110所提供的一外部資料傳送至資料路徑DL。週邊邏輯電路121根據寫入指令CMD WR的一寫入位址，命令記憶陣列122裡的一特定記憶庫接收並儲存資料路徑DL上的外部資料。
在複製模式下，週邊邏輯電路121對記憶陣列122執行一複製操作，用以將記憶陣列122的一特定記憶庫的部分或全部資料複製到記憶陣列122的另一記憶庫或多個記憶庫中。舉例而言，當控制器110想要複製記憶陣列122裡的一第一記憶庫的資料至一第二記憶庫中時，控制器110發出一模式切換指令CMD MS，要求週邊邏輯電路121進入複製模式。
在複製模式下，週邊邏輯電路121啟動(active)複數記憶庫，並將一被啟動的記憶庫作為一來源記憶庫。為方便說明，假設，週邊邏輯電路121啟動記憶庫B 0及B 7，其中記憶庫B 0作為一來源記憶庫。在此例中，週邊邏輯電路121命令記憶庫B 0輸出一特定資料至資料路徑DL。另外，週邊邏輯電路121將記憶庫B 7作為一目的記憶庫，並命令記憶庫B 7儲存資料路徑DL上的特定資料。由於週邊邏輯電路121並未從資料路徑DL中取出特定資料予一外部介面，也沒有提供一外部資料至資料路徑DL，故可節省存取時間。
本發明並不限定目的記憶庫的數量。在一可能實施例中，週邊邏輯電路121可能要求多個目的記憶庫(如B 1及B 7)儲存資料路徑DL上的特定資料。由於週邊邏電路121將一特定資料同時寫入多個記憶庫中，故可減少寫入時間。
本發明並不限定週邊邏輯電路121如何設定來源記憶庫及目的記憶庫。在一可能實施例中，控制器110發出一啟動指令CMD AT，用以指定要在哪些記憶庫中進行資料複製。在此例中，週邊邏輯電路121解碼啟動指令CMD AT，用以產生一啟動資訊BNK>7:0>，再根據啟動資訊BNK>7:0>啟動記憶陣122裡的多個記憶庫。
在一可能實施例中，啟動資訊BNK>7:0>具有複數位元，每一位元對應一記憶庫。舉例而言，當啟動資訊BNK>7:0>的數值為1000 0001時，表示控制器110選擇記憶庫B 7及B 0。因此，週邊邏輯電路121啟動記憶庫B 7及B 0。在其它實施例中，當啟動資訊BNK>7:0>的數值為1000 0011時，表示控制器110選擇記憶庫B 7、B 1及B 0。因此，週邊邏輯電路121啟動記憶庫B 7、B 1及B 0。
接著，週邊邏輯電路121解碼控制器110所發出一複製指令CMD CP，用以產生一來源資訊RCBS>7:0>。來源資訊RCBS>7:0>用以從多個被啟動的記憶庫中，指定一者作為來源記憶庫。在一可能實施例中，來源資訊RCBS>7:0>具有複數位元，每一位元對應一記憶庫。舉例而言，當來源資訊RCBS>7:0>的數值為0000 0001時，表示控制器110想要複製記憶庫B 0的資料。因此，週邊邏輯電路121根據來源資訊RCBS>7:0>設定記憶庫B 0作為一來源記憶庫。在此例中，週邊邏輯電路121命令記憶庫B 0輸出一特定資料至資料路徑DL。在其它實施例中，週邊邏輯電路121根據複製指令CMD CP，得知一位址資訊，並根據該位址資訊，致能記憶庫B 0的部分位元線，用以命令該等位元線輸出特定資料。
接著，週邊邏輯電路121對啟動資訊BNK>7:0>及來源資訊RCBS>7:0>進行一特定運算，用以得知哪些被啟動的記憶庫要作為目的記憶庫。本發明並不限定特定運算的種類。在一可能實施例中，只要能夠辨視出來源記憶庫及目的記憶庫的運算，均可作為特定運算。在本實施例中，週邊邏輯電路121係對啟動資訊BNK>7:0>及來源資訊RCBS>7:0>進行互斥或運算(XOR)，用以產生一寫入資訊WCBS>7:0>。在一可能實施例中，寫入資訊WCBS>7:0>具有複數位元，每一位元對應一記憶庫。
舉例而言，假設寫入資訊WCBS>7:0>為1000 0000，其分別對應記憶庫B 7~B 0。在此例中，記憶庫B 7被設定成一目的記憶庫。因此，週邊邏輯電路121命令記憶庫B 7接收資料路徑DL上的特定資料。在其它實施例中，當寫入資訊WCBS>7:0>為1111 1110時，表示記憶庫B 7~B 1被設定成目的記憶庫。因此，週邊邏輯電路121要求記憶庫B 7~B 1接收並儲存資料路徑DL上的特定資料。由於同一記憶庫的資料可同時複製到多個記憶庫中，故可提高資料存取的效率。
第2圖為本發明之記憶陣列122的示意圖。為方便說明，第2圖僅顯示記憶庫B 1~B 4，但並非用以限制本發明。另外，記憶庫B 1~B 4的架構相同，故以下係以記憶庫B 1為例，說明記憶庫B 1的內部架構及動作方式。在本實施例中，記憶庫B 1包括一列選擇器211、記憶胞C 11~C pq以及一存取電路231。
列選擇器211耦接字元線WL 1~WL p，並根據一列致能信號S RE1選擇字元線WL 1~WL p之一者。在一可能實施例中，列致能信號S RE1與啟動資訊BNK>7:0>有關。舉例而言，當啟動資訊BNK>7:0>的一第一特定位元為數值1時，表示記憶庫B 1需被啟動。因此，週邊邏輯電路121透過列致能信號S RE1，致能記憶庫B 1裡的一特定字元線。在其它實施例中，當啟動資訊BNK>7:0>的一第一特定位元及一第二特定位元為數值1時，表示記憶庫B 1及B 2需被啟動。因此，週邊邏輯電路121透過列致能信號S RE1及S RE2，選擇記憶庫B 1及B 2裡的一特定字元線，如記憶庫B 1及B 2的字元線WL 1。
在本實施例中，記憶胞C 11~C pq係以陣列方式排列，並且每一者耦接一相對應的字元線及一相對應的位元線。舉例而言，記憶胞C 11耦接字元線WL 1及位元線BL 1，用以根據字元線WL 1上的開啟信號，接收並儲存位元線BL 1上的資料或是輸出資料至位元線BL 1。由於記憶胞C 11~C pq的內部架構均相同，故第2圖僅列出記憶胞C 11的架構。
如圖所示，記憶胞C 11具有一儲存電容221以及一存取電路222。存取電路222具有一放大電路(未顯示)，其根據一行致能信號RCSL放大儲存電容221所儲存的資料，用以產生一放大資料至相對應的位元線。在一些實施例中，存取電路222的放大電路稱為第一級感測放大器(first sense amplifier)。在其它實施例中，耦接同一位元線(如BL 1)的記憶胞(C 11~C p1)共用同一放大電路，因而可減少記憶胞C 11~C pq占用記憶庫B 1的空間。
在一可能實施例中，行致能信號RCSL與複製指令CMD CP有關。舉例而言，當週邊邏輯電路121解碼複製指令CMD CP時，除了來源資訊RCBS>7:0>外，亦可得知一位址資訊(即行致能信號RCSL)。該位址資訊用以指定欲讀取的記憶庫的位元線。
存取電路231耦接位元線BL 1~BL q並接收控制信號S SC1及S WC1。在本實施例中，存取電路231包括一放大電路240以及一寫入驅動器(write driver)250。放大電路240根據控制信號S SC1，放大位元線BL 1~BL q之至少一者的資料，並將放大後的資料傳送至資料路徑DL。在一可能實施例中，放大電路240可稱為第二級感測放大器(second sense amplifier；SSA)。寫入驅動器250根據控制信號S WC1，傳送資料路徑DL上的資料予位元線BL 1~BL q之至少一者。
在一可能實施例中，控制信號S SC1與來源資訊RCBS>7:0>有關。舉例而言，當來源資訊RCBS>7:0>裡的一特定位元為數值1並且該特定位元對應記憶庫B 1時，週邊邏輯電路121致能控制信號S SC1。因此，放大電路240放大並輸出位元線BL 1~BL q之至少一者的資料至資料路徑DL。
在其它實施例中，控制信號S WC1與寫入資訊WCBS>7:0>有關。舉例而言，當寫入資訊WCBS>7:0>裡的一特定位元為數值1並且該特定位元對應記憶庫B 1時，週邊邏輯電路121致能控制信號S WC1。因此，寫入驅動器250傳送資料路徑DL上的資料予記憶庫B 1。
資料路徑DL包括路徑DL 1~DL q，用以接收存取電路231~234所輸出的資料。在一可能實施例中，資料路徑DL的路徑數量與記憶庫的位元線的數量相同。在此例中，記憶庫B 1~B 4的位元線BL 1~BL q分別透過存取電路231~234耦接路徑DL 1~DL q。舉例而言，記憶庫B 1~B 4的位元線BL 1均耦接路徑DL 1，記憶庫B 1~B 4的位元線BL q均耦接路徑DL q。
假設，記憶庫B 1被指定為一來源記憶庫，並且記憶庫B 4被指定為一目的記憶庫。在此例中，列選擇器211根據列致能信號S RE1選擇記憶庫B 1的字元線WL 1~WL p之一者，如字元線WL 1。當行致能信號RCSL致能位元線BL 1~BL q時，記憶庫B 1的第一列(水平方向)的記憶胞C 11~C 1q被開啟。因此，記憶庫B 1的記憶胞C 11~C 1q的存取電路222放大儲存電容221所儲存的資料，用以產生一放大資料至位元線BL 1~BL q。當控制信號S SC1被致能，記憶庫B 1的放大電路240放大並輸出位元線BL 1~BL q的放大資料，用以產生一特定資料至資料路徑DL。當控制信號S WC4被致能時，記憶庫B 4的存取電路234傳送資料路徑DL上的資料予記憶庫B 4的位元線BL 1~BL q。
第3圖為本發明之週邊邏輯電路121的一可能實施例。在本實施例中，週邊邏輯電路121包括一判斷電路310、一寫入電路320以及一讀取電路330。判斷電路310根據控制器110所發出的指令的種類，控制寫入電路320及讀取電路330。舉例而言，當控制器110想要將記憶陣列122裡的一記憶庫的資料複製到另一記憶庫時，控制器110發出模式切換指令CMD MS，要求判斷電路310操作於一複製模式。
在複製模式下，判斷電路310根據控制器110所發出的複製指令CMD CP的種類，提供複製指令CMD CP予寫入電路320或是讀取電路330。舉例而言，當複製指令CMD CP係為一寫入指令時，判斷電路310要求寫入電路320進入複製模式，並提供複製指令CMD CP予寫入電路320。然而，當複製指令CMD CP係為一讀取指令時，判斷電路310要求讀取電路330進入複製模式，並提供複製指令CMD CP予讀取電路330。
在其它實施例中，判斷電路310解碼控制器110所發出的啟動指令CMD AT，用以產生並輸出啟動資訊BNK>7:0>。在此例中，啟動資訊BNK>7:0>係用以啟動複數記憶庫。在一些實施例中，判斷電路310輸出啟動指令CMD AT予寫入電路320或讀取電路330。在此例中，寫入電路320或讀取電路330解碼啟動指令CMD AT，用以產生並輸出啟動資訊BNK>7:0>。
在一可能實施例中，寫入電路320包括一指令解碼電路321以及一計數器322。在複製模式下，指令解碼電路321解碼複製指令CMD CP，用以產生一來源資訊RCBS>7:0>與行致能信號RCSL。來源資訊RCBS>7:0>係用以指定哪個被啟動的記憶庫作為一來源記憶庫。行致能信號RCSL係為一位址資訊，用以選擇來源記憶庫的至少一字元線及至少一位元線。
計數器322用以提供控制信號S SC1~S SC4及S WC1~S WC4。在複製模式下，在接收到行致能信號RCSL後，計數器322開始計數。當計數器322的一第一計數值達一第一預設值時，計數器322致能控制信號S SC1~S SC4之一者，用以開啟相對應的存取電路放大功能。以第2圖為例，當計數器322致能控制信號S SC1時，存取電路231的放大電路240放大記憶庫B 1所儲存的資料，用以產生一放大資料，並輸出放大資料至資料路徑DL。
當計數器322的一第二計數值達一第二預設值時，計數器322致能控制信號S WC1~S WC4之至少一者，用以開啟相對應的存取電路寫入功能。以第2圖為例，當計數器322致能控制信號S WC4時，存取電路234的寫入驅動器(未顯示)傳送資料路徑DL上的特定資料至記憶庫B 4。
在其它實施例中，讀取電路330包括一指令解碼電路331以及延遲電路332及333。在複製模式下，指令解碼電路331解碼複製指令CMD CP，用以產生一來源資訊RCBS>7:0>與一行致能信號RCSL。由於指令解碼電路331的特性與指令解碼電路321的特性相似，故不再贅述。
延遲電路332延遲行致能信號RCSL，用以致能控制信號S SC1~S SC4之一者。控制信號S SC1~S SC4係用以開啟被指定為來源記憶庫的存取電路的放大功能。延遲電路333延遲控制信號S SC1~S SC4，用以產生控制信號S WC1~S WC4。控制信號S WC1~S WC4係用以開啟被指定為目的記憶庫的存取電路的寫入功能。
在其它實施例中，判斷電路310可能根據模式切換指令CMD MS操作於一正常模式。在正常模式下，判斷電路310致能寫入電路320或讀取電路330。舉例而言，當判斷電路310接收到寫入指令CMD WR時，判斷電路310致能寫入電路320，並要求寫入電路320操作於一正常模式。在正常模式下，指令解碼電路321解碼寫入指令CMD WR，用以產生一位址資訊ADD。位址資訊ADD係用以指定一特定位址。當計數器322接收到位址資訊ADD時，計數器322開始計數。當計數器322的計數值達一預設值時，計數器322輸出控制信號S WC1~S WC4，用以開啟第2圖的存取電路231~234的寫入功能。以第2圖的記憶庫B 1為例，當存取電路231的寫入功能被開啟時，寫入驅動器250將資料路徑DL上的資料(外部資料)寫入記憶庫B 1。
在正常模式下，如果判斷電路310接收到讀取指令CMD RT時，判斷電路310致能讀取電路330，並要求讀取電路330操作於一正常模式。在正常模式下，指令解碼電路331解碼讀取指令CMD RT，用以產生一位址資訊ADD。位址資訊ADD係用以指定一特定位址。延遲電路332延遲位址資訊ADD，用以產生控制信號S SC1~S SC4，用以開啟第2圖的存取電路231~234的放大功能。以第2圖的記憶庫B 1為例，當存取電路231的放大功能被開啟時，放大電路240放大特定位址的資料，並將放大結果傳送至資料路徑DL。
第4圖為本發明之存取方法的一可能流程示意圖。本發明的存取方法適用於一儲存裝置。在一可能實施例中，儲存裝置具有複數記憶庫。該等記憶庫共同耦接到一資料路徑。
首先，接收並解碼一外部指令(步驟S411)。在一可能實施例中，儲存裝置具有一週邊邏輯電路，用以解碼外部指令。外部指令可能係由一控制器所提供。在此例中，該控制器係獨立於儲存裝置之外。
判斷外部指令是否要求記憶裝置進入一複製模式(步驟S412)。當外部指令並未要求記憶裝置進入一複製模式時，週邊邏輯電路判斷外部指令是否為一讀取指令(步驟S413)。當外部指令並非讀取指令時，表示外部指令係為一寫入指令。因此，週邊邏輯電路執行一寫入操作，用以將一外部資料寫入相對應的記憶庫中(步驟S414)。在一可能實施例中，週邊邏輯電路傳送外部控制器所提供的外部資料至資料路徑，再命令相對應的記憶庫儲存資料路徑上的外部資料。
當外部指令係為一讀取指令時，週邊邏輯電路執行一讀取操作，用擷取特定記憶庫所儲存的資料，並輸出予一外部控制器(步驟S415)。在一可能實施例中，週邊邏輯電路要求特定記憶庫輸出一特定資料至資料路徑。在此例中，週邊邏輯電路擷取資料路徑上的特定資料，並提供予一外部控制器。
當外部指令要求記憶裝置進入一複製模式時，命令記憶庫中之一第一記憶庫提供一特定資料至資料路徑(步驟S416)。在一可能實施例中，控制器發出一啟動指令。在此例中，週邊邏輯電路解碼啟動指令，用以產生一啟動資訊(步驟S417)。在一可能實施例中，啟動資訊具有多個位元。每一位元對應一記憶庫。
根據啟動資訊，啟動多個記憶庫(步驟S418)。舉例而言，當啟動資訊的一特定位元為數值1時，表示其所對應的記憶庫需被啟動。因此，週邊邏輯電路啟動相對應的記憶庫。為方便說明，假設，週邊邏輯電路啟動一第一記憶庫及一第二記憶庫。另外，控制器發出一複製指令。在此例中，週邊邏輯電路解碼複製指令，用以產生一來源資訊(步驟S419)。
根據來源資訊，命令被啟動的記憶庫之一者輸出一特定資料至資料路徑(步驟S420)。在一可能實施例中，來源資訊具有複數位元，每一位元對應一記憶庫。舉例而言，當來源資訊的一特定位元為數值1時，表示其所對應的記憶庫為來源記憶庫。因此，週邊邏輯電路根據來源資訊，命令來源記憶庫輸出特定資料。在一可能實施例中，週邊邏輯電路更根據複製指令，用以產生一位址資訊，並根據位址資訊致能來源記憶庫的多條位元線。在此例中，位元線上的一第一級放大電路放大位元線所耦接的記憶胞的資料，用以產生一放大資料。接著，一第二級放大電路再放大該放大資料，用以產生該特定資料。
命令記憶庫中之第二記憶庫儲存資料路徑上的特定資料(步驟S421)。在一可能實施例中，週邊邏輯電路根據啟動資訊及來源資訊，從被啟動的記憶庫中，指定至少一記憶庫作為目的記憶庫(步驟S422)。在本實施例中，週邊邏輯電路係對啟動資訊及來源資訊進行互斥或運算，用以產生一寫入資訊。
週邊邏輯電路根據寫入資料，命令目的記憶庫儲存資料路徑上的特定資料(步驟S423)。在一可能實施例中，在第二級放大電路提供該特定資料至資料路徑後，週邊邏輯電路才要求目的記憶庫儲存資料路徑上的特定資料。
在其它實施例中，週邊邏輯電路可能根據寫入資料，要求多個被啟動的記憶庫同時儲存資料路徑上的特定資料。因此，可大幅減少記憶裝置的存取時間。再者，由於週邊邏輯電路不需從外部介面接收欲存入目的記憶庫的資料，故可簡化資料寫入記憶裝置的步驟。
100:存取系統110:控制器 120:儲存裝置121:週邊邏輯電路 122:記憶陣列CMD RT:讀取指令 CMD WR:寫入指令CMD MS:模式切換指令 B 0~B 7:記憶庫DL:資料路徑 CMD AT:啟動指令CMD CP:複製指令 211~214:列選擇器231~234:存取電路 221:儲存電容222:存取電路 240:放大電路250:寫入驅動器 B 1~B 4:記憶庫C 11~C pq:記憶胞 WL 1~WL p:字元線S RE1~ S RE4:列致能信號 RCSL:行致能信號BL 1~BL q:位元線 S SC1~ S SC4、S WC1~ S WC4:控制信號 310:判斷電路320:寫入電路 330:讀取電路321、331:指令解碼電路 322:計數器332、333:延遲電路 BNK>7:0>:啟動資訊 RCBS>7:0>:來源資訊 ADD:位址資訊S411~S423:步驟
第1圖為本發明之存取系統的示意圖。 第2圖為本發明之記憶陣列的示意圖。 第3圖為本發明之週邊邏輯電路的一可能實施例。 第4圖為本發明之存取方法的一可能流程示意圖。
100:存取系統
110:控制器
120:儲存裝置
121:週邊邏輯電路
122:記憶陣列
CMDRT:讀取指令
CMDWR:寫入指令
CMDMS:模式切換指令
B0~B7:記憶庫
DL:資料路徑
CMDAT:啟動指令
CMDCP:複製指令

Claims (9)

  1. 一種儲存裝置，包括：一記憶陣列，包括：複數記憶庫；以及一資料路徑；以及一週邊邏輯電路，根據一模式切換指令，操作於一複製模式或是一正常模式，其中，在該複製模式下，該週邊邏輯電路命令該等記憶庫中之一第一記憶庫提供一特定資料至該資料路徑，並命令該等記憶庫中之一第二記憶庫儲存該資料路徑上的該特定資料，其中該記憶陣列包括：一第一存取電路，根據一行致能信號，致能該第一記憶庫的複數位元線，並放大該等位元線所耦接的複數第一記憶胞的資料，用以產生一放大資料；一第二存取電路，根據一第一控制信號，放大該放大資料，用以產生該特定資料；以及一第三存取電路，根據一第二控制信號，寫入該特定資料至該第二記憶庫的複數第二記憶胞。
  2. 如申請專利範圍第1項所述之儲存裝置，其中在該複製模式下：該週邊邏輯電路解碼一啟動指令，用以產生一啟動資訊，並根據該啟動資訊選擇該第一及第二記憶庫； 該週邊邏輯電路解碼一複製指令，用以產生一來源資訊，該週邊邏輯電路根據該來源資訊要求該第一記憶庫提供該特定資料至該資料路徑；該週邊邏輯電路對該啟動資訊及該來源資訊進行一互斥或運算，用以產生一寫入資訊，該週邊邏輯電路根據該寫入資訊要求該第二記憶庫儲存該資料路徑上的該特定資料；在該正常模式下：該週邊邏輯電路根據一寫入指令，提供一外部資料至該資料路徑，並要求該第二記憶庫儲存該外部資料；以及該週邊邏輯電路根據一讀取指令，要求該第一記憶庫提供該特定資料至該資料路徑，並輸出該資料路徑上的該特定資料予一外部介面。
  3. 如申請專利範圍第2項所述之儲存裝置，其中該週邊邏輯電路根據該啟動資訊更選擇該等記憶庫中的一第三記憶庫，並根據該寫入資訊要求該第三記憶庫儲存該資料路徑上的該特定資料。
  4. 如申請專利範圍第1項所述之儲存裝置，其中該週邊邏輯電路包括：一指令解碼電路，解碼該複製指令，用以產生該行致能信號；一第一延遲電路，延遲該行致能信號，用以產生該第一控制信號；以及一第二延遲電路，延遲該第一控制信號，用以產生該第二控制信號。
  5. 如申請專利範圍第1項所述之儲存裝置，其中該週邊邏輯電路包括：一指令解碼電路，解碼該複製指令，用以產生該行致能信號；以及一計數器，在計數到一第一計數值時，產生該第一控制信號，在計數到一第二計數值時，產生該第二控制信號。
  6. 一種存取方法，適用於一儲存裝置，該儲存裝置具有複數記憶庫，該存取方法包括：接收並根據一模式切換指令，操作於一複製模式或是一正常模式；在該複製模式下：命令該等記憶庫中之一第一記憶庫提供一特定資料至一資料路徑；以及命令該等記憶庫中之一第二記憶庫儲存該資料路徑上的該特定資料；在該正常模式下：根據一寫入指令，提供一外部資料至該資料路徑，並要求該第二記憶庫儲存該外部資料；以及根據一讀取指令，要求該第一記憶庫提供該特定資料至該資料路徑，並輸出該特定路徑上的該特定資料予一外部介面，其中命令該等記憶庫中之該第一記憶庫提供該特定資料至該資料路徑的步驟包括： 利用一第一存取電路，根據一行致能信號，致能該第一記憶庫的複數位元線，並放大該等位元線所耦接的複數第一記憶胞的資料，用以產生一放大資料；以及利用一第二存取電路，根據一第一控制信號，放大該放大資料，用以產生該特定資料，其中命令該等記憶庫中之該第二記憶庫儲存該資料路徑上的該特定資料的步驟包括：利用一第三存取電路，根據一第二控制信號，寫入該特定資料至該第二記憶庫的複數第二記憶胞。
  7. 如申請專利範圍第6項所述之存取方法，更包括：在該複製模式下：解碼一啟動指令，用以產生一啟動資訊；根據該啟動資訊選擇該第一記憶庫以及該第二記憶庫；解碼一複製指令，用以產生一來源資訊；根據該來源資訊命令該第一記憶庫產生該特定資料至該資料路徑；對該啟動資訊及該來源資訊進行一特定運算，用以產生一寫入資訊；根據該寫入資訊，命令該第二記憶庫儲存該資料路徑上的該特定資料，其中該特定運算係為一互斥或運算。
  8. 如申請專利範圍第7項所述之存取方法，更包括：根據該啟動資訊，選擇該等記憶庫中的一第三記憶庫； 根據該寫入資訊，命令該第三記憶庫儲存該資料路徑上的該特定資料；解碼該複製指令，用以致能該第一記憶庫的複數位元線；放大該等位元線所耦接的複數第一記憶胞的資料，用以產生一放大資料；放大該放大資料，用以產生該特定資料；以及命令該第二及第三記憶庫同時儲存該特定資料。
  9. 如申請專利範圍第7項所述之存取方法，更包括：根據該啟動資訊，選擇該等記憶庫中的一第三記憶庫；根據該寫入資訊，命令該第三記憶庫儲存該資料路徑上的該特定資料；解碼該複製指令，用以致能該第一記憶庫的複數位元線；放大該等位元線所耦接的複數第一記憶胞的資料，用以產生一放大資料；判斷一第一計數值是否達一第一預設值，當該第一計數值達該第一預設值時，放大該放大資料，用以產生該特定資料；以及判斷一第二計數值是否達一第二預設值，當該第二計數值達該第二預設值時，命令該第二及第三記憶庫儲存該資料路徑上的該特定資料。
TW108129079A 2019-08-15 2019-08-15 儲存裝置及存取方法 TWI708260B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW108129079A TWI708260B (zh) 2019-08-15 2019-08-15 儲存裝置及存取方法
US16/840,818 US11030130B2 (en) 2019-08-15 2020-04-06 Storage device, access method and system utilizing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW108129079A TWI708260B (zh) 2019-08-15 2019-08-15 儲存裝置及存取方法

Publications (2)

Publication Number Publication Date
TWI708260B true TWI708260B (zh) 2020-10-21
TW202109516A TW202109516A (zh) 2021-03-01

Family

ID=74091448

Family Applications (1)

Application Number Title Priority Date Filing Date
TW108129079A TWI708260B (zh) 2019-08-15 2019-08-15 儲存裝置及存取方法

Country Status (2)

Country Link
US (1) US11030130B2 (zh)
TW (1) TWI708260B (zh)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120110244A1 (en) * 2010-11-02 2012-05-03 Micron Technology, Inc. Copyback operations
TW201643690A (zh) * 2015-06-04 2016-12-16 Accelstor Inc 資料儲存系統及其特定指令執行方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100282519B1 (ko) * 1998-09-09 2001-02-15 김영환 플래시 메모리의 데이터 리드속도 향상회로
US7246215B2 (en) 2003-11-26 2007-07-17 Intel Corporation Systolic memory arrays
US8549236B2 (en) * 2006-12-15 2013-10-01 Siliconsystems, Inc. Storage subsystem with multiple non-volatile memory arrays to protect against data losses
JP2012033210A (ja) * 2010-07-28 2012-02-16 Elpida Memory Inc 半導体装置及び半導体装置の試験方法
US9983953B2 (en) * 2012-12-20 2018-05-29 Intel Corporation Multiple computer system processing write data outside of checkpointing
US9766837B2 (en) * 2015-06-10 2017-09-19 Micron Technology, Inc. Stripe mapping in memory
US10387046B2 (en) 2016-06-22 2019-08-20 Micron Technology, Inc. Bank to bank data transfer

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120110244A1 (en) * 2010-11-02 2012-05-03 Micron Technology, Inc. Copyback operations
TW201643690A (zh) * 2015-06-04 2016-12-16 Accelstor Inc 資料儲存系統及其特定指令執行方法

Also Published As

Publication number Publication date
TW202109516A (zh) 2021-03-01
US11030130B2 (en) 2021-06-08
US20210049117A1 (en) 2021-02-18

Similar Documents

Publication Publication Date Title
JP6122170B1 (ja) 不揮発性ｒａｍ及び不揮発性ｒａｍを含むシステム
US10672445B2 (en) Memory device including local support for target data searching and methods of operating the same
JP2011040115A (ja) 半導体記憶装置
US12099455B2 (en) Memory device with internal processing interface
US8677082B2 (en) Data mask system and data mask method
KR20010087733A (ko) 데이터 기록/소거 동작 중에 데이터 판독 동작이 가능한비휘발성 반도체 메모리 장치
US20100182864A1 (en) Semiconductor memory device requiring refresh operation
JP2705590B2 (ja) 半導体記憶装置
US20060083097A1 (en) Method and system for providing sensing circuitry in a multi-bank memory device
JP2005116167A (ja) アドレス信号によって動作モードを設定するメモリシステム及び方法
TWI708260B (zh) 儲存裝置及存取方法
US20230223065A1 (en) Memory device, memory module, and operating method of memory device for processing in memory
CN112631505B (zh) 存储装置及存取方法
JP5431624B2 (ja) 半導体記憶装置
US9336842B2 (en) Address counting circuit and semiconductor apparatus using the same
JP2012069102A (ja) 不揮発性メモリの読み出し動作変更
US9672890B2 (en) Semiconductor memory apparatus
US20100124141A1 (en) Semiconductor memory device of dual-port type
JP2001312887A (ja) 半導体記憶装置
US20140059304A1 (en) Semiconductor memory device
JPH06111598A (ja) 半導体メモリ回路
JPH0877771A (ja) 同期型半導体記憶装置および半導体記憶装置
US12009058B2 (en) Address latch, address control circuit and semiconductor apparatus including the address control circuit
US6882554B2 (en) Integrated memory, and a method of operating an integrated memory
US11669393B2 (en) Memory device for swapping data and operating method thereof