TWI707353B - 資料儲存裝置及其操作方法 - Google Patents

資料儲存裝置及其操作方法 Download PDF

Info

Publication number
TWI707353B
TWI707353B TW105134325A TW105134325A TWI707353B TW I707353 B TWI707353 B TW I707353B TW 105134325 A TW105134325 A TW 105134325A TW 105134325 A TW105134325 A TW 105134325A TW I707353 B TWI707353 B TW I707353B
Authority
TW
Taiwan
Prior art keywords
read
data
target
bit
page
Prior art date
Application number
TW105134325A
Other languages
English (en)
Other versions
TW201737262A (zh
Inventor
田明雲
Original Assignee
韓商愛思開海力士有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 韓商愛思開海力士有限公司 filed Critical 韓商愛思開海力士有限公司
Publication of TW201737262A publication Critical patent/TW201737262A/zh
Application granted granted Critical
Publication of TWI707353B publication Critical patent/TWI707353B/zh

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
    • G06F11/1012—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices using codes or arrangements adapted for a specific type of error
    • G06F11/102—Error in check bits
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
    • G06F11/1012—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices using codes or arrangements adapted for a specific type of error
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
    • G06F11/1048—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices using arrangements adapted for a specific error detection or correction feature
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0614—Improving the reliability of storage systems
    • G06F3/0619—Improving the reliability of storage systems in relation to data integrity, e.g. data losses, bit errors
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0638—Organizing or formatting or addressing of data
    • G06F3/064—Management of blocks
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/52—Protection of memory contents; Detection of errors in memory contents

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Quality & Reliability (AREA)
  • Human Computer Interaction (AREA)
  • Computer Security & Cryptography (AREA)
  • Read Only Memory (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)

Abstract

一種資料儲存裝置包括：一非揮發性記憶體裝置，其包括複數個記憶體單元；以及一控制器，其適於從與複數個記憶體單元對應的目標頁面讀取目標資料，基於從與目標資料的複數個記憶體單元對應的至少一個參考頁面讀取的參考資料來估計目標資料的錯誤位元，並且基於估計的結果對目標資料執行錯誤校正操作。

Description

資料儲存裝置及其操作方法 相關申請的交叉引用
本申請案請求於2016年4月11日向韓國智慧財產權局提交的申請號為10-2016-0044045的韓國專利申請的優先權，其全部內容透過引用併入本文。
本發明的各種實施例大致上關於一種資料儲存裝置，並且更特別地，關於一種包括非揮發性記憶體裝置的資料儲存裝置。
資料儲存裝置回應於寫入請求儲存由外部裝置提供的資料。資料儲存裝置也可回應於讀取請求將儲存的資料提供給外部裝置。使用資料儲存裝置的外部裝置的示例包括電腦、數位相機、行動電話等。資料儲存裝置能夠嵌入在外部裝置中或單獨製造然後連接。
在實施例中，一種資料儲存裝置可包括：一非揮發性記憶體裝置，其包括複數個記憶體單元；以及一控制器，其適於從與複數個記憶體單元對應的目標頁面讀取目標資料，基於從與目標資料的複數個記憶體單元對應的 至少一個參考頁面讀取的參考資料來估計目標資料的錯誤位元，並且基於估計的結果對目標資料執行錯誤校正操作。
在實施例中，一種資料儲存裝置的操作方法可包括：從與複數個記憶體單元對應的目標頁面讀取目標資料；基於從與目標資料的複數個記憶體單元對應的至少一個參考頁面讀取的參考資料估計目標資料的錯誤位元；以及基於估計的結果對目標資料執行錯誤校正操作。
在實施例中，一種資料儲存裝置可包括：一非揮發性記憶體裝置，其包括複數個記憶體單元；以及一控制器，其適於基於從目標記憶體單元讀取的至少一個參考位元估計從目標記憶體單元讀取的目標位元是否為錯誤位元。
10:資料儲存裝置
100:控制器
200:非揮發性記憶體裝置
210:控制邏輯
220:電壓供應單元
230:介面單元
240:位址解碼器
250:資料輸入/輸出單元
260:記憶體區域
1000:固態驅動器(SSD)
1100:控制器
1110:處理器
1120:RAM
1130:ROM
1140:ECC單元
1150:主機介面
1160:儲存介質介面
1200:儲存介質
1500:主機裝置
2000:資料處理系統
2100:主處理器
2200:主記憶體裝置
2300:資料儲存裝置
2310:控制器
2320:儲存介質
2400:輸入/輸出裝置
2500:系統匯流排
2600:網路
2700:伺服器
S110~S170:步驟
S210~270:步驟
現在將參照以下附圖描述本發明的實施例，其中：圖1是示出根據本發明的實施例的包括控制器和非揮發性記憶體裝置的資料儲存裝置的簡化方塊圖。
圖2是示出圖1的非揮發性記憶體裝置的配置的示例的更具體的方塊圖。
圖3是示出非揮發性記憶體裝置的記憶體單元的閾值電壓分佈的示例的圖。
圖4A是示出根據本發明的實施例的確定不可靠記憶體單元的方法的記憶體單元的閾值電壓分佈的示例。
圖4B是示出根據本發明的實施例的估計目標資料的錯誤位元的方法的記憶體單元的參考資料和目標資料的示例。
圖5A是示出確定不可靠記憶體單元的方法的記憶體單元的閾值電壓分佈的另一個示例。
圖5B是示出估計目標資料的錯誤位元的方法的記憶體單元的參考資料和目標資料的另一個示例。
圖6A是示出確定不可靠記憶體單元的方法的記憶體單元的閾值電壓分佈的另一個示例。
圖6B是示出估計目標資料的錯誤位元的方法的記憶體單元的參考資料和目標資料的另一個示例。
圖7是示出根據本發明的實施例的錯誤校正操作的示例性LLR表。
圖8是示出根據本發明的實施例的錯誤校正操作的位元翻轉目標資料的示例性清單。
圖9是示出根據本發明的實施例的用於操作圖1的資料儲存裝置的方法的流程圖。
圖10是示出根據本發明的另一實施例的用於操作圖1的資料儲存裝置的方法的流程圖。
圖11是示出根據本發明的實施例的固態驅動器(SSD)的方塊圖。
圖12是示出根據本發明的實施例的包括資料儲存裝置的資料處理系統的方塊圖。
在下文中，將參照附圖描述根據本發明的資料儲存裝置及其操作方法。然而，本發明可以不同形式體現，並且不應被解釋為限於本文闡述的實施例。相反地，提供這些實施例以足夠詳細地描述本發明使得本發明所屬技術領域的人士能夠製造和使用本發明。
應當被理解的是，本發明的實施例不限於在附圖中示出的細節，附圖不一定按比例繪製，在一些情況下，為了更清楚地示出本發明的一些特徵，比例可能已經被誇大。雖然使用特定的術語，但是應當被理解的是，使用的術語僅用於描述特定的實施例而不旨在限制本發明的範圍。
還應當注意的是，在一些情況下，如對於相關技術領域的人士顯而易見的是，關於一個實施例描述的特徵或元件可以單獨使用或與另一個實施例的其他特徵或元件組合使用，除非另有特別說明。
現在參照圖1，根據本發明的實施例提供了資料儲存裝置10。
資料儲存裝置10可被配置為回應於來自外部裝置(未示出)的寫入請求儲存由外部裝置提供的資料。並且，資料儲存裝置10可被配置為回應於來自外部裝置的讀取請求將儲存的資料提供給外部裝置。
資料儲存裝置10可被配置為國際個人電腦記憶卡協會(PCMCIA)卡、標準快閃記憶體(CF)卡、智慧媒體卡、記憶棒、各種多媒體卡(MMC、eMMC、RS-MMC和微型-MMC)、各種安全數位卡(SD、迷你-SD和微型-SD)、通用快閃記憶體(UFS)、固態驅動器(SSD)等。
如圖1的實施例所示，資料儲存裝置10包括操作上彼此連接的控制器100和非揮發性記憶體裝置200。
控制器100可控制資料儲存裝置10的操作。例如，控制器10可回應於從外部裝置傳輸的寫入請求將資料儲存在非揮發性記憶體裝置200中。例如，控制器100也可回應於從外部裝置接收的讀取請求讀取儲存在非揮發性記憶體裝置200中的資料並將讀取的資料輸出至外部裝置。
更具體地，根據圖1的實施例，控制器100可從與非揮發性記憶體裝置200的複數個記憶體單元對應的目標頁面中讀取目標資料TGDT。控制器100可基於從對應於與目標資料TGDT相同的記憶體單元的至少一個參考頁面讀取的參考資料REFDT來估計目標資料TGDT的錯誤位元，並基於估計結果對目標資料TGDT執行錯誤校正操作。
更具體地，控制器100可基於參考資料REFDT在複數個記憶體單元中識別不可靠記憶體單元，並將從不可靠記憶體單元中讀取的目標資料TGDT的部分估計為錯誤位元。例如，當從記憶體單元中讀取的參考資料REFDT具有預定值的一個或多個位元時，控制器100可將記憶體單元識別為不可靠記憶體單元。在非揮發性記憶體裝置200的記憶體單元的閾值電壓分佈中，不可靠記憶體單元可位於在目標資料TGDT的不可靠閾值電壓分佈中。如下文將要描述的，目標資料TGDT的不可靠閾值電壓分佈可包括與用於讀取目標資料TGDT的各個目標讀取電壓相鄰的閾值電壓分佈。
在本實施例中，從其中讀取參考資料REFDT的參考頁面可取決於從其中讀取目標資料TGDT的目標頁面。如下文將要描述的，可以對參考頁面執行讀取操作，該參考頁面具有位於目標資料TGDT的不可靠閾值電壓分佈與剩餘閾值電壓分佈之間的邊界的讀取電壓。
根據實施例，控制器100可對目標資料TGDT執行預錯誤校正操作。在本技術領域中已知的各種錯誤校正技術可用於預錯誤校正操作。當對目標資料TGDT的預錯誤校正操作失敗時，控制器100可對目標資料TGDT執行上述錯誤位元估計操作和錯誤校正操作。
根據實施例，控制器100可以僅當預先已經讀取參考資料REFDT時執行錯誤位元估計操作和錯誤校正操作。當參考資料REFDT未被預先讀取時，控制器100可不對目標資料TGDT執行錯誤位元估計操作和錯誤校正操作。當根據來自外部裝置的請求早於目標資料TGDT讀取參考資料REFDT時，參考資料REFDT可被預先讀取，並保留在控制器100中直到讀取目標資料TGDT。可採用這樣的策略以防止操作延遲。
控制器100可基於錯誤位元估計結果以各種方式執行錯誤校正操作。
例如，控制器100可透過減小與估計的錯誤位元對應的對數似然比(LLR)值的大小來調整LLR值，並基於調整的LLR值執行錯誤校正操作。例如，控制器100可將與估計的錯誤位元對應的LLR值的大小設置為小於與其他位對應的LLR值。
又例如，控制器100可透過對目標資料TGDT的估計的錯誤位元執行位元翻轉操作來產生一組備用資料，並對該組備用資料執行錯誤校正操作。因為在本技術領域中已知的各種錯誤校正技術可被應用於錯誤校正操作，所以本文將省略其詳細描述。
根據控制器100的控制，非揮發性記憶體裝置200可儲存從控制器100傳輸的資料，可讀取儲存的資料並將讀取的資料傳輸到控制器100。根據控 制器100的控制，非揮發性記憶體裝置200可讀取目標資料TGDT和參考資料REFDT，並將讀取的目標資料TGDT和參考資料REFDT傳輸到控制器100。
非揮發性記憶體裝置200可以是或包括快閃記憶體，諸如NAND快閃記憶體或NOR快閃記憶體、鐵電隨機存取記憶體(FeRAM)、相變隨機存取記憶體(PCRAM)、磁阻式隨機存取記憶體(MRAM)、電阻式隨機存取記憶體(ReRAM)等。
雖然示出的是圖1的資料儲存裝置10包括一個非揮發性記憶體裝置200，但是應當注意的是，包括在資料儲存裝置10中的非揮發性記憶體裝置的數量可以變化。
現在參照圖2，根據實施例，圖1的非揮發性記憶體裝置200可包括控制邏輯210、電壓供應單元220、介面單元230、位址解碼器240、資料輸入/輸出單元250和記憶體區域260。
控制邏輯210可根據控制器100的控制來控制非揮發性記憶體裝置200的操作。控制邏輯210可從介面單元230接收從控制器100中傳輸的命令CMD，並可回應於該命令將控制信號CNTS傳輸到非揮發性記憶體裝置200的內部單元。
電壓供應單元220可根據控制邏輯210的控制產生非揮發性記憶體裝置200的一般操作所必須的各種操作電壓。例如，電壓供應單元220可將待用於寫入和讀取操作的各種電壓供應給位址解碼器240。
介面單元230可與控制器100交換包括命令和位址的各種控制信號以及資料。介面單元230可將輸入到其的各種控制信號和資料傳輸到非揮發性記憶體件200的內部單元。
位址解碼器240可解碼位址以選擇記憶體區域260中的待被存取的部分。位址解碼器240可根據解碼結果選擇性地驅動字元線WL並控制資料輸入/輸出單元250以選擇性地驅動位元線BL。
資料輸入/輸出單元250可透過位元線BL將從介面單元230輸出的資料傳輸到記憶體區域260。資料輸入/輸出單元250可透過位元線BL將從記憶體區域260讀取的資料傳輸到介面單元230。資料輸入/輸出單元250可回應於讀取電壓感測當開啟和關閉包括在記憶體區域260中的記憶體單元時形成的電流，並根據感測結果獲取從記憶體單元讀取的資料。
記憶體區域260可透過字元線WL與位址解碼器240連接，並可透過位元線BL與資料輸入/輸出單元250連接。記憶體區域260可包括複數個記憶體單元，其分別設置在字元線WL和位元線BL彼此相交並且資料儲存在其中的區域處。記憶體區域260可包括二維或三維結構的記憶體單元陣列。
記憶體區域260可包括複數個頁面P0-Pk。當相應的字元線被驅動時，可存取頁面P0-Pk的每一個。
圖3是示出圖2的非揮發性記憶體裝置的記憶體單元的閾值電壓分佈VD1-VD8的示例的圖。水平軸Vth表示記憶體單元的閾值電壓，並且垂直軸單元#表示與閾值電壓對應的記憶體單元的數量。
在圖3中，記憶體單元的每個可儲存包括最低有效位元(LSB)、中間有效位元(CSB)和最高有效位元(MSB)的3位。然而，根據本實施例，待儲存在每個記憶體單元中的位元的數量不限於此。可將LSB、CSB和MSB分別儲存在LSB頁面、CSB頁面和MSB頁面中。閾值電壓分佈VD1-VD8的記憶體單元可對應於LSB頁面、CSB頁面和MSB頁面。
例如，記憶體單元可根據儲存在其中的資料具有閾值電壓分佈VD1-VD8。記憶體單元可根據待儲存在其中的3-位元資料被控制為具有與8個閾值電壓分佈VD1-VD8中的任意一個對應的閾值電壓。例如，如圖3所示，儲存二進位值“111”的資料的記憶體單元可具有對應於閾值電壓分佈VD1的閾值電壓，儲存二進位值“011”的資料的記憶體單元可具有對應於閾值電壓分佈VD2的閾值電壓，儲存二進位值“001”的資料的記憶體單元可具有對應於閾值電壓分佈VD3的閾值電壓，儲存二進位值“000”的資料的記憶體單元可具有對應於閾值電壓分佈VD4的閾值電壓，儲存二進位值“010”的資料的記憶體單元可具有對應於閾值電壓分佈VD5的閾值電壓，儲存二進位值“110”的資料的記憶體單元可具有對應於閾值電壓分佈VD6的閾值電壓，儲存二進位值“100”的資料的記憶體單元可具有對應於閾值電壓分佈VD7的閾值電壓，以及儲存二進位值“101”的資料的記憶體單元可具有對應於閾值電壓分佈VD8的閾值電壓。
當透過對應字元線施加預定讀取電壓時，可根據閾值電壓開啟或關閉記憶體單元。例如，可當施加高於其閾值電壓的讀取電壓時開啟記憶體單元，並且當施加低於其閾值電壓的讀取電壓時關閉記憶體單元。透過感測當開啟/關閉記憶體單元時形成的電流，確定記憶體單元的閾值電壓是高於還是低於讀取電壓是可能的。可根據位於閾值電壓分佈VD1-VD8之間的讀取電壓R1-R7確定由記憶體單元的閾值電壓表示的記憶體單元的位元值，並且作為結果，可根據記憶體單元的閾值電壓和基於記憶體單元的閾值電壓的讀取電壓R1-R7來讀取記憶體單元的資料。
參照圖3，各個讀取電壓R1-R7區分在LSB頁面、CSB頁面和MSB頁面中的不同頁面的位元值。即，各個LSB頁面、CSB頁面和MSB頁面與讀取電 壓R1-R7中的不同目標讀取電壓相關。例如，MSB讀取電壓R1和R5區分MSB頁面的位元值；CSB讀取電壓R2、R4和R6區分CSB頁面的位元值；以及LSB讀取電壓R3和R7區分LSB頁面的位元值。目標頁面可以是LSB頁面、CSB頁面和MSB頁面中的任意一個，並且因此可根據LSB頁面、CSB頁面和MSB頁面中哪一個是目標頁面來確定目標讀取電壓。不可靠記憶體單元具有位於目標資料TGDT的不可靠閾值電壓分佈中的閾值電壓，其中目標資料TGDT的不可靠閾值電壓分佈鄰近於用於讀取目標資料TGDT的各個目標讀取電壓。可對具有讀取電壓的參考頁面執行讀取操作，其中讀取電壓位於目標資料TGDT的不可靠閾值電壓分佈與剩餘閾值電壓分佈之間的邊界處，並且因此參考頁面也可以取決於LSB頁面、CSB頁面和MSB頁面作為目標頁面。
記憶體單元的閾值電壓可由於諸如相鄰記憶體單元之間的干擾和由於時間的流逝而放電的各種原因錯誤地改變。例如，當最初位於閾值電壓分佈VD4中的記憶體單元的閾值電壓改變為位於另一閾值電壓分佈VD3中時，記憶體單元的位元值被錯誤地讀取為另一值而不是原始值。例如，即使資料“000”(對應於閾值電壓分佈VD4)最初被寫入在相應的記憶體單元中，也可由於記憶體單元的閾值電壓的偏移從相應的記憶體單元錯誤地讀取資料“001”(對應於閾值電壓分佈VD3)。當記憶體單元的初始閾值電壓位於讀取電壓(例如，閾值電壓分佈VD3和VD4之間的LSB讀取電壓R3)附近時，通常可發生閾值電壓的錯誤偏移(導致錯誤資料讀取的實質偏移)。
然而，當最初位於第一閾值電壓分佈中，例如VD4閾值電壓分佈中，的記憶體單元的閾值被錯誤地偏移在第二閾值電壓分佈中，例如VD3閾值電壓分佈中，從而錯誤地改變記憶體單元的LSB值時，相同記憶體單元的CSB值 和MSB值不改變，並且因此儘管閾值電壓改變，但是在記憶體單元的CSB值和MSB值中可能不會發生錯誤。因此，如下文將要描述的，可定義與LSB頁面、CSB頁面和MSB頁面對應的不可靠閾值電壓分佈。
圖4A是示出為作為目標資料TGDT的LSB資料確定不可靠記憶體單元的方法的記憶體單元的閾值電壓分佈的示例。圖4B是示出估計作為目標資料TGDT的LSB資料的錯誤位元的方法的記憶體單元的參考資料和目標資料TGDT的示例。
參照圖4A，具有位於閾值電壓分佈VD3和VD4中的閾值電壓的記憶體單元參考LSB讀取電壓R3輸出不同的LSB資料值401。並且，位於閾值電壓分佈VD7和VD8中的記憶體單元參考LSB讀取電壓R7輸出不同的LSB 402。因此，從位於與LSB讀取電壓R3和R7相鄰的閾值電壓分佈VD3、VD4、VD7和VD8中的記憶體單元讀取的LSB可具有高不可靠性。這是因為在閾值電壓分佈VD3、VD4、VD7和VD8中的LSB讀取電壓R3和R7附近的記憶體單元易於受它們的閾值電壓的錯誤偏移的影響，因此在LSB讀取電壓R3和R7附近的記憶體單元的LSB值可能易於受到錯誤的影響。
從這個觀點，可將用於LSB資料的不可靠閾值電壓分佈定義為包括與LSB讀取電壓R3和R7相鄰的閾值電壓分佈VD3、VD4、VD7和VD8。參考LSB讀取電壓R3和R7，具有被確定為位於用於LSB資料的不可靠閾值電壓分佈VD3、VD4、VD7和VD8中的閾值電壓的記憶體單元具有大可能性輸出錯誤的LSB值401和402，即，與它們的原始LSB值不同的LSB值。被確定為位於用於LSB資料的不可靠閾值電壓分佈VD3、VD4、VD7和VD8中的記憶體單元可被估計為將LSB輸出為錯誤位元。在下文中，被確定為位於不可靠閾值電壓分佈中，例如， 與用於LSB資料的LSB讀取電壓R3和R7相鄰的閾值電壓分佈VD3、VD4、VD7和VD8中，的記憶體單元可被定義為用於LSB資料的不可靠記憶體單元。
在圖4A示出的實施例中，為了確定用於LSB資料的不可靠記憶體單元，根據CSB讀取電壓R2、R4和R6讀取的參考資料REFDT可被用作用於LSB資料的參考電壓。如上所述，即使當記憶體單元的閾值電壓最初位於閾值電壓分佈VD4中然後錯誤地改變為位於閾值電壓分佈VD3中並且因此記憶體單元的LSB值錯誤地改變時，記憶體單元的CSB值和MSB值不改變，並且因此儘管閾值電壓改變，但是在記憶體單元的CSB值和MSB值中不會發生錯誤。CSB讀取電壓R2、R4和R6被用作用於LSB資料的參考電壓的原因是因為CSB讀取電壓R2、R4和R6可將用於LSB資料的不可靠閾值電壓分佈VD3、VD4、VD7和VD8與剩餘閾值電壓分佈VD1、VD2、VD5和VD6區分。換言之，CSB讀取電壓R2、R4和R6位於用於LSB資料的不可靠閾值電壓分佈(VD3、VD4、VD7和VD8)與剩餘閾值電壓分佈(VD1、VD2、VD5和VD6)之間的邊界處。因此，如圖4A所示，CSB讀取電壓R2位於用於LSB資料的不可靠閾值電壓分佈VD3和閾值電壓分佈VD2之間的邊界處。並且，如圖4A所示，CSB讀取電壓R4位於用於LSB資料的不可靠閾值電壓分佈VD4和閾值電壓分佈VD5之間的邊界處，並且CSB讀取電壓R6位於用於LSB資料的不可靠閾值電壓分佈VD7和閾值電壓分佈VD6之間的邊界處。
因為參考電壓R2、R4和R6是CSB讀取電壓，所以CSB頁面可被定義為參考頁面，並且CSB資料可被用作參考資料REFDT。因為參考資料REFDT(即，CSB資料)從不可靠記憶體單元輸出為第一值“0”，並且從剩餘記憶體單元輸出為第二值“1”，不可靠記憶體單元和剩餘記憶體單元可透過參考電壓 R2、R4和R6彼此清楚地區分。作為結果，根據CSB讀取電壓R2、R4和R6輸出第一值“0”的CSB的記憶體單元可被確定為用於LSB資料的不可靠記憶體單元。
圖4B示例性示出從記憶體單元C1-C7讀取的作為參考資料REFDT的CSB資料和作為目標資料TGDT的LSB資料。在圖4B中，輸出“0”作為CSB的記憶體單元C3、C4和C6可被確定為不可靠記憶體單元，並且從不可靠記憶體單元C3、C4和C6讀取的LSB可被估計為錯誤位元。
圖5A是示出確定用於作為目標資料TGDT的MSB資料的不可靠記憶體單元的方法的記憶體單元的閾值電壓分佈的另一個示例。圖5B是示出估計作為目標資料TGDT的MSB資料的錯誤位元的方法的記憶體單元的參考資料和目標資料TGDT的另一個示例。
參照圖5A，類似于上文參照圖4A對LSB資料的描述，可定義用於作為目標資料TGDT的MSB資料的不可靠閾值電壓分佈。用於MSB資料的不可靠閾值電壓分佈可包括與MSB讀取電壓R1和R5相鄰的閾值電壓分佈VD1、VD2、VD5和VD6。這是因為閾值電壓分佈VD1-VD8中的在MSB讀取電壓R1和R5附近的記憶體單元容易於受閾值電壓的錯誤變化的影響，因此在MSB讀取電壓R1和R5附近的記憶體單元的MSB值可能易於受到錯誤的影響。參考MSB讀取電壓R1和R5，被確定為位於用於MSB資料的不可靠閾值電壓分佈VD1、VD2、VD5和VD6中的記憶體單元，即，用於MSB資料的不可靠記憶體單元，可具有大可能性輸出與它們的原始MSB值不同或具有錯誤的MSB值501和502。
為了確定用於MSB資料的不可靠記憶體單元，根據CSB讀取電壓R2、R4和R6讀取的參考資料REFDT可被用作用於MSB資料的參考電壓。例如，即使當記憶體單元的閾值初始地位於在閾值電壓分佈VD2並錯誤地改變為位於 在閾值電壓分佈VD1並且因此記憶體單元的MSB值可能錯誤地改變時，記憶體單元的CSB值和LSB值不改變，並且因此儘管閾值電壓改變，但是在記憶體單元的CSB值和LSB值中可能不會發生錯誤。CSB讀取電壓R2、R4和R6被用作用於MSB資料的參考電壓的原因是因為CSB讀取電壓R2、R4和R6可將用於MSB資料的不可靠閾值電壓分佈VD1、VD2、VD5和VD6與剩餘閾值電壓分佈VD3、VD4、VD7和VD8區分。換言之，CSB讀取電壓R2、R4和R6可以是位於用於MSB資料的不可靠閾值電壓分佈VD1、VD2、VD5和VD6與剩餘閾值電壓分佈VD3、VD4、VD7和VD8之間的邊界處的讀取電壓。
同時，因為參考電壓R2、R4和R6是CSB讀取電壓，所以CSB頁面可以被定義為參考頁面，並且CSB資料可以被用作參考資料REFDT。因為參考資料REFDT(即，CSB資料)從不可靠記憶體單元輸出為第一值“1”，並且從剩餘記憶體單元輸出為第二值“0”，因此不可靠記憶體單元和剩餘記憶體單元可透過參考電壓R2、R4和R6彼此清楚地區分。作為結果，根據CSB讀取電壓R2、R4和R6輸出第一值“1”的CSB的記憶體單元可被確定為用於MSB資料的不可靠記憶體單元。
圖5B示例性示出從記憶體單元C1-C7讀取的作為參考資料REFDT的CSB資料和作為目標資料TGDT的MSB資料。在圖5B中，輸出“1”作為CSB的記憶體單元C1、C2、C5和C7可被確定為不可靠記憶體單元，並且從不可靠記憶體單元C1、C2、C5和C7讀取的MSB可被估計為錯誤位元。
圖6A示出確定用於作為目標資料TGDT的四電平單元(QLC)的CSB2資料的不可靠記憶體單元的方法的記憶體單元的閾值電壓分佈的另一個示 例。圖6B是示出估計作為目標資料TGDT的QLC的CSB2資料的錯誤位元的方法的記憶體單元的參考資料和目標資料TGDT的另一個示例。
參照圖6A，示出了QLC的閾值電壓分佈VD11-VD26，每個QLC儲存用於QLC的4-位元資料和讀取電壓R11-R25。即使在QLC的情況下，可根據基本上與上述用於3-位元資料記憶體單元的方法相同的方法確定不可靠記憶體單元並為各個LSB、CSB1、CSB2和MSB資料估計錯誤位元。然而，由於參考電壓的數量增加，所以應當從至少兩個參考頁面讀取參考資料REFDT以確定用於各個LSB、CSB1、CSB2和MSB資料的不可靠記憶體單元。
作為示例，用於CSB2資料的不可靠閾值電壓分佈可作如下定義。參照圖6A，用於CSB2資料的不可靠閾值電壓分佈可以包括與CSB2讀取電壓R12、R16、R20和R24相鄰的閾值電壓分佈VD12、VD13、VD16、VD17、VD20、VD21、VD24和VD25。被確定為位於用於CSB2資料的不可靠閾值電壓分佈VD12、VD13、VD16、VD17、VD20、VD21、VD24和VD25中的記憶體單元(即，用於CSB2資料的不可靠記憶體單元)可關於CSB2讀取電壓R12、R16、R20和R24分別輸出不同的CSB2資料值601-604。因此，從位於用於CSB2資料的與CSB2讀取電壓R12、R16、R20和R24相鄰的閾值電壓分佈VD12、VD13、VD16、VD17、VD20、VD21、VD24和VD25中的記憶體單元讀取的CSB2資料值601-604具有高不可靠性。這是因為閾值電壓分佈VD11-VD26中的在CSB2讀取電壓R12、R16、R20和R24附近的記憶體單元易於受它們的閾值電壓的錯誤偏移的影響，因此在CSB2讀取電壓R12、R16、R20和R24附近的記憶體單元的CSB2值易於受到錯誤的影響。用於CSB2資料的不可靠記憶體單元可被估計為輸出作為錯誤位元的CSB2。
為了確定用於CSB2資料的不可靠記憶體單元，根據LSB和CSB1讀取電壓R11、R13、R15、R17、R19、R21、R23和R25讀取的參考資料REFDT可被用作用於CSB2資料的參考電壓。例如，當記憶體單元的閾值初始地位於閾值電壓分佈VD13中，然後錯誤地改變為位於閾值電壓分佈VD12中時，因此錯誤地改變記憶體單元的CSB2值。然而，記憶體單元的其他MSB值、CSB1值和LSB值不改變，並且因此儘管其閾值電壓改變，但是在記憶體單元的MSB值、CSB1值和LSB值中可能不會發生錯誤。因為LSB和CSB1讀取電壓R11、R13、R15、R17、R19、R21、R23和R25可將用於CSB2資料的不可靠閾值電壓分佈VD12、VD13、VD16、VD17、VD20、VD21、VD24和VD25與剩餘閾值電壓分佈VD11、VD14、VD15、VD18、VD19、VD22、VD23和VD26區分，所以LSB和CSB1讀取電壓R11、R13、R15、R17、R19、R21、R23和R25被用作用於CSB2資料的參考電壓。LSB和CSB1讀取電壓R11、R13、R15、R17、R19、R21、R23和R25可以是位於用於CSB2資料的不可靠閾值電壓分佈VD12、VD13、VD16、VD17、VD20、VD21、VD24和VD25與剩餘閾值電壓分佈VD11、VD14、VD15、VD18、VD19、VD22、VD23和VD26之間的邊界處的讀取電壓。
因為參考電壓R11、R13、R15、R17、R19、R21、R23和R25是LSB和CSB1讀取電壓，LSB和CSB1頁面可被定義為參考頁面，並且LSB和CSB1資料可被用作參考資料REFDT。因為參考資料REFDT(即，LSB和CSB1資料)分別從不可靠記憶體單元輸出為第一值“0”和“1”或“1”和“0”，並且從剩餘記憶體單元共同輸出為第二值“0”或“1”，所以不可靠儲存單元和剩餘儲存單元可以透過參考電壓R11、R13、R15、R17、R19、R21、R23和R25彼此清楚地區分。作為結果，根據LSB和CSB1讀取電壓R11、R13、R15、R17、R19、 R21、R23和R25分別地輸出第一值“0”和“1”或“1”和“0”的LSB和CSB1資料的記憶體單元可被確定為用於CSB2資料的不可靠記憶體單元。
圖6B示例性示出作為參考資料REFDT的LSB和CSB1資料和從記憶體單元C11-C17讀取的作為目標資料TGDT的CSB2資料。在圖6B中，分別輸出“0”和“1”或“1”和“0”作為LSB和CSB1的記憶體單元C11、C13和C14可被確定為不可靠記憶體單元，並且從不可靠記憶體單元C11、C13和C14讀取的CSB2可被估計為錯誤位元。
根據實施例，即使當各個LSB、CSB1和MSB頁面被選擇為目標頁面時，也可以基本上類似於圖6A和6B的上述方法估計錯誤位元。例如，當LSB頁面或CSB1頁面是目標頁面並且LSB資料或CSB1資料是目標資料TGDT時，CSB2和MSB讀取電壓R12、R14、R16、R18、R20、R22和R24可以是用於LBS資料的參考電壓，CSB2頁面和MSB頁面可以是參考頁面，並且CSB2和MSB資料可以是參考資料REFDT。當MSB頁面是目標頁面並且MSB資料是目標資料TGDT時，LSB和CSB1讀取電壓R13、R15、R17、R19、R21和R23可以是用於MSB資料的參考電壓，LSB和CSB1頁面可以是參考頁面，並且LSB和CSB1資料可以是參考資料REFDT。
圖7是示出根據本發明的實施例的錯誤校正操作的示例性LLR表。
圖7示例性示出透過基於上述錯誤位元估計結果調整提供給LSB資料的各個位元的LLR值的對TLC的LSB資料的錯誤校正操作。假設LSB被估計為錯誤位元。
LLR值表示從相應的位元讀取的資料的可靠性。絕對LLR值越大，從相應位元讀取的資料越可靠。LLR值被用作對相應資料的錯誤校正操作。根據本發明的實施例，被估計為錯誤位元的LSB的絕對LLR值可被調整為小於目前值。在實施例中，被估計為錯誤位元的LSB的絕對LLR值可被調整為小於除錯誤估計的LSB之外的其他LSB的絕對LLR值。從位於用於LSB資料的不可靠閾值電壓分佈VD3、VD4、VD7和VD8中的不可靠記憶體單元讀取的LSB的絕對LLR值可被調整為2，其小於目前值“3”。
根據實施例，目前LLR值可以是在錯誤位元估計操作之前的預錯誤校正操作中使用的LLR值。
目標資料TGDT的錯誤估計結果反映在調整的LLR值中，並且可以利用調整的LLR值來執行錯誤校正操作。因為可對具有更可靠的LLR值的目標資料TGDT執行錯誤校正操作，所以可以增加錯誤校正的成功率。
圖8是示出根據本發明的實施例的錯誤校正操作的位元翻轉目標資料的示例性清單。
圖8示例性示出其中估計的錯誤位元(在圖8中由虛線框表示)的目標資料TGDT以及作為對目標資料TGDT的位元翻轉操作的結果產生的一組備用資料CADT1、CADT2、CADT3和CADTk。
該組備用資料CADT1、CADT2、CADT3和CADTk可透過一次一個地對目標資料TGDT的估計的錯誤位元的每一個位元翻轉來依序地產生。因為可以透過位元翻轉操作來校正錯誤位元，所以備用資料CAT1、CAT2、CAT3和CADTk可包括比目標資料TGDT少的錯誤位元。因此，由於備用資料CADT1、CADT2、CADT3和CADTk被依序產生，並且對備用資料CADT1、CADT2、CADT3 和CADTk執行錯誤校正操作直到錯誤校正操作成功為止，所以可以增加錯誤校正的成功率。
可將在本技術領域中已知的各種錯誤校正技術應用於錯誤校正操作，因此本文將省略其詳細描述。
圖9是示出根據本發明的實施例的用於操作圖1的資料儲存裝置10的方法的流程圖。
參照圖9，在步驟S110中，控制器110可從與複數個記憶體單元對應的目標頁面(例如，圖6A的CSB2頁面)讀取目標資料TGDT(例如，圖6A的CSB2資料)。
在步驟S120中，控制器100可對目標資料TGDT執行預錯誤校正操作。
在步驟S130中，控制器100可確定是否已經對目標資料TGDT發生預校正失敗。當已經發生預校正失敗時，過程可進行到步驟S140。當尚未發生預校正失敗時，即，在校正成功的情況下，過程可以結束。
在步驟S140中，控制器100可確定預先讀取的參考資料REFDT(例如，圖6A的CSB1和LSB資料)是否存在。從其讀取參考資料REFDT的至少一個參考頁面(例如，圖6A的CSB1和LSB頁面)可取決於從其讀取目標資料TGDT的目標頁面(例如，圖6A的CSB2頁面)。參考頁面可以是基於位於用於目標資料TGDT的不可靠閾值電壓分佈(例如，圖6A的用於CSB2資料的不可靠閾值電壓分佈VD12、VD13、VD16、VD17、VD20、VD21、VD24和VD25)與剩餘閾值電壓分佈之間的邊界處的讀取電壓(例如，圖6A的LSB和CSB1讀取電壓R11、R13、R15、R17、R21、R23和R25)對其執行讀取操作的頁面。當參考 資料REFDT存在時，過程可以進行到步驟S150。當參考資料REFDT不存在時，過程可以進行到步驟S180。
在步驟S180中，控制器100可從參考頁面讀取參考資料REFDT。
在步驟S150中，控制器100可基於參考資料REFDT確定位於用於目標資料TGDT的不可靠閾值電壓分佈中的不可靠記憶體單元。控制器100可將輸出在參考資料REFDT中的預定值(例如，圖6A的第一值)的記憶體單元確定為不可靠記憶體單元。
在步驟S160中，控制器100可將從不可靠記憶體單元讀取的目標資料TGDT中的位元估計為錯誤位元。
在步驟S170中，控制器100可基於估計結果對目標資料TGDT執行錯誤校正操作。例如，控制器100可透過調整如參考圖7描述的步驟S160的錯誤估計位元中的相應一個的絕對LLR值或透過位元翻轉如參考圖8描述的S160的各個錯誤估計位元來執行錯誤校正操作。
圖10是示出根據本發明的另一實施例的用於操作圖1的資料儲存裝置的方法的流程圖。
參照圖10，因為步驟S210-S230和S250-S270可與圖9的步驟S110-S130和S150-S170基本相同，所以本文將省略其詳細描述。
在步驟S240中，控制器100可確定是否存在預先讀取的參考資料REFDT(例如，圖6A的CSB1和LSB資料)。當參考資料REFDT存在時，過程可進行到步驟S250。當參考資料REFDT不存在時，過程可結束。
圖11是示出根據本發明的實施例的固態驅動器(SSD)1000的示例的代表的方塊圖。
SSD 1000可包括控制器1100和儲存介質1200。
控制器1100可控制主機裝置1500和儲存介質1200之間的資料交換。控制器1100可包括處理器1110、RAM 1120、ROM 1130、ECC單元1140、主機介面1150以及儲存介質介面1160。
控制器1100可以與圖1的控制器100基本相同的方式操作。控制器1100可從與非揮發性記憶體裝置的複數個記憶體單元對應的目標頁面讀取目標資料，基於從與複數個記憶體單元對應的一個或複數個參考頁面讀取的參考資料估計目標資料的錯誤位元，並基於估計結果對目標資料執行錯誤校正操作。
處理器1110可控制控制器1100的操作。處理器1110可根據來自主機裝置1500的資料處理請求將資料儲存在儲存介質1200中並從儲存介質1200讀取儲存的資料。為了有效率地管理儲存介質1200，處理器1110可以控制SSD 1000的內部操作，諸如合併操作、磨損均衡操作等。
RAM 1120可儲存待由處理器1110使用的程式和程式資料。RAM 1120可在將從主機介面1150傳輸的資料傳遞到儲存介質1200之前暫時儲存從主機介面1150傳輸的資料，並可在將儲存介質1200傳輸的資料傳遞到主機裝置1500之前暫時儲存從儲存介質1200傳輸的資料。
ROM 1130可儲存待由處理器1110讀取的程式碼。程式碼可包括待由處理器1110處理以用於處理器1110控制控制器1100的內部單元的命令。
ECC單元1140可編碼待儲存在儲存介質1200中的資料，並可解碼從儲存介質1200讀取的資料。ECC單元1140可根據ECC演算法偵測和校正在資料中發生的錯誤。
主機介面1150可與主機裝置1500交換資料處理請求、資料等。
儲存介質介面1160可將控制信號和資料傳輸到儲存介質1200。儲存介質介面1160可傳輸來自儲存介質1200的資料。儲存介質介面1160可透過複數個通道CH0-CHn與儲存介質1200連接。
儲存介質1200可包括複數個非揮發性記憶體裝置NVM0-NVMn。複數個非揮發性記憶體裝置NVM0-NVMn的每一個可根據控制器1100的控制執行寫入操作和讀取操作。
圖12是示出應用根據實施例的資料儲存裝置10為資料儲存裝置2300的資料處理系統2000的示例的代表的方塊圖。
資料處理系統2000可包括電腦、膝上型電腦、小筆電、智慧型電話、數位TV、數位相機、導航儀等。資料處理系統2000可包括主處理器2100、主記憶體裝置2200、資料儲存裝置2300和輸入/輸出裝置2400。資料處理系統2000的內部單元可透過系統匯流排2500交換資料、控制信號等。
主處理器2100可控制資料處理系統2000的一般操作。主處理器2100可以是例如諸如微處理器的中央處理單元。主處理器2100可在主記憶體裝置2200上執行作業系統、應用、裝置驅動程式等的軟體。
主記憶體裝置2200可儲存待由主處理器2100使用的程式和程式資料。主記憶體裝置2200可暫時地儲存待被傳輸給資料儲存裝置2300和輸入/輸出裝置2400的資料。
資料儲存裝置2300可包括控制器2310和儲存介質2320。資料儲存裝置2300可以與圖1的資料儲存裝置10基本類似的方式配置和操作。
輸入/輸出裝置2400可包括能夠與使用者交換資料，諸如從使用者接收用於控制資料處理系統2000的命令或向使用者提供處理結果的鍵盤、掃描器、觸控式螢幕、螢幕監視器、印表機、滑鼠等。
根據實施例，資料處理系統2000可透過諸如區域網(LAN)、廣域網路(WAN)、無線網路等的網路2600與至少一個伺服器2700溝通。資料處理系統2000可包括網路介面(未示出)以存取網路2600。
雖然已經在上文描述了各種實施例，但是對於本技術領域的人士將理解的是描述的實施例僅僅是示例。因此，本文描述的資料儲存裝置及其操作方法不應限於描述的實施例。在不脫離如所附申請專利範圍所限定的本發明的精神和/或範圍的情況下，相關技術領域的人士可以設想到許多其它實施例和/或其變型。
10:資料儲存裝置
100:控制器
200:非揮發性記憶體裝置

Claims (19)

  1. 一種資料儲存裝置，其包括：一非揮發性記憶體裝置，其包括與複數個頁面對應的複數個記憶體單元，該非揮發性記憶體裝置適於基於複數個讀取電壓組中的對應的讀取電壓組存取每個頁面；以及一控制器，其適於從該些頁面中的一目標頁面讀取目標資料，從該目標頁面以外的該複數個頁面中的至少一個參考頁面讀取參考資料，根據該參考資料確定該目標資料的不可靠記憶體單元，估計該目標資料中從該等不可靠記憶體單元讀取的位元並作為該目標資料的錯誤位元，並且基於估計的結果對該目標資料執行一錯誤校正操作，其中，該目標頁面對應於包括複數個讀取電壓中的第一讀取電壓的第一讀取電壓組，其中，該等頁面包括與一第二讀取電壓組對應的另一頁面，該第二讀取電壓組包括與該複數個讀取電壓中的該等第一讀取電壓不相鄰的第二讀取電壓，其中，該控制器不選擇該另一頁面作為該至少一參考頁面。
  2. 如請求項1所述的資料儲存裝置，其中該控制器將具有位於不可靠閾值電壓分佈中的閾值電壓的記憶體單元確定為該不可靠記憶體單元。
  3. 如請求項2所述的資料儲存裝置，其中該控制器將從其讀取一預定值的該參考資料的記憶體單元確定為該等不可靠記憶體單元。
  4. 如請求項2所述的資料儲存裝置，其中該等不可靠閾值電壓分佈與用於讀取該目標頁面的各個該第一讀取電壓相鄰。
  5. 如請求項2所述的資料儲存裝置，其中根據位於該等不可靠閾值電壓分佈和剩餘閾值電壓分佈之間的邊界處的參考電壓讀取該參考資料。
  6. 如請求項1所述的資料儲存裝置，其中當對於該目標資料發生一預校正失敗時且當已經預先讀取該參考資料時，該控制器估計該等錯誤位元。
  7. 如請求項1所述的資料儲存裝置，其中該控制器透過減小與估計的錯誤位元對應的LLR值的大小來對該目標資料執行該錯誤校正操作。
  8. 如請求項1所述的資料儲存裝置，其中該控制器透過位元翻轉各該估計的錯誤位元來執行該錯誤校正操作。
  9. 一種資料儲存裝置的操作方法，該資料儲存裝置包括一非揮發性記憶體裝置，該非揮發性記憶體裝置包括與複數個頁面對應的複數個記憶體單元，該非揮發性記憶體裝置適於基於複數個讀取電壓組中的對應的讀取電壓組存取每個頁面，其包括：從該等頁面中的一目標頁面讀取目標資料；從該目標頁面以外的該等頁面中的至少一參考頁面來讀取參考資料；根據該參考資料確定該目標資料的不可靠記憶體單元；將從該目標資料中的該等不可靠記憶體單元讀取的位元估計為該目標資料的錯誤位元；以及基於估計的結果對該目標資料執行一錯誤校正操作，其中，該目標頁面對應於包括複數個讀取電壓中的第一讀取電壓的第一讀取電壓組， 其中，該等頁面包括未被選擇為該至少一參考頁面的另一頁面，該另一頁面對應於一第二讀取電壓組，該第二讀取電壓組包括與該複數個讀取電壓中的該等第一讀取電壓不相鄰的第二讀取電壓。
  10. 如請求項9所述的方法，其中該等錯誤位元的估計包括：將位於不可靠閾值電壓分佈中的記憶體單元確定為該不可靠記憶單元。
  11. 如請求項10所述的方法，其中該不可靠記憶體單元的確定包括將從其輸出讀取預定值的該參考資料的記憶體單元確定為該等不可靠記憶體單元。
  12. 如請求項10所述的方法，其中該等不可靠閾值電壓分佈與用於讀取該目標頁面的各個該第一讀取電壓相鄰。
  13. 如請求項10所述的方法，其中估計該等錯誤位元包括根據位於該等不可靠閾值電壓分佈與剩餘閾值電壓分佈之間的邊界處的參考電壓讀取該參考資料。
  14. 如請求項9所述的方法，其中當對於該目標資料發生一預校正失敗時且當已經預先讀取該參考資料時，執行該等錯誤位元的估計。
  15. 如請求項9所述的方法，其中該錯誤校正操作的執行包括減小與估計的錯誤位元對應的LLR值的大小。
  16. 如請求項9所述的方法，其中該錯誤校正操作的執行包括：位元翻轉各該估計的錯誤位元。
  17. 一種資料儲存裝置，其包括： 一非揮發性記憶體裝置，其包括對應於複數個頁面的複數個記憶體單元，該非揮發性記憶體裝置適於基於複數個讀取電壓組中的對應讀取電壓組來存取每個頁面；以及一控制器，其適於基於從一目標記憶體單元讀取的至少一個參考位元估計從該目標記憶體單元讀取的一目標位元是否為一錯誤位元，其中，當該控制器基於該參考位元確定該目標記憶體單元位於複數個閾值電壓分佈中的不可靠閾值電壓分佈中時，該控制器將該目標位元確定為該錯誤位元，其中，該控制器基於一第一讀取電壓組從該目標記憶體單元讀取該目標位元，該第一讀取電壓組包括複數讀取電壓中的第一讀取電壓，其中，該控制器基於一第二讀取電壓組從該目標記憶體單元讀取該參考位元，該第二讀取電壓組包括與在該複數個讀取電壓中的該等第一讀取電壓相鄰的第二讀取電壓，其中，該目標記憶體單元儲存另一位元，該另一位元基於一第三讀取電壓組而被讀取，該第三讀取電壓組包括不與該複數個讀取電壓中的該等第一讀取電壓相鄰的第三讀取電壓，以及其中，該控制器不選擇該另一位元為該參考位元。
  18. 如請求項17所述的資料儲存裝置，其中當該參考位元具有一預定值時，該控制器確定該目標位元為該錯誤位元。
  19. 如請求項18所述的資料儲存裝置，其中該預定值取決於從其讀取該目標位元的頁面。
TW105134325A 2016-04-11 2016-10-24 資料儲存裝置及其操作方法 TWI707353B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020160044045A KR102564441B1 (ko) 2016-04-11 2016-04-11 데이터 저장 장치 및 그것의 동작 방법
KR10-2016-0044045 2016-04-11

Publications (2)

Publication Number Publication Date
TW201737262A TW201737262A (zh) 2017-10-16
TWI707353B true TWI707353B (zh) 2020-10-11

Family

ID=59998210

Family Applications (1)

Application Number Title Priority Date Filing Date
TW105134325A TWI707353B (zh) 2016-04-11 2016-10-24 資料儲存裝置及其操作方法

Country Status (4)

Country Link
US (1) US10001952B2 (zh)
KR (1) KR102564441B1 (zh)
CN (1) CN107291573B (zh)
TW (1) TWI707353B (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180108939A (ko) * 2017-03-23 2018-10-05 에스케이하이닉스 주식회사 데이터 저장 장치 및 그것의 동작 방법
TWI675374B (zh) * 2018-07-24 2019-10-21 群聯電子股份有限公司 位元判斷方法、記憶體控制電路單元以及記憶體儲存裝置
CN110795268B (zh) * 2018-08-01 2023-03-14 群联电子股份有限公司 比特判断方法、存储器控制电路单元以及存储器存储装置
US10783972B2 (en) * 2018-08-02 2020-09-22 SK Hynix Inc. NAND flash memory with reconfigurable neighbor assisted LLR correction with downsampling and pipelining
CN109656580B (zh) * 2018-12-13 2022-10-28 深圳创维数字技术有限公司 串口型nand flash数据清零处理方法及系统
US11061762B2 (en) * 2019-02-04 2021-07-13 Intel Corporation Memory programming techniques
CN117854581B (zh) * 2024-03-07 2024-05-24 合肥康芯威存储技术有限公司 一种存储器测试系统及存储器测试方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130073924A1 (en) * 2011-09-15 2013-03-21 Sandisk Technologies Inc. Data storage device and method to correct bit values using multiple read voltages
US20140143637A1 (en) * 2012-05-04 2014-05-22 Lsi Corporation Log-likelihood ratio (llr) dampening in low-density parity-check (ldpc) decoders

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102543196B (zh) * 2010-12-14 2015-06-17 群联电子股份有限公司 数据读取方法、存储器储存装置及其控制器
US20140169102A1 (en) 2012-12-19 2014-06-19 Western Digital Technologies, Inc. Log-likelihood ratio and lumped log-likelihood ratio generation for data storage systems
JP6367562B2 (ja) 2013-01-31 2018-08-01 エルエスアイ コーポレーション 選択的なバイナリ復号および非バイナリ復号を用いるフラッシュ・メモリ内の検出および復号
KR102081415B1 (ko) * 2013-03-15 2020-02-25 삼성전자주식회사 비휘발성 메모리 장치의 llr 최적화 방법 및 비휘발성 메모리 장치의 에러 정정 방법
KR102076231B1 (ko) * 2013-07-09 2020-02-12 에스케이하이닉스 주식회사 데이터 저장 장치, 그것의 동작 방법 및 그것을 포함하는 데이터 처리 시스템

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130073924A1 (en) * 2011-09-15 2013-03-21 Sandisk Technologies Inc. Data storage device and method to correct bit values using multiple read voltages
US20140143637A1 (en) * 2012-05-04 2014-05-22 Lsi Corporation Log-likelihood ratio (llr) dampening in low-density parity-check (ldpc) decoders

Also Published As

Publication number Publication date
CN107291573A (zh) 2017-10-24
KR102564441B1 (ko) 2023-08-08
US20170293524A1 (en) 2017-10-12
TW201737262A (zh) 2017-10-16
US10001952B2 (en) 2018-06-19
KR20170116384A (ko) 2017-10-19
CN107291573B (zh) 2020-10-09

Similar Documents

Publication Publication Date Title
TWI707353B (zh) 資料儲存裝置及其操作方法
US11488648B2 (en) Data storage device and operating method thereof
US9159441B2 (en) Method of operating memory device assuring reliability and memory system
US10268540B2 (en) Data storage device and operating method thereof
US20170097868A1 (en) Data storage device and operating method thereof
US9786379B2 (en) Data storage device and data maintenance method
US9898199B2 (en) Data storage device and operating method thereof
US10204701B2 (en) Non-volatile memory device and read threshold voltage adjustment method for the same
TWI702533B (zh) 資料儲存裝置及其操作方法
CN107025942B (zh) 非易失性存储器装置及包括其的数据存储装置的操作方法
TWI727980B (zh) 資料儲存裝置及其操作方法
US20200020395A1 (en) Data storage device and operating method thereof
CN114596910A (zh) 执行ecc解码的纠错码引擎及其操作方法和包括其的存储设备
US10248503B2 (en) Data storage device and operating method thereof
TWI693608B (zh) 資料儲存裝置及其操作方法
US10026501B2 (en) Data storage device and operating method thereof
US11817151B2 (en) Tracking operations performed at a memory device
US9646707B1 (en) Data storage device and operating method thereof
US20160322087A1 (en) Data storage device and operating method thereof
TWI735694B (zh) 非揮發性記憶體裝置、包括其的記憶體系統及操作方法
US20230059923A1 (en) Executing a refresh operation in a memory sub-system
US10747661B2 (en) Data storage device and operating method thereof