TWI705566B - 形成具有多個矽化物層的環繞接點 - Google Patents

形成具有多個矽化物層的環繞接點 Download PDF

Info

Publication number
TWI705566B
TWI705566B TW108115056A TW108115056A TWI705566B TW I705566 B TWI705566 B TW I705566B TW 108115056 A TW108115056 A TW 108115056A TW 108115056 A TW108115056 A TW 108115056A TW I705566 B TWI705566 B TW I705566B
Authority
TW
Taiwan
Prior art keywords
layer
source
epitaxial semiconductor
drain region
semiconductor layer
Prior art date
Application number
TW108115056A
Other languages
English (en)
Other versions
TW202013729A (zh
Inventor
謝瑞龍
朱利安 弗羅吉爾
慷果 程
阿德拉 卡爾
尼可拉斯 羅貝特
Original Assignee
美商格芯（美國）集成電路科技有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 美商格芯（美國）集成電路科技有限公司 filed Critical 美商格芯（美國）集成電路科技有限公司
Publication of TW202013729A publication Critical patent/TW202013729A/zh
Application granted granted Critical
Publication of TWI705566B publication Critical patent/TWI705566B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823418—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the source or drain structures, e.g. specific source or drain implants or silicided source or drain structures or raised source or drain structures
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823412—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the channel structures, e.g. channel implants, halo or pocket implants, or channel materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823807—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the channel structures, e.g. channel implants, halo or pocket implants, or channel materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823814—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the source or drain structures, e.g. specific source or drain implants or silicided source or drain structures or raised source or drain structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H01L29/0653—Dielectric regions, e.g. SiO2 regions, air gaps adjoining the input or output region of a field-effect device, e.g. the source or drain region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0665—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
    • H01L29/0669—Nanowires or nanotubes
    • H01L29/0673—Nanowires or nanotubes oriented parallel to a substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H01L29/42392—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor fully surrounding the channel, e.g. gate-all-around
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66439—Unipolar field-effect transistors with a one- or zero-dimensional channel, e.g. quantum wire FET, in-plane gate transistor [IPG], single electron transistor [SET], striped channel transistor, Coulomb blockade transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/775—Field effect transistors with one dimensional charge carrier gas channel, e.g. quantum wire FET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823821—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Nanotechnology (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Mathematical Physics (AREA)
  • Theoretical Computer Science (AREA)
  • Materials Engineering (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

用於場效電晶體的結構及形成用於場效電晶體的結構的方法。第一場效電晶體具有第一源極/汲極區域，而第二場效電晶體具有第二源極/汲極區域。第一矽化物層是配置成環繞該第一源極/汲極區域，而第二矽化物層是配置成環繞該第二源極/汲極區域。該第一矽化物層含有第一金屬，而該第二矽化物層含有不同於該第一金屬的第二金屬。

Description

形成具有多個矽化物層的環繞接點
本發明是關於半導體裝置製作和積體電路，並且更特定地，是關於用於場效電晶體的結構和形成用於場效電晶體的結構的方法。
用於場效電晶體的裝置結構一般包括源極、汲極、以及閘極電極，該閘極電極組構成切換配置在該源極與汲極之間的半導體本體中所形成的通道中的載子流動。平面型場效電晶體的半導體本體和通道是配置在基底的頂表面下方，該閘極電極在該基底上被支撐。當超過指定的臨界電壓的控制電壓被施加至該閘極電極時，該通道中的載子的流動產生裝置輸出電流。
鰭件類型場效電晶體是一種非平面裝置結構，其可較平面型場效電晶體更緊密地被封裝在積體電路中。鰭件類型場效電晶體可包括鰭件、源極和汲極、以及繞著位在該源極與該汲極之間的該鰭件中的通道的閘極電極。該閘極結構與鰭件之間的該配置可改進對於該通道的控制，並且於鰭件類型場效電晶體在其關閉狀態時，比平面電晶體減少漏電流。此接著可致能使用比在平面電晶體低的臨界電壓，並且可因此導致改進的效能和降低的電能消耗。
奈米片件場效電晶體已經發展成非平面型場效電晶體的另一種類型，其可允許積體電路中的封裝密度的額外增加。奈米片件場效電晶體的本體 包括配置成層堆疊中的多個奈米片件通道層。該奈米片件通道層初始地配置在層堆疊中，具有含有材料(例如，矽-鍺)的犧牲層，該材料對於構成該奈米片件通道層的材料(例如，矽)可選擇性地被蝕刻。該犧牲層被蝕刻和移除，以為了釋放該奈米片件通道層並提供用於形成閘極堆疊的空間。該閘極堆疊的區段可以閘極全圍繞(gate-all-around)配置方式圍繞該個別奈米片件通道層的所有側面。
磊晶的半導體材料從該奈米片件通道層被磊晶地生長，以形成奈米片件場效電晶體的源極和汲極區域。該磊晶的半導體材料由矽化物材料覆蓋，以促進與延伸而接觸該源極和汲極區域的個別頂表面的接點的電性連接。相同的矽化物材料可同時地施加至形成n-類型奈米片件場效電晶體的源極和汲極區域的n-類型磊晶的半導體材料及形成p-類型奈米片件場效電晶體的源極和汲極區域的p-類型磊晶的半導體材料。
在該發明的實施例中，一種方法包括磊晶地生長第一場效電晶體的第一源極/汲極區域、磊晶地生長第二場效電晶體的第二源極/汲極區域、磊晶地生長第一磊晶半導體層配置成環繞該第一源極/汲極區域，以及磊晶地生長第二磊晶半導體層配置成環繞該第二源極/汲極區域。該方法進一步包括形成層間介電層在該第一源極/汲極區域和該第二源極/汲極區域上方，以及形成延伸通過該層間介電層至該第一磊晶半導體層的第一開口和延伸通過該層間介電層至該第二磊晶半導體層的第二開口。該第一開口提供對於該第一磊晶半導體層的進出，且該第二開口提供對於該第二磊晶半導體層的進出。該方法進一步包括以第一選擇性蝕刻程序選擇性對於該第二磊晶半導體層和該第一源極/汲極區域而移除該第一磊晶半導體層，以及於移除該第一磊晶半導體層之後，形成第一矽化物層配置成環繞該第一源極/汲極區域。該方法進一步包括以第二選擇性蝕刻程序選擇性對於該第二源極/汲極區域而移除該第二磊晶半導體層，以及於移除該第二磊晶半導體層之後，形成第二矽化物層配置成環繞該第二源極/汲極區域。該第一磊晶半導體層具有第一成分，該第二磊晶半導體層具有不同於該第一成分的第二成分，該第一矽化物層包括第一金屬，且該第二矽化物層包括不同於該第一金屬的第二金屬。
在該發明的實施例中，一種結構包括具有第一源極/汲極區域(其具有頂表面和一個或更多個側表面)的第一場效電晶體以及具有第二源極/汲極區域(其具有頂表面和一個或更多個側表面)的第二場效電晶體。第一接點包括與該第一源極/汲極區域耦接的下部分以及藉由該下部分而與該第一源極/汲極區域耦接的上部分。該第一接點的該下部分包括第一矽化物層配置成環繞該第一源極/汲極區域的該頂表面和該一個或更多個側表面。該第一接點的該上部分包括金屬化層的第一部分。第二接點包括與該第二源極/汲極區域耦接的下部分以及藉由該下部分而與該第二源極/汲極區域耦接的上部分。該第二接點的該下部分包括第二矽化物層配置成環繞該第二源極/汲極區域的該頂表面和該一個或更多個側表面。該第二接點的該上部分包括該金屬化層的第二部分。該第一矽化物層包括第一金屬，該第二矽化物層包括不同於該第一金屬的第二金屬，且該金屬化層的該第一部分和該第二部分包括不同於該第一金屬和該第二金屬的第三金屬。
10‧‧‧奈米片件通道層
12‧‧‧犧性層
14‧‧‧基底
16、17‧‧‧層堆疊
18‧‧‧介電層
19、20、21、24‧‧‧犧牲閘極結構
22‧‧‧側壁間隔件
26、27‧‧‧本體特徵
28‧‧‧硬遮罩蓋件
30‧‧‧內間隔件
32、38‧‧‧襯裡
34、35、40、41‧‧‧磊晶半導體層
34a、35a、40a、41a‧‧‧側表面、表面
34b、35b、40b、41b‧‧‧頂表面、表面
36‧‧‧磊晶半導體層、層、犧牲磊晶半導體層
42‧‧‧磊晶半導體層、層、犧牲磊晶半導體層
44‧‧‧蝕刻停止層(CESL)
46、54‧‧‧層間介電層
48‧‧‧p-類型奈米片件場效電晶體
49‧‧‧n-類型奈米片件場效電晶體
50、52‧‧‧功能性閘極結構
53‧‧‧自對準接點蓋件
56、58‧‧‧開口
60、68‧‧‧凹口
62、70‧‧‧矽化物層
62a、62b、70a、70b‧‧‧區段
64‧‧‧金屬填充層
66‧‧‧自旋式硬遮罩
72‧‧‧部分
74‧‧‧部分、金屬化層
併入至此說明書中以構成此說明書的一部分的該伴隨的圖式例示該發明的各種實施例，並且與上方給出的一般性描述及下方給出的詳細描述一起，充作解釋該發明的實施例。
第1圖是依據該發明的實施例在處理方法的初始製作階段的裝置結構的上視圖。
第2圖是大致上沿著第1圖中的線2-2所取用的剖面視圖。
第2A圖是類似於第2圖的剖面視圖，其中顯示奈米片件通道層和犧牲層的另一個層堆疊。
第2B圖是大致上沿著第1圖中的線2B-2B所取用的剖面視圖。
第2C圖是類似於第2B圖的剖面視圖，其中顯示另一個犧牲閘極結構重疊於第2A圖的該層堆疊。
第3、3A、3B和3C圖為該裝置結構在接續於第2、2A、2B和2C圖的該處理方法的製作階段處的剖面視圖。
第4、4A、4B和4C圖為該裝置結構在接續於第3、3A、3B和3C圖的該處理方法的製作階段處的剖面視圖。
第4D圖是上視圖，其中第4圖是大致上沿著線4-4所取用的，而第4B圖是大致上沿著線4B-4B所取用的。
第5、5A、5B和5C圖為該裝置結構在接續於第4、4A、4B和4C圖的該處理方法的製作階段處的剖面視圖。
第5D圖是上視圖，其中第5A圖是大致上沿著線5A-5A所取用的，而第5C圖是大致上沿著線5C-5C所取用的。
第6、6A、6B和6C圖為該裝置結構在接續於第5、5A、5B和5C圖的該處理方法的製作階段處的剖面視圖。
第7、7A圖為該裝置結構在接續於第6、6A圖的該處理方法的製作階段處的剖面視圖。
第8、8A圖為該裝置結構在接續於第7、7A圖的該處理方法的製作階段處的剖面視圖。
第9、9A圖為該裝置結構在接續於第8、8A圖的該處理方法的製作階段處的剖面視圖。
第10、10A圖為該裝置結構在接續於第9、9A圖的該處理方法的製作階段處的剖面視圖。
第11、11A圖為該裝置結構在接續於第10、10A圖的該處理方法的製作階段處的剖面視圖。
第12、12A圖為該裝置結構在接續於第11、11A圖的該處理方法的製作階段處的剖面視圖。
第13、13A圖為類似於依據該發明的不同實施例的處理方法所製作的裝置結構的第12、12A圖的個別部分的剖面視圖，但予以放大以為了例示的目的。
參照第1、2、2A、2B、2C圖和依據該發明的實施例，奈米片件通道層10和犧牲層12是配置在基底14上的圖案化的層堆疊16中。該基底14可由例如單晶矽的半導體材料組成。該奈米片件通道層10和犧牲層12可藉由磊晶生長程序而形成在該基底14上(在該磊晶生長程序期間，該成分透過該反應物的變化而交替)，並且可使用微影和蝕刻程序而加以圖案化。奈米片件通道層10和犧牲層12的數目可不同於繪示的代表性實施例中的數目，並且，特別地，可透過添加成對的奈米片件通道層10和犧牲層12至該圖案化的層堆疊16而大於該代表性實施例中的數目。
該奈米片件通道層10由半導體材料組成，而該犧牲層12由半導體材料(其成分相對於該奈米片件通道層10的該半導體材料被選擇性地移除)組成。如本文所使用的，參照材料移除程序(例如，蝕刻)的術語「選擇性」是指以適當的蝕刻劑選擇，針對目標材料的材料移除率(亦即，蝕刻率)是大於暴露至該材料移除程序的至少另一種材料的移除率。在一個實施例中，構成該奈米片件通 道層10的該半導體材料可為矽(Si)，而構成該犧牲層12的該半導體材料可為矽鍺(SiGe)，其因為鍺含量而以高於矽的速率蝕刻。在一個實施例中，該犧牲層12的鍺含量可介於百分之二十(20%)至百分之三十五(35%)的範圍。
該層堆疊16包括該奈米片件通道層10，而犧牲層12可用來形成一種導電類型的奈米片件場效電晶體，例如p-類型奈米片件場效電晶體。如第2A圖中所顯示的，可提供另一個層堆疊17，其包括獨特的層式堆疊(unique layered stack)，該層式堆疊包括該奈米片件通道層10和該犧牲層12。該層堆疊17可用來形成相對導電類型的奈米片件場效電晶體，例如n-類型奈米片件場效電晶體。
由矽的氧化物所組成的介電層18(例如，二氧化矽)可配置在該基底14中，並且繞著且在奈米片件通道層10和犧牲層12的該圖案化的層堆疊16、17之下。該介電層18將該層堆疊17與該基底14電性隔離，其在裝置運作期間減小完成的裝置結構中的漏電流和寄生電容。該介電層18可為絕緣體上矽基底或絕緣體上矽鍺基底的埋置氧化物層。或者，該介電層18可配置在該層堆疊16、17的各者之下，並且溝槽隔離區域可配置在該基底14中圍繞該層堆疊16和該層堆疊17。或者，該介電層18可從該裝置建構省略。
犧牲閘極結構19、20、21是形成以重疊並環繞奈米片件通道層10和犧牲層12的該圖案化的層堆疊16，並且各者橫向於該圖案化的層堆疊16而對準。該犧牲閘極結構19、20、21可包括鄰近該圖案化的層堆疊16的薄氧化物層及犧牲材料(例如，非晶矽)層，其以使用硬遮罩的反應式離子蝕刻(RIE)加以圖案化。該犧牲閘極結構19、20、21的各者均由硬遮罩蓋件28所覆蓋。該硬遮罩蓋件28可例如由矽氮化物(Si3N4)組成，並可為來自形成該犧牲閘極結構19、20、21的該微影和蝕刻程序的該硬遮罩的剩餘物。該犧牲閘極結構19、20、21(第2B 圖)可用作替代金屬閘極程序的部件，以形成具有給定導電類型的奈米片件場效電晶體，例如，p-類型奈米片件場效電晶體。
額外的犧牲閘極結構23、24、25(第2C、5D圖)(其類似於該犧牲閘極結構19、20、21)形成並延伸跨越並環繞奈米片件通道層10和犧牲層12的該圖案化的層堆疊17。該犧牲閘極結構23、24、25(其也由硬遮罩蓋件28覆蓋)可用來形成具有相對導電類型的奈米片件場效電晶體，例如，n-類型奈米片件場效電晶體。
參照第3、3A、3B、3C圖，其中，相同的元件符號是指第2、2A、2B、2C圖中的相同特徵並且在該處理方法的接續製作階段處，側壁間隔件22是鄰近該犧牲閘極結構19、20、21和犧牲閘極結構23、24、25以及硬遮罩蓋件28的各者的側壁而形成。該側壁間隔件22可由介電材料組成，該介電材料包括、但不限於矽氮化物(Si3N4)、SiBCN、SiOCN、SiOC、SiON或SiC，其藉由原子層沉積(ALD)而沉積成共形層並以例如反應式離子蝕刻(RIE)的等向性蝕刻程序加以蝕刻。
於形成該側壁間隔件22後，該層堆疊16被圖案化而形成包括該圖案化的奈米片件通道層10和犧牲層12的本體特徵26，而該層堆疊17被圖案化而形成也包括該圖案化的奈米片件通道層10和犧牲層12的個別本體特徵27。該層堆疊16、17藉由自對準蝕刻程序加以圖案化，在自對準蝕刻程序中，在該犧牲閘極結構19、20、21的各者上的該側壁間隔件22和硬遮罩蓋件28於形成該本體特徵26時有效地運作成蝕刻遮罩，並且該犧牲閘極結構23、24、25的各者上的該側壁間隔件22和硬遮罩蓋件28於形成該本體特徵27時運作成蝕刻遮罩。該自對準蝕刻程序(其可為反應式離子蝕刻(RIE)程序)可利用一個或更多個蝕刻化學品，以蝕刻該層堆疊16、17。該蝕刻程序(其可選擇性對該介電層18的 材料而移除該層堆疊16、17的材料)可從未被遮罩的區域完全地移除該層堆疊16、17。
於形成該本體特徵26、27後，該本體特徵26、27的各者中的該犧牲層12以乾或溼等向性蝕刻程序相對於該奈米片件通道層10被側向地凹化，該乾或溼等向性蝕刻程序選擇性對構成該奈米片件通道層10的該半導體材料而蝕刻構成該犧牲層12的該半導體材料。該犧牲層12的該側向凹化產生凹口在該本體特徵26、27的該側壁中，因為至少部分地，該奈米片件通道層10因為該等向性蝕刻程序的蝕刻選擇性而沒有被側向地凹化。
內間隔件30被接續地形成在該本體特徵26、27的各者的該凹口中，並且配置在鄰近該犧牲層12的凹化末端的該凹口中。可藉由原子層沉積(ALD)沉積由介電材料(例如，矽氮化物(Si3N4))所組成的共形層(其藉由夾止(pinch-off)以填充該凹口)並且之後實施移除該凹口外部的該沉積的共形層的蝕刻程序，來形成該內間隔件30。
參照第4、4A、4B、4C、4D圖，其中，相同的元件符號是指第3、3A、3B、3C圖中的相同特徵並且在該處理方法的接續製作階段處，由介電材料所組成的襯裡32被沉積在該本體特徵27和該犧牲閘極結構23、24、25上方，並且也沉積在該本體特徵26和該犧牲閘極結構19、20、21上方。舉例來說，該襯裡32可由矽氮化物(Si3N4)的共形層所組成。該沉積的襯裡32以微影和蝕刻程序被圖案化，以打開用來形成包括該本體特徵26和該犧牲閘極結構19、20、21的該p-類型奈米片件場效電晶體的區域。
磊晶半導體層34、35藉由磊晶生長程序所形成，在該磊晶生長程序中，該半導體材料從由各個本體特徵26的該奈米片件通道層10的該暴露的相對側表面所提供的生長種子來加以生長。該內間隔件30將該磊晶半導體層34、35與該本體特徵26的該犧牲層12實體地隔離，並且防止從該本體特徵26的該 犧牲層12發生不想要的磊晶生長。該本體特徵27被該襯裡32覆蓋，該襯裡32防止從該本體特徵27的該奈米片件通道層10的磊晶生長。該介電層18(其不支持半導體材料的磊晶生長)是配置在直立方向中介於該磊晶半導體層34、35與該基底14之間。
該磊晶半導體層34、35相對於該介電層18和該基底14被昇高，並且該磊晶半導體層34和該磊晶半導體層35是直接地連接至該奈米片件通道層10的相對末端部分。該磊晶半導體層34具有包括一個或更多個側表面34a和頂表面34b的外表面，其可為平面(如所例示的)或非平面。類似地，該磊晶半導體層35具有包括一個或更多個側表面35a和頂表面35b的外表面，其可為平面(如所例示的)或非平面。在不同的實施例中，該磊晶半導體層34、35也可具有外表面，其配置成例如鑽石形狀或合併的鑽石形狀的形狀，其不同於個別的長方形狀。在一個實施例中，該磊晶半導體層34、35可由單晶矽鍺(SiGe)組成，該單晶矽鍺的鍺含量為百分之四十(40%)至百分之六十(60%)，並且可被重度地摻雜以具有p-類型電性導電性。特定地，該磊晶半導體層34、35可於磊晶生長期間以提供p-類型電性導電性的p-類型摻雜物加以摻雜，該p-類型摻雜物來自周期表的第III族(例如，硼(B)、鋁(Al)、鎵(Ga)及/或銦(In))。如本文所使用的，術語「源極/汲極區域」意為半導體材料可作用於奈米片件場效電晶體的源極或汲極的摻雜區域。
磊晶半導體層36藉由磊晶生長程序加以形成，在該磊晶生長程序中，該半導體材料從該一個或更多個側表面34a和頂表面34b(其與該磊晶半導體層34的外部接壤)及該一個或更多個側表面35a和頂表面35b(其與該磊晶半導體層35的外部接壤)生長並加以覆蓋。包含該磊晶半導體層36的該半導體材料是經選擇，以選擇性對包含該磊晶半導體層34、35的該半導體材料而被移除。在該磊晶半導體層34、35是由矽鍺所組成的實施例中，該磊晶半導體層36 可由單晶矽所組成。該磊晶半導體層36是犧牲的，由於該磊晶半導體層36在接續的製作階段中被移除，並且因此沒有出現在使用該本體特徵26所形成的完成的裝置結構中。該介電層18和襯裡32不支持該磊晶半導體層36的磊晶生長。
參照第5、5A、5B、5C、5D圖，其中，相同的元件符號是指第4、4A、4B、4C、4D圖中的相同特徵並且在該處理方法的接續製作階段處，該襯裡32以蝕刻程序加以移除，並且由介電材料所組成的襯裡38被沉積在該磊晶半導體層36上方，以覆蓋該磊晶半導體層34的表面34a、34b和該磊晶半導體層35的表面35a、35b、該本體特徵26以及該犧牲閘極結構19、20、21，並且沉積也在該本體特徵27和犧牲閘極結構23、24、25上方。舉例來說，該襯裡38可由矽氮化物(Si3N4)的共形層組成。該沉積的襯裡38以微影和蝕刻程序被圖案化，以打開用來形成包括該本體特徵27和該犧牲閘極結構23、24、25的該n-類型奈米片件場效電晶體的區域。
磊晶半導體層40、41是藉由磊晶生長程序加以形成，在該磊晶生長程序中，該半導體材料從由該本體特徵27的該奈米片件通道層10的該暴露的相對側表面所提供的生長種子來加以生長。該內間隔件30將該磊晶半導體層40、41與該本體特徵27的該犧牲層12實體隔離，並且防止從該本體特徵27的該犧牲層12發生不想要的磊晶生長。該襯裡38防止從該磊晶半導體層36的磊晶生長，以覆蓋該磊晶半導體層34、35。該介電層18(其不支持該磊晶半導體層40、41的磊晶生長)被配置在直立方向中介於該磊晶半導體層40、41與該基底14之間。該磊晶半導體層40和該磊晶半導體層41提供源極/汲極區域在使用該本體特徵27所形成的該奈米片件場效電晶體的各個本體特徵27的相對側面上。
該磊晶半導體層40、41相對於該介電層18和該基底14可被昇高，而該磊晶半導體層40和該磊晶半導體層41是直接地連接至該奈米片件通道層10的相對末端部分。該磊晶半導體層40具有包括一個或更多個側表面40a 和頂表面40b的外表面，其可為平面(如所例示的)或非平面。類似地，該磊晶半導體層41具有包括一個或更多個側表面41a和頂表面41b的外表面，其可為平面(如所例示的)或非平面。在不同的實施例中，該磊晶半導體層40、41也可具有外表面，其配置成例如鑽石形狀或合併的鑽石形狀的形狀，其不同於個別的長方形狀。在一個實施例中，該磊晶半導體層40、41可由單晶矽(Si)組成，並且可被重度地摻雜以具有n-類型電性導電性。特定地，該磊晶半導體層40、41可在磊晶生長期間以提供n-類型電性導電性的n-類型摻雜物加以摻雜，該n-類型摻雜物來自周期表的第V族(例如，磷(P)及/或砷(As))。
磊晶半導體層42藉由磊晶生長程序加以形成，在該磊晶生長程序中，該半導體材料從該一個或更多個側表面40a和頂表面40b(其與該磊晶半導體層40的外部接壤)及該一個或更多個側表面41a和頂表面41b(其與該磊晶半導體層41的外部接壤)生長並加以覆蓋。在該磊晶半導體層40、41是由單晶矽所組成的實施例中，該磊晶半導體層42可由單晶矽鍺組成，該單晶矽鍺的鍺成分為百分之二十(20%)至百分之六十(60%)。該磊晶半導體層42是犧牲的，因為該磊晶半導體層42在接續製作階段中是被移除的，並且因此沒有出現在使用該本體特徵27所形成的完成的裝置結構中。該介電層18和襯裡38沒有支持該層42的磊晶生長。
參照第6、6A、6B、6C圖，其中，相同的元件符號是指第5、5A、5B、5C圖中的相同特徵並且在該處理方法的接續製作階段處，該襯裡38以蝕刻程序加以移除，並且該磊晶半導體層34、35上方的該磊晶半導體層36和該磊晶半導體層40、41上方的該磊晶半導體層42由接點蝕刻停止層(CESL)44加以覆蓋。該CESL 44可由含有矽氮化物(Si3N4)的薄層加以構成。層間介電層46由化學機械研磨(CMP)加以沉積和平坦化。該層間介電層46可由例如二氧化矽(SiO2)的介電材料組成。
該硬遮罩蓋件28於平坦化後暴露，並且可加以移除以暴露該犧牲閘極結構19、20、21和該犧牲閘極結構23、24、25。在它們的暴露之後，該犧牲閘極結構19、20、21和該犧牲閘極結構23、24、25可接著以蝕刻程序加以移除。該犧牲層12接續地選擇性對該奈米片件通道層10和該內間隔件30而被移除，其釋放該奈米片件通道層10並且打開圍繞該本體特徵26、27的各者的該奈米片件通道層10的空間。
功能性閘極結構50形成在圍繞該本體特徵26的該奈米片件通道層10的空間中，而功能性閘極結構52形成在圍繞該本體特徵27的該奈米片件通道層10的各者的空間中，以作為形成多個閘極奈米片件場效電晶體的取代閘極程序的部件。該功能性閘極結構50、52的這些區段以閘極全圍繞配置的方式圍繞不同本體特徵26、27的該奈米片件通道層10的個別外表面。該功能性閘極結構50、52可包括由介電材料(例如，像是鉿氧化物(HfO2)的高-k介電質)所組成的閘極介電層、以及金屬閘極電極。該閘極介電層是配置在該金屬閘極電極與該奈米片件通道層10的外表面之間。該金屬閘極電極包括一個或更多個共形的阻障金屬層及/或工作函數金屬層，例如，由鈦鋁碳化物(TiAlC)及/或鈦氮化物(TiN)所組成的層、以及由例如鎢(W)的導體所組成的金屬閘極填充層。該功能性閘極結構50、52可包括該工作函數金屬層的不同組合，視被形成的奈米片件場效電晶體的導電類型而定。由例如矽氮化物的介電材料所組成的自對準接點(SAC)蓋件53可形成在該功能性閘極結構50、52的各者上方的該側壁間隔件22之間的空間中。
p-類型奈米片件場效電晶體48包括該功能性閘極結構50及由該磊晶半導體層34、35所提供的該源極/汲極區域。該內間隔件30是配置在該功能性閘極結構50和該磊晶半導體層35、36(提供該p-類型奈米片件場效電晶體48的該源極/汲極區域)的區段之間。
n-類型奈米片件場效電晶體49包括該功能性閘極結構52及由該磊晶半導體層40、41所提供的該源極/汲極區域。該內間隔件30也配置在該功能性閘極結構52和該磊晶半導體層41、42(提供該n-類型奈米片件場效電晶體49的該源極/汲極區域)的區段之間。
參照第7、7A圖，其中，相同的元件符號是指第6、6A圖中的相同特徵並且在該處理方法的接續製作階段處，圖案化的蝕刻遮罩(未顯示)藉由微影形成在該層間介電層54上方，並且使用蝕刻程序來形成延伸通過該層間介電層46及該CESL 44的開口56、58。該蝕刻程序可為反應式離子蝕刻(RIE)程序。該開口56的其中一者延伸至該磊晶半導體層34(提供用於該p-類型奈米片件場效電晶體48的該源極/汲極區域的一者)的該頂表面34b上方的該犧牲磊晶半導體層36。雖然未顯示，但該開口56的其它者也延伸至該磊晶半導體層35(提供用於該p-類型奈米片件場效電晶體48的該源極/汲極區域的另一者)的該頂表面35b上方的該犧牲磊晶半導體層36。該開口58的其中一者延伸至該磊晶半導體層40(提供用於該n-類型奈米片件場效電晶體49的該源極/汲極區域的一者)的該頂表面40b上方的該犧牲磊晶半導體層42。雖然未顯示，但該開口58的其它者也延伸至該磊晶半導體層41(提供用於該n-類型奈米片件場效電晶體49的該源極/汲極區域的另一者)的該頂表面41b上方的該犧牲磊晶半導體層42。
參照第8、8A圖，其中，相同的元件符號是指第7、7A圖中的相同特徵並且在該處理方法的接續製作階段處，該犧牲磊晶半導體層36以等向性蝕刻程序加以移除，該等向性蝕刻程序對構成該磊晶半導體層34、35和該犧牲磊晶半導體層42的該半導體材料並連同該CESL 44的材料具有蝕刻選擇性，從而蝕刻構成該層36的該半導體材料。經由該開口56提供進出以使該犧牲磊晶半導體層36暴露於該選擇性蝕刻程序。在一個實施例中，該選擇性蝕刻程序可為等向性的溼化學蝕刻程序。在一個實施例中，該溼化學蝕刻程序可利用含有鹼 性物質的鹼性溶液(例如，舉例來說，銨氫氧化物(NH4OH)或四乙胺基氫氧化物(TEAH))。
該犧牲磊晶半導體層36的移除(其可構成完全的移除)形成凹口60在先前由該犧牲磊晶半導體層36所占據的該空間的各者的內側。該凹口60的各者均定義受限空間，其圍繞或繞著提供該p-類型奈米片件場效電晶體48的該源極/汲極區域的其中一者的該磊晶半導體層34、35。由該凹口60所形成的該受限空間被該磊晶半導體層34、35和該CESL 44所封閉或圍繞。該凹口60的其中一者圍繞或繞著該磊晶半導體層34(其提供該p-類型奈米片件場效電晶體48的該源極/汲極區域的一者)，並且主要地配置在該磊晶半導體層40與該CESL 44的面向內的表面之間，以提供該限制(confinement)。雖然未顯示，但另一個凹口60也圍繞或繞著該磊晶半導體層35(提供該p-類型奈米片件場效電晶體48的該源極/汲極區域的另一者)，並且也主要地配置在該磊晶半導體層35與該CESL 44的面向內的表面之間。
該犧牲磊晶半導體層42也經由該開口58暴露至該選擇性蝕刻程序。該犧牲磊晶半導體層42和該磊晶半導體層34、35沒有被該選擇性蝕刻程序蝕刻，因為由它們個別的鍺成分相較於該犧牲磊晶半導體層36(其成分沒有鍺)所引起的成分差異。在該選擇性蝕刻程序期間，該犧牲磊晶半導體層42遮罩且保護對該選擇性蝕刻程序的蝕刻沒有選擇性的該磊晶半導體層40、41。
參照第9、9A圖，其中，相同的元件符號是指第8、8A圖中的相同特徵並且在該處理方法的接續製作階段處，矽化物層62可形成在該磊晶半導體層34的該表面34a、34b和該CESL 44與該凹口60接壤的面向內之表面上、以及形成在該磊晶半導體層35的該表面35a、35b和該CESL 44與該其它凹口60接壤的面向內之表面上的該凹口60內側。該矽化物層62繞著該磊晶半導體層34的外部，其中，該一個或更多個側表面34a和該頂表面34b與該矽化物層 62直接接觸。該矽化物層62也繞著該磊晶半導體層35，其中，該一個或更多個側表面35a和該頂表面35b與該矽化物層62直接接觸。該矽化物層62配置在該磊晶半導體層34、35與該CESL 44之間，而該CESL 44圍繞該磊晶半導體層34、35的各者並且也與該矽化物層62直接接觸。
該矽化物層62可例如藉由化學氣相沉積(CVD)或原子層沉積(ALD)(其使用含有一個或更多個目標金屬的前驅反應物)加以形成。在一個實施例中，該矽化物層62中所含有的該金屬可為鎳(Ni)，而該矽化物層62可為鎳矽化物。在一個實施例中，該矽化物層62中所含有的該金屬可為鎳(Ni)和鉑(Pt)，而該矽化物層62可為鎳-鉑矽化物。在一個實施例中，該矽化物層62中所含有的該金屬經選擇而與該p-類型奈米片件場效電晶體48的形成相容，並且可例如最小化接點電阻。
該矽化物層62也可沉積在該開口56、58的內側和該層間介電層54的該頂表面上。該開口56、58由該矽化物層62的填充可為部分的，在此例子中，由鎢(W)或鈦氮化物(TiN)所組成的金屬填充層64可被沉積以結束該開口56、58的填充並將它們封閉。
參照第10、10A圖，其中，相同的元件符號是指第9、9A圖中的相同特徵並且在該處理方法的接續製作階段處，該矽化物層62和金屬填充層64可在該開口56、58的內側被凹化，並且以蝕刻程序而從該層間介電層54被移除。接著該蝕刻程序後，使用微影和蝕刻來施加和圖案化自旋式硬遮罩66，以提供覆蓋該凹化的矽化物層62和該開口56內側的金屬填充層64的蝕刻遮罩。該自旋式硬遮罩66可包括有機平坦層(OPL)材料。於形成該自旋式硬遮罩66後，使用蝕刻程序而從該開口58移除該凹化的矽化物層62和金屬填充層64。該金屬填充層64的一部分仍然在該開口56內側，並且被該矽化物層62部分地圍繞。
參照第11、11A圖，其中，相同的元件符號是指第10、10A圖中的相同特徵並且在該處理方法的接續製作階段處，該自旋式硬遮罩66以電漿藉由灰化加以移除，接著以等向性蝕刻程序移除該犧牲磊晶半導體層42，該等向性蝕刻程序選擇性對構成該磊晶半導體層40、41的該半導體材料而蝕刻構成該層42的該半導體材料。經由該開口58提供對移除該犧牲磊晶半導體層42的進出。在一個實施例中，該選擇性蝕刻程序可利用含有鹽酸(HCl)的蒸汽，以等向性地蝕刻該犧牲磊晶半導體層42。
該犧牲磊晶半導體層42的移除(其可構成完全的移除)形成凹口68在先前被該犧牲磊晶半導體層42所占據的該空間的各者內側。該凹口68的各者定義圍繞或環繞該磊晶半導體層40、41(提供該n-類型奈米片件場效電晶體49的該源極/汲極區域)的其中一者的受限空間。由該凹口68所形成的該受限空間被該磊晶半導體層40、41和該CESL 44封閉或圍繞。該凹口68的其中一者圍繞或環繞該磊晶半導體層40(提供該n-類型奈米片件場效電晶體49的該源極/汲極區域的一者)並主要地配置在該磊晶半導體層40與該CESL 44的面向內之表面之間，以提供限制。雖然未顯示，但另一個凹口68圍繞或環繞該磊晶半導體層41(提供該n-類型奈米片件場效電晶體49的該源極/汲極區域的另一者)並且主要地配置在該磊晶半導體層41與該CESL 44的面向內之表面之間。該磊晶半導體層40、41並沒有被蝕刻，這是因為缺乏鍺成分及/或它們的摻雜相較於其成分含有鍺的該犧牲磊晶半導體層42所引起的成分差異。該凹化的矽化物層62和金屬填充層64於該蝕刻程序期間堵塞(occlude)該開口56。
參照第12、12A圖，其中，相同的元件符號是指第11、11A圖中的相同特徵並且在該處理方法的接續製作階段處，矽化物層70可形成在該CESL 44的面向內之表面和該磊晶半導體層40的該表面40a、40b上的該凹口68的一者內側，以及形成在該CESL 44的該表面和該磊晶半導體層41的該表面41a、41b上的其它凹口68內側。該矽化物層70是環繞該磊晶半導體層40，其中，該一個或更多個側表面40a和該頂表面40b與該矽化物層70直接接觸。該矽化物層70也環繞該磊晶半導體層40，其中，該一個或更多個側表面41a和該頂表面41b與該矽化物層70直接接觸。該矽化物層70是配置在該磊晶半導體層40、41與該CESL 44之間，而該CESL 44圍繞該磊晶半導體層40、41的各者並且也與該矽化物層70直接接觸。
該矽化物層70可例如使用前驅反應物的化學氣相沉積(CVD)或原子層沉積(ALD)加以形成，該前驅反應物含有一個或更多個目標金屬。在一個實施例中，該矽化物層70中所含有的該金屬可為鈦(Ti)，而該矽化物層70可為鈦矽化物。在一個實施例中，該矽化物層70中所含有的該金屬可經選擇而與該n-類型奈米片件場效電晶體49的形成相容，並且可例如最小化接點電阻。該矽化物層70可使用蝕刻遮罩加以去角(chamfered)，該蝕刻遮罩是形成在該開口58內側並且從開口56同時移除。該矽化物層70也可沉積在該層間介電層54的該頂表面上，並可在去角期間予以移除。
金屬化層的部分72、74可形成在該開口56、58內側的剩餘空間內側。在一個實施例中，該金屬化層的該部分72、74可藉由化學氣相沉積(CVD)加以沉積，並且回焊以填充該開口56、58。該金屬化層的該部分72、74的成分不同於該矽化物層62、70的任一者的成分，並且不同於該金屬填充層64的成分。在一個實施例中，該金屬化層的該部分72、74可由導體(例如，鈷(Co)或釕(Ru))所組成。
該矽化物層62和該金屬化層的部分72並連同該金屬填充層64一起作為組件，以共同地形成環繞接點，在該環繞接點中，該矽化物層62是環繞該磊晶半導體層34、35(提供該p-類型奈米片件場效電晶體48的該源極/汲極區域)的各者。該矽化物層62提供各個環繞接點的下部分，並且該金屬化層的該 部分72和該金屬填充層64共同地提供各個環繞接點的上部分。該凹化的金屬填充層64的剩餘部分是配置在直立方向中介於該矽化物層62與該金屬化層的該部分72之間，其包覆該凹化的金屬填充層64的此剩餘部分。
該矽化物層70和該金屬化層的部分74一起作為組件，以共同地形成環繞接點，在該環繞接點中，該矽化物層70是環繞該磊晶半導體層40、41(提供該n-類型奈米片件場效電晶體49的該源極/汲極區域)的各者。該矽化物層70提供各個環繞接點的下部分，而該金屬化層的該部分74提供該環繞接點的上部分。
該矽化物層62和該矽化物層70是藉由該處理方法的循序的製作階段而彼此獨立地形成。其結果是，該矽化物層62的成分與該矽化物層70的成分可獨立地選擇。再者，該矽化物層62(其在該代表性實施例中是於矽化物層70前形成)並沒有必要於形成該矽化物層70前從繞著該磊晶半導體層40的該空間被移除。
本發明的代表性實施例是使用n-類型和p-類型奈米片件場效電晶體加以例示。在不同的實施例中，該矽化物層62、70可形成作為形成n-類型和p-類型鰭件-類型場效電晶體之處理方法的部件，在該n-類型和p-類型鰭件-類型場效電晶體中，該本體特徵26、27被半導體鰭件取代。在不同的實施例中，該矽化物層62、70可形成作為形成n-類型和p-類型平面型場效電晶體之處理方法的部件，該部件並不涉及該本體特徵26、27或鰭件。
參照第13圖，其中，相同的元件符號是指第12圖中的相同特徵並且依據不同的實施例，透過該矽化物層62的該凹口60的填充可為部分的，以取代如第12圖中所例示的完全的填充。可透過選擇該犧牲磊晶半導體層36的厚度及/或透過選擇用於該矽化物層62的沉積參數來致能該凹口60的部分填充，以避免該凹口60內側的夾止。如果被部分地填充，則該CESL 44與該凹口60接 壤的表面可被該矽化物層62的區段62a覆蓋，該磊晶半導體層34與該凹口60的一者接壤的表面34a、34b可被該矽化物層62的區段62b覆蓋，而該磊晶半導體層35與其它凹口60接壤的該表面35a、35b可被該矽化物層62的另一個區段覆蓋。因為該凹口60沒有被關閉，所以該金屬填充層64的區段將填充該矽化物層62的該區段62a與該矽化物層62的該區段62b之間的各個凹口60的開放中央部分。
參照第13A圖，其中，相同的元件符號是指第12A圖中的相同特徵並且依據不同的實施例，由該矽化物層70的該凹口68的填充可為部分的，以取代如第12A圖中所例示的完全的填充。透過選擇該犧牲磊晶半導體層42的厚度及/或透過選擇用於該矽化物層70的沉積參數可致能該凹口68的部分填充，以避免該凹口68內側的夾止。如果被部分地填充，則該CESL 44與該凹口68接壤的該表面可由該矽化物層70的區段70a覆蓋，該磊晶半導體層40與該凹口68的一者接壤的該表面40a、40b可由該矽化物層70的區段70b覆蓋，而該磊晶半導體層41與其它凹口68接壤的該表面41a、41b可由該矽化物層70的另一個區段覆蓋。因為該凹口68沒有被關閉，因此，該材料中被用來形成該金屬化層74的區段將填充該矽化物層70的該區段70a與該矽化物層70的該區段70b之間的各個凹口68的開放中央部分。
如上方所描述的方法是用來製作積體電路晶片。所生成的積體電路晶片可由製作者以生晶圓形式(例如，成為具有多個未封裝晶片的單一晶圓)分佈成裸晶粒、或以封裝形式分佈。在後者的案例中，該晶片是安裝在單一晶片封裝件(例如，具有引線固定至主機板的塑膠承載件、或其它高階承載件)中、或在多晶片封裝件(例如，具有表面互連和埋置互連的一者或兩者的陶瓷承載件)中。在任何案例中，該晶片可整合至其它晶片、分離的電路元件、及/或其它訊號處理裝置，以作為中間產品或終端產品的部件。
本文中參照的術語「直立」、「水平」、「側向」等是藉由範例、而非藉由限制的方式作出，以建立參照的框架。術語「水平」和「側向」是指與半導體基底的頂表面平行的平面中的方向，不論其實際三維空間轉向。術語「直立」和「正交」是指與該「水平」方向垂直的方向。術語「上方」和「下方」指示元件或結構相對於彼此及/或相對於該半導體基底的該頂表面的定位，而不是指相對高度。
特徵「連接」或「耦接」至另一個元件可直接地連接或耦接至該其它元件、或者可出現一個或更多個中介元件。特徵可「直接地連接」或「直接地耦接」至另一個元件，如果沒有中介元件出現。特徵可「間接地連接」或「間接地耦接」至另一個元件，如果出現至少一個中介元件。
本發明的各種實施例的描述已經呈現，為了例示的目的，而不意圖窮盡或限制至所揭露的實施例。許多修飾和變化對於本領域中的熟習技術者將是明顯的，而不致於偏離該描述的實施例的範疇和精神。本文所使用的技術用語經選擇最佳解釋該實施例的原理、針對市場中所發現的技術的實際應用或技術改進、或致能本領域中的其他通常技術者了解本文所揭露的實施例。
14‧‧‧基底
18‧‧‧介電層
40‧‧‧磊晶半導體層
40a‧‧‧側表面、表面
40b‧‧‧頂表面、表面
44‧‧‧蝕刻停止層(CESL)
54‧‧‧層間介電層
70‧‧‧矽化物層

Claims (20)

  1. 一種形成半導體結構的方法，該方法包含：磊晶地生長第一場效電晶體的第一源極/汲極區域；磊晶地生長第二場效電晶體的第二源極/汲極區域；磊晶地生長第一磊晶半導體層，該第一磊晶半導體層配置成環繞該第一源極/汲極區域；磊晶地生長第二磊晶半導體層，該第二磊晶半導體層配置成環繞該第二源極/汲極區域；形成層間介電層在該第一源極/汲極區域和該第二源極/汲極區域上方；形成第一開口和第二開口，該第一開口延伸通過該層間介電層至該第一磊晶半導體層，該第二開口延伸通過該層間介電層至該第二磊晶半導體層；以第一選擇性蝕刻程序選擇性對於該第二磊晶半導體層和該第一源極/汲極區域而移除該第一磊晶半導體層；於移除該第一磊晶半導體層之後，形成第一矽化物層，該第一矽化物層配置成環繞該第一源極/汲極區域；以第二選擇性蝕刻程序選擇性對於該第二源極/汲極區域而移除該第二磊晶半導體層；以及於移除該第二磊晶半導體層之後，形成第二矽化物層，該第二矽化物層配置成環繞該第二源極/汲極區域，其中，該第一開口提供對於該第一磊晶半導體層的進出，該第二開口提供對於該第二磊晶半導體層的進出，該第一磊晶半導體層具有第一成分，該第二磊晶半導體層具有不同於該第一成分的第二成分，該第一矽化物層包含第一金屬，且該第二矽化物層包含不同於該第一金屬的第二金屬。
  2. 如申請專利範圍第1項所述之方法，其中，該第一源極/汲極區域藉由第一磊晶生長程序被磊晶地生長，且於該第一源極/汲極區域被磊晶地生長之後，該第二源極/汲極區域藉由第二磊晶生長程序被磊晶地生長。
  3. 如申請專利範圍第1項所述之方法，其中，於該第二磊晶半導體層被磊晶地生長在該第二源極/汲極區域上之前，該第一磊晶半導體層被磊晶地生長在該第一源極/汲極區域上。
  4. 如申請專利範圍第1項所述之方法，其中，於移除該第一磊晶半導體層之後及形成該第一矽化物層之後，該第二磊晶半導體層被移除。
  5. 如申請專利範圍第1項所述之方法，其中，該第一矽化物層是形成在該層間介電層中的該第一開口和該第二開口中。
  6. 如申請專利範圍第5項所述之方法，進一步包含：於移除該第二磊晶半導體層之前，從該層間介電層中的該第二開口移除該第一矽化物層。
  7. 如申請專利範圍第1項所述之方法，其中，該第一矽化物層是以沉積程序形成在圍繞該第一源極/汲極區域的一個或更多個側壁和頂表面的受限空間中，並且該受限空間是藉由移除該第一磊晶半導體層而被形成。
  8. 如申請專利範圍第7項所述之方法，其中，該第一矽化物層是以該沉積程序共形地形成在該受限空間的第一部分中，並且該方法進一步包含：沉積金屬填充層，該金屬填充層具有第一部分在該受限空間的該第一開口中以及第二部分在該受限空間的第二部分中，其中，該第一矽化物層是配置在該金屬填充層與該第一源極/汲極區域之間。
  9. 如申請專利範圍第1項所述之方法，其中，該第二矽化物層是以沉積程序形成在圍繞該第一源極/汲極區域的一個或更多個側壁和頂表面的受限空間中，並且該受限空間是藉由移除該第二磊晶半導體層而被形成。
  10. 如申請專利範圍第9項所述之方法，其中，該第二矽化物層是以該沉積程序共形地形成在該受限空間的第一部分中，並且該方法進一步包含：沉積金屬化層，該金屬化層具有第一部分在該層間介電層中的該第二開口中以及第二部分在該受限空間的第二部分中，其中，該第二矽化物層是配置在該金屬化層的該第二部分與該第二源極/汲極區域之間。
  11. 如申請專利範圍第1項所述之方法，其中，該第一源極/汲極區域具有一個或更多個側表面和頂表面，且該第一矽化物層是形成以與該第一源極/汲極區域的該一個或更多個側表面和該頂表面直接接觸。
  12. 如申請專利範圍第11項所述之方法，進一步包含：形成共形的介電層在該第一磊晶半導體層上，其中，該共形的介電層是配置成環繞該第一磊晶半導體層的該一個或更多個側表面和該頂表面，該第一磊晶半導體層藉由對於該共形的介電層有選擇性的該第一選擇性蝕刻程序加以移除，以在該共形的介電層與該第一源極/汲極區域之間形成受限空間，並且該第一矽化物層是於移除該第一磊晶半導體層之後被形成在該受限空間中。
  13. 如申請專利範圍第1項所述之方法，進一步包含：分別經由該層間介電層中的該第一開口和該第二開口暴露該第一磊晶半導體層和該第二磊晶半導體層至該第一選擇性蝕刻程序。
  14. 如申請專利範圍第13項所述之方法，進一步包含：於形成該第一矽化物層之後，沉積金屬填充層在該層間介電層中的該第一開口和該第二開口中；凹化該層間介電層中的該第一開口和該第二開口內部的該金屬填充層；以及 於移除該第二磊晶半導體層之前，從該層間介電層中的該第二開口移除該金屬填充層。
  15. 如申請專利範圍第1項所述之方法，其中，該第一源極/汲極區域包含被摻雜成具有p-類型導電類型的矽鍺，該第二源極/汲極區域包含被摻雜成具有n-類型導電類型的矽，該第一金屬包含鎳或鎳和鉑的組合，且該第二金屬包含鈦。
  16. 如申請專利範圍第1項所述之方法，進一步包含：形成第一複數個奈米片件通道層配置在第一層堆疊中；以及形成第二複數個奈米片件通道層配置在第二層堆疊中，其中，該第一源極/汲極區域從該第一複數個奈米片件通道層被磊晶地生長，且該第二源極/汲極區域從該第二複數個奈米片件通道層被磊晶地生長。
  17. 一種半導體結構，包含：第一場效電晶體，包括具有頂表面和一個或更多個側表面的第一源極/汲極區域；第二場效電晶體，包括具有頂表面和一個或更多個側表面的第二源極/汲極區域；第一接點，包括與該第一源極/汲極區域耦接的下部分及藉由該下部分而與該第一源極/汲極區域耦接的上部分，該第一接點的該下部分包括配置成環繞該第一源極/汲極區域的該頂表面和該一個或更多個側表面的第一矽化物層，且該第一接點的該上部分包括金屬化層的第一部分；以及第二接點，包括與該第二源極/汲極區域耦接的下部分及藉由該下部分而與該第二源極/汲極區域耦接的上部分，該第二接點的該下部分包括配置成環繞該第二源極/汲極區域的該頂表面和該一個或更多個側表面的第二矽化物層，且該第二接點的該上部分包括該金屬化層的第二部分， 其中，該第一矽化物層包含第一金屬，該第二矽化物層包含不同於該第一金屬的第二金屬，且該金屬化層的該第一部分和該第二部分包含不同於該第一金屬和該第二金屬的第三金屬。
  18. 如申請專利範圍第17項所述之半導體結構，其中，該第一接點的該上部分包括金屬填充層，該金屬填充層配置在該第一矽化物層與該金屬化層的該第一部分之間。
  19. 如申請專利範圍第17項所述之半導體結構，其中，該第一源極/汲極區域包含被摻雜成具有p-類型導電類型的矽鍺，該第二源極/汲極區域包含被摻雜成具有n-類型導電類型的矽，該第一金屬包含鎳或鎳和鉑的組合，該第二金屬包含鈦，且該第三金屬包含鈷或釕。
  20. 如申請專利範圍第17項所述之半導體結構，進一步包含：第一本體特徵，包括第一複數個奈米片件通道層配置在第一層堆疊中；以及第二本體特徵，包括第二複數個奈米片件通道層配置在第二層堆疊中，其中，該第一源極/汲極區域從該第一層堆疊中的該第一複數個奈米片件通道層被磊晶地生長，且該第二源極/汲極區域從該第二層堆疊中的該第二複數個奈米片件通道層被磊晶地生長。
TW108115056A 2018-05-30 2019-04-30 形成具有多個矽化物層的環繞接點 TWI705566B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/993,017 US10276442B1 (en) 2018-05-30 2018-05-30 Wrap-around contacts formed with multiple silicide layers
US15/993,017 2018-05-30

Publications (2)

Publication Number Publication Date
TW202013729A TW202013729A (zh) 2020-04-01
TWI705566B true TWI705566B (zh) 2020-09-21

Family

ID=66248248

Family Applications (1)

Application Number Title Priority Date Filing Date
TW108115056A TWI705566B (zh) 2018-05-30 2019-04-30 形成具有多個矽化物層的環繞接點

Country Status (2)

Country Link
US (1) US10276442B1 (zh)
TW (1) TWI705566B (zh)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10629679B2 (en) * 2017-08-31 2020-04-21 Taiwan Semiconductor Manufacturing Co., Ltd. Method of manufacturing a semiconductor device and a semiconductor device
US10546957B2 (en) 2018-01-11 2020-01-28 International Business Machines Corporation Nanosheet FET including all-around source/drain contact
US10832954B2 (en) * 2019-03-25 2020-11-10 International Business Machines Corporation Forming a reliable wrap-around contact without source/drain sacrificial regions
US11398480B2 (en) 2020-05-15 2022-07-26 International Business Machines Corporation Transistor having forked nanosheets with wraparound contacts
US11295983B2 (en) 2020-05-27 2022-04-05 International Business Machines Corporation Transistor having source or drain formation assistance regions with improved bottom isolation
US11211452B1 (en) 2020-06-30 2021-12-28 International Business Machines Corporation Transistor having stacked source/drain regions with formation assistance regions and multi-region wrap-around source/drain contacts
CN112151386B (zh) * 2020-09-27 2023-01-06 中国科学院微电子研究所 堆叠纳米线环栅器件及其制作方法
US11424367B2 (en) * 2020-12-16 2022-08-23 International Business Machines Corporation Wrap-around contacts including localized metal silicide
US11508823B2 (en) * 2020-12-23 2022-11-22 International Business Machines Corporation Low capacitance low RC wrap-around-contact
US11569361B2 (en) 2020-12-31 2023-01-31 International Business Machines Corporation Nanosheet transistors with wrap around contact

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9070783B2 (en) * 2007-03-20 2015-06-30 Sony Corporation Semiconductor device and method of manufacturing the same
US9390981B1 (en) * 2015-02-05 2016-07-12 Globalfoundries Inc. Method of forming a complementary metal oxide semiconductor structure with N-type and P-type field effect transistors having symmetric source/drain junctions and optional dual silicides
US9847391B1 (en) * 2017-04-05 2017-12-19 Globalfoundries Inc. Stacked nanosheet field-effect transistor with diode isolation

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7163864B1 (en) 2000-10-18 2007-01-16 International Business Machines Corporation Method of fabricating semiconductor side wall fin
US8557632B1 (en) 2012-04-09 2013-10-15 Monolithic 3D Inc. Method for fabrication of a semiconductor device and structure
US9847390B1 (en) 2017-02-16 2017-12-19 Globalfoundries Inc. Self-aligned wrap-around contacts for nanosheet devices

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9070783B2 (en) * 2007-03-20 2015-06-30 Sony Corporation Semiconductor device and method of manufacturing the same
US9390981B1 (en) * 2015-02-05 2016-07-12 Globalfoundries Inc. Method of forming a complementary metal oxide semiconductor structure with N-type and P-type field effect transistors having symmetric source/drain junctions and optional dual silicides
US9847391B1 (en) * 2017-04-05 2017-12-19 Globalfoundries Inc. Stacked nanosheet field-effect transistor with diode isolation

Also Published As

Publication number Publication date
US10276442B1 (en) 2019-04-30
TW202013729A (zh) 2020-04-01

Similar Documents

Publication Publication Date Title
TWI705566B (zh) 形成具有多個矽化物層的環繞接點
TWI695503B (zh) 基於互補型場效電晶體之電路
TWI708283B (zh) 形成有犧牲間隔件之奈米片場效電晶體
US10332963B1 (en) Uniformity tuning of variable-height features formed in trenches
US11923456B2 (en) Semiconductor devices
TWI746967B (zh) 包含二維半導電性材料之奈米片場效電晶體
US11855168B2 (en) Semiconductor device and manufacturing method thereof
CN103456736A (zh) 半导体器件及其形成方法
TWI716863B (zh) 包含多個閘極長度的場效電晶體
US10699942B2 (en) Vertical-transport field-effect transistors having gate contacts located over the active region
US8673724B2 (en) Methods of fabricating semiconductor devices
TWI776329B (zh) 半導體裝置結構
TW201913766A (zh) 製造半導體裝置的方法及半導體裝置
TW202123425A (zh) 半導體結構及其製備方法
TW202201696A (zh) 積體電路結構
TWI814272B (zh) 半導體元件及其形成方法
TWI779637B (zh) 具有氧化側壁的垂直鰭片的半導體結構及其製備方法
TW202042400A (zh) 具有擴散阻擋間隔件區段之場效電晶體
US20240072133A1 (en) Backside and frontside contacts for semiconductor device
US20230178600A1 (en) Semiconductor Device Structure and Method for Forming the Same
US20230411527A1 (en) Semiconductor device and manufacturing method thereof
TW202131521A (zh) 半導體裝置