TWI705333B - 控制電路及控制方法 - Google Patents

控制電路及控制方法 Download PDF

Info

Publication number
TWI705333B
TWI705333B TW108110537A TW108110537A TWI705333B TW I705333 B TWI705333 B TW I705333B TW 108110537 A TW108110537 A TW 108110537A TW 108110537 A TW108110537 A TW 108110537A TW I705333 B TWI705333 B TW I705333B
Authority
TW
Taiwan
Prior art keywords
memory units
memory
control unit
unit
threshold range
Prior art date
Application number
TW108110537A
Other languages
English (en)
Other versions
TW201942754A (zh
Inventor
陳彥仲
簡志清
黃莉君
蔡函庭
許維仁
Original Assignee
大陸商合肥沛睿微電子股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 大陸商合肥沛睿微電子股份有限公司 filed Critical 大陸商合肥沛睿微電子股份有限公司
Priority to TW108110537A priority Critical patent/TWI705333B/zh
Publication of TW201942754A publication Critical patent/TW201942754A/zh
Application granted granted Critical
Publication of TWI705333B publication Critical patent/TWI705333B/zh

Links

Images

Landscapes

  • Techniques For Improving Reliability Of Storages (AREA)

Abstract

一種控制方法應用於儲存設備,儲存設備包括控制單元與複數個記憶單元,控制方法包括:使控制單元將複數個記憶單元區分為複數個第一記憶單元以及複數個第二記憶單元,其中該等第一記憶單元之運作參數位於第一門檻範圍,該等第二記憶單元之運作參數不位於第一門檻範圍;於儲存設備中的儲存單元儲存紀錄表,以記錄各該等第二記憶單元之實體位址;使控制單元依紀錄表,不允許存取該等第二記憶單元;以及使控制單元存取該等第一記憶單元時,計算該等第一記憶單元之運作參數,以及依據計算出的運作參數以更新紀錄表。

Description

控制電路及控制方法
本發明是有關於資料儲存技術,且特別是有關於一種控制電路及控制方法。
固態硬碟(Solid-state hard disk)不需要機械式的轉軸以及讀取頭,因此不會因為運轉期間的劇烈震動而導致壞損,資料讀取的速度亦可以大幅提升。然而,主要影響固態硬碟的壽命的就是讀寫次數。其中,讀寫次數將逐漸使固態硬碟的讀取錯誤率上升,進而造成固態硬碟的品質下降。
此外,固態硬碟在製造時,往往因為製程差異而造成內部記憶單元的品質不一。部分技術往往直接抑能記憶單元品質較差的部分,而在實際進行存取避開這些記憶單元。然而這樣的設計將造成這些記憶單元的浪費。
因此,如何設計一個新的固態硬碟及其運作方法,以兼顧固態硬碟的存取效能及使用率,乃為此一業界亟待解決的問題。
本發明之目的在於提供一種控制方法應用於儲存設備,儲存設備包括控制單元與複數個記憶單元,控制方法包括:使控制單元將複數個記憶單元區分為複數個第一記憶單元以及複數個第二記憶單元,其中該等第一記憶單元之運作參數位於第一門檻範圍,該等第二記憶單元之運作參數不位於第一門檻範圍;於儲存設備中的儲存單元儲存紀錄表,以記錄各該等第二記憶單元之實體位址;使控制單元依紀錄表,不允許存取該等第二記憶單元;以及使控制單元存取該等第一記憶單元時,計算該等第一記憶單元之運作參數,以及依據計算出的運作參數以更新紀錄表。
本發明之另一目的在於提供一控制電路,配置以與複數個記憶單元電性耦接,控制電路包括控制單元及儲存單元。控制單元配置以電性耦接於該等記憶單元,以及配置以將該等記憶單元區分為複數個第一記憶單元以及複數個第二記憶單元,其中該等第一記憶單元之運作參數位於第一門檻範圍,該等第二記憶單元之該運作參數不位於該第一門檻範圍。儲存單元電性耦接於控制單元,配置以儲存紀錄表,紀錄表配置以記錄各該等第二記憶單元之實體位址。控制單元配置以依據紀錄表,允許存取該等第一記憶單元,且不允許存取該等第二記憶單元。控制單元存取該等第一記憶單元時,計算該等第一記憶單元之運作參數。控制單元依據計算出的運作參數以更新紀錄表。
應用本發明之優點在於藉由在固態硬碟初始運作時,先使品質較差的第二記憶單元抑能,以存取品質較高的第一記憶單元,達到最佳的存取效能。進一步地,在第一記憶單元長時間使用下損耗而使品質下降至與第二記憶單元相當後,再致能第二記憶單元,以達到最佳的使用率。
1‧‧‧固態硬碟
10‧‧‧記憶單元
100‧‧‧第一記憶單元
110‧‧‧第二記憶單元
12‧‧‧控制單元
120‧‧‧第三記憶單元
14‧‧‧儲存單元
140‧‧‧紀錄表
2‧‧‧固態硬碟
300‧‧‧固態硬碟運作方法
301-304‧‧‧步驟
第1圖為本發明一實施例中,一種固態硬碟的方塊圖; 第2圖為本發明一實施例中,一種固態硬碟的方塊圖;以及 第3圖為本發明一實施例中,固態硬碟運作方法的流程圖。
請同時參照第1圖。第1圖為本發明一實施例中,一種固態硬碟1的方塊圖。固態硬碟1於一實施例中,為例如,但不限於快閃記憶體。固態硬碟1包括複數個記憶單元10、控制單元12以及儲存單元14。
記憶單元10分別具有實體位址,並配置以儲存資料。控制單元12電性耦接於記憶單元10。於一實施例中,固態硬碟1可設置於具有處理模組的電腦系統(未繪示)中。處理模組可透過電腦系統的匯流排存取固態硬碟1,以傳送指令至控制單元12,並由控制單元12經由內部的匯流排存取記 憶單元10後,經由電腦系統的匯流排傳送給處理模組,完成固態硬碟1的存取。
控制單元12將記憶單元10區分為複數個第一記憶單元100以及複數個第二記憶單元110。於第1圖中,第一記憶單元100是以點狀區域繪示,第二記憶單元110是以斜線狀區域繪示。
第一記憶單元100和第二記憶單元110在運作的情形下具有運作參數。於一實施例中,運作參數是平均讀取錯誤率。於一實施例中,是以每個記憶單元10的運作參數的數值大小,來將記憶單元10區分為第一記憶單元100以及第二記憶單元110。
舉例而言,運作參數位於門檻範圍的記憶單元10將被區分為第一記憶單元100,而運作參數不位於門檻範圍的記憶單元10將被區分為第二記憶單元110。以平均讀取錯誤率為例,上述的位於門檻範圍,是指第一記憶單元100之平均讀取錯誤率小於一個門檻值。而不位於門檻範圍,是指第二記憶單元110之運作參數不小於此門檻值。
於一實施例中,固態硬碟1可在測試階段進行讀取測試,以獲得運作參數,進一步區分出第一記憶單元100以及第二記憶單元110。於另一實施例中,固態硬碟1可在實際運作的初期進行記憶單元10的讀取,以獲得運作參數,進一步區分出第一記憶單元100以及第二記憶單元110。
由於在固態硬碟1的製造過程中,記憶單元10的品質將有所差異,而使其運作參數有不同的數值。以平均讀 取錯誤率做為範例,平均讀取錯誤率較低的第一記憶單元100的品質,將優於平均讀取錯誤率較高的第二記憶單元110的品質。
因此,控制單元12配置以致能以允許存取第一記憶單元100,並抑能以不允許存取第二記憶單元110。
於一實施例中,儲存單元14配置以儲存紀錄表140,配置以記錄各第二記憶單元110之實體位址。控制單元12在進行存取的時候,是依據紀錄表140,而允許存取第一記憶單元100,且不允許存取第二記憶單元110,分別達到致能以及抑能之功效。
進一步地,控制單元12於第一記憶單元100運作時,繼續判斷第一記憶單元100的運作參數是否不位於門檻範圍。
於一實施例中,以平均讀取錯誤率做為範例,在第一記憶單元100運作時,控制單元12將在讀取第一記憶單元100時記錄總錯誤位元數,並對一段時間內的總錯誤位元數,相對該段時間內讀取第一記憶單元100的次數取平均,以計算平均讀取錯誤率。
由於在第一記憶單元100長時間運作下,將會耗損而使平均讀取錯誤率上升。當第一記憶單元100之平均讀取錯誤率不小於門檻值時(亦即運作參數不位於門檻範圍時),其品質將接近第二記憶單元110。因此,控制單元12將致能以允許存取第二記憶單元110。此時,控制單元12在 進行存取時,將可任意對第一記憶單元100以及第二記憶單元110進行存取。
於一實施例中,控制單元12是將各第二記憶單元110的實體位址自儲存單元14所儲存的紀錄表140移除,以允許存取第二記憶單元110。
因此,本發明的固態硬碟1可在初始運作時,先使品質較差的第二記憶單元110抑能,以存取品質較高的第一記憶單元100,達到最佳的存取效能。進一步地,在第一記憶單元100長時間使用下損耗而使品質下降至與第二記憶單元110相當後,再致能第二記憶單元110,以達到最佳的使用率。
請參照第2圖。第2圖為本發明一實施例中,一種固態硬碟2的方塊圖。類似於第1圖的固態硬碟1,固態硬碟2包括複數個記憶單元10、控制單元12以及儲存單元14。因此,於本實施例中不再對相同的元件及其功能贅述。
於本實施例中,控制單元12將記憶單元10區分為複數個第一記憶單元100、複數個第二記憶單元110以及複數個第三記憶單元120。於第2圖中,第一記憶單元100是以點狀區域繪示,第二記憶單元110是以斜線狀區域繪示,第三記憶單元120是以反斜線狀區域繪示。
因此,控制單元12可進一步以運作參數的兩個門檻範圍區分品質最佳的第一記憶單元100、品質次佳的第二記憶單元110及品質最差的第三記憶單元120。
控制單元12可先抑能第二記憶單元110及第三記憶單元120,並在第一記憶單元100長時間運作,品質下降至與第二記憶單元110相當後,致能第二記憶單元110。進一步地,控制單元12在第一記憶單元100及第二記憶單元110長時間運作,品質下降至與第三記憶單元120相當後,致能第三記憶單元120。
於其他實施例中,控制單元12亦可選擇性地將記憶單元10區分為其他數目的群組,以由多個門檻範圍進行多組記憶單元的抑能與致能,達到最佳的存取效能及使用率。
請參照第3圖。第3圖為本發明一實施例中,固態硬碟運作方法300的流程圖。固態硬碟運作方法300可應用於第1圖的固態硬碟1中。固態硬碟運作方法300包含下列步驟(應瞭解到,在本實施方式中所提及的步驟,除特別敘明其順序者外,均可依實際需要調整其前後順序,甚至可同時或部分同時執行)。
於步驟301,將固態硬碟1的記憶單元10區分為第一記憶單元100以及第二記憶單元110。其中第一記憶單元100之運作參數位於門檻範圍,第二記憶單元110之運作參數不位於門檻範圍。
於步驟302,使固態硬碟1之控制單元12致能以允許存取第一記憶單元100,並抑能以不允許存取第二記憶單元110。
於步驟303,使控制單元12於第一記憶單元100運作時,繼續判斷第一記憶單元100之運作參數是否不位於門檻範圍。
當第一記憶單元100之運作參數位於門檻範圍時,流程回至步驟302,以使控制單元12繼續致能以允許存取第一記憶單元100,並抑能以不允許存取第二記憶單元110。
當第一記憶單元100之運作參數不位於門檻範圍時,於步驟304,使控制單元12致能以允許存取第二記憶單元110。
需注意的是,上述的實施例均是以平均讀取錯誤率做為運作參數的範例。於其他實施例中,運作參數亦可為抹除時間、寫入時間、讀取時間或資料保存時間。於部分實施例中,亦可同時採用上述的參數的組合,做為評斷記憶單元的品質的依據。
以上所述僅為本發明的較佳實施例而已,並不用以限制本發明,凡在本發明的原則之內所作的任何修改,等同替換和改進等均應包含本發明的保護範圍之內。
300‧‧‧固態硬碟運作方法
301-304‧‧‧步驟

Claims (10)

  1. 一種控制方法,應用於一固態硬碟,該固態硬碟包括一控制單元與複數個記憶單元,該控制方法包括:使該控制單元將該複數個記憶單元區分為複數個第一記憶單元以及複數個第二記憶單元,其中該等第一記憶單元之一運作參數位於一第一門檻範圍,該等第二記憶單元之該運作參數不位於該第一門檻範圍;於該固態硬碟中的一儲存單元儲存一紀錄表,以記錄各該等第二記憶單元之一實體位址;使該控制單元依該紀錄表,不允許存取該等第二記憶單元;以及使該控制單元存取該等第一記憶單元時,計算該等第一記憶單元之該運作參數,以及依據該計算出的該運作參數以更新該紀錄表。
  2. 如請求項1所述的控制方法,其中,更新該紀錄表之步驟更包含:當該等第一記憶單元之該運作參數不位於該第一門檻範圍時,將各該等第二記憶單元之該實體位址自該紀錄表移除,使該控制單元以允許存取該等第二記憶單元。
  3. 如請求項1所述的控制方法,其中該運作參數包括一平均讀取錯誤率,該控制方法更包含:使該控制單元於讀取該等第一記憶單元時,記錄一總錯誤位元數;以及使該控制單元對一段時間內的該總錯誤位元數,相對該段時間內讀取該等第一記憶單元的次數取平均,以計算該運作參數。
  4. 如請求項1所述的控制方法,其中該運作參數包括一平均讀取錯誤率、一抹除時間、一寫入時間、一讀取時間、一資料保存時間或其組合。
  5. 如請求項1所述的控制方法,其中該等記憶單元更包含複數個第三記憶單元,該等第一記憶單元及該等第二記憶單元之該運作參數位於一第二門檻範圍,且該等第三記憶單元之該運作參數不位於該第二門檻範圍,該控制方法更包含:使該控制單元於該等第一及第二記憶單元運作時,判斷該等第一及第二記憶單元之該運作參數是否不位於該第二門檻範圍;以及當該等第一及第二記憶單元之該運作參數不位於該第二門檻範圍時,使該控制單元致能以允許存取該等第三記憶單元。
  6. 一種控制電路,配置以與複數個記憶單元電性耦接,控制電路包括:一控制單元,配置以電性耦接於該等記憶單元,以及配置以將該等記憶單元區分為複數個第一記憶單元以及複數個第二記憶單元,其中該等第一記憶單元之一運作參數位於一第一門檻範圍,該等第二記憶單元之該運作參數不位於該第一門檻範圍;以及一儲存單元,電性耦接於該控制單元,配置以儲存一紀錄表,該紀錄表配置以記錄各該等第二記憶單元之一實體位址;其中,該控制單元配置以依據該紀錄表,允許存取該等第一記憶單元,且不允許存取該等第二記憶單元;其中,該控制單元存取該等第一記憶單元時,計算該等第一記憶單元之該運作參數;以及其中,該控制單元依據該計算出的該運作參數以更新該紀錄表。
  7. 如請求項6所述的控制電路,其中,當該等第一記憶單元之該運作參數不位於該第一門檻範圍時,該控制單元致能允許存取該等第二記憶單元。
  8. 如請求項6所述的控制電路,其中當該等第一記憶單元之該運作參數不位於該第一門檻範圍時,該控 制單元將各該等第二記憶單元之該實體位址自該紀錄表移除,以更新該紀錄表。
  9. 如請求項6所述的控制電路,其中該運作參數包括一平均讀取錯誤率,該控制單元配置以於讀取該等第一記憶單元時,記錄一總錯誤位元數,並對一段時間內的該總錯誤位元數,相對該段時間內讀取該等第一記憶單元的次數取平均,以計算該平均讀取錯誤率。
  10. 如請求項6所述的控制電路,其中該等記憶單元更包含複數個第三記憶單元,該等第一記憶單元及該等第二記憶單元之該運作參數位於一第二門檻範圍,且該等第三記憶單元之該運作參數不位於該第二門檻範圍。
TW108110537A 2018-03-29 2018-03-29 控制電路及控制方法 TWI705333B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
TW108110537A TWI705333B (zh) 2018-03-29 2018-03-29 控制電路及控制方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW108110537A TWI705333B (zh) 2018-03-29 2018-03-29 控制電路及控制方法

Publications (2)

Publication Number Publication Date
TW201942754A TW201942754A (zh) 2019-11-01
TWI705333B true TWI705333B (zh) 2020-09-21

Family

ID=69184599

Family Applications (1)

Application Number Title Priority Date Filing Date
TW108110537A TWI705333B (zh) 2018-03-29 2018-03-29 控制電路及控制方法

Country Status (1)

Country Link
TW (1) TWI705333B (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200937192A (en) * 2008-02-29 2009-09-01 Marvell World Trade Ltd Fatigue management system and method for hybrid nonvolatile solid state memory system
TW201222256A (en) * 2010-11-22 2012-06-01 Phison Electronics Corp Memory storage device, memory controller thereof, and method for responding instruction sent from host thereof
TW201541459A (zh) * 2014-04-21 2015-11-01 Phison Electronics Corp 資料寫入方法、記憶體控制電路單元與記憶體儲存裝置
TW201608375A (zh) * 2014-08-25 2016-03-01 群聯電子股份有限公司 記憶體管理方法、記憶體儲存裝置及記憶體控制電路單元
TW201624298A (zh) * 2014-12-29 2016-07-01 宏碁股份有限公司 儲存裝置及計算機系統

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200937192A (en) * 2008-02-29 2009-09-01 Marvell World Trade Ltd Fatigue management system and method for hybrid nonvolatile solid state memory system
TW201222256A (en) * 2010-11-22 2012-06-01 Phison Electronics Corp Memory storage device, memory controller thereof, and method for responding instruction sent from host thereof
TW201541459A (zh) * 2014-04-21 2015-11-01 Phison Electronics Corp 資料寫入方法、記憶體控制電路單元與記憶體儲存裝置
TW201608375A (zh) * 2014-08-25 2016-03-01 群聯電子股份有限公司 記憶體管理方法、記憶體儲存裝置及記憶體控制電路單元
TW201624298A (zh) * 2014-12-29 2016-07-01 宏碁股份有限公司 儲存裝置及計算機系統

Also Published As

Publication number Publication date
TW201942754A (zh) 2019-11-01

Similar Documents

Publication Publication Date Title
US10109352B2 (en) Data retention flags in solid-state drives
US9875027B2 (en) Data transmitting method, memory control circuit unit and memory storage device
KR101647845B1 (ko) 메모리 리맵 정보를 저장하는 비휘발성 메모리
US8296504B2 (en) Data management method and flash memory storage system and controller using the same
KR20140114515A (ko) 불휘발성 메모리 장치 및 그것의 중복 데이터 제거 방법
KR20110001881A (ko) 비트 에러 임계값 및 메모리 장치의 리맵핑
US9460004B2 (en) Memory erasing method, memory controller, and memory storage apparatus
TWI420308B (zh) 區塊管理方法、記憶體控制器與記憶體儲存裝置
CN105117180A (zh) 一种数据存储方法和装置以及固态硬盘
US8667348B2 (en) Data writing method for non-volatile memory module and memory controller and memory storage apparatus using the same
US10235094B2 (en) Data writing method, memory control circuit unit and memory storage apparatus
CN102298543A (zh) 一种存储器管理方法和装置
KR20130112210A (ko) 메모리 시스템 및 그것의 페이지 교체 방법
US20170052720A1 (en) Data protection method, memory contorl circuit unit and memory storage apparatus
US20190317673A1 (en) Wear leveling method, memory control circuit unit and memory storage apparatus
US20070294588A1 (en) Performing a diagnostic on a block of memory associated with a correctable read error
TW201916041A (zh) 資料讀取方法以及儲存控制器
JP2015135603A (ja) ストレージ装置及びデータを書き込む記憶領域を選択する方法
US20110138110A1 (en) Method and control unit for performing storage management upon storage apparatus and related storage apparatus
TWI705333B (zh) 控制電路及控制方法
TWI680373B (zh) 固態硬碟及其運作方法
US20120159280A1 (en) Method for controlling nonvolatile memory apparatus
TWI779046B (zh) 記憶體裝置及包括其的記憶體系統
TWI653632B (zh) 記憶體管理方法、記憶體控制電路單元及記憶體儲存裝置
US11513890B1 (en) Adaptive read scrub