CN104794063A - 一种具备电阻式存储器的固态储存装置的控制方法 - Google Patents

一种具备电阻式存储器的固态储存装置的控制方法 Download PDF

Info

Publication number
CN104794063A
CN104794063A CN201410022201.1A CN201410022201A CN104794063A CN 104794063 A CN104794063 A CN 104794063A CN 201410022201 A CN201410022201 A CN 201410022201A CN 104794063 A CN104794063 A CN 104794063A
Authority
CN
China
Prior art keywords
control circuit
solid state
block
control method
resistance
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201410022201.1A
Other languages
English (en)
Inventor
蔡松峰
李宜忠
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Lite On Technology Corp
Original Assignee
Lite On Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Lite On Technology Corp filed Critical Lite On Technology Corp
Priority to CN201410022201.1A priority Critical patent/CN104794063A/zh
Priority to US14/222,805 priority patent/US20150206584A1/en
Publication of CN104794063A publication Critical patent/CN104794063A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
    • G06F12/0246—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory in block erasable memory, e.g. flash memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
    • G06F11/1048—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices using arrangements adapted for a specific error detection or correction feature
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/30—Monitoring
    • G06F11/3003—Monitoring arrangements specially adapted to the computing system or computing system component being monitored
    • G06F11/3034—Monitoring arrangements specially adapted to the computing system or computing system component being monitored where the computing system component is a storage system, e.g. DASD based or network based
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0035—Evaluating degradation, retention or wearout, e.g. by counting writing cycles
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/38—Response verification devices
    • G11C29/42—Response verification devices using error correcting codes [ECC] or parity check
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/52—Protection of memory contents; Detection of errors in memory contents
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/30—Monitoring
    • G06F11/3058—Monitoring arrangements for monitoring environmental properties or parameters of the computing system or of the computing system component, e.g. monitoring of power, currents, temperature, humidity, position, vibrations
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2201/00—Indexing scheme relating to error detection, to error correction, and to monitoring
    • G06F2201/88—Monitoring involving counting
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C2029/0409—Online test
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C2029/0411—Online error correction

Abstract

本发明披露了一种具备电阻式存储器的固态储存装置的控制方法，该固态储存装置包括一控制电路与一电阻式存储器，该控制方法包括下列步骤：建立一监测因子，且该监测因子相关于该电阻式存储器的寿命；以及，当该监测因子大于一预设值时，该控制电路建立一逻辑至实体地址对应表的映射机制，且该控制电路根据一逻辑至实体地址对应表将一主机产生的一逻辑区块地址映射为一实体配置地址，并据以进行数据的存取。

Description

一种具备电阻式存储器的固态储存装置的控制方法
技术领域
本发明涉及一种固态储存装置及其相关控制方法，特别是涉及一种具备电阻式存储器(Resistive Random-Access Memory，简称RRAM)的固态储存装置的控制方法。 
背景技术
众所周知，现今的固态储存装置(Solid State Drive，SSD)一般使用与非门快闪存储器(NAND flash memory)为主要存储元件，而此类的快闪存储器为一种非易失性(non-volatile)的存储器元件。也就是说，当数据写入快闪存储器后，一旦系统电源关闭，数据仍保存在快闪存储器中。 
众所周知，快闪存储器包含由多个存储单元所组成的存储单元阵列，其中的每个存储单元(memory cell)皆包括一个浮动栅晶体管(floating gate transistor)。 
于程序周期(program cycle)时，利用热载流子(hot carrier)，例如电子，注入(inject)浮动栅晶体管中的浮动栅极(floating gate)，即可改变存储单元的储存状态。例如，浮动栅极未注入热载流子时，存储单元为第一储存状态；浮动栅极注入热载流子时，存储单元为第二储存状态。另外，于擦除周期(erase cycle)时，将所有热载流子移出(reject)浮动栅晶体管中的浮动栅极即完成存储单元的擦除动作。 
再者，使用浮动栅晶体管的存储单元的寿命跟擦除的次数有关。举例来说，一个SLC存储单元可储存一位(bit)的数据，其可擦除的次数大约为10万次；一个MLC存储单元可储存二位的数据，其可擦除的次数大约为3千～1万次；一个TLC存储单元可储存三位的数据，其可擦除的次数大约为5百～1千次。 
为了要延长快闪存储器的寿命，目前研发出许多运用于快闪存储器的控制方法。当固态储存装置出厂后，这些控制方法即被启动，用以延长快闪存 储器的寿命。而上述的控制方法，例如，逻辑至实体对应表(L2P Table)的映射机制(mapping alogrithm)、损耗平均机制(wear leveling alogrithm)、以及垃圾搜集机制(garbage collection alogrithm)。以下分别说明如下： 
一般来说，快闪存储器中包括许多区块(block)，而每个区块中又包括多个页(page)或称为段(sector)。例如，一个区块中有64页，而每个页的容量为4K bytes。再者，由于快闪存储器的特性，每次数据写入时是以页为最小单位，而每次擦除(erase)时则是以区块为单位进行数据擦除。 
由于快闪存储器每次数据写入是以页为最小单位。因此，经过多次的数据存取之后，快闪存储器中将会出现许多的无效页(invalid page)以及无效数据(invalid data)。然而，擦除动作的最小单位为区块，只要一个区块中还是有部份的数据页为有效数据(valid data)时，此区块即无法被擦除。然而，太多的无效数据将占据快闪存储器的空间，将使得快闪存储器可写入的空间变少。 
当垃圾搜集机制启动时，固态储存装置中的控制电路可以根据快闪存储器内部可写入的空间变化，在适当的时机执行垃圾搜集动作(garbage collection action)。 
所谓的垃圾搜集动作，即是固态储存装置中的控制电路将区块中的有效页搜集起来，并且另外存放在新的区块中，使原区块中的页全部变成无效页。因此，可以将全部都是无效页的区块进行区块擦除(block erase)动作，并形成新的空白区块，使快闪存储器增加更多可写入的空间。 
再者，由于快闪存储器中每个存储单元的擦除次数有限，因而发展出一种损耗平均机制。损耗平均机制是为了平均地使用快闪存储器中的每个区块，以避免特定区块使用过度(擦除次数过多)而变成坏区块(bad block)而无法使用，并且有效地延长快闪存储器的寿命。 
当损耗平均机制启动时，固态储存装置中的控制电路会监测每个区块的擦除次数(erase count)，并在适当的时机执行损耗平均动作(wear leveling action)。换句话说，于执行损耗平均动作时，控制电路会将将擦除次数较少的区块与擦除次数较多的区块进行数据交换动作(data swap)。 
一般来说，连接于固态储存装置的主机是利用逻辑区块地址(Logical Block Address，以下简称LBA)来存取数据。而在快闪存储器则利用实体配置地址(Physical Allocation Address，以下简称PAA)来存取数据。 
为了让LAA与PAA之间能够相互对应，固态储存装置中需要建立一逻辑至实体地址对应表(Logical to Physical Address Table，以下简称L2P表)的映射机制。以读取数据为例，当主机发出读取指令以读取快闪存储器中特定LBA的数据时，固态储存装置中的控制电路需根据L2P表得知该数据在快闪存储器中的PAA，并由快闪存储器取出数据并回传至主机。 
换句话说，当固态储存装置在电源正常供应时，控制电路需要先建立L2P表的映射机制。完成后，主机与固态储存装置之间才可以正常存取数据。基本上，L2P表的数据量会随着快闪存储器的容量增加而上升，并且会降低快闪存储器的存取效率(access performance)。 
由以上的说明可知，现有的固态储存装置于出厂时，即启动逻辑至实体对应表的映射机制、损耗平均机制、以及垃圾搜集机制，用以延长快闪存储器的寿命。然而，上述的动作也会降低固态储存装置的存取效率。 
发明内容
本发明提出一种固态储存装置的控制方法，该固态储存装置包括一控制电路与一电阻式存储器，该控制方法包括下列步骤：建立一监测因子，且该监测因子相关于该电阻式存储器的寿命；以及，当该监测因子大于一预设值时，该控制电路建立一逻辑至实体地址对应表的映射机制，且该控制电路根据一逻辑至实体地址对应表将一主机产生的一逻辑区块地址映射为一实体配置地址，并据以进行数据的存取。 
为了对本发明的上述及其他方面有更佳的了解，下文特举较佳实施例，并结合附图详细说明如下。 
附图说明
图1为电阻式存储器示意图。。 
图2为本发明固态储存装置的示意图。 
图3为本发明运用于电阻式存储器的控制方法。 
具体实施方式
近年来一种全新架构的固态储存装置已经被发表出来，其使用可变电阻为主要存储元件，并称为电阻式存储器(简称RRAM)。电阻式存储器也属于 非易失性的存储器元件。 
请参照图1，其为电阻式存储器示意图。电阻式存储器中的存储器阵列包括四个存储单元C00、C01、C10、C11。以存储单元C00为例，其包括一选择晶体管T(selective transistor)、以及一可变电阻R。其中，选择晶体管的闸极连接至第零字线WL0，源极连接至接地端；可变电阻R的第一端连接至选择晶体管T的漏极，第二端连接至第零位线(BL0)。 
于程序周期(program cycle)时，提供程序电压以改变可变电阻R的电阻值。举例来说，当可变电阻R被程序为具备高电阻值时，存储单元C00为第一储存状态；当可变电阻R被程序为具备低电阻值时，存储单元为第二储存状态。另外，于擦除周期(erase cycle)时，将可变电阻R的电阻值回复为相同的电阻值即完成存储单元的擦除动作。 
相较于快闪存储器使用浮动栅晶体管的的存储单元，电阻式存储器的存储单元的擦除次数可高达数十万次或者百万次以上。换句话说，电阻式存储器的寿命远高于快闪存储器的寿命。因此，如何提高电阻式存储器的存取效率为发展电阻式存储器最主要的重点。 
请参照图2，其为本发明固态储存装置的示意图。固态储存装置20中包括一控制电路201与一电阻式存储器205。控制电路201与电阻式存储器205之间利用一内部总线207进行数据的存取，而控制电路201利用一外部总线22与主机(host)24之间进行指令与数据的传递。其中，外部总线22可为USB总线、IEEE1394总线或SATA总线等等。 
再者，控制电路201中有一错误校正单元(ECC unit)204。当主机24欲将写入数据写入电阻式存储器205时，写入数据会先经由ECC单元204产生ECC码。之后，控制电路201将写入数据以及ECC码写入电阻式存储器205。当主机24欲读取电阻式存储器205中的读取数据时，读取数据及其对应的ECC码会输入控制电路201。经由ECC单元204进行校正后，将正确的读取数据输出至主机24。 
基本上，控制电路201可以根据ECC单元204的运作情形来获得电阻式存储器205的状态。例如，输出读取数据时，ECC单元204会产生可校正的错误(correctable errors)以及无法校正的错误(non-correctable errors)，使得控制电路204可以据以得知电阻式存储器205的状态。 
为了要能够提高电阻式存储器的存取效率并且适当地延长电阻式存储 器的寿命。本发明提出的固态储存装置20于出厂时，会建立一监测因子(monitor factor)，其相关于电阻式存储器的寿命。于固态储存装置20运作的过程，控制电路201会根据监测因子来启动不同的控制机制。 
请参照图3，其为本发明运用于电阻式存储器的控制方法。首先，控制电路201会判断监测因子是否大于一预设值(步骤S302)。 
当监测因子大于预设值的条件不成立时，代表电阻式存储器205的寿命还很长。因此，电阻式存储器205以存取效率为主要的考量。此时，控制电路201将主机24的LBA直接转换为PAA，并且进行数据的存取(步骤S304)。 
在步骤S304中，控制电路201可以将LBA直接作为PAA，并根据主机24的读取指令或者写入指令来进行数据的存取。或者，控制电路201可以将LBA直接进行一数学运算而成为PAA，并根据主机24的读取指令或者写入指令来进行数据的存取。 
反之，当监测因子大于预设值的条件成立时，代表电阻式存储器205的寿命需要被考虑。因此，电阻式存储器205降低存取效率并且考虑存储单元的寿命。此时，控制电路201建立L2P表的映射机制，并根据L2P表将主机24的LBA映射为PAA，并且进行数据的存取(步骤S312)。 
亦即，当固态储存装置在电源正常供应时，若监测因子大于预设值的条件成立时，控制电路201先建立L2P表的映射机制。当主机发出读取指令或者写入指令时，控制电路201再根据L2P表，将主机24的LBA映射至PAA。之后，再进行数据的存取。 
再者，为了要有效地延长电阻式存储器的寿命，控制电路201亦可启动损耗平均机制(步骤S314)，以及启动垃圾搜集机制(步骤S316)。 
亦即，当损耗平均机制启动时，控制电路201会监测每个区块的擦除次数，并在适当的时机执行损耗平均动作，用以将擦除次数较少的区块与擦除次数较多的区块进行数据交换动作。 
再者，当垃圾搜集机制启动时，控制电路201可以根据电阻式存储器内部可写入的空间变化，在适当的时机执行垃圾搜集动作，用以将区块中的有效页搜集起来另外存放在新的区块中，使原区块中的页全部变成无效页。因此，可以将全部都是无效页的区块进行区块擦除动作，并且产生新的空白区块，使电阻式存储器加更多可写入的空间。 
在本发明另一实施例中，控制电路201可以根据不同的预设值来分别决 定是否启动上述逻辑至实体对应表的映射机制、损耗平均机制及垃圾搜集机制。 
在本发明实施例中，当监测因子大于预设值的条件不成立时，代表电阻式存储器205的寿命还很长。因此，电阻式存储器205以存取效率为主要的考量。此时，控制电路201禁能(disable)上述逻辑至实体对应表的映射机制、损耗平均机制及/或垃圾搜集机制。而当当监测因子大于预设值的条件成立时，代表电阻式存储器205的寿命需要被考虑。此时，控制电路201启动上述逻辑至实体对应表的映射机制、损耗平均机制及/或垃圾搜集机制。 
再者，本发明的监测因子可以选自以下的参数其中之一：区块的擦除次数、读取次数、写入次数、固态储存装置的操作温度、固态储存装置的存取频率、前后二次写入同一存储单元的时间周期、可校正的错误以及无法校正的错误。 
由以上的说明可知，本发明是运用于电阻式存储器，并根据监测因子来判断电阻式存储器的状态，而监测因子相关于电阻式存储器的寿命。当监测因子尚未到达预设值时，代表电阻式存储器205的寿命还很长。此时，控制电路201不启动会降低存取效能的逻辑至实体对应表的映射机制、损耗平均机制、以及垃圾搜集机制。因此，固态储存装置20可达到最高的存取效能。 
当监测因子到达预设值时，代表电阻式存储器205的寿命需要进一步被考虑。此时，控制电路201启动逻辑至实体对应表的映射机制、损耗平均机制、以及垃圾搜集机制。虽然固态储存装置20无法达到最高的存取效能，但是可以有效地延长固态储存装置20的寿命。 
再者，本领域的技术人员也可以修改上述的控制方法，以实现延长固态储存装置20寿命的目的。例如，当监测因子到达预设值时，仅启动步骤S312、步骤S314、步骤S316其中之一或者其中之二，亦可延长固态储存装置20的寿命。 
综上所述，虽然本发明已以较佳实施例揭示如上，然其并非用以限定本发明。本领域的技术人员在不脱离本发明的精神和范围的前提下，可作各种的更动与润饰。因此，本发明的保护范围是以本发明的权利要求为准。 

Claims (10)

1.一种固态储存装置的控制方法，该固态储存装置包括一控制电路与一电阻式存储器，该控制方法包括下列步骤：
建立一监测因子，且该监测因子相关于该电阻式存储器的寿命；以及
当该监测因子大于一预设值时，该控制电路建立一逻辑至实体地址对应表的映射机制，且该控制电路根据一逻辑至实体地址对应表将一主机产生的一逻辑区块地址映射为一实体配置地址，并据以进行数据的存取。
2.如权利要求1所述的控制方法，还包括：当该监测因子未大于该预设值时，该控制电路直接将该主机产生的该逻辑区块地址转换为该实体配置地址，并据以进行数据的存取。
3.如权利要求1所述的控制方法，还包括：当该监测因子大于该预设值时，该控制电路启动一损耗平均机制。
4.如权利要求3所述的控制方法，其中该控制电路监测多个区块所对应的擦除次数，并执行一损耗平均动作，用以将该擦除次数较少所对应的区块与该擦除次数较多所对应的区块进行一数据交换动作。
5.如权利要求3所述的控制方法，还包括：当该监测因子未大于该预设值时，该控制电路禁能该损耗平均机制。
6.如权利要求1所述的控制方法，还包括：当该监测因子大于该预设值时，该控制电路启动一垃圾搜集机制。
7.如权利要求6所述的控制方法，其中该控制电路根据该电阻式存储器的可写入的空间变化，来执行一垃圾搜集动作，用以将多个区块中的多个有效页搜集起来，并存放在一新的区块中，使该些区块中的该些页全部变成无效页。
8.如权利要求7所述的控制方法，其中该控制电路还将全部都是无效页的该些区块进行一区块擦除动作，并且产生多个新的空白区块。
9.如权利要求6所述的控制方法，还包括：当该监测因子未大于该预设值时，该控制电路禁能该垃圾搜集机制。
10.如权利要求1所述的控制方法，其中该监测因子选自以下的参数的其中之一：一区块的擦除次数、一读取次数、一写入次数、一固态储存装置的操作温度、一固态储存装置的存取频率、一前后二次写入同一存储单元的时间周期、一可校正的错误或者一无法校正的错误。
CN201410022201.1A 2014-01-17 2014-01-17 一种具备电阻式存储器的固态储存装置的控制方法 Pending CN104794063A (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201410022201.1A CN104794063A (zh) 2014-01-17 2014-01-17 一种具备电阻式存储器的固态储存装置的控制方法
US14/222,805 US20150206584A1 (en) 2014-01-17 2014-03-24 Controlling method for solid state drive with resistive random-access memory

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410022201.1A CN104794063A (zh) 2014-01-17 2014-01-17 一种具备电阻式存储器的固态储存装置的控制方法

Publications (1)

Publication Number Publication Date
CN104794063A true CN104794063A (zh) 2015-07-22

Family

ID=53545369

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410022201.1A Pending CN104794063A (zh) 2014-01-17 2014-01-17 一种具备电阻式存储器的固态储存装置的控制方法

Country Status (2)

Country Link
US (1) US20150206584A1 (zh)
CN (1) CN104794063A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113010449A (zh) * 2019-12-19 2021-06-22 美光科技公司 存储器子系统中命令的有效处理

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9395924B2 (en) * 2013-01-22 2016-07-19 Seagate Technology Llc Management of and region selection for writes to non-volatile memory
US20160196062A1 (en) * 2015-01-05 2016-07-07 Kabushiki Kaisha Toshiba Memory system
US20160328179A1 (en) * 2015-05-08 2016-11-10 Micron Technology, Inc. Multiple virtually over-provisioned, virtual storage devices created from a single physical storage device
JP6749021B2 (ja) * 2015-05-15 2020-09-02 国立大学法人東北大学 抵抗変化型素子を備えた記憶回路
KR20210028264A (ko) * 2018-08-03 2021-03-11 마이크론 테크놀로지, 인크. 호스트 상주 변환 레이어 유효성 검사
US11263124B2 (en) 2018-08-03 2022-03-01 Micron Technology, Inc. Host-resident translation layer validity check
US10923202B2 (en) 2018-08-03 2021-02-16 Micron Technology, Inc. Host-resident translation layer triggered host refresh
US11226907B2 (en) 2018-12-19 2022-01-18 Micron Technology, Inc. Host-resident translation layer validity check techniques
US11226894B2 (en) 2018-12-21 2022-01-18 Micron Technology, Inc. Host-based flash memory maintenance techniques
KR20200114354A (ko) * 2019-03-28 2020-10-07 에스케이하이닉스 주식회사 메모리 시스템 및 그것의 동작 방법

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200705183A (en) * 2005-07-29 2007-02-01 Genesys Logic Inc High-privacy non-sequential hidden block memory confidential data protection method for a mass storage device
CN101558392A (zh) * 2006-12-11 2009-10-14 马维尔国际贸易有限公司 混合非易失性固态存储器系统
US20100174845A1 (en) * 2009-01-05 2010-07-08 Sergey Anatolievich Gorobets Wear Leveling for Non-Volatile Memories: Maintenance of Experience Count and Passive Techniques

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080140918A1 (en) * 2006-12-11 2008-06-12 Pantas Sutardja Hybrid non-volatile solid state memory system
US8082386B2 (en) * 2008-10-21 2011-12-20 Skymedi Corporation Method of performing wear leveling with variable threshold
US8751903B2 (en) * 2010-07-26 2014-06-10 Apple Inc. Methods and systems for monitoring write operations of non-volatile memory
KR20150020385A (ko) * 2013-08-13 2015-02-26 에스케이하이닉스 주식회사 데이터 저장 장치, 그것의 동작 방법 및 그것을 포함하는 데이터 처리 시스템
US9329797B2 (en) * 2013-12-30 2016-05-03 Sandisk Technologies Inc. Method and system for adjusting block erase or program parameters based on a predicted erase life

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200705183A (en) * 2005-07-29 2007-02-01 Genesys Logic Inc High-privacy non-sequential hidden block memory confidential data protection method for a mass storage device
CN101558392A (zh) * 2006-12-11 2009-10-14 马维尔国际贸易有限公司 混合非易失性固态存储器系统
US20100174845A1 (en) * 2009-01-05 2010-07-08 Sergey Anatolievich Gorobets Wear Leveling for Non-Volatile Memories: Maintenance of Experience Count and Passive Techniques

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113010449A (zh) * 2019-12-19 2021-06-22 美光科技公司 存储器子系统中命令的有效处理
CN113010449B (zh) * 2019-12-19 2024-03-29 美光科技公司 用于存储器子系统中命令的有效处理的方法、系统和非暂时性计算机可读存储媒体

Also Published As

Publication number Publication date
US20150206584A1 (en) 2015-07-23

Similar Documents

Publication Publication Date Title
CN104794063A (zh) 一种具备电阻式存储器的固态储存装置的控制方法
TWI569273B (zh) 非揮發性記憶體裝置讀取干擾管理方法
KR102174293B1 (ko) 확률론적 데이터 구조에 기초한 메모리 내의 사전적인 교정 조치
TWI527037B (zh) 資料儲存方法、記憶體控制電路單元與記憶體儲存裝置
US9996297B2 (en) Hot-cold data separation method in flash translation layer
US10332608B2 (en) Memory block usage based on block location relative to array edge
CN106257594B (zh) 读取干扰收回策略
US20130346812A1 (en) Wear leveling memory using error rate
KR20150044753A (ko) 데이터 저장 장치의 동작 방법
US9274943B2 (en) Storage unit management method, memory controller and memory storage device using the same
US8489942B1 (en) Memory management method, and memory controller and memory storage device using the same
US9141530B2 (en) Data writing method, memory controller and memory storage device
US9141476B2 (en) Method of storing system data, and memory controller and memory storage apparatus using the same
US9418731B1 (en) Memory management method, memory storage device and memory control circuit unit
CN109426441B (zh) 数据储存装置以及其操作方法
US20160054935A1 (en) Data storing method and memory controller and memory storage device using the same
US20130332653A1 (en) Memory management method, and memory controller and memory storage device using the same
CN114651241A (zh) 专用块的动态预留空间分配
US20230205629A1 (en) Memory sub-system using partial superblocks
TWI548991B (zh) 記憶體管理方法、記憶體控制電路單元與記憶體儲存裝置
US10509583B1 (en) Memory management method and storage controller
US9760456B2 (en) Memory management method, memory storage device and memory control circuit unit
CN111417933A (zh) 基于偏移的逻辑块映射
KR101628925B1 (ko) 메모리 시스템 및 메모리 시스템의 동작 방법
KR20220070989A (ko) 메모리 시스템 및 메모리 시스템의 동작 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
EXSB Decision made by sipo to initiate substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20150722