TWI702487B

TWI702487B - 基於分段網格的時鐘分配方法及裝置

Info

Publication number: TWI702487B
Application number: TW108102663A
Authority: TW
Inventors: 世光歐
Original assignee: 新加坡商聯發科技（新加坡）私人有限公司
Priority date: 2018-01-26
Filing date: 2019-01-24
Publication date: 2020-08-21
Also published as: TW201933024A; CN110083196B; US20190235568A1; CN110083196A; US10444786B2

Abstract

一種包括複數個分段來分配時鐘信號到邏輯門的分段網格。每一分段包括能夠遞送時鐘信號到邏輯門的一互相連接的導線。一相同分段中該互相連接的導線被短路在一起以及一不同分段中的該互相連接的導向不被短路。該分段網格也包括連接到該分段網格的一輸入分段的一或複數個接觸點的一時鐘輸入結構。該分段網格也包括多組中繼器驅動器來向該時鐘信號重新提供動力。不同組的中繼器驅動器在不同分段中，以及一各自分段中的每組中繼器驅動器從相鄰分段接收該時鐘信號。

Description

基於分段網格的時鐘分配方法及裝置

本發明涉及一種時鐘分配機制，特別地，本發明涉及一種基於分段網格(sectioned mesh)的時鐘分配方法及裝置。

對高性能電子系統日益增長的需求推動了對高速數位超大規模積體(Very Large Scale Integration，VLSI)晶片的需求。VLSI實施已在相互關聯的兩個方向上進行：更高的性能以及更高的密度(density)。通常來說，更高的性能需要更多的功率。功率消耗方面的增長伴隨著嚴重的成本，包括但不限於：增加的故障率、膨脹的冷卻系統以及減少的晶片壽命。因此，功率消耗是改進現代高性能電子系統的一主要挑戰。

大部分現代VLSI設計是時間控制的，也就是，VLSI晶片內邏輯閘的操作根據時鐘信號被同步來一起工作。這通常需要同步的閘之間的時鐘信號具有低偏斜(skew)。時鐘偏斜可以表徵分為局部偏斜(local skew)以及全域偏斜(global skew)。局部偏斜是單一時鐘週期內在邏輯閘之間具有時序路徑(timing path)的邏輯閘之間的時鐘信號時序差(clock signal timing difference)。全域偏斜被定義為單一時鐘週期內在邏輯閘之間沒有時序路徑的兩個邏輯閘之間的時鐘信號時序差。

只要閘能夠保持在時鐘週期時間加局部偏斜(local skew)的極限內，時鐘頻率越快，性能越高。不幸的是，隨著VLSI晶片密度的增加，生產這些VLSI晶片的工廠也引入了更多的變化到VLSI晶片中，其被稱為是晶片變異性(On-Chip Variation，OCV)。由於OCV，時鐘以及資料信號在統計上表現，意味著在一個晶片內，週期N的時鐘信號在X微微秒(pico-second)內發生，在相同設計和工藝的另一個VLSI晶片中，可以是(X+變化)微微秒。在設計過程中，設計者將需要在VLSI晶片設計中加入額外的容限(margin)來考慮OCV。因此對於VLSI時鐘遞送網路(Clock Delivery Network，CDN)，時鐘分配點之間的低偏斜以及低OCV成為了高優先順序的設計目標。存在用於維持時鐘偏斜的各種方法，其中之一是具有橫跨整個網格結構(mesh structure)的葉級時鐘驅動器(clock driver)的時鐘樹(clock tree)，所有的葉級時鐘驅動器的輸出連接(也就是，短路)在一起。這一網格結構(其上所有時鐘信號短路在一起)在此被稱為傳統時鐘網格或傳統網格。葉級時鐘驅動器是到接收時鐘信號的閘的時鐘分配點。

傳統網格同時降低了局部偏斜以及OCV，通過使葉級時鐘驅動器短路，傳統網格能夠平均這些葉級時鐘驅動器之間的偏斜。

傳統網格中的葉級時鐘驅動器驅動整個導線網格以及在網格下的暫存器。傳統的網格結構減少單個驅動器變化；然而，當時鐘網格驅動大量負載時，需要更多的單一驅動器以維持時鐘轉換的正確電子性能。因此，時鐘驅動器之間的短路電流(short-circuit current)劇烈地增長。短路電流發生於時鐘驅動器及其相鄰驅動器在不同時間改變狀態時。因為這些時鐘驅動器的輸出彼此連接，當一個驅動器的輸出比相鄰驅動器的輸出拉升得更快時，電流將直接從驅動器的輸出流入它相鄰驅動器的輸出腳接頭(pin)。如果這一驅動器的輸出比它的相鄰驅動器的輸出拉升得慢，短路電路就會相反。不管怎樣，設計者引入了更多的短路功率消耗來降低OCV。

因為現代VLSI在正常工作的同時只能支援有限的功率，峰值功率消耗有時是比短路功率更大的問題。現代同步VLSI的峰值功率通常發生在最大數目的電晶體在短時間內切換時。因為電晶體在它們的時鐘信號啟動後立即切換，峰值功率與全域偏斜高度相關。隨著更緊密的(也就是更小的)全域偏斜，更大數目的電晶體一起切換的可能性更高，因此峰值功率消耗更高。峰值電流密度是全域偏斜的函數。

傳統的時鐘遞送結構不能同時全部處理OCV、時鐘偏斜、短路功率消耗以及峰值功率消耗等問題。因此，電路設計者有時被迫在更高的全晶片峰值功率消耗與更高的時鐘速度之間選擇。

本發明提供了一種減少全晶片峰值功率同時保持低的局部偏斜的方法及對應的分段網格。

在一個實施例中，提供了分段網格來分配時鐘信號。該分段網格包括複數個分段，每一分段包括能夠遞送該時鐘信號到邏輯門的互相連接的導線，相同分段中的該互相連接的導線被短路在一起以及不同分段中的該互相連接的導線不被短路。該分段網格進一步包括連接到該分段網格的一輸入分段的一或複數個接觸點的時鐘輸入結構。該分段網格進一步包括多組中繼器驅動器來向該時鐘信號重新提供動力。不同組的中繼器驅動器在不同分段中，並且一各自分段中的每組中繼器驅動器從一相鄰分段接收該時鐘信號。

在另一實施例中，提供了由分段網格分配時鐘信號的方法。該方法包括在該分段網格的一輸入分段的一或複數個接觸點處，從時鐘輸入結構接收該時鐘信號。該分段網格被拆分成該輸入分段以及複數個分段，每一分段包括一對應的一組中繼器驅動器。該方法進一步包括，在每一組中繼器驅動器，從一相鄰分段接收該時鐘信號來向該時鐘信號重新提供動力。每一分段包括能夠遞送該時鐘信號到邏輯門的互相連接的導線。其中一相同分段中該互相連接的導線被短路在一起以及不同分段中該互相連接的導向不被短路，因為不同分段經過驅動器而這些驅動器會造成時間延遲，所以不同分段中就有時間差而增加全域偏斜。

本發明通過增加時鐘全域偏斜來減少峰值電流，保持低局部偏斜來保持不同邏輯門之間接收到信號的時間差在可允許閾值範圍內。

在結合附圖閱讀後續具體實施例的描述後，本發明的其他方面及特徵對本領域技術人員將是顯而易見的。

在後續描述中，給出了許多具體細節，然而，應當理解的是，可以不需要這些具體的細節來實施本發明的實施例。換句話說，眾所周知的電路、結構以及技術未以細節示出以避免混淆對這些描述的理解。然而，本領域技術人員將能夠理解，可以在沒有這些具體細節的情況下實施本發明。本領域的這些技術人員用所包括的描述，將能夠無需過度實驗就可以實施正確的功能。

本發明的實施例旨在降低時鐘分配網路(CDN)所消耗的總功率以及積體電路(IC)晶片(如VLSI晶片)的峰值功率。CDN包括低功耗分段網格，其是包括複數個分段的網格結構。分段網格改善了晶片變異性(OCV)以及局部時鐘偏斜。由於網格結構使相同分段中的分段驅動器短路，每一分段中的OCV顯著降低。此外，由於統計上減少相關變異性以及不相關變異性的平行驅動結構，相鄰分段之間的OCV顯著減少。

關於功率消耗，分段網格提供了分段之間任何負載失衡(load imbalance)的改進的阻尼(damping)，從而減少了總網格功率。因為每一分段的中繼器驅動器在分段之間形成了障壁(barrier)，分段網格結構對相鄰分段之間的負載失衡具有更高的容限(tolerance)。也就是說，因為驅動第二分段中的第二負載的第二組中繼器驅動器形成了第二分段的障壁，驅動第一分段中的第一負載的第一組中繼器驅動器的不受第二分段中的第二負載影響。此外，分段網格減少了每一中繼器驅動器的RC曝光，因此每一中繼器驅動器的輸出負載遠小於傳統網格。

此外，因為時鐘脈衝在略微不同的時間被遞送到不同網格分段中的邏輯閘，分段網格通過增加全域偏斜來減少晶片峰值功率。全域偏斜被定義為在單一時鐘週期內在邏輯閘之間沒有時序路徑的這些邏輯閘之間的時鐘信號時序差。考慮到時鐘頻率以及信號傳送速率，分段網格中的全域偏斜可以被定義為中繼器驅動器之間時序路徑大於預定距離(如，500um)的兩個中繼器驅動器之間的時鐘時序差(clock timing difference)。實際上，因為可以在相距超過給定距離的邏輯閘之間使用延遲暫存器來維持同步，可以很好地容忍增加的全域偏斜。

分段網格中的局部偏斜小於傳統時鐘樹並與傳統網格相當，全域偏斜隨著穿過兩個或複數個分段的兩個位置之間的距離按比例逐漸增加。

此外，因為相比於傳統網格結構，減少了短路在一起的中繼器驅動器的數量(也就是，每一分段中中繼器驅動器的數量)，分段網格減少了短路功率。中繼器驅動器被短路到的其他中繼器驅動器的越多，短路功率量增加的可能性越高。

因此，分段網格結構綜合地處理時鐘偏斜、OCV、晶片峰值功率以及短路功率。分段網格的功率消耗比傳統網格小了一個數量級，並且小於由傳統商業工具生成的時鐘樹。

在本發明的描述中，與輸入到網格結構的時鐘信號有關的術語“零偏斜”指由時鐘源(例如，PLL)生成並經過相等路徑長度到網格輸入點的時鐘信號。網格輸入點也稱為“接觸點”。“零”指由IC晶片的工藝、電壓以及溫度(PVT)條件可能引入的可忽略的(如果有的話)偏斜量。

第1圖示出了根據本發明一個實施例的分段網格100的示意圖。分段網格100包括水平導線以及垂直導線，其形成導線網格來覆蓋(至少部分地)IC晶片以及在IC晶片上分配時鐘信號。水平導線以及垂直導線之間的所有交叉點被連接(也就是被短路)。分段網格100從時鐘輸入結構110接收時鐘輸入，時鐘輸入結構100由互相連接的時鐘驅動器(如圖所示的黑色以及水平指向)所形成。在一個實施例中，時鐘輸入結構110有樹結構(例如，平衡樹結構)，其中每一樹葉離樹根的距離相等。第1圖的示例示出了連接到兩個內部樹節點的樹根111，其連接到四個樹葉112。樹根111可以連接到時鐘源111，例如PLL電路(未示出)。在樹的每一個節點上，包括樹根111、內部節點以及樹葉112，是將時鐘信號驅動到分段網格100的時鐘驅動器。樹葉112在複數個接觸點113形成與分段的接觸。在樹葉112的所有時鐘驅動器(更具體地，接觸點113)被短路到一起。因為時鐘信號傳輸路徑從樹根111到每一樹葉具有相同的長度，時鐘輸入結構110也稱為零偏斜輸入。後續參考第8圖提供關於時鐘輸入結構110的額外細節。

分段網格100包括複數個分段，例如，輸入分段、分段1、分段2、分段3以及分段4。每一分段的邊界由一組中繼器驅動器120標記，也稱為分段驅動器(示出白色以及水平指向)。每一組中繼器驅動器120對所接收的時鐘信號重新提供動力以及將重新提供動力的時鐘信號分配到其分段中的負載。每一分段中的中繼器驅動器120經由其分段中的導線短路在一起來驅動它分段中的負載。不同分段中的中繼器驅動器120不被短路在一起。一分段中的中繼器驅動器120不驅動另一分段中的負載。在第1圖中，複數個分段(分段1和分段2，分段3和分段4)在水平方向上從輸入分段的兩側延伸並且每一分段中的中繼器驅動器在垂直方向對齊。所有互接的導線可用於遞送時鐘信號到邏輯閘，相同分段中的互接的導線短路在一起以及不同分段中互相連接的導線不短路。

分段網格100也連接到多個葉驅動器130(示為黑色以及對角指向)。每一葉驅動器130是用於晶片上時鐘控制電路元件的時鐘分配點。葉驅動器130可以根據需要部署在任何分段中。由於相同分段中的葉驅動器的導線交叉點被短路，因此部署在相同分段中的多個葉驅動器之間具有基本為0的時鐘偏斜。而非相鄰分段中的葉驅動器的導線交叉點未被短路，多個葉驅動器之間的時鐘偏斜根據距離按比例增加，因此，非相鄰分段中的葉驅動器之間具有大於預定非0全域偏斜值的時鐘偏斜。在一個實施例中，葉驅動器130可以連接到時鐘閘，其可以被斷開以阻止連接電路接收時鐘信號，並且可以被閉合以將電路連接到時鐘信號。

由於每一分段僅佔用晶片的一小部分，以及每一組中繼器驅動器120僅負責驅動一個分段中的負載，相比於該組需要驅動整個晶片時，這些中繼器驅動器120可以更小以及消耗更少的功率。因為在一分段中的所有中繼器驅動器120以及該分段中所有導線交叉點被短路，每一分段中的時鐘偏斜是可以忽略的。中繼器驅動器120在通過其的時鐘信號中引入了延時。因此，分段網格100上兩個點之間的分段越多，這兩個點之間的全域延時越多。然而，如上所提到的，因為增加的全域偏斜，時鐘峰值功率減少。因為每一分段中更少的中繼器驅動器120被短路在一起，浪費了更少的短路功率，也減少了總功率消耗。

第2-7圖示出了分段網格的可選實施例。在第2-7圖的後續描述中，時鐘輸入結構110的位置被稱為輸入分段。其他分段(被稱為“分段”)相對於在不同實施例中的輸入分段具有不同的對齊以及朝向。第2-7圖中所有的分段網格具有與第1圖中分段網格100相同的低功率性能。所有互相連接的導線用於遞送時鐘信號到邏輯閘。此外，相同分段中互相連接的導線被短路在一起以及不同分段中互相連接的導線不短路。

第2圖示出了相對於第1圖的分段網格100旋轉90°的分段網格200。也就是，分段網格200的時鐘輸入結構110沿著水平方向位於網格結構的中間位置。分段在垂直方向上從輸入分段的兩側延伸，並且每一分段中的中繼器驅動器在水平方向上對齊。

第3圖示出了其沿著垂直方向在網格結構最右邊界處連接到時鐘輸入結構110的分段網格300。分段在水平方向上僅從輸入分段的一側(左側)延伸並且每一分段中的中繼器驅動器在垂直方向上對齊。

第4圖示出了其沿著垂直方向在網格結構最左邊界連接到時鐘輸入結構110的分段網格400。分段在水平方向上僅從輸入分段的一側(右側)延伸並且每一分段中的中繼器驅動器在垂直方向上對齊。

第5圖示出了其沿著水平方向在網格結構的頂邊界連接到時鐘輸入結構110的分段網格500。分段在垂直方向上從僅輸入分段的一側(底側)延伸並且每一分段中的中繼器驅動器在水平方向上對齊。

第6圖示出了其沿著水平方向在網格結構的底邊界連接到時鐘輸入結構110的分段網格600。分段在垂直方向上僅從輸入分段的一側(頂側)延伸並且每一分段中的中繼器驅動器在水平方向上對齊。

第7圖示出了在中心連接到時鐘輸入結構710的分段網格700。分段網格700中的分段形成環形結構。類似於第1-6圖的實施例，時鐘輸入結構710的位置被稱為輸入分段。在第7圖中，每一分段的標籤(例如，分段1、分段2以及分段3)指向各自分段的頂部周邊(perimeter)。分段網格700中的分段從輸入分段的周邊徑向向外延伸，以及外部分段(例如，分段2)中的中繼器驅動器包圍內部分段(例如，分段1)的周邊。第7圖中示出的所有導線交叉點都連接(也就是，短路)。相同分段中的中繼器驅動器被短路，以及不同分段中的中繼器驅動器不被短路。

第8圖示出了根據本發明一個實施例的時鐘輸入結構110的3-D示意圖。應當注意的是，3-D圖是為了更清楚地示出和描述時鐘輸入結構110，並不表示IC晶片上時鐘輸入結構110的實際佈局。第8圖中示出並在此處描述的相同概念適用於第7圖的時鐘輸入結構710。時鐘輸入結構110從樹根111遞送時鐘信號到樹葉112，以及更進一步遞送到網格結構810。網格結構810可以是在第1-6圖中描述的任何分段網格。第8圖更清楚地示出了時鐘輸入結構110與分段網格810之間的接觸點113在樹葉112的輸出處。第8圖還示出了由耦合到網格結構810的葉驅動器130所驅動的邏輯閘150。相反，傳統網格的樹葉時鐘驅動器驅動網格的整個負載；因此，相比於此處描述的任何分段網格中對應的元件，傳統網格中每一樹葉時鐘驅動器的負載更高(例如，更大的驅動器)以及導線更寬(為了阻力更小)。更大的驅動器以及更寬的導線所消耗的功率更大。

此處所描述的分段網格可以由晶片設計者在設計時通過權衡各種設計約束或需求來配置。為了配置分段網格，晶片設計者可以通過改變分段元件的尺寸(例如，分段驅動器的尺寸、網格導線的尺寸和/或分段驅動器之間的距離)來改變一些分段的延時，以增加或減少全域偏斜以及局部偏斜。通過增加全域偏斜，減小了晶片峰值動態功率，以致晶片可以使用成本更低的封裝以及其他支援系統。然而，如果一些時序關鍵路徑碰巧被全域偏斜增量命中，增加的全域偏斜可以使這些路徑難以關閉。通過減小全域偏斜，晶片設計者可以通過增加峰值功率的成本來減少潛在的時序關鍵性(timing criticality)，即減少不滿足時鐘速度需求的時序路徑的數量。因此，晶片設計者可以將一個設計元素與另一設計元素交換來獲得具有最佳特性的分段網格。

第9圖示出了根據本發明一個實施例的由分段網格分配時鐘信號的方法900的流程圖。該方法900可以由第1-7圖中任何分段網格及其任何變化執行。

方法900開始於步驟910，在分段網格的輸入分段的一或複數個接觸點處，分段網格從時鐘輸入結構接收時鐘信號。更具體地，其中分段網格被分割成輸入分段以及複數個分段，以及每一分段包括多組中繼器驅動器中的對應的一組中繼器驅動器。在步驟920，每一組中繼器驅動器從相鄰分段接收時鐘信號來向時鐘信號重新提供動力。分段網格的每一分段包括互相連接的導線，其能夠遞送時鐘信號到邏輯閘，其中相同分段中互相連接的導線被短路在一起，以及不同分段中互相連接的導線不短路。

參考第1-7圖的示例性實施例描述第9圖流程圖的操作。然而，應該理解的是，第9圖的流程圖的操作可以由除了第1-7圖的實施例之外的本發明的實施例來執行，並且第1-7圖的實施例可以執行不同於參考該流程圖所討論的操作。雖然第9圖的流程圖示出了由本發明某些實施例執行的操作的特定次序，應當理解的是，此次序是示例性的(例如，可替換的實施例可以以不同的次序執行操作、組合某些操作、同時執行某些操作等)。

雖然已經以幾個實施例的方式描述了本發明，本領域技術人員將認識到，本發明不限於所描述的實施例，以及可以在所附申請專利範圍的精神和範圍內的修改以及替換來實施本發明。因此，描述被認為是說明性的而非限制性的。

110、710‧‧‧時鐘輸入結構 111‧‧‧樹根 112‧‧‧樹葉 113‧‧‧接觸點 120‧‧‧中繼器驅動器 130‧‧‧葉驅動器 150‧‧‧邏輯閘 910~920‧‧‧步驟

本發明以示例的方式而非限制性方式進行說明，在附圖中相似的附圖標記表示相似的元件。應該注意的是，本發明中對“一”或“一個”實施例的不同引用不一定是相同的實施例，以及這種引用意味著至少一個。此外，當結合一個實施例描述特定特徵、結構或特性時，提出，無論是否明確描述，結合其他實施例實現這種特徵、結構或特性在本領域技術人員的知識範圍內。第1圖示出了根據本發明第一實施例的分段網格。第2圖示出了根據本發明第二實施例的分段網格。第3圖示出了根據本發明第三實施例的分段網格。第4圖示出了根據本發明第四實施例的分段網格。第5圖示出了根據本發明第五實施例的分段網格。第6圖示出了根據本發明第六實施例的分段網格。第7圖示出了根據本發明第七實施例的分段網格。第8圖示出了根據本發明一個實施例的時鐘輸入結構。第9圖示出了根據本發明一個實施例的通過分段網格分配時鐘信號的方法的流程圖。

910~920‧‧‧步驟

Claims

一種分配時鐘信號的分段網格，包括：複數個分段，每一分段包括可用於遞送該時鐘信號到邏輯門的互相連接的導線，其中相同分段中的該互相連接的導線被短路在一起以及不同分段中的該互相連接的導線不被短路；一時鐘輸入結構，該時鐘輸入結構連接到該分段網格的一輸入分段中的一或複數個接觸點；以及多組中繼器驅動器，該多組中繼器驅動器向該時鐘信號重新提供動力，其中不同組的中繼器驅動器位於不同分段中並且一各自分段中的每組中繼器驅動器從一相鄰分段接收該時鐘信號。
如申請專利範圍第1項所述之分配時鐘信號的分段網格，該分段在一水平方向上從該輸入分段的兩側延伸，並且每一分段中的該中繼器驅動器在一垂直方向上對齊。
如申請專利範圍第1項所述之分配時鐘信號的分段網格，該分段在一垂直方向上從該輸入分段的兩側延伸，並且每一分段中的該中繼器驅動器在一水平方向上對齊。
如申請專利範圍第1項所述之分配時鐘信號的分段網格，該分段在一水平方向上僅從該輸入分段的一側延伸，並且每一分段中的該中繼器驅動器在一垂直方向上對齊。
如申請專利範圍第1項所述之分配時鐘信號的分段網格，該分段在一垂直方向上僅從該輸入分段的一側延伸，並且每一分段中的該中繼器驅動器在一水平方向上對齊。
如申請專利範圍第1項所述之分配時鐘信號的分段網格，該分段從該輸入分段的周邊徑向向外延伸，並且一外部分段中的該中繼器驅動器圍繞一內部分段的周邊。
如申請專利範圍第1項所述之分配時鐘信號的分段網格，該時鐘輸入結構是從一樹根到每一樹葉具有相等時間差的一樹結構，其中每一樹葉遞送該時鐘信號到該等連接點之一。
如申請專利範圍第1項所述之分配時鐘信號的分段網格，每組中繼器驅動器在兩個不同分段之間形成一障壁來向從一個分段通過另一個分段的該時鐘信號重新提供動力。
如申請專利範圍第1項所述之分配時鐘信號的分段網格，進一步包括複數個時鐘分配點來從該互相連接的導線遞送該時鐘信號到該邏輯門，其中連接到一相同分段的該等時鐘分配點之間具有一基本為零的時鐘偏斜。
如申請專利範圍第1項所述之分配時鐘信號的分段網格，兩個非相鄰分段中的兩個時鐘分配點之間具有大於一預定非零全域偏斜值的一時鐘偏斜。
一種由分段網格分配時鐘信號的方法，該方法包括：在該分段網格的一輸入分段的一或複數個接觸點處，從時一鐘輸入結構接收該時鐘信號，其中該分段網格被拆分成該輸入分段以及複數個分段，每一分段包括多組中繼器驅動器中一對應的一組；在每一組中繼器驅動器，從一相鄰分段接收該時鐘信號來向該時鐘信號重新提供動力；其中每一分段包括能夠遞送該時鐘信號到邏輯門的互相連接的導線；其中一相同分段中該互相連接的導線被短路在一起以及不同分段中該互相連接的導線不被短路。
如申請專利範圍第11項所述之由分段網格分配時鐘信號的方法，該分段在一水平方向上從該輸入分段的兩側延伸，並且每一分段中的該中繼器驅動器在一垂直方向上對齊。
如申請專利範圍第11項所述之由分段網格分配時鐘信號的方法，該分段在一垂直方向上從該輸入分段的兩側延伸，並且每一分段中該中繼器驅動器在一水平方向上對齊。
如申請專利範圍第11項所述之由分段網格分配時鐘信號的方法，該分段在一水平方向上僅從該輸入分段的一側延伸，並且每一分段中的該中繼器驅動器在一垂直方向上對齊。
如申請專利範圍第11項所述之由分段網格分配時鐘信號的方法，該分段在一垂直方向上僅從該輸入分段的一側延伸，並且每一分段中的該中繼器驅動器在一水平方向上對齊。
如申請專利範圍第11項所述之由分段網格分配時鐘信號的方法，該分段從該輸入分段的周邊徑向向外延伸，並且一外部分段中該中繼器驅動器圍繞一內部分段的周邊。
如申請專利範圍第11項所述之由分段網格分配時鐘信號的方法，該時鐘輸入結構是從一樹根到每一樹葉具有相等時間差的一樹結構，其中每一樹葉將該時鐘信號遞送到該等接觸點之一。
如申請專利範圍第11項所述之由分段網格分配時鐘信號的方法，每一組中繼器驅動器在兩個分段之間形成一障壁來向從一個分段穿過另一分段的該時鐘信號重新提供動力。
如申請專利範圍第11項所述之由分段網格分配時鐘信號的方法，相同分段中的兩個時鐘分配點之間具有一基本為零的時鐘偏斜。
如申請專利範圍第11項所述之由分段網格分配時鐘信號的方法，兩個非相鄰分段中的兩個時鐘分配點之間具有大於一預定非零全域偏斜值的時鐘偏斜。