TWI701429B

TWI701429B - 缺陷分析方法與記憶體晶片

Info

Publication number: TWI701429B
Application number: TW108133130A
Authority: TW
Inventors: 葉育志; 鄧才科
Original assignee: 力晶積成電子製造股份有限公司
Priority date: 2019-09-12
Filing date: 2019-09-12
Publication date: 2020-08-11
Also published as: TW202111307A

Abstract

本發明提供一種缺陷分析方法，適於檢測包括多個記憶體晶片的晶圓，每一個記憶體晶片包括多條字元線、多條位元線以及連接位元線與字元線的多個記憶胞。缺陷分析方法包括以下步驟：獲得各記憶體晶片中的多個失效記憶胞的總數目；獲得各記憶體晶片中的連接失效記憶胞的位元線數目；獲得各記憶體晶片中的連接失效記憶胞的字元線數目；以及根據總數目、位元線數目以及字元線數目來判斷各記憶體晶片的缺陷類型。一種記憶體晶片亦被提供。

Description

缺陷分析方法與記憶體晶片

本發明是有關於一種半導體的測試技術，且特別是有關於一種適用於晶圓檢測的缺陷分析方法與具有自我測試功能的記憶體晶片。

隨著半導體製程技術的蓬勃發展，記憶體積體電路（Memory Integrated Circuit，Memory IC）元件的尺寸愈做愈小，但密度與容量卻不斷提升。隨著尺寸縮小，生產的困難性也對應地增加。為了提升產品良率，製造商會對晶圓進行多種缺陷檢測(defect inspection)與分析，找出失效位元（failing bit）以期降低生產成本。

在現有技術中，前端（front end）的晶圓製程測試(wafer fabrication test)可以檢查半成品的缺陷，對晶圓上的好壞進行判別。在後端（back end）的晶片測試過程中，晶片失效分析(failure analysis，FA)會需要找出這些失效位元的實體位置以進一步分析晶片缺陷的類型。然而現今記憶體IC的複雜結構與高密度化使得取得失效位元的實體位置的測量過程十分複雜，再加上晶片失效分析要求大量的分析時間與高深的分析技巧，故而現有的晶片缺陷分析技術十分耗工、耗時。因此如何提出一種不需要找出所有失效位元的實體位址就能分析失效位元的缺陷類型的技術成為目前記憶體測試技術的課題之一。

本發明提供一種缺陷分析方法，適於檢測包括多個記憶體晶片的晶圓，能夠在不需要找出所有失效位元的實體位址的條件下分析每個記憶體晶片的缺陷類型，藉此達到節省測試資源以及縮短分析時間的功效。本發明亦提出一種記憶體晶片，能夠執行上述的缺陷分析方法以進行自我測試操作，提升測試流程的效率。

本發明提供一種缺陷分析方法，適於檢測包括多個記憶體晶片的晶圓，其中每一個記憶體晶片包括多條字元線、多條位元線以及連接位元線與字元線的多個記憶胞。缺陷分析方法包括以下步驟：獲得各記憶體晶片中的多個失效記憶胞的總數目；獲得各記憶體晶片中的連接失效記憶胞的位元線數目；獲得各記憶體晶片中的連接失效記憶胞的字元線數目；以及根據總數目、位元線數目以及字元線數目來判斷各記憶體晶片的缺陷類型。

本發明提供一種記憶體晶片，包括記憶胞區域與測試判斷電路。記憶胞區域包括多條字元線、多條位元線以及連接這些位元線與這些字元線的多個記憶胞。測試判斷電路電性連接記憶胞區域，用以對這些記憶胞進行測試操作。測試判斷電路包括第一到第三儲存單元與比較與判斷電路。第一儲存單元用以儲存記憶體晶片中的多個失效記憶胞的總數目。第二儲存單元用以儲存記憶體晶片中的連接這些失效記憶胞的位元線數目。第三儲存單元用以儲存記憶體晶片中的連接這些失效記憶胞的字元線數目。比較與判斷電路，電性連接第一儲存單元、第二儲存單元與第三儲存單元，用以比較總數目、位元線數目以及字元線數目並根據比較結果來判斷記憶體晶片的缺陷類型。

基於上述，本發明的實施例的缺陷分析方法與記憶體晶片可以通過比較總數目、位元線數目與字元線數目三者之間的比例就能快速判斷晶片的缺陷類型，因此可以節省下大量的分析時間並且降低成本。

為讓本發明的上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。

圖1是依照本發明的一實施例的一種晶圓測試系統的示意圖，圖2是依照本發明的一實施例的一種晶圓的缺陷分析方法的流程圖。請參照圖1與圖2，圖2的缺陷分析方法200可適用於圖1的晶圓測試系統100，以下以晶圓測試系統100的元件來具體說明缺陷分析方法200的實施方式。

晶圓測試系統100包括測試裝置102與缺陷分析裝置104，用以檢測待測晶圓WA並且分析其缺陷類型。待測晶圓WA包括多個晶方或晶片（die or chip）。在圖1僅繪示一個記憶體晶片CH作為舉例，其中每個記憶體晶片CH包括多條字元線、多條位元線以及連接這些位元線與這些字元線的多個記憶胞（memory cell）。在此，待測晶圓WA可以是已經過晶圓測試(wafer test)甚至雷射修復後的半成品，其所具有的缺陷的總數目可能小於百位數，製程較成熟時甚至小於十位數，但本發明並不限制於此。

更具體來說，測試裝置102可以對待測晶圓WA進行電性測試或是通過影像分析來辨識出待測晶圓WA上的記憶體晶片CH的失效記憶胞（failed cell，具有不良位元）。測試裝置102可以例如是線上檢測機台，但不限制。缺陷分析裝置104電性連接測試裝置102以接收記憶體晶片CH的測試結果。需說明的是，測試裝置102跟缺陷分析裝置104可以整合在同一個電子裝置內部或是為兩個可分離的電子裝置，本發明並不限制。

缺陷分析裝置104包括第一儲存單元110、第二儲存單元120、第三儲存單元130以及比較與判斷電路140。第一儲存單元110、第二儲存單元120與第三儲存單元130例如是以暫存器（register）的方式實現之，但不限制於此。

在步驟S210中，缺陷分析裝置104根據記憶體晶片CH的測試結果獲得記憶體晶片CH中的多個失效記憶胞的總數目(total count)A1，並將失效記憶胞的總數目A1儲存在第一儲存單元110。在步驟S220中，缺陷分析裝置104根據記憶體晶片CH的測試結果獲得記憶體晶片CH中連接失效記憶胞的位元線數目A2並將位元線數目A2儲存在第二儲存單元120。在步驟S230中，缺陷分析裝置104根據記憶體晶片CH的測試結果獲得記憶體晶片CH中連接失效記憶胞的字元線數目A3並將字元線數目A3儲存在第三儲存單元130。

補充說明的是，測試裝置102從待測晶圓WA量測的缺陷檢測結果並不需要包括這些失效記憶胞的實體位置。測試裝置102的測試結果可以只包括獲得失效記憶胞的總數目A1、有問題的位元線數目A2或有問題的字元線數目A3。如此一來，大幅降低了缺陷檢測過程的複雜性以及硬體負擔。在一實施例中，晶圓測試系統100與缺陷分析方法200可以適於線上檢測（in-line inspection），跟現有的晶片失效分析技術是應用於離線檢測（off-line inspection）不同。另外，本發明並不限制測試裝置102對待測晶圓WA進行檢測的次數，以及獲得總數目A1、位元線數目A2或字元線數目A3的方式。位元線數目A2或字元線數目A3可以藉由包含總數目A1的測試結果中取得。本發明也不限制步驟S210至S230之間的先後順序。

接著，在步驟S240中，比較與判斷電路140判斷失效記憶胞的總數目A1是否大於0。如果總數目A1大於0，就進入步驟S250，反之就進入步驟S260，表示此記憶體晶片CH沒有檢測到失效記憶胞，因此結束該記憶體晶片CH的缺陷分析動作。

當記憶體晶片CH具有失效記憶胞時，在步驟S250中，比較與判斷電路140可以根據總數目A1、位元線數目A2以及字元線數目A3來判斷記憶體晶片CH的缺陷類型。以下進一步說明步驟S250至步驟S256的實施細節。

圖3是依照本發明的一實施例的缺陷類型分析的查找表示意圖，圖4至圖9分別是依照本發明的一實施例的記憶體晶片的不同缺陷類型分布圖。請搭配圖3參照圖4至圖9，在這些實施例中，待測晶圓WA已經通過前端的晶圓測試，其記憶體晶片CH所具有的失效記憶胞FC（以塗黑作為標記，未塗黑的記憶胞MC則表示正常的記憶胞）的總數目A1可能小於十位數，但不限制。

比較與判斷電路140分別從第一儲存單元110、第二儲存單元120以及第三儲存單元130接收總數目A1、位元線數目A2與字元線數目A3以比較三者之間的關係，並且根據比較結果通過儲存在記憶體（未顯示在圖中）的查找表來判斷記憶體晶片CH可能的缺陷類型。

在圖3的查找表300中，當總數目A1與連接失效記憶胞FC的位元線數目A2、字元線數目A3相等時，即總數目A1、位元線數目A2與字元線數目A3之間的比例關係符合1:1:1時，記憶體晶片CH的缺陷類型會被歸類於隨機缺陷（random defect）。當總數目A1、位元線數目A2與字元線數目A3之間的比例關係符合n1:1:n1時，記憶體晶片CH的缺陷類型會被歸類於位元線接觸缺陷（bit line contact defect），其中n1是正整數，經常是2或4或者是2的冪（2 ^N，N是正整數），表示同一條位元線BL上由於接觸缺陷（contact defect）所造成的失效記憶胞FC的數目或是同一條位元線BL上的一個共用接觸節點（common contact node）所連接的記憶胞數目。當總數目A1、位元線數目A2與字元線數目A3之間的比例關係符合n2:n2:1時，記憶體晶片CH的缺陷類型會被歸類於字元線接觸缺陷（word line contact defect），其中n2是正整數，經常是2或4或者是2的冪(2 ^N，N是正整數)，表示單條字元線WL上由於接觸缺陷（contact defect）所造成的失效記憶胞FC的數目或是同一條字元線WL上的一個共用接觸節點所連接的記憶胞數目。此外，n1跟n2可以相同也可以不相同。當總數目A1、位元線數目A2與字元線數目A3之間的比例關係符合n3:1:n3時，其中n3是正整數且n3大於n1，記憶體晶片CH的缺陷類型會被歸類於位元線故障。位元線故障表示該條位元線失效。當總數目A1、位元線數目A2與字元線數目A3之間的比例關係符合n4:n4:1時，其中n4是正整數且n4大於n2，記憶體晶片CH的缺陷類型會被歸類於字元線故障。字元線故障表示該條字元線失效。

在一實施例中，n1與n2相等並且等於2。在圖4至圖9的實施例中，n1與n2都設定為2，而n3與n4是大於2的任意整數。

在圖4的實施例中，總數目A1與連接失效記憶胞FC的位元線數目A2、字元線數目A3都是4。所有的失效記憶胞FC各自連接不同的位元線BL與字元線WL。根據對圖3的查找表300的查表結果，總數目A1、位元線數目A2與字元線數目A3之間的比例關係符合1:1:1，因此比較與判斷電路140進入步驟S251，判斷記憶體晶片CH的缺陷類型為隨機缺陷。

在圖5的實施例中，記憶體晶片CH一樣具有4個失效記憶胞FC，但有2條位元線BL與4條字元線WL連接這些失效記憶胞FC。總數目A1、位元線數目A2與字元線數目A3之間的比例關係符合2:1:2（n1:1:n1），比較與判斷電路140進入步驟S252，判斷記憶體晶片CH的缺陷類型為位元線接觸缺陷。

在圖6的實施例中，記憶體晶片CH同樣總共具有4個失效記憶胞FC，有4條位元線BL連接這些失效記憶胞FC，有2條字元線WL連接這些失效記憶胞FC。總數目A1、位元線數目A2與字元線數目A3之間的比例關係符合2:2:1（n2:n2:1），比較與判斷電路140進入步驟S253，判斷記憶體晶片CH的缺陷類型為字元線接觸缺陷。

在圖7的實施例中，記憶體晶片CH同樣總共具有4個失效記憶胞FC，有1條位元線BL連接所有失效記憶胞FC，有4條不同的字元線WL連接這些失效記憶胞FC。總數目A1、位元線數目A2與字元線數目A3之間的關係為4:1:4（n3:1:n3且n3大於n1），比較與判斷電路140進入步驟S254，判斷記憶體晶片CH的缺陷類型為位元線故障。

在圖8的實施例中，記憶體晶片CH同樣總共具有4個失效記憶胞FC，4個失效記憶胞FC都連接在同一條字元線WL上，有4條位元線BL連接這些失效記憶胞FC。總數目A1、位元線數目A2與字元線數目A3之間的關係為4:4:1（n4:n4:1且n4大於n2），比較與判斷電路140進入步驟S255，判斷記憶體晶片CH的缺陷類型為字元線故障。

在圖9的實施例中，記憶體晶片CH同樣總共具有4個失效記憶胞FC，有2條位元線BL連接這些失效記憶胞FC，有3條字元線WL連接這些失效記憶胞FC。總數目A1、位元線數目A2與字元線數目A3之間的比例關係為4:2:3，不符合查找表300的任一比例關係，因此比較與判斷電路140進入步驟S256，將記憶體晶片CH的缺陷類型歸類於其他類型。

簡言之，當總數目A1、位元線數目A2與字元線數目A3三者皆相同時，缺陷分析方法200將此晶片CH判斷為隨機缺陷；當總數目A1不同於位元線數目A2但與字元線數目A3相同時，缺陷分析方法200將此晶片CH判斷為位元線類型的缺陷，可進一步區分為位元線接觸缺陷或是位元線故障；當總數目A1不同於字元線數目A3但與位元線數目A2相同時，缺陷分析方法200將此晶片CH判斷為字元線類型的缺陷，可進一步區分為字元線接觸缺陷或是字元線故障。若是總數目A1、位元線數目A2與字元線數目A3不符合上述的關係，缺陷分析方法200將此晶片CH歸類於其他原因的缺陷類型。

圖10是依照本發明的一實施例的一種記憶體晶片的示意圖。請參照圖10，記憶體晶片CH1可以是圖1中待測晶圓WA上的一個記憶體晶片CH（尚未被切割），也可以是從待測晶圓WA切割下的一個記憶體晶片，本發明並不限制。記憶體晶片CH1同樣適於執行缺陷分析方法200，可在生產的測試過程中執行自我測試（built-in self-test，BIST）功能。

記憶體晶片CH1包括記憶胞區域MA以及測試判斷電路400。記憶胞區域MA包括多條字元線WL、多條位元線BL以及連接這些位元線BL與這些字元線WL的多個記憶胞MC。測試判斷電路400電性連接記憶胞區域MA，用以對這些記憶胞MC進行測試操作，以測試這些記憶胞MC是否有失效記憶胞（例如圖4至圖9的失效記憶胞FC）。通過測試操作，測試判斷電路400可以獲得失效記憶胞的總數目A1、連接失效記憶胞的位元線數目A2以及連接失效記憶胞的字元線數目A3。測試判斷電路400包括第一儲存單元410、第二儲存單元420、第三儲存單元430與比較與判斷電路440。第一儲存單元410可以儲存記憶體晶片CH1中的失效記憶胞的總數目A1。第二儲存單元420可以儲存記憶體晶片CH1中連接失效記憶胞的位元線數目A2。第三儲存單元430可以儲存記憶體晶片CH1中連接失效記憶胞的字元線數目A3。比較與判斷電路440電性連接第一儲存單元410、第二儲存單元420與第三儲存單元430，用以比較總數目A1、位元線數目A2以及字元線數目A3。比較與判斷電路440會根據比較結果來判斷記憶體晶片CH1的缺陷類型。

測試判斷電路400可以執行缺陷分析方法200來判斷記憶體晶片CH1的缺陷類型。例如，測試判斷電路400還包括查找表LUT，查找表LUT例如是圖3的查找表300。比較與判斷電路440通過查找表LUT來根據總數目A1、位元線數目A2以及字元線數目A3之間的關係判斷記憶體晶片CH1的缺陷類型，並對應輸出測試結果TR。

測試判斷電路400判斷記憶體晶片CH1的缺陷類型的詳細步驟可以參照上述實施例的說明，在此不再加以贅述。

綜上所述，本發明缺陷分析方法與記憶體晶片可以在不需要獲得失效位元的實體位址的條件下來分析每個記憶體晶片的缺陷類型。通過比較總數目、位元線數目與字元線數目三者之間的比例就能快速判斷該晶片的缺陷類型，因此可以節省下大量的分析時間並且降低成本。另外，本發明的缺陷分析方法與記憶體晶片還可以適用於線上檢測，能夠提早讓生產產商了解不良的晶片的缺陷類型。

雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明的精神和範圍內，當可作些許的更動與潤飾，故本發明的保護範圍當視後附的申請專利範圍所界定者為準。

100:晶圓測試系統 102:測試裝置 104:缺陷分析裝置 110、410:第一儲存單元 120、420:第二儲存單元 130、430:第三儲存單元 140、440:比較與判斷電路 200:缺陷分析方法 300、LUT:查找表 400:測試判斷電路 A1:失效記憶胞的總數目 A2:失效記憶胞的位元線數目 A3:失效記憶胞的字元線數目 BL:位元線 CH、CH1:記憶體晶片 FC:失效記憶胞 MA:記憶胞區域 MC:記憶胞 n1、n2、n3、n4:正整數 TR:測試結果 WA:待測晶圓 WL:字元線 S210～S250、S251～S256、S260:缺陷分析方法的步驟

圖1是依照本發明的一實施例的一種晶圓測試系統的示意圖。圖2是依照本發明的一實施例的一種晶圓的缺陷分析方法的流程圖。圖3是依照本發明的一實施例的缺陷類型分析的查找表示意圖。圖4至圖9分別是依照本發明的一實施例的記憶體晶片的不同缺陷類型分布圖。圖10是依照本發明的一實施例的一種記憶體晶片的示意圖。

200:缺陷分析方法

S210~S250、S251~S256、S260:缺陷分析方法的步驟

Claims

一種缺陷分析方法，適於檢測包括多個記憶體晶片的晶圓，各該記憶體晶片包括多條字元線、多條位元線以及連接該些位元線與該些字元線的多個記憶胞，該缺陷分析方法包括：獲得各該記憶體晶片中的多個失效記憶胞的一總數目；獲得各該記憶體晶片中的連接該些失效記憶胞的一位元線數目；獲得各該記憶體晶片中的連接該些失效記憶胞的一字元線數目；以及根據該總數目、該位元線數目以及該字元線數目來判斷各該記憶體晶片的缺陷類型。
如申請專利範圍第1項所述的缺陷分析方法，其中當該總數目與該位元線數目、該字元線數目相等時，該記憶體晶片的缺陷類型被判斷為隨機缺陷。
如申請專利範圍第1項所述的缺陷分析方法，其中當該總數目、該位元線數目與該字元線數目之間的比例關係符合n1:1:n1時，該記憶體晶片的缺陷類型被判斷為位元線接觸缺陷，其中n1表示同一該位元線上由於接觸缺陷所造成的失效記憶胞的數目或同一該位元線上的一共用接觸節點所連接的記憶胞數目。
如申請專利範圍第3項所述的缺陷分析方法，其中n1等於2的N次方，N為正整數。
如申請專利範圍第3項所述的缺陷分析方法，其中當該總數目與該位元線數目、該字元線數目之間的比例關係為n3:1:n3時，該記憶體晶片的缺陷類型被判斷為位元線故障，其中n3為大於n1的正整數。
如申請專利範圍第1項所述的缺陷分析方法，其中當該總數目、該位元線數目與該字元線數目之間的比例關係為n2:n2:1時，該記憶體晶片的缺陷類型被判斷為字元線接觸缺陷，其中n2表示同一該字元線上由於接觸缺陷所造成的失效記憶胞的數目或同一該字元線上的一共用接觸節點所連接的記憶胞數目。
如申請專利範圍第6項所述的缺陷分析方法，其中n2等於2的N次方，N為正整數。
如申請專利範圍第6項所述的缺陷分析方法，其中當該總數目與該位元線數目、該字元線數目的比例關係為n4:n4:1時，該記憶體晶片的缺陷類型被判斷為字元線失效，其中n4為大於n2的正整數。
一種記憶體晶片，包括：一記憶胞區域，包括多條字元線、多條位元線以及連接該些位元線與該些字元線的多個記憶胞；一測試判斷電路，電性連接該記憶胞區域，用以對該些記憶胞進行一測試操作，包括：一第一儲存單元，用以儲存該記憶體晶片中的多個失效記憶胞的一總數目；一第二儲存單元，用以儲存該記憶體晶片中的連接該些失效記憶胞的一位元線數目；一第三儲存單元，用以儲存該記憶體晶片中的連接該些失效記憶胞的一字元線數目；以及一比較與判斷電路，電性連接該第一儲存單元、該第二儲存單元與該第三儲存單元，用以比較該總數目、該位元線數目以及該字元線數目並根據一比較結果來判斷該記憶體晶片的缺陷類型。
如申請專利範圍第9項所述的記憶體晶片，其中當該總數目與該位元線數目、該字元線數目相等時，該比較與判斷電路判斷該記憶體晶片的缺陷類型為隨機缺陷。
如申請專利範圍第9項所述的記憶體晶片，其中該比較與判斷電路通過一查找表判斷該總數目、該位元線數目以及該字元線數目之間的比例關係是否符合n1:1:n1以對應判斷該記憶體晶片為位元線接觸缺陷，其中n1表示同一該位元線上由於接觸缺陷所造成的失效記憶胞的數目或同一該位元線上的一共用接觸節點所連接的記憶胞數目。
如申請專利範圍第11項所述的記憶體晶片，其中該比較與判斷電路通過該查找表判斷該總數目、該位元線數目以及該字元線數目之間的比例關係是否符合n3:1:n3以對應判斷該記憶體晶片的缺陷類型為位元線故障，其中n3為大於n1的正整數。
如申請專利範圍第9項所述的記憶體晶片，其中該比較與判斷電路通過一查找表判斷該總數目、該位元線數目以及該字元線數目之間的比例關係是否符合n2:n2:1以對應判斷該記憶體晶片為字元線接觸缺陷，其中n2表示同一該字元線上由於接觸缺陷所造成的失效記憶胞的數目或同一該字元線上的一共用接觸節點所連接的記憶胞數目。
如申請專利範圍第13項所述的記憶體晶片，其中該比較與判斷電路通過該查找表判斷該總數目、該位元線數目以及該字元線數目之間的比例關係是否符合n4:n4:1以對應判斷該記憶體晶片的缺陷類型為字元線故障，其中n4為大於n2的正整數。