TW201714181A - 用以改善非揮發性記憶體良率的方法及裝置 - Google Patents

用以改善非揮發性記憶體良率的方法及裝置 Download PDF

Info

Publication number
TW201714181A
TW201714181A TW104141201A TW104141201A TW201714181A TW 201714181 A TW201714181 A TW 201714181A TW 104141201 A TW104141201 A TW 104141201A TW 104141201 A TW104141201 A TW 104141201A TW 201714181 A TW201714181 A TW 201714181A
Authority
TW
Taiwan
Prior art keywords
word line
memory device
volatile memory
failure
word
Prior art date
Application number
TW104141201A
Other languages
English (en)
Other versions
TWI598884B (zh
Inventor
李致維
程政憲
古紹泓
呂文彬
Original Assignee
旺宏電子股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 旺宏電子股份有限公司 filed Critical 旺宏電子股份有限公司
Publication of TW201714181A publication Critical patent/TW201714181A/zh
Application granted granted Critical
Publication of TWI598884B publication Critical patent/TWI598884B/zh

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/38—Response verification devices
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/025—Detection or location of defective auxiliary circuits, e.g. defective refresh counters in signal lines
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/44—Indication or identification of errors, e.g. for repair
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/08—Address circuits; Decoders; Word-line control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C2029/1202—Word line control

Landscapes

  • For Increasing The Reliability Of Semiconductor Memories (AREA)
  • Read Only Memory (AREA)

Abstract

提供一種方法、裝置及電腦程式產品以檢測一非揮發性記憶體裝置的字元線故障。該方法的一實例包括執行該非揮發性記憶體裝置的一故障篩選，其中該非揮發性記憶體裝置包括一條或多條字元線；識別位於一第一字元線及一第二字元線之間的一故障點；以及標記該第一字元線及該第二字元線為一單字元線以回應識別該第一字元線及該第二字元線之間的該故障點。

Description

用以改善非揮發性記憶體良率的方法及裝置
本發明實施例是有關於半導體裝置，且特別是有關於檢測半導體記憶體裝置的字元線故障及良率的方法。
記憶體裝置典型可區分為揮發性半導體裝置（volatile semiconductor device）或非揮發性半導體裝置（non-volatile semiconductor device），揮發性半導體裝置需要電源（power）以維持資料儲存，非揮發性半導體裝置即使移除電源來源仍可保留資料。非揮發性半導體裝置的一例子為一快閃記憶體裝置，通常可區分為反或閘（NOR）或反及閘（NAND）快閃記憶體裝置。這樣的快閃記憶體裝置可以一三維反及閘架構（three-dimensional (3D) NAND architecture）的形式在彼此間的頂部堆疊記憶胞或層。當需要較快的編程（program）及抹除（erase）速度，典型上係利用三維反及閘快閃記憶體，有較大的一部分是因為，其串化連續（serialized）的結構（structure）可讓編程及抹除操作執行於整個串列（string）的記憶胞。由於三維反及閘的可擴展性（scalability），記憶胞均勻性（cell uniformity）、字元線及位元線特性（characteristics）在快閃記憶體裝置的整體性能上係重要的。
在半導體製造程序期間的缺陷時常造成傳統的反及閘結構（NAND architecture）故障模式，例如在位元線或字元線上的開路（open circuit）及短路（short circuit）。位元線及字元線兩者故障的檢測及管理對三維反及閘的可擴展性及良率係重要的。由於反及閘架構的本質（nature），每一位元線係獨立的且可分開地被檢測。通常由錯誤校正碼（error correction code, ECC）或附加冗餘碼（added redundancy）處理位元線故障（Bit line failure）。通常由標記有字元線故障的區塊為「損壞（bad）」定址（address）字元線故障（Word line failure），如此這些區塊為未使用的（unused）。然而，因為沿著字元線上的記憶胞之間的串聯連接，回應一字元線故障標記一完整區塊為損壞可使反及閘裝置的比較大組件失效。尤其在三維反及閘結構（3D NAND structure）的例子中，因為記憶胞的多堆疊層，損壞區塊的大小可表示整體裝置的更大比例。因此，因為單一字元線故障而標記一完整區塊為損壞係非經濟的，這樣的技術在給定的製造程序的可用記憶體裝置之良率上有巨大的影響（dramatic impact）。
根據本發明之實施例提供用以檢測非揮發記憶體裝置的字元線故障之方法、裝置及電腦程式產品。實施例包括檢測非揮發性記憶體裝置的字元線故障之方法。此方法包括執行非揮發性記憶體裝置的故障篩選，其中非揮發性記憶體裝置包括一條或多條字元線，辨識位於第一字元線及第二字元線之間的一故障點。
此方法亦可包括在一功能（function）於非揮發性記憶體裝置上被執行的情況下，分別施加（apply）偏壓（bias voltage）至第一字元線及第二字元線兩者。此功能可以係編程（program）、抹除（erase）或讀取（read）其中之一。此方法亦可包括識別複數個故障點、識別與該些故障點的一部分有關的區塊，其中此區塊為非揮發性記憶體裝置的一區域、確定此區塊中的故障點總數，以及在故障點總數超過預定臨界值的情況下，標記此區塊為損壞區塊。故障點可為第一字元線及第二字元線之間的短路。非揮發性記憶體裝置可係快閃記憶體裝置（flash memory device）、三維反或閘記憶體裝置（3D NOR memory device）、三維唯讀記憶體裝置（3D ROM memory device）、二維反及閘記憶體裝置（2D NAND memory device）、三維反及閘記憶體裝置（3D NAND memory device）、二維反或閘記憶體裝置（2D NOR memory device）、具有規則安排（regular arrangement）之記憶胞的金屬氧化半導體（MOS）裝置或用以在規則安排下作電壓施加（voltage application）之裝置其中之一。
實施例亦包括用以檢測非揮發性記憶體裝置的字元線故障之裝置。裝置包括檢測電路及修正電路。檢測電路用以執行非揮發性記憶體裝置之故障篩選，以及識別位於第一字元線及第二字元線之間的故障點，其中非揮發性記憶體裝置包括一條或多條字元線。修正電路用以標記第一字元線及第二字元線為一單字元線以回應識別第一字元線及第二字元線之間的故障點。
在一功能在非揮發性記憶體裝置上被執行的情況下，修正電路更可用以分別施加偏壓至第一字元線及第二字元線兩者。此功能可以係編程、抹除或讀取其中之一。修正電路更可用以標記第一字元線及第二字元線為一共同字元線。此裝置更可用以識別複數個故障點、識別與該些故障點的一部分有關的區塊，以及在故障點總數超過預定臨界值的情況下，標記此區塊為損壞區塊。故障點可係為第一字元線及第二字元線之間的短路。預定臨界值可係為5。非揮發性記憶體可係快閃記憶體裝置（flash memory device）、三維反或閘記憶體裝置（3D NOR memory device）、三維唯讀記憶體裝置（3D ROM memory device）、二維反及閘記憶體裝置（2D NAND memory device）、三維反及閘記憶體裝置（3D NAND memory device）、二維反或閘記憶體裝置（2D NOR memory device）、具有規則安排（regular arrangement）之記憶胞的金屬氧化半導體（MOS）裝置或用以在規則安排下作電壓施加（voltage application）之裝置其中之一。
實施例亦可包含包括指令的非暫態電腦可讀儲存媒體，當指令被處理器執行時配置此處理器。此處理器用以執行非揮發性記憶體裝置的故障篩選，其中非揮發性記憶體裝置包括一條或多條字元線、辨識位於第一字元線及第二字元線之間的故障點，以及標記第一字元線及第二字元線為一單字元線以回應識別第一字元線及第二字元線之間的故障點。
在一功能在非揮發性記憶體裝置上被執行的情況下，指令可使處理器分別施加偏壓至第一字元線及第二字元線兩者。此功能可係編程、抹除或讀取其中之一。指令亦可使處理器識別複數的故障點、識別與該些故障點的一部分有關的區塊，其中此區塊係非揮發性記憶體裝置的一區域、確定此區塊中的故障點總數，以及在故障點總數超過預定臨界值的情況下，標記此區塊為損壞區塊。故障點可係第一字元線及第二字元線之間的短路。非揮發性記憶體裝置可以係快閃記憶體裝置（flash memory device）、三維反或閘記憶體裝置（3D NOR memory device）、三維唯讀記憶體裝置（3D ROM memory device）、二維反及閘記憶體裝置（2D NAND memory device）、三維反及閘記憶體裝置（3D NAND memory device）、二維反或閘記憶體裝置（2D NOR memory device）、具有規則安排（regular arrangement）之記憶胞的金屬氧化半導體（MOS）裝置或用以在規則安排下作電壓施加（voltage application）之裝置其中之一。
上面的概述僅用於總結一些實施例，以提供對本發明的基本理解。因此，應當理解上述實施例僅為示例，不應該以任何方式被解釋為限縮本發明的範圍或精神。應當理解除此處總結的實施例，本發明的範圍包括許多潛在的實施例，其中一些將在下方進一步描述。
本發明某些實施例於後方將參照所附圖式做更全面性地描述，其中一些但並非本發明的全部實施例將被示出。實際上，本發明的各種實施例可以許多不同形式實施，而不應被解釋為限於此處所闡述的實施例；相對地，提供這些實施例使得本揭露滿足適用的法律要求。
在本說明書與所附的申請專利範圍中，除非上下文內容中明確指出，否則單數形式的「一」、「該」係包括複數。舉例來說，「一反及閘結構（NAND structure）」包括複數個這樣的反及閘結構。舉例來說，「一三維反及閘結構」包括複數個二維反及閘結構。
儘管在本文中採用特定的術語，這些術語僅以通用且描述性的意義使用，且並非為了限制之目的。除非術語已經被另外定義，否則在此使用的所有術語，包括技術和科學術語，係具有本領域技術人員對本發明所屬通常所理解之相同的意義。將更進一步理解，例如在常用詞典中所定義的那些術語，應解釋為具有本領域技術人員對本發明所屬通常所理解之相同的意義。將更進一步理解，例如在常用詞典中所定義的那些術語，應該被解釋為具有與相關領域和本發明的上下文一致的含義。除非本揭露明確地如此定義，否則這些一般使用的術語將不會以理想化或過於正式的意義解釋。
本文所用之一「非揮發性記憶體裝置」指的是一半導體裝置，其能夠儲存資訊，即使當電力供應被移除。非揮發性記憶體包括但不限制於遮罩唯讀記憶體（Mask Read-Only Memory）、可編程唯讀記憶體（Programmable Read-Only Memory）、抹除式可編程唯讀記憶體（Erasable Programmable Read-Only Memory）、電子抹除式可編程唯讀記憶體（Electrically Erasable Programmable Read-Only Memory）及快閃記憶體（Flash Memory），例如反及閘（NAND）及反或閘（NOR）快閃記憶體。
本文所用之一「故障點（point of failure）」指的是半導體裝置的一個區域，更尤其是非揮發性記憶體裝置，例如三維反及閘快閃記憶體，中第一字元線及第二字元件之間的一短路。在一實施例中，故障點可是由於製造程序的短路點。舉例來說，第一字元件及第二字元件之間的導電性殘餘物（conductive debris）的沈積（deposit）可造成一故障點，如此電流可穿過（traverse）設計於第一字元線及第二字元線之間的間隙。舉例來說，有著保留在字元線之間的沈積之圖案化蝕刻程序（patterning etching process）可造成一故障點。在另一實施例中，故障點可係因為在非揮發性記憶體裝置的編程階段中的高電壓施加的一短路點。
本發明的方法、裝置及電腦程式產品提供用於隨機存取的非揮發性記憶體裝置的改善晶片良率，例如藉由提供定址（address）故障點的改善技術之三維反及閘快閃記憶體。
本發明係關於多種功能（function），包括編程（例如PGM）、抹除（例如ERS）、讀取（例如READ）功能或施加一電壓至非揮發性記憶體裝置的同一串列上之多個記憶胞的任何其他功能。本發明可實施於各種類型的裝置及/或記憶胞，包括三維反及閘快閃記憶體、其它的非揮發性記憶體裝置，例如三維反或閘記憶體裝置、三維唯讀記憶體裝置、二維反及閘記憶體裝置或二維反或閘記憶體裝置、規則安排下的金屬氧化半導體（MOS）記憶胞或任何其它用以在規則安排下進行電壓控制的裝置。為了說明的目的，此處提供二維反及閘快閃記憶體的例子。應當理解本發明的各種實施例亦可實施至其他類型的記憶體，以及實施例甚至可適用有如此處所述之字元線的任何記憶體裝置架構。
第1圖依據一些實施例繪示裝置10之方塊圖。裝置10可以係可檢測如此處所述的非揮發性記憶體裝置的字元線故障的任何計算裝置（computing device）。為了簡潔目的，描述裝置10為檢測非揮發性記憶體裝置的字元線故障的實施組件及程序，然而應當理解這樣的功能可分為任何數量的分離裝置。在這方面，裝置10可實施為一獨立的（standalone）或機架安裝（rack-mounted）的伺服器、一桌上型電腦、一膝上型電腦（laptop computer）、一個人數位助理（personal digital assistant）、一平板電腦、一筆記型電腦、一影像儲存與傳輸系統（picture archiving and communication system, PACS）工作站或類似物。因此，將理解裝置10可包括用以實施及/或以其他方式支援此處所述之各種實施例實施的裝置。
應該注意，關於以下第1圖所繪示及描述的組件、裝置或元件可不是強制性的（mandatory），且因此一些可能在某些實施例中被省略。因此，一些實施例可包括關於第1圖繪示及描述之外的那些另外的或不同的組件、裝置或元件。
如第1圖所示，裝置10可包括處理器11、記憶體12、檢測電路13（testing circuitry 13）、修正電路14（modification circuitry 14）、管理電路15（management circuitry 15）、通信電路16（communications circuitry 16），以及輸入/輸出電路17。裝置10可用以執行以下關於第2至9圖描述的操作。雖然這些組件11-17被描述關於功能的限制，應當理解特定的實施必須包括特定硬體的使用。亦應當理解某些裝置10可包括相似或相同的硬體。在各種實施例中，兩組電路可以都借助（leverage）相同處理器、網路介面、儲存媒體，或類似物的使用以執行它們的相關功能，因此每一組電路不需要重複的硬體。此處使用之「電路」用語係有關裝置的組件，所以應理解為包括用以執行與如此處所述的特定電路有關之功能的特定硬體。
「電路」一詞應廣泛地理解為包括硬體以及在某些實施例中用於配置硬體的軟體。舉例來說，在一些實施例中，「電路」可包括處理電路（processing circuitry）、儲存媒體（storage media）、網路介面（network interface）、輸入/輸出裝置以及類似物。在一些實施例中，裝置10的其他元件可提供或補助（supplement）特定電路的功能。舉例來說，處理器11可提供處理功能、記憶體12可提供儲存功能、通信電路16可提供網路介面功能，以及類似物。
在一些實施例中，處理器11（及/或協同處理器（co-processor）或協助或以其他方式與處理器相連的任何其他處理電路）可經由匯流排（bus）與記憶體12通信（communication）以傳遞裝置組件之間的訊息。記憶體12可以係非暫態的且可以包括，舉例來說，一或多個揮發性及/或非揮發性記憶體。換句話說，舉例來說，記憶體可以係電子儲存裝置（例如電腦可讀儲存媒體）。記憶體12可用以儲存訊息（information）、資料（data）、內容（content）、應用程式（application）、指令（instruction）、表格（table）、資料結構（data structure）、或類似物，以使裝置執行依據本發明實施例的各種功能。
在一實施例中，處理器11可用以執行儲存於記憶體12中或處理器以其他方式可存取的指令。或者或更甚者，處理器可用以執行硬編碼功能（hard-coded functionality）。因此，無論是由硬體或軟體方法，或由它們的組合配置，當對應地配置時，處理器可以表示（represent）根據本發明實施例能夠執行操作的一個實體（entity）（例如，物理地實施（enbody）在電路中）。另外，在另一例中，當處理器被以軟體指令的執行實施時，當執行指令時，指令可明確地配置處理器以執行此處所述的演算法及/或操作。
在一些實施例中，裝置10可包括輸入/輸出電路17，其可按順序的與處理器11通信以提供輸出給使用者，以及，在一些實施例中，以接收使用者輸入的指示。在各種實施例中，指示可為第一字元線及第二字元線之間之故障點的識別（identification）。在一實施例中，識別也可以代表在非揮發性記憶體裝置上執行的各種功能的選擇及/或在第一字元線及第二字元線上執行的各種預定動作的選擇。輸入/輸出電路17可包括一使用者介面以及可包括一顯示器（display），以及可以包括一網頁使用者介面（web user interface）、一行動應用程式（mobile application）、一客戶端裝置（client device）、一互動式多媒體資訊站（kiosk）或類似物。在一些實施例中，輸入/輸出電路17可以包括鍵盤、滑鼠、搖桿（joystick）、觸控螢幕、觸控區域（touch area）、軟體鍵（soft key）、麥克風、揚聲器（speaker）或其他輸入/輸出機構（mechanisms）。經由儲存於處理器可存取的記憶體（例如，記憶體12及/或類似物）上的電腦程式指令（例如，軟體及/或韌體），處理器以及/或包括處理器的使用者介面電路可用以控制一個或多個使用者介面元件的一或多個功能。
通信電路16可以係任何裝置（means），例如實施在硬體或硬體與軟體組合的裝置或電路，其用以接收來自網路及/或任何其他裝置、電路或與裝置10通信之模組的資料，以及/或傳送資料至網路及/或任何其他裝置、電路或與裝置10通信之模組。在這方面，通信電路16可以包括，舉例來說，用於與有線或無線通信網路通信的網路介面。舉例來說，通信電路16可以包括一個或多個網路介面卡、天線、匯流排、交換器（switch）、路由器（router）、數據機（modem）以及支援硬體與/或軟體，或者適合經由網路通信的任何其他裝置。或者或更甚者，通信介面可以包括與天線互動的電路，以經由天線致使訊號傳送或以處理經由天線接收之訊號接收。
檢測電路13包括用以執行非揮發性記憶體裝置的故障篩選（failure screening）的硬體。檢測電路可識別（identify）位於非揮發性記憶體的第一字元線及第二字元線之間的故障點（point of failure）。檢測電路13可利用二端量測（two-terminal measurement）以檢測故障點。在一實施例中，兩相鄰字元線可以不同電壓預先充電（pre-charge）。在兩相鄰字元線之間短路的例子中，預先充電的電位（pre-charged potential）將因此減少（drop）。在一些實施例中，檢測電路13可以被包括為修正電路之部份或實施在修正電路中，例如如下描述的關於修正電路14。在一些實施例中，檢測電路13以及修正電路14可以被包括為管理電路之部份或實施在管理電路中，例如如下描述的關於管理電路15。亦應當理解，在一些實施例中，檢測電路13可包括一個別（separate）處理器。
管理電路15包括用以儲存、存取及編輯在非揮發性記憶體裝置上執行的一個或多個動作或者一個或多個功能的硬體。在各種實施例中，管理電路15可控制檢測電路13以及修正電路14並且基於，舉例來說，檢測電路13的結果採取適當動作。舉例來說，一個或多個動作可以包括施加編程電壓或偏壓至第一字元線及第二字元線兩者。或者或更甚者，在一實施例中，一個或多個動作可以包括符合編程電壓或第二字元線到第一字元線的電壓之偏壓的一預定動作。舉例來說，在一般操作期間，可變更第一字元線的偏壓以判斷記憶胞的不同電壓位準（voltage level），以及可施加一相對高的電壓於第二字元線以作為傳送閘（pass-gate），因此第一字元線的偏壓將從第二字元線去耦合（decouple）。在一些實施例中，一個或多個功能可以包括非揮發性記憶體裝置的各種編程功能、各種抹除功能以及各種讀取功能。
在非揮發性記憶體裝置上執行一功能的情況下，修正電路14包括用以在第一字元線及第二字元線上執行標記動作（marking action）的硬體。修正電路14可包括各種應用程式以擷取（retrieve）資料、上傳資料、編輯資料、查看（view）資料或類似動作。舉例來說，修正電路14可以實施應用程式（application），例如各種非揮發性記憶體裝置應用程式的各種客製化修正模組。修正電路14可利用處理器11以執行這些功能，然而亦應該理解，在一些實施例中，修正電路14可包括一個別處理器，特別用以實施及執行應用程式。
檢測電路13及修正電路14包括用以執行一個或多個檢測及修正的硬體，其有著為應用程式檢測之目的啟用及/或禁用的特定特徵。在一實施例中，檢測電路13可以與修正電路14連接（interface）以識別複數個故障點、識別與複數個故障點的一部分有關的區塊、確定區塊中的故障點總數、在故障點總數超過預定臨界值（predetermined threshold value）的情況下，標記區塊為損壞區塊（bad block）以及在故障點總數未超過預定臨界值的情況下，執行第一字元線及第二字元線上的預定動作。
如將理解的，任何這樣的電腦程式指令及/或用以檢測字元線故障的其他類型程式（code）可以加載（load）至電腦、處理器或以產生機器的其他可編程裝置之電路，如此電腦、處理器、在機器上執行程式的其他可編程電路產生用以實施包括那些此處所述的各種功能之裝置。
如上所述以及基於本揭露將理解，本發明之實施例可用為方法、行動裝置、後端網路裝置（backend network device）及類似物。因此，實施例可以包括各種裝置（means），其包括完全地硬體或任何軟體與硬體的組合。再者，實施例可採用在至少一非暫態電腦可讀儲存媒體上的電腦程式產品的形式，此非暫態電腦可讀儲存媒體有實施在儲存媒體中的電腦可讀程式指令（例如電腦軟體）。任何適合的電腦可讀儲存媒體可被使用，包括非暫態硬碟（non-transitory hard disk）、CD-ROM、快閃記憶體、光學儲存裝置（optical storage device）或磁性儲存裝置（magnetic storage device）。
現敘述用以實施及/或支援各種實施例之實施的裝置，將敘述許多實施例的特徵。將理解的是，下述特徵係由一些實施例提供之特徵的非限制性例子。另外，將理解的是，實施例被考慮在本揭露的範圍內，本揭露實施此處進一步描述之特徵的各種子集合或組合。因此，將理解，某些實施例可能省略一個或多個下述特徵以及/或實施一個或多個下述特徵的變化。
第2圖依據本發明之實施例繪示一二維反及閘（two-dimensional (2D) NAND）結構圖20。根據本發明之一實施例，二維反及閘結構圖20可包括複數條記憶胞串列，包括一共同源極線、字元線以及位元線。在繪示的實施例中，記憶胞串列包括一條或多條字元線22。於在二維反及閘結構圖20上執行一功能的情況下，不同的電壓可施加至字元線上。在各種實施例中，如故障點的缺陷可局部地（例如兩記憶胞之間）或總體地（例如兩記憶胞串列之間）發生。
第3圖依據本發明之實施例繪示一故障點36在二維反及閘結構圖20中。由於二維反及閘結構圖20的串聯連接（series connection），在一些情況下，在故障點36發生在兩條相鄰字元線32之間的情況下，一完整區塊（例如包括多條字元線及位元線）可標記為一損壞區塊（bad block）。然而，這樣的技術係不足以管理製造程序的良率，因為它們需要沒有缺陷的多條字元線及位元線的禁用。在一實施例中，故障點36係一局部字元線缺陷。舉例來說，故障點36的識別可由如上第1圖所述之檢測電路13實施。在各種實施例中，在故障點36發生在兩條相鄰字元線32之間的例子中，兩條相鄰字元線32之間的電壓或電位（potential）係共享的。當在編程或讀取操作中，兩條相鄰字元線32需要施加不同的編程電壓（例如分別為5V及8V），此操作可能由於此缺陷而失敗。若故障點36發生在兩條相鄰位元線之間，使用錯誤校正碼（Error Correction Coding, ECC）技術以定址（address）此缺陷。或者，總體位元線（global bit line）缺陷及總體字元線（global word line）缺陷兩者可由冗餘修復（redundancy repair）修正（例如總體位元線缺陷由另一工作中的總體位元線取代，以及總體字元線缺陷由另一工作中的總體字元線取代）。位元線缺陷可能影響非揮發性記憶體裝置的良率，然而，作為這些技術的結果，相較於字元線缺陷的結果在良率上的影響，位元線缺陷在製造程序的良率上的影響係相對地低。
第4圖係依據本發明之實施例繪示實施檢測非揮發性記憶體裝置的字元線故障之方法的程序。舉例來說，此方法可由上述第1圖所述之檢測電路13及修正電路14實施。在一實施例中，修正電路14用以標記兩條相鄰字元線32為一共同字元線。舉例來說，兩條相鄰字元線可標記為一虛擬一字元線（virtual one word line），以及由電路電源來源施加一樣的偏壓。在一些實施例中，篩選及標記指令可儲存在處理器可存取的記憶體上（例如，記憶體12及/或類似物）。
在各種實施例中，多個臨界值可用以劃分（divide）字元線串列為複數的區段（section）或分組（group），其中每一區段或分組的記憶胞被施加一特定編程電壓。舉例來說，一均勻電壓（uniform voltage）V = 5V 被施加至共同字元線。在另一實施例中，修正電路14更用以使第二字元線的讀取電壓符合（match）第一字元線讀取電壓。舉例來說，5V的讀取電壓可取代8V施加至第二字元線。在一實施例中，在讀取模式期間，0V-5V的偏壓可施加至選擇的字元線，以及在讀取模式期間，5V-8V的偏壓可施加至通過字元線（pass word line）。在另一實施例中，在編程模式期間，15V-20V的偏壓可施加至選擇的字元線，以及在編程模式期間，6V-9V的偏壓可施加至通過字元線。當編程功能進行，由於記憶胞的速度差異，可選擇不同的編程或讀取電壓。在一實施例中，經由對應字元線施加至串列的每一記憶胞的編程電壓，可用以最小化串列上記憶胞的編程電壓之差異。在一實施例中，相同的編程電壓可施加至包括半導體裝置的每一字元線。在另一實施例中，裝置可被限制以沿著每一字元線僅提供k個（k係一正整數）不同的編程電壓。
本發明提供一方法、裝置以及電腦程式產品以檢測二維反及閘記憶體裝置的字元線故障。一些方法、裝置以及電腦程式產品可用以檢測三維反及閘記憶體裝置的字元線故障。第5圖依據本發明之實施例繪示在二維反及閘結構圖20及在三維反及閘結構圖50中的故障點36。在各種實施例中，編程電壓可施加至兩條相鄰字元線32之各一，其中故障點36係共享的。在一實施例中，兩條相鄰字元線32可位於三維反及閘結構圖50的相同水平平面中。在另一實施例中，兩條相鄰字元線32可分別位於三維反及閘結構圖50的兩個相鄰水平平面中。
第6圖依據本發明之實施例繪示實施用以檢測非揮發性記憶體裝置的字元線故障之方法的晶片良率改善（chip yield improvement）62之圖形表示60。在一實施例中，當多於五個字元線修復被使用時，非揮發性記憶體裝置的晶片良率（chip yield）的百分比由大約0%提高（increase）至大約100%。在各種實施例中，在晶片設計凍結（frozen）之前，晶片良率可與允許的最多修復字元線故障點的一臨界值有關。舉例來說，臨界值可由晶片負載（overhead）或晶片設計的複雜度被確定。在一實施例中，允許的最多修復字元線故障點的臨界值係5組。在篩選階段期間，臨界值可被施加，其中最多5組的修復字元線故障點可被標記且被施加相同的偏壓。在一實施例中，當字元線故障率係5%，最多5組的字元線修復可用以保證良率。
第7圖依據本發明之實施例繪示實施用以檢測非揮發性記憶體裝置的字元線故障之方法的晶片良率改善62之數值表示。在一實施例中，晶片密度（chip density）、字元線故障率以及已辨識的故障點之數量可分別為晶片良率的個別功能。在另一實施例中，晶片良率、字元線故障率以及已辨識的故障點之數量可為晶片良率的數值地合併功能（numerically combined function）。在一些實施例中，編程電壓的分佈可基於晶片密度、操縱限制（operational constraints）及/或其他考量（consideration）被確定。在各種實施例中，晶片良率可由0%改善至100%，以穩定的字元線故障（例如5%）呈現在非揮發性記憶體裝置中。在一實施例中，藉由實施本發明之實施例，字元線故障率由5%降至0.03%。在一實施例中，晶片良率可由0%改善至100%，以最多20組的字元線故障點呈現在非揮發性記憶體裝置中。
第8圖依據本發明之實施例繪示用以檢測非揮發性記憶體裝置的字元線故障之程序80的流程圖。經由如上第1圖所述之檢測電路13及修正電路14之使用，程序80，舉例來說，可由裝置執行，例如裝置10。程序80開始於步驟82，執行非揮發性記憶體裝置的故障篩選。在各種實施例中，非揮發性記憶體裝置的不同部分可有不同的篩選或檢測電壓。
在步驟84，識別故障點36位於第一字元線及第二字元線之間。在各種實施例中，故障點36係第一字元線及第二字元線之間的短路。在一實施例中，第一字元線及第二字元線被標記為一共同字元線。在另一實施例中，第二字元線的編程電壓被修正以符合第一字元線的編程電壓。
在步驟86，於一功能執行在非揮發性記憶體裝置上的情況，標記動作執行在第一字元線及第二字元線上。在各種實施例中，功能係編程、抹除或讀取其中之一。在一些實施例中，經由如上第1圖所述的管理電路之使用，各種動作可被儲存、編輯、執行。在一實施例中，標記動作包括分別施加相同編程電壓至第一字元線及第二字元線兩者。
第9圖依據本發明之實施例繪示實施用以檢測非揮發性記憶體裝置的字元線故障的方法之程序90的流程圖。經由如上第1圖所述之檢測電路13及修正電路14之使用，程序90，舉例來說，可由裝置執行，例如裝置10。程序90開始於步驟91，執行非揮發性記憶體裝置的故障篩選。在各種實施例中，非揮發性記憶體裝置的不同部分可以有不同的篩選或檢測電壓。在步驟92，複數個故障點被識別，其中這些故障點之每一個係位於第一字元線及第二字元線之間。在各種實施例中，複數個故障點可係第一字元線及第二字元線組之間的複數個短路。
在步驟93，識別與複數個故障點的一部分有關的區塊。在各種實施例中，區塊可係非揮發性記憶體裝置的一區域（region）。在步驟94，確定區塊中的故障點之總數。在一實施例中，在故障點之總數超過一預定臨界值（predetermined threshold value）的情況下，區塊被標記為損壞區塊（bad block）。在一實施例中，在故障點之總數超過預定臨界值的情況下，其他方法，例如冗餘字元線修復，可被使用在區塊上。舉例來說，總體缺陷字元線被其他工作中的總體字元線取代。在一實施例中，在故障點之總數未超過預定臨界值的情況下，執行預定動作在與複數個故障點有關的複數條第一字元線及複數條第二字元線上。在一實施例中，預定臨界值係5。
此處所述的任何程序、方法或技術可用以完成任何本發明方法之這些步驟。
將理解，流程圖的每一元件以及流程圖中元件的組合，可由各種裝置（means），例如硬體、韌體、處理器、電路及/或與包括一或多個電腦程式指令的軟體之執行有關的其他裝置。舉例來說，上述之一個或一個以上的程序（procedure）可由電腦程式指令實施。在這方面，實施上述流程之電腦程式指令可由利用本發明之實施例的裝置之記憶體12儲存以及由裝置之處理器11執行。將理解，任何這樣的電腦程式指令可加載至電腦或產生機器的其他可編程裝置（例如硬體）上，因此造成電腦或其他可編程裝置實施流程圖方塊中詳述的功能。這些電腦程式指令亦可以儲存在電腦可讀記憶體中，其可引導（direct）電腦或其他可編程裝置以特定方式運作（function），如此儲存在電腦可讀記憶體中的指令產生製造的物件執行，其實施流程圖方塊中詳述的功能。電腦程式指令亦可加載至電腦或其他可編程裝置上，以致使一系列（series）的操作執行於電腦或其他可編程裝置上，以產生電腦實施程序（computer-implemented process），如此執行在電腦或其他可編程裝置上執行的指令提供用以實施流程圖方塊中詳述的功能之操作。
因此，流程圖的方塊支持用以執行指定功能（specified function）之方法的組合以及操作的組合。亦將理解，一個或多個流程圖的方塊以及流程圖中方塊的組合，可由特殊目的以硬體為基礎的電腦系統實施，其執行指定功能或特殊目的硬體及電腦指令的組合。
熟習本發明所屬領域之技藝者將想到，於此提出之本發明之多數修改及其他實施例，係具有上述說明及相關圖式中所提供之教導的益處。因此，應理解本發明並非受限於所揭露的具體實施例，且修改及其他實施例係包括於以下的申請專利範圍之範疇內。再者，雖然上述說明及相關圖式描述在元件及/或功能之某些例示組合之上下文中的實施例，但應可理解到元件及/或功能之不同組合，可在不違背以下的申請專利範圍之範疇下由替代實施例所提供。於此，舉例來說，不同於上面詳述的元件及/或功能的組合，亦被考慮為可在某些以下的申請專利範圍中提出。雖然於此採用特定之用語，但它們僅以一通用且描述性的意義使用，不具有限制之目的。
綜上所述，雖然本發明已以較佳實施例揭露如上，然其並非用以限定本發明。本發明所屬技術領域中具有通常知識者，在不脫離本發明之精神和範圍內，當可作各種之更動與潤飾。因此，本發明之保護範圍當視後附之申請專利範圍所界定者為準。
10‧‧‧裝置
11‧‧‧處理器
12‧‧‧記憶體
13‧‧‧檢測電路
14‧‧‧修正電路
15‧‧‧動作/功能管理電路
16‧‧‧通信電路
17‧‧‧輸入/輸出電路
20‧‧‧二維反及閘結構圖
22‧‧‧字元線
32‧‧‧字元線
36‧‧‧故障點
36_1、36_2‧‧‧故障點
50‧‧‧三維反及閘結構圖
60‧‧‧晶片良率改善之圖形表示
62‧‧‧晶片良率改善
80‧‧‧程序
82、84、86‧‧‧步驟
90‧‧‧程序
91、92、93、94‧‧‧步驟
95、96、97‧‧‧步驟
BL‧‧‧位元線
WL0、WL23、WLn、WLn+1、WLn+2、WLn+3、WLn+4‧‧‧字元線
SSL‧‧‧字串選擇線
GSL‧‧‧接地選擇線
由於已經以一般用語描述本發明的某些實施例，現在將參照圖式，圖式不一定按比例繪製。 第1圖係依據本發明之實施例繪示用以檢測非揮發性記憶體裝置的字元線故障之裝置的方塊圖。 第2圖係依據本發明之實施例繪示一二維反及閘（two-dimensional (2D) NAND）結構圖。 第3圖係依據本發明之實施例繪示一故障點在二維反及閘結構圖中。 第4圖係依據本發明之實施例繪示實施用以檢測非揮發性記憶體裝置的字元線故障之方法的程序。 第5圖係依據本發明之實施例繪示一故障點在二維反及閘結構圖中及一故障點在三維反及閘結構圖中。 第6圖係依據本發明之實施例繪示實施用以檢測非揮發性記憶體裝置的字元線故障之方法的晶片良率改善之圖形表示。 第7圖係依據本發明之實施例繪示實施用以檢測非揮發性記憶體裝置的字元線故障之方法的晶片良率改善之數值表示。 第8圖係依據本發明之實施例繪示用以檢測非揮發性記憶體裝置的字元線故障之程序的流程圖。 第9圖係依據本發明之實施例繪示實施用以檢測非揮發性記憶體裝置的字元線故障之方法的程序之流程圖。
80‧‧‧程序
82、84、86‧‧‧步驟

Claims (10)

  1. 一種用以檢測一非揮發性記憶體裝置（non-volatile memory device）的字元線故障（word line failure）的方法，該方法包括： 執行該非揮發性記憶體裝置的一故障篩選（failure screening），其中該非揮發性記憶體裝置包括一條或多條字元線； 識別位於一第一字元線及一第二字元線之間的一故障點（point of failure）；以及 標記該第一字元線及該第二字元線為一單字元線（single word line）以回應識別該第一字元線及該第二字元線之間的該故障點。
  2. 如申請專利範圍第1項所述之方法，更包括： 識別複數個故障點； 識別與該些故障點的一部分有關的一區塊（block），其中該區塊係該非揮發性記憶體裝置的一區域（region）； 確定該區塊中的一故障點總數；以及 在該故障點總數超過一預定臨界值（predetermined threshold value）的情況下，標記該區塊為一損壞區塊（bad block）。
  3. 如申請專利範圍第2項所述之方法，其中該預定臨界值為5。
  4. 如申請專利範圍第1項所述之方法，其中該非揮發性記憶體裝置係一快閃記憶體裝置（flash memory device）、三維反或閘記憶體裝置（3D NOR memory device）、三維唯讀記憶體裝置（3D ROM memory device）、二維反及閘記憶體裝置（2D NAND memory device）、三維反及閘記憶體裝置（3D NAND memory device）、二維反或閘記憶體裝置（2D NOR memory device）、具有規則安排（regular arrangement）之記憶胞的金屬氧化半導體（MOS）裝置或用以在規則安排下作電壓施加（voltage application）之一裝置其中之一。
  5. 一種用以檢測一非揮發性記憶體裝置（non-volatile memory device）的字元線故障（word line failure）的裝置，包括： 檢測電路（testing circuitry）用以： 執行該非揮發性記憶體裝置的一故障篩選（failure screening），其中該非揮發性記憶體裝置包括一條或多條字元線；以及 識別位於一第一字元線及一第二字元線之間的一故障點（point of failure）； 修正電路（modification circuitry）用以： 標記該第一字元線及該第二字元線為一單字元線（single word line）以回應識別該第一字元線及該第二字元線之間的該故障點。
  6. 如申請專利範圍第5項所述之裝置，其中該修正電路更用以在一功能（function）於該非揮發性記憶體裝置上被執行的情況下，分別施加（apply）一偏壓至該第一字元線及該第二字元線兩者。
  7. 如申請專利範圍第5項所述之裝置，其中一預定臨界值為5。
  8. 如申請專利範圍第5項所述之裝置，其中該非揮發性記憶體裝置係一快閃記憶體裝置（flash memory device）、三維反或閘記憶體裝置（3D NOR memory device）、三維唯讀記憶體裝置（3D ROM memory device）、二維反及閘記憶體裝置（2D NAND memory device）、三維反及閘記憶體裝置（3D NAND memory device）、二維反或閘記憶體裝置（2D NOR memory device）、具有規則安排（regular arrangement）之記憶胞的金屬氧化半導體（MOS）裝置或用以在規則安排下作電壓施加（voltage application）之一裝置其中之一。
  9. 一種包括指令的非暫態電腦可讀儲存媒體，當該指令被一處理器執行時使得該處理器： 執行一非揮發性記憶體裝置的一故障篩選（failure screening），其中該非揮發性記憶體裝置包括一條或多條字元線； 識別位於一第一字元線及一第二字元線之間的一故障點（point of failure）；以及 標記該第一字元線及該第二字元線為一單字元線（single word line）以回應識別該第一字元線及該第二字元線之間的該故障點。
  10. 如申請專利範圍第9項所述之非暫態電腦可讀儲存媒體，其中該非揮發性記憶體裝置係一快閃記憶體裝置（flash memory device）、三維反或閘記憶體裝置（3D NOR memory device）、三維唯讀記憶體裝置（3D ROM memory device）、二維反及閘記憶體裝置（2D NAND memory device）、三維反及閘記憶體裝置（3D NAND memory device）、二維反或閘記憶體裝置（2D NOR memory device）、具有規則安排（regular arrangement）之記憶胞的金屬氧化半導體（MOS）裝置或用以在規則安排下作電壓施加（voltage application）之一裝置其中之一。
TW104141201A 2015-10-02 2015-12-08 用以改善非揮發性記憶體良率的方法及裝置 TWI598884B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US14/873,486 US20170098478A1 (en) 2015-10-02 2015-10-02 Method and apparatus for improving yield for non-volatile memory

Publications (2)

Publication Number Publication Date
TW201714181A true TW201714181A (zh) 2017-04-16
TWI598884B TWI598884B (zh) 2017-09-11

Family

ID=58447606

Family Applications (1)

Application Number Title Priority Date Filing Date
TW104141201A TWI598884B (zh) 2015-10-02 2015-12-08 用以改善非揮發性記憶體良率的方法及裝置

Country Status (2)

Country Link
US (1) US20170098478A1 (zh)
TW (1) TWI598884B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI701429B (zh) * 2019-09-12 2020-08-11 力晶積成電子製造股份有限公司 缺陷分析方法與記憶體晶片

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9251909B1 (en) 2014-09-29 2016-02-02 International Business Machines Corporation Background threshold voltage shifting using base and delta threshold voltage shift values in flash memory
US10867653B2 (en) * 2018-04-20 2020-12-15 Micron Technology, Inc. Access schemes for protecting stored data in a memory device
US10622050B2 (en) 2018-05-09 2020-04-14 Micron Technology, Inc. Ferroelectric memory plate power reduction
US11461623B2 (en) 2018-10-18 2022-10-04 Taiwan Semiconductor Manufacturing Co., Ltd. Method and apparatus for defect-tolerant memory-based artificial neural network
CN111951852A (zh) * 2019-05-14 2020-11-17 北京兆易创新科技股份有限公司 一种非易失存储器处理方法及装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI701429B (zh) * 2019-09-12 2020-08-11 力晶積成電子製造股份有限公司 缺陷分析方法與記憶體晶片

Also Published As

Publication number Publication date
TWI598884B (zh) 2017-09-11
US20170098478A1 (en) 2017-04-06

Similar Documents

Publication Publication Date Title
TWI598884B (zh) 用以改善非揮發性記憶體良率的方法及裝置
US10346088B2 (en) Method and apparatus for per-deck erase verify and dynamic inhibit in 3d NAND
US9653184B2 (en) Non-volatile memory module with physical-to-physical address remapping
CN107039088B (zh) 验证存储器件的修复结果的存储器件、存储器系统以及方法
US7675776B2 (en) Bit map control of erase block defect list in a memory
US7870472B2 (en) Methods and apparatus for employing redundant arrays to configure non-volatile memory
US8976609B1 (en) Low-test memory stack for non-volatile storage
US7697347B2 (en) Non-volatile memory device and method of driving the same
US8806303B2 (en) Apparatuses, systems, devices, and methods of replacing at least partially non-functional portions of memory
US11029857B2 (en) Offloading device maintenance to an external processor in low-latency, non-volatile memory
US11914474B2 (en) Efficient management of failed memory blocks in memory sub-systems
TWI459393B (zh) 用於非揮發性記憶體的資料寫入方法、控制器與儲存裝置
JP2012517068A (ja) メモリ装置、メモリ管理装置、およびメモリ管理方法
JP2007220284A (ja) 改善された冗長性分析のためのメモリデバイスの欠陥サマリデータの削減
US9613715B2 (en) Low-test memory stack for non-volatile storage
JP2010218637A (ja) 半導体記憶装置およびその制御方法
TW201626398A (zh) 測試及識別記憶體裝置之系統及方法
TWI550404B (zh) 識別含有重新映射記憶體位置之記憶體區域的技術
US9009548B2 (en) Memory testing of three dimensional (3D) stacked memory
US7870471B2 (en) Methods and apparatus for employing redundant arrays to configure non-volatile memory
US9965346B2 (en) Handling repaired memory array elements in a memory of a computer system
US11422736B2 (en) Memory controller for resolving string to string shorts
US10338984B2 (en) Storage control apparatus, storage apparatus, and storage control method
US10283212B2 (en) Built-in self-test for embedded spin-transfer torque magnetic random access memory
JP2014186772A (ja) 半導体記憶装置、コントローラ、及びメモリシステム