TWI700605B - 安全晶片之時脈頻率攻擊偵測系統 - Google Patents

安全晶片之時脈頻率攻擊偵測系統 Download PDF

Info

Publication number
TWI700605B
TWI700605B TW107147586A TW107147586A TWI700605B TW I700605 B TWI700605 B TW I700605B TW 107147586 A TW107147586 A TW 107147586A TW 107147586 A TW107147586 A TW 107147586A TW I700605 B TWI700605 B TW I700605B
Authority
TW
Taiwan
Prior art keywords
count value
signal
clock
comparator
delay
Prior art date
Application number
TW107147586A
Other languages
English (en)
Other versions
TW202026930A (zh
Inventor
陳志銘
Original Assignee
新唐科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 新唐科技股份有限公司 filed Critical 新唐科技股份有限公司
Priority to TW107147586A priority Critical patent/TWI700605B/zh
Priority to CN201911353689.5A priority patent/CN111384933B/zh
Publication of TW202026930A publication Critical patent/TW202026930A/zh
Application granted granted Critical
Publication of TWI700605B publication Critical patent/TWI700605B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/19—Monitoring patterns of pulse trains

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Manipulation Of Pulses (AREA)

Abstract

一種安全晶片之時脈頻率攻擊偵測系統，利用邏輯閘偵測晶片的時脈訊號之轉態邊緣以取得計數起始訊號和計數終止訊號，環形時間數位轉換器和計數器接續根據計數起始訊號及計數終止訊號取得當前計數值，比較器最後計算當前計數值和先前計數值的數值差，並比較數值差和預設範圍值以產生比較結果。其中，當比較結果為數值差落於預設範圍值內，晶片的時脈訊號正常；當比較結果為數值差落於預設範圍值外，晶片的時脈訊號異常，透過前述機制，判斷晶片的時脈訊號是否受到破壞，進而得知晶片是否被攻擊。

Description

安全晶片之時脈頻率攻擊偵測系統
本發明關於一種時脈頻率攻擊之偵測系統，特別是關於一種利用邏輯閘、環形時間數位轉換器以及計數器，取得安全晶片之時脈訊號並對其計數，再以比較器根據當前計數值與先前計數值產生數值差，並判斷數值差是否落入預設範圍值，藉此偵測時脈訊號狀況之時脈頻率攻擊偵測系統。
近來，安全晶片為積極研究的開發方向，如何防止例如時脈訊號攻擊、晶片測試攻擊、溫度攻擊或演算法攻擊之諸如此類的攻擊，為值得深思的議題。其中，時脈訊號影響晶片的運作情形，舉例來說，若時脈訊號受到干擾或破壞，駭客則能竊取晶片的內部資訊，或故意使晶片無法正常運作。因此，時脈訊號的異常判定則為相當重要的一環。
目前時脈訊號的偵測分為兩部份：(1)高頻輸入的偵測：高頻輸入的偵測：利用現有的時脈濾波器(clock filter)設計，當晶片輸入的時脈訊號進入時脈濾波器後，時脈濾波器將會隨時偵測晶片的時脈訊號，當時脈濾波器偵測時脈訊號高於某一個範圍的高頻現象，時脈濾波器將時脈訊號直接拉為高準位輸出，並發出通知旗標(flag)告知晶片，避免此高頻時脈訊號再輸入到晶片內部。(2)低頻時鐘偵測：晶片內部有低頻RC時鐘，低頻RC時鐘用於做低頻時脈訊號 輸入時是否有被攻擊的偵測參考，低頻RC時鐘在固定時間內對低頻時脈輸入訊號計數，以取得低頻時脈輸入訊號的輸入計數值，根據輸入計數值判斷低頻時脈輸入訊號是否有被攻擊破壞的現象。觀前所述，時脈輸入訊號的異常判定乃須對高頻和低頻的時脈輸入訊號分別設計不同的電子元件，其佔掉晶片所能設計的面積且提高製造成本，如何解決前述癥結點，遂成為待解決的問題。
台灣專利公開第201828611號利用訊號採樣單元對時脈訊號進行採樣，並搭配零交叉計數器對時脈訊號的零交叉次數進行計數，而符號選擇器根據時脈訊號的零交叉次數替時脈訊號解碼為符號，時序偏移追蹤單元基於時脈訊號的零交叉次數及經解碼後的時脈訊號計算量度，時脈偏移追蹤單元將量度與臨限值進行比較，並據此對時脈訊號的偏移進行補償，其雖然可即時捕捉時脈訊號的偏移，但量測時脈訊號的零交叉次數及解碼為相當複雜，從而提高製造成本。
綜觀前所述，本發明之發明者思索並設計一種時脈頻率攻擊偵測系統，以期針對習知技術之缺失加以改善，進而增進產業上之實施利用。
有鑑於上述習知之問題，本發明的目的在於提供一種時脈頻率攻擊偵測系統，用以解決習知技術中所面臨之問題。
基於上述目的，本發明提供一種時脈頻率攻擊偵測系統，適用於晶片，其包括邏輯閘、環形時間數位轉換器、計數器、暫存器以及比較器。邏輯閘接收晶片的時脈訊號，並偵測時脈訊號之轉態邊緣而產生計數起始訊號及計數終止訊號；環形時間數位轉換器連接於邏輯閘並包含環形串接之複數個延 遲電路，環形時間數位轉換器接收計數起始訊號，並使計數起始訊號在複數個延遲電路中環繞而產生複數個延遲訊號；計數器連接邏輯閘及環形時間數位轉換器，並接收計數終止訊號及複數個延遲訊號，計數器對複數個延遲訊號進行計數，直至接收到計數終止訊號為止，以取得當前計數值；暫存器連接邏輯閘及計數器，暫存器儲存先前計數值，且當暫存器接收到計數終止訊號時，暫存器輸出先前計數值，並以當前計數值取代先前技術值而加以儲存；比較器連接暫存器及計數器，以接收先前計數值及當前計數值，並計算先前計數值及當前計數值之數值差，而與比較器儲存預設範圍值相比較而產生比較結果。透過前述的設置，並不需要分別設置監測高頻時脈訊號和低頻時脈訊號的電子元件，調整環形時間數位轉換器的解析度和延遲時間及計數器的位元數，即能監測高頻時脈訊號和低頻時脈訊號。
較佳地，比較器包括記憶體，記憶體儲存預設範圍值。
較佳地，環形時間數位轉換器更包括反及閘，複數個延遲電路為複數個反相閘並與反及閘串接。
較佳地，當數值差落於預設範圍值內，晶片的微處理器判斷時脈訊號正常；當數值差落於預設範圍值外，晶片的微處理器判斷時脈訊號異常。
較佳地，當邏輯閘偵測到時脈訊號之上升邊緣時，則產生計數起始訊號；當邏輯閘偵測到時脈訊號之下降邊緣時，則產生計數終止訊號。
基於上述目的，本發明提供一種時脈頻率攻擊偵測系統，適用於安全晶片，其包括邏輯閘、環形時間數位轉換器、外圈計數器、內圈計數器、外圈暫存器、內圈暫存器以及比較器。邏輯閘接收安全晶片的時脈訊號，並偵測時脈訊號之轉態邊緣而產生第一起始訊號、第二起始訊號以及載入訊號；環 形時間數位轉換器連接於邏輯閘，環形時間數位轉換器包含內圈電路、外圈電路以及優先權比較器，內圈電路和外圈電路分別包含環形串接之複數個延遲電路，環形時間數位轉換器接收第一起始訊號和第二起始訊號，而第二起始訊號在內圈電路的複數個延遲電路環繞而產生複數個第二起始延遲訊號，第一起始訊號在外圈電路的複數個延遲電路環繞而產生複數個第一起始延遲訊號，使複數個第二起始延遲訊號追上複數個第一起始延遲訊號，優先權比較器分別連接內圈電路和外圈電路，以產生計數終止訊號；外圈計數器連接環形時間數位轉換器，並接收複數個第一起始延遲訊號和複數個第二起始延遲訊號，外圈計數器根據第一起始訊號於第二起始訊號輸入前環繞於外圈電路的第一圈數，以取得第一計數值；內圈計數器連接環形時間數位轉換器，並接收複數個第二起始延遲訊號和複數個第一起始延遲訊號，內圈計數器根據複數個第二起始延遲訊號追上複數個第一起始延遲訊號所需環繞內圈電路的第二圈數，以取得第二計數值；外圈暫存器連接外圈計數器及優先權比較器，外圈暫存器儲存有第一先前計數值，且當外圈暫存器接收到計數終止訊號時，外圈暫存器輸出第一先前計數值，並以第一計數值取代第一先前計數值而加以儲存；內圈暫存器連接內圈計數器及優先權比較器，內圈暫存器儲存第二先前計數值，且當內圈暫存器接收到計數終止訊號時，內圈暫存器輸出第二先前計數值，並以第二計數值取代第二先前計數值而加以儲存；比較器連接內圈計數器、外圈計數器、外圈暫存器以及內圈暫存器，以接收第一先前計數值、第二先前計數值、第一計數值以及第二計數值，並計算第一計數值和第二計數值與第一先前計數值和第二先前計數值之數值差，而與比較器儲存預設範圍值相比較而產 生比較結果。透過前述的設置，不需使用時脈濾波器和旗標，即能達成高頻率時脈訊號的監測。
較佳地，比較器包括記憶體，記憶體儲存預設範圍值。
較佳地，內圈電路及外圈電路更包括反及閘，內圈電路及外圈電路之複數個延遲電路分別為複數個反相閘並與反及閘串接。
較佳地，若比較結果為數值差落於預設範圍值內，晶片的微處理器判斷時脈訊號正常；若比較結果為數值差落於預設範圍值外，晶片的微處理器判斷時脈訊號異常。
較佳地，本發明之時脈頻率攻擊偵測系統更包括延遲器及互斥或閘，延遲器連接優先權比較器以接收及延遲計數終止訊號；互斥或閘連接優先權比較器、延遲器及比較器，並比較計數終止訊號和延遲後計數終止訊號，以產生及傳送啟動訊號至比較器。
承上所述，本發明之時脈頻率攻擊偵測系統，透過調整環形時間數位轉換器的解析度和延遲時間及計數器的位元數，即能監測高頻時脈訊號和低頻時脈訊號，而不需要分別設置監測高頻時脈訊號和低頻時脈訊號的電子元件，從而降低製造成本及使晶片可設計的面積增加。
10:邏輯閘
20:環形時間數位轉換器
21:延遲電路
22:反及閘
30:計數器
40:暫存器
50:比較器
51:記憶體
60:外圈計數器
70:內圈計數器
80:延遲器
ACT:啟動訊號
CLOCK:時脈訊號
DELAY:延遲訊號
EXTER:外圈電路
INTER:內圈電路
LOAD:載入訊號
START:計數起始訊號
STOP:計數終止訊號
PRESET:預設範圍值
RESULT:比較結果
XOR:互斥或閘
B1:第一先前計數值
B2:第二先前計數值
C1:當前計數值
C2:先前計數值
C10:第一計數值
C20:第二計數值
DELAY1:第一起始延遲訊號
DELAY2:第二起始延遲訊號
REG1:外圈暫存器
REG2:內圈暫存器
START1:第一起始訊號
START2:第二起始訊號
第1圖為本發明之時脈頻率攻擊偵測系統之第一實施例的方塊圖。
第2圖為本發明之時脈頻率攻擊偵測系統之第一實施例的環形時間數位轉換器的電路圖。
第3圖為本發明之時脈頻率攻擊偵測系統之第一實施例之未被時脈攻擊之訊號波形圖。
第4圖為本發明之時脈頻率攻擊偵測系統之第一實施例之被時脈攻擊之訊號波形圖。
第5圖為本發明之時脈頻率攻擊偵測系統之第二實施例的方塊圖。
第6圖為本發明之時脈頻率攻擊偵測系統之第二實施例的環形時間數位轉換器的電路圖。
第7圖為本發明之時脈頻率攻擊偵測系統之第二實施例之訊號波形圖。
本發明之優點、特徵以及達到之技術方法將參照例示性實施例及所附圖式進行更詳細地描述而更容易理解，且本發明可以不同形式來實現，故不應被理解僅限於此處所陳述的實施例，相反地，對所屬技術領域具有通常知識者而言，所提供的實施例將使本揭露更加透徹與全面且完整地傳達本發明的範疇，且本發明將僅為所附加的申請專利範圍所定義。
請參閱第1圖及第2圖，其第1圖為本發明之時脈頻率攻擊偵測系統之第一實施例的方塊圖，第2圖為本發明之時脈頻率攻擊偵測系統之第一實施例的環形時間數位轉換器的電路圖。如第1圖所示，本發明之時脈頻率攻擊偵測系統，適用於安全晶片，其包括邏輯閘10、環形時間數位轉換器20、計數器30、暫存器40以及比較器50。邏輯閘10接收安全晶片的時脈訊號CLOCK，並偵測時 脈訊號CLOCK之轉態邊緣而產生計數起始訊號START及計數終止訊號STOP，亦即，邏輯閘10偵測時脈訊號CLOCK之上升邊緣(rising edge)產生計數起始訊號START，邏輯閘10偵測時脈訊號CLOCK之下降邊緣(falling edge)產生計數終止訊號STOP；如第2圖所示，環形時間數位轉換器20連接於邏輯閘10並包含環形串接之複數個延遲電路21，環形時間數位轉換器20接收計數起始訊號START，並使計數起始訊號START在複數個延遲電路21中環繞而產生複數個延遲訊號DELAY；計數器30連接邏輯閘10及環形時間數位轉換器20，並接收計數終止訊號STOP及複數個延遲訊號DELAY，計數器30對複數個延遲訊號DELAY進行計數，直至接收到計數終止訊號STOP為止，以取得當前計數值C1；暫存器40連接邏輯閘10及計數器30，暫存器30儲存先前計數值C2，且當暫存器40接收到計數終止訊號STOP時，暫存器40輸出先前計數值C2，並以當前計數值C1取代先前技術值C2而加以儲存；比較器50連接暫存器40及計數器30並包含記憶體51，以接收先前計數值C2及當前計數值C1，並計算先前計數值C2及當前計數值C1之數值差，而與記憶體51儲存的預設範圍值PRESET相比較而產生比較結果RESULT。透過前述的設置，並不需要分別設置監測高頻時脈訊號和低頻時脈訊號的電子元件，調整環形時間數位轉換器20的解析度和延遲時間及計數器30的位元數，即能監測高頻時脈訊號和低頻時脈訊號。
請參閱第2圖，其為本發明之時脈頻率攻擊偵測系統之第一實施例的環形時間數位轉換器的電路圖。如第2圖所示，環形時間數位轉換器20包括反及閘22，複數個延遲電路21為複數個反相閘並與反及閘22串接，反相閘的數目及延遲時間乃根據時脈頻率的範圍加以調整，而未侷限於本發明所列舉的範圍。
請參閱第3圖及第4圖，其分別為本發明之時脈頻率攻擊偵測系統之第一實施例之未被時脈攻擊之訊號波形圖及本發明之時脈頻率攻擊偵測系統之第一實施例之被時脈攻擊之訊號波形圖。如第3圖和第4圖所示，並搭配第1圖詳細說明比較器50的判斷機制如下：(1)計數起始訊號START和計數終止訊號STOP為如第3圖所示的波形，環形時間數位轉換器20延遲計數起始訊號START以取得複數個延遲訊號DELAY，計數器30根據計數終止訊號STOP對延遲訊號DELAY計數而得出當前計數值C1，比較器50接收當前計數值C1和先前計數值C2，並計算當前計數值C1和先前計數值C2之數值差及比較數值差和預設範圍值PRESET，進而取得比較結果RESULT，比較結果RESULT為數值差落於預設範圍值PRESET內，比較器50傳送比較結果RESULT至安全晶片，安全晶片的微處理器判斷時脈訊號CLOCK正常，亦即，時脈訊號CLOCK未被攻擊，暫存器40同時以當前計數值C1作為先前計數值C2儲存。(2)計數起始訊號START和計數終止訊號STOP為如第4圖所示的波形，環形時間數位轉換器20延遲計數起始訊號START以取得複數個延遲訊號DELAY，計數器30根據計數終止訊號STOP對延遲訊號DELAY計數而得出當前計數值C1，比較器50接收當前計數值C1和先前計數值C2，並計算當前計數值C1和先前計數值C2之數值差及比較數值差和預設範圍值PRESET，進而取得比較結果RESULT，比較結果RESULT為數值差落於預設範圍值PRESET外，比較器50傳送比較結果RESULT至安全晶片，安全晶片的微處理器判斷時脈訊號CLOCK異常，亦即，時脈訊號CLOCK被攻擊。
此外，時脈訊號CLOCK被攻擊的狀況也可為時脈訊號CLOCK位於低準位的時間變短，由於時脈訊號CLOCK位於低準位的時間變短，造成計數終止訊號STOP的波形也隨之改變，而計數器30、暫存器40及比較器50的配置可 能不足以準確地偵測時脈訊號CLOCK被攻擊，因此需要額外搭配其他電子電路來偵測時脈訊號CLOCK的異常。
舉例說明暫存器40的作動機制如下：在某時間或更新週期t=k，暫存器40儲存當前計數值C1t=k作為先前計數值C2t=k；在某時間或更新週期t=k+1，暫存器40接收到當前計數值C1t=k+1和計數終止訊號STOP，並將先前計數值C2t=k輸出至比較器50以供比較器50計算，暫存器40則以當前計數值C1t=k+1作為先前計數值C2t=k+1。
請參閱第5圖和第6圖，其為本發明之時脈頻率攻擊偵測系統之第二實施例的方塊圖以及本發明之時脈頻率攻擊偵測系統之第二實施例的環形時間數位轉換器的電路圖。如第5圖所示，本發明之時脈頻率攻擊偵測系統，適用於安全晶片，其包括邏輯閘10、環形時間數位轉換器20、外圈計數器60、內圈計數器70、外圈暫存器REG1、內圈暫存器REG2、延遲器80、互斥或閘XOR以及比較器50。邏輯閘10接收安全晶片的時脈訊號CLOCK，並偵測時脈訊號CLOCK之轉態邊緣而產生第一起始訊號START1、第二起始訊號START2以及載入訊號LOAD；環形時間數位轉換器20連接於邏輯閘10，環形時間數位轉換器20包含內圈電路INTER、外圈電路EXTER以及優先權比較器PA，內圈電路INTER和外圈電路EXTER分別包含環形串接之複數個延遲電路21，環形時間數位轉換器20接收第一起始訊號START1和第二起始訊號START2，而第二起始訊號START2在內圈電路INTER的複數個延遲電路21環繞而產生複數個第二起始延遲訊號DELAY2，第一起始訊號START1在外圈電路EXTER的複數個延遲電路21環繞而產生複數個第一起始延遲訊號DELAY1，使複數個第二起始延遲訊號DELAY2追上複數個第一起始延遲訊號DELAY1，優先權比較器PA連接內圈電 路INTER和外圈電路EXTER，以產生計數終止訊號STOP，具體而言，第一起始訊號START1進入外圈電路EXTER，第一起始訊號START1每環繞外圈電路EXTER一圈就產生一個第一起始延遲訊號DELAY1，外圈計數器60的計數值加1，當第二起始訊號START2進來時，存取外圈計數器60的計數值，第二起始訊號START2進入內圈電路INTER而產生單個第二起始延遲訊號DELAY2，環繞於內圈電路INTER的第二起始訊號START2開始追上環繞於外圈電路EXTER的第一起始訊號START1，當第二起始訊號START2進入內圈電路INTER後，優先權比較器PA也會開始運作，當環繞於內圈電路INTER的第二起始訊號START2經過一圈時而利用優先權比較器PA比較是否追上環繞於外圈電路EXTER的第一起始訊號START1，當環繞於內圈電路INTER的第二起始訊號START2追上環繞於外圈電路EXTER的第一起始訊號START1時，優先權比較器PA會產生一個計數終止訊號STOP，內圈計數器70根據計數終止訊號STOP計數第二起始訊號START2追上第一起始訊號START1所需的圈數；外圈計數器60連接環形時間數位轉換器20，並接收複數個第一起始延遲訊號DELAY1和複數個第二起始延遲訊號DELAY2，外圈計數器60根據第一起始訊號START1於第二起始訊號STAR2輸入前環繞於外圈電路EXTER的第一圈數，以取得第一計數值C10；內圈計數器70連接環形時間數位轉換器20，並接收複數個第二起始延遲訊號DELAY2和複數個第一起始延遲訊號DELAY1，內圈計數器70根據複數個第二起始延遲訊號DELAY2追上複數個第一起始延遲訊號DELAY1所需環繞內圈電路的第二圈數，以取得第二計數值C20；外圈暫存器REG1連接外圈計數器60及優先權比較器PA，外圈暫存器REG1儲存有第一先前計數值B1，且當外圈暫存器REG1接收到計數終止訊號STOP時，外圈暫存器REG1輸出第一先前計數值B1， 並以第一計數值C10取代第一先前計數值B1而加以儲存；內圈暫存器REG2連接內圈計數器70及優先權比較器PA，內圈暫存器REG2儲存第二先前計數值B2，且當內圈暫存器REG2接收到計數終止訊號STOP時，內圈暫存器REG2輸出第二先前計數值B2，並以第二計數值C20取代第二先前計數值B2而加以儲存；比較器50連接內圈計數器70、外圈計數器60、外圈暫存器REG1以及內圈暫存器REG2，以接收第一先前計數值B1、第二先前計數值B2、第一計數值C10以及第二計數值C20，並計算第一計數值C10和第二計數值C20與第一先前計數值B1和第二先前計數值B2之數值差，而與記憶體51儲存的預設範圍值PRESET相比較而產生比較結果RESULT；延遲器50連接優先權比較器PA以接收及延遲計數終止訊號STOP；互斥或閘XOR連接優先權比較器PA、延遲器80及比較器50，並比較計數終止訊號STOP和延遲後計數終止訊號STOP，以產生及傳送啟動訊號ACT至比較器50。。透過前述的設置，不需使用時脈濾波器和旗標，即能達成高頻率時脈訊號CLOCK的監測。
如第6圖所示，內圈電路INTER及外圈電路EXTER更包括反及閘22，內圈電路INTER及外圈電路EXTER之複數個延遲電路分別為複數個反相閘21並與反及閘22串接，內圈電路INTER和外圈電路EXTER之複數個延遲電路的延遲時間為相異，較佳地，外圈電路EXTER之複數個延遲電路的延遲時間大於內圈電路INTER之複數個延遲電路的延遲時間，而反相閘21的數目及延遲時間乃根據時脈頻率的範圍加以調整，而未侷限於本發明所列舉的範圍；優先權比較器PA連接於內圈電路INTER的反及閘22以及外圈電路EXTER的反及閘22，以根據複數個第二起始延遲訊號DELAY2和複數個第一起 始延遲訊號DELAY1產生計數終止訊號STOP，優先權比較器PA也將複數個第二起始延遲訊號DELAY2和複數個第一起始延遲訊號DELAY1的計數值儲存。
於此，搭配第5圖、第6圖以及第7圖，詳細說明比較器50的判斷機制如下：(1)時脈訊號CLOCK、第一起始訊號START1和第二起始訊號START2為如第7圖所示的波形，環形時間數位轉換器20延遲第一起始訊號START1及第二起始訊號START2以取得複數個第一起始延遲訊號DELAY1及複數個第二起始延遲訊號DELAY2，外圈計數器60根據第一起始訊號START1於第二起始訊號STAR2輸入前環繞於外圈電路EXTER的第一圈數來計數，以取得第一計數值C10，內圈計數器70根據複數個第二起始延遲訊號DELAY2追上複數個第一起始延遲訊號DELAY1所需環繞內圈電路的第二圈數來計數，以取得第二計數值C20，此時，優先權比較器PA根據複數個第二起始延遲訊號DELAY2和複數個第一起始延遲訊號DELAY1產生計數終止訊號STOP，並接續傳輸計數終止訊號STOP傳輸至外圈暫存器REG1、內圈暫存器REG2、延遲器80以及互斥或閘XOR，以產生及傳輸啟動訊號ACT至比較器50而讓比較器50啟動，外圈計數器REG1和內圈計數器REG2從而分別輸出第一先前計數值B1和第二先前計數值B2至比較器50，比較器50則將第一計數值C10乘外圈電路EXTER的延遲時間和第二計數值C20乘外圈電路EXTER和內圈電路INTER的延遲時間差之相加和為時脈訊號CLOCK的單個週期(亦即，C10*外圈電路EXTER的延遲時間+C20*(內圈電路INTER的延遲時間-外圈電路EXTER的延遲時間)=時脈訊號CLOCK的單個週期)，比較器50也將第一先前計數值B1乘外圈電路EXTER的延遲時間和第二先前計數值B2乘外圈電路EXTER和內圈電路INTER的延遲時間差之相加和為前次時脈訊號CLOCK的單個週期，比較器50將時脈訊號CLOCK的單個週期和前次時脈 訊號CLOCK的單個週期相減為數值差及比較數值差和預設範圍值PRESET，進而取得比較結果RESULT，比較結果RESULT為數值差落於預設範圍值PRESET內，比較器50傳送比較結果RESULT至安全晶片，安全晶片的微處理器判斷時脈訊號CLOCK正常，亦即，時脈訊號CLOCK未被攻擊，外圈暫存器REG1同時以第一計數值C10作為第一先前計數值B1儲存，內圈暫存器REG2同時以第二計數值C20作為第二先前計數值B2儲存。(2)時脈訊號CLOCK、第一起始訊號START1和第二起始訊號START2非第7圖所示的波形，環形時間數位轉換器20延遲第一起始訊號START1及第二起始訊號START2以取得複數個第一起始延遲訊號DELAY1及複數個第二起始延遲訊號DELAY2，外圈計數器60根據第一起始訊號START1於第二起始訊號STAR2輸入前環繞於外圈電路EXTER的第一圈數來計數，以取得第一計數值C10，內圈計數器70根據複數個第二起始延遲訊號DELAY2追上複數個第一起始延遲訊號DELAY1所需環繞內圈電路的第二圈數來計數，以取得第二計數值C20，此時，優先權比較器PA根據複數個第二起始延遲訊號DELAY2和複數個第一起始延遲訊號DELAY1產生計數終止訊號STOP，並接續傳輸計數終止訊號STOP傳輸至外圈暫存器REG1、內圈暫存器REG2、延遲器80以及互斥或閘XOR，以產生及傳輸啟動訊號ACT至比較器50而讓比較器50啟動，外圈計數器REG1和內圈計數器REG2從而分別輸出第一先前計數值B1和第二先前計數值B2至比較器50，比較器50則將第一計數值C10乘外圈電路EXTER的延遲時間和第二計數值C20乘外圈電路EXTER和內圈電路INTER的延遲時間差之相加和為時脈訊號CLOCK的單個週期(亦即，C10*外圈電路EXTER的延遲時間+C20*(內圈電路INTER的延遲時間-外圈電路EXTER的延遲時間)=時脈訊號CLOCK的單個週期)，比較器50也將第一先前計數值B1乘 外圈電路EXTER的延遲時間和第二先前計數值B2乘外圈電路EXTER和內圈電路INTER的延遲時間差之相加和為前次時脈訊號CLOCK的單個週期，比較器50將時脈訊號CLOCK的單個週期和前次時脈訊號CLOCK的單個週期相減為數值差及比較數值差和預設範圍值PRESET，進而取得比較結果RESULT，比較結果RESULT為數值差落於預設範圍值PRESET外，比較器50傳送比較結果RESULT至安全晶片，安全晶片的微處理器判斷時脈訊號CLOCK異常，亦即，時脈訊號CLOCK被攻擊。
觀前所述，本發明之時脈頻率攻擊偵測系統，透過環形時間數位轉換器20和計數器30根據計數起始訊號START及計數終止訊號STOP取得當前計數值C1，比較器50最後計算當前計數值C1和先前計數值C2的數值差，並比較數值差和預設範圍值PRESET以產生比較結果RESULT，透過前述的設置，即能監測高頻的時脈訊號CLOCK和低頻的時脈訊號CLOCK，而不需要分別設置監測高頻的時脈訊號和低頻的時脈訊號的電子元件，從而降低製造成本及使安全晶片可設計的面積增加。總括而言，本發明之時脈頻率攻擊偵測系統，具有如上述的優點，同時滿足監測高頻和低頻的時脈訊號的需求。
以上所述僅為舉例性，而非為限制性者。任何未脫離本發明之精神與範疇，而對其進行之等效修改或變更，均應包含於後附之申請專利範圍中。
10:邏輯閘
20:環形時間數位轉換器
30:計數器
40:暫存器
50:比較器
51:記憶體
CLOCK:時脈訊號
DELAY:延遲訊號
START:計數起始訊號
STOP:計數終止訊號
C1:當前計數值
C2:先前計數值
PRESET:預設範圍值
RESULT:比較結果

Claims (10)

  1. 一種時脈頻率攻擊偵測系統，適用於一安全晶片，其包括：一邏輯閘，接收該安全晶片的一時脈訊號，並偵測該時脈訊號之轉態邊緣而產生一計數起始訊號及一計數終止訊號；一環形時間數位轉換器，連接於該邏輯閘，該環形時間數位轉換器包含環形串接之複數個延遲電路，該環形時間數位轉換器接收該計數起始訊號，並使其在該複數個延遲電路中環繞而產生複數個延遲訊號；一計數器，連接該邏輯閘及該環形時間數位轉換器，並接收該計數終止訊號及該複數個延遲訊號，該計數器對該複數個延遲訊號進行計數，直至接收到該計數終止訊號為止，以取得一當前計數值；一暫存器，連接該邏輯閘及該計數器，該暫存器儲存一先前計數值，且當該暫存器接收到該計數終止訊號時，該暫存器輸出該先前計數值，並以該當前計數值取代該先前技術值而加以儲存；以及一比較器，連接該暫存器及該計數器，以接收該先前計數值及該當前計數值，並計算該先前計數值及該當前計數值之一數值差，而與該比較器儲存一預設範圍值相比較而產生一比較結果。
  2. 如申請專利範圍第1項所述之時脈頻率攻擊偵測系統，其中，該比較器包括一記憶體，該記憶體儲存該預設範圍值。
  3. 如申請專利範圍第1項所述之時脈頻率攻擊偵測系統，該環形時間數位轉換器更包括一反及閘，該複數個延遲電路為複數 個反相閘並與該反及閘串接。
  4. 如申請專利範圍第1項所述之時脈頻率攻擊偵測系統，其中，當該數值差落於該預設範圍值內，該安全晶片的微處理器判斷該時脈訊號正常；當該數值差落於該預設範圍值外，該安全晶片的微處理器判斷該時脈訊號異常。
  5. 如申請專利範圍第1項所述之時脈頻率攻擊偵測系統，其中，當該邏輯閘偵測到該時脈訊號之一上升邊緣時，則產生該計數起始訊號；當該邏輯閘偵測到該時脈訊號之一下降邊緣時，則產生該計數終止訊號。
  6. 一種時脈頻率攻擊偵測系統，適用於一安全晶片，其包括：一邏輯閘，接收該安全晶片的一時脈訊號，並偵測該時脈訊號之轉態邊緣而產生一第一起始訊號、一第二起始訊號以及一載入訊號；一環形時間數位轉換器，連接於該邏輯閘，該環形時間數位轉換器包含一內圈電路、一外圈電路以及一優先權比較器，該內圈電路和該外圈電路分別包含環形串接之複數個延遲電路，該環形時間數位轉換器接收該第一起始訊號和該第二起始訊號，而該第二起始訊號在該內圈電路的該複數個延遲電路環繞而產生複數個第二起始延遲訊號，該第一起始訊號在該外圈電路的該複數個延遲電路環繞而產生複數個第一起始延遲訊號，使該複數個第二起始延遲訊號追上該複數個第一起始延遲訊號，該優先權比較器連接該內圈電路和該外圈電路，以產生一計數終止訊號；一外圈計數器，連接該環形時間數位轉換器，並接收該複數個 第一起始延遲訊號和該複數個第二起始延遲訊號，該外圈計數器根據該第一起始訊號於該第二起始訊號輸入前環繞於該外圈電路的一第一圈數，以取得一第一計數值；一內圈計數器，連接該環形時間數位轉換器，並接收該複數個第二起始延遲訊號和該複數個第一起始延遲訊號，該內圈計數器根據該複數個第二起始延遲訊號追上該複數個第一起始延遲訊號所需環繞該內圈電路的一第二圈數，以取得一第二計數值；一外圈暫存器，連接該外圈計數器及該優先權比較器，該外圈暫存器儲存有一第一先前計數值，且當該外圈暫存器接收到該計數終止訊號時，該外圈暫存器輸出該第一先前計數值，並以該第一計數值取代該第一先前計數值而加以儲存；一內圈暫存器，連接該內圈計數器及該優先權比較器，該內圈暫存器儲存一第二先前計數值，且當該內圈暫存器接收到該計數終止訊號時，該內圈暫存器輸出該第二先前計數值，並以該第二計數值取代該第二先前計數值而加以儲存；以及一比較器，連接該內圈計數器、該外圈計數器、該外圈暫存器以及該內圈暫存器，以接收該該第一先前計數值、該第二先前計數值、該第一計數值以及該第二計數值，並計算該第一計數值和該第二計數值與該第一先前計數值和該第二先前計數值之一數值差，而與該比較器儲存一預設範圍值相比較而產生一比較結果。
  7. 如申請專利範圍第6項所述之時脈頻率攻擊偵測系統，其中，該比較器包括一記憶體，該記憶體儲存該預設範圍值。
  8. 如申請專利範圍第6項所述之時脈頻率攻擊偵測系統，該內圈電路及該外圈電路更各包括一反及閘，該內圈電路及該外圈電路之該複數個延遲電路分別為複數個反相閘並與各該反及閘串接。
  9. 如申請專利範圍第6項所述之時脈頻率攻擊偵測系統，其中，當該數值差落於該預設範圍值內，該安全晶片的微處理器判斷該時脈訊號正常；該數值差落於該預設範圍值外，該安全晶片的微處理器判斷該時脈訊號異常。
  10. 如申請專利範圍第6項所述之時脈頻率攻擊偵測系統，更包括一延遲器及一互斥或閘，該延遲器連接該優先權比較器以接收及延遲該計數終止訊號；該互斥或閘連接該優先權比較器、該延遲器及該比較器，並比較該計數終止訊號和延遲後該計數終止訊號，以產生及傳送一啟動訊號至該比較器。
TW107147586A 2018-12-28 2018-12-28 安全晶片之時脈頻率攻擊偵測系統 TWI700605B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW107147586A TWI700605B (zh) 2018-12-28 2018-12-28 安全晶片之時脈頻率攻擊偵測系統
CN201911353689.5A CN111384933B (zh) 2018-12-28 2019-12-25 时钟脉冲频率攻击检测系统

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW107147586A TWI700605B (zh) 2018-12-28 2018-12-28 安全晶片之時脈頻率攻擊偵測系統

Publications (2)

Publication Number Publication Date
TW202026930A TW202026930A (zh) 2020-07-16
TWI700605B true TWI700605B (zh) 2020-08-01

Family

ID=71218520

Family Applications (1)

Application Number Title Priority Date Filing Date
TW107147586A TWI700605B (zh) 2018-12-28 2018-12-28 安全晶片之時脈頻率攻擊偵測系統

Country Status (2)

Country Link
CN (1) CN111384933B (zh)
TW (1) TWI700605B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114416494B (zh) * 2022-04-01 2022-06-17 北京密码云芯科技有限公司 一种时钟频率异常监测装置及方法
TWI830443B (zh) * 2022-10-18 2024-01-21 新唐科技股份有限公司 針對攻擊進行處置的安全處理裝置、方法與電子設備

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7274283B2 (en) * 2004-04-29 2007-09-25 International Business Machines Corporation Method and apparatus for resisting hardware hacking through internal register interface
TWI437850B (zh) * 2012-05-30 2014-05-11 中原大學 網路流量異常偵測系統及其方法
US9009809B2 (en) * 2010-01-26 2015-04-14 Frampton E. Ellis Computer or microchip with a secure system BIOS and a secure control bus connecting a central controller to many network-connected microprocessors and volatile RAM
TW201735669A (zh) * 2016-03-25 2017-10-01 高通公司 用於使用從多個感測器收集之資訊來保護車輛免受惡意軟體及攻擊之方法及系統
TWI644229B (zh) * 2017-05-04 2018-12-11 慧榮科技股份有限公司 採加密技術之數據中心與數據中心操作方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101968840B (zh) * 2010-10-26 2012-09-26 杭州晟元芯片技术有限公司 一种基于电压检测和频率检测的芯片抗攻击方法
CN103018554B (zh) * 2012-12-04 2015-06-17 北京华大信安科技有限公司 频率侦测方法及装置
CN103077346B (zh) * 2012-12-20 2015-07-22 深圳国微技术有限公司 一种基于时钟频率检测的芯片抗攻击系统及方法
US9647653B2 (en) * 2015-06-04 2017-05-09 Apple Inc. Method for reduced power clock frequency monitoring
CN106209034B (zh) * 2016-07-22 2019-01-18 天津大学 一种用于抗攻击芯片的高频时钟频率检测结构
CN206147689U (zh) * 2016-08-24 2017-05-03 泰利美信（苏州）医疗科技有限公司 一种具有异常检测功能的nfc芯片
CN107958165A (zh) * 2016-10-18 2018-04-24 国民技术股份有限公司 一种抗攻击系统、方法以及电子设备
US10565492B2 (en) * 2016-12-31 2020-02-18 Via Alliance Semiconductor Co., Ltd. Neural network unit with segmentable array width rotator

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7274283B2 (en) * 2004-04-29 2007-09-25 International Business Machines Corporation Method and apparatus for resisting hardware hacking through internal register interface
US9009809B2 (en) * 2010-01-26 2015-04-14 Frampton E. Ellis Computer or microchip with a secure system BIOS and a secure control bus connecting a central controller to many network-connected microprocessors and volatile RAM
TWI437850B (zh) * 2012-05-30 2014-05-11 中原大學 網路流量異常偵測系統及其方法
TW201735669A (zh) * 2016-03-25 2017-10-01 高通公司 用於使用從多個感測器收集之資訊來保護車輛免受惡意軟體及攻擊之方法及系統
TWI644229B (zh) * 2017-05-04 2018-12-11 慧榮科技股份有限公司 採加密技術之數據中心與數據中心操作方法

Also Published As

Publication number Publication date
TW202026930A (zh) 2020-07-16
CN111384933A (zh) 2020-07-07
CN111384933B (zh) 2023-03-24

Similar Documents

Publication Publication Date Title
TWI700605B (zh) 安全晶片之時脈頻率攻擊偵測系統
JP5016060B2 (ja) 位相ロック・ループ内のジッターを決定するためのオンチップ位相誤差計測のための装置。
US7526390B2 (en) Signal measuring circuit and signal measuring method
TWI407696B (zh) 非同步乒乓計數器
US7714619B2 (en) High-frequency clock detection circuit
TWI684773B (zh) 電路運作速度偵測電路
US10489595B2 (en) Method and detection circuit for detecting security chip operating state
US9229051B2 (en) Integrated circuit with degradation monitoring
US20160179472A1 (en) Random number generation device and method for generating random number
US9515785B2 (en) System and method for detecting loss of signal
US20060087352A1 (en) Frequency lock detector
US20130113572A1 (en) Clock frequency overshoot detection circuit
US8326364B2 (en) High resolution, low power design for CPRI/OBSAI latency measurement
US10483953B2 (en) Ring oscillator-based timer
Chen et al. Rapid PLL monitoring by a novel min-MAX time-to-digital converter
US20170222655A1 (en) Analog-to-digital converter, electronic device, and method of controlling analog-to-digital converter
JP2010091560A (ja) 高速サンプリング装置を用いた目標検出装置および方法
TWI778557B (zh) 真實亂數產生器及真實亂數產生方法
US11468958B1 (en) Shift register circuit and a method for controlling a shift register circuit
JP5171379B2 (ja) 周波数異常検出回路
US20160043727A1 (en) Period measuring circuit and semiconductor device including the same
TWI710770B (zh) 突波偵測裝置與突波偵測方法
US11947672B2 (en) Voltage glitch detection circuit
TW202215786A (zh) 在線監測時脈信號的電子電路
CN110460329B (zh) 一种面向故障锁相环测试电路