TWI699092B - 餘數產生系統、類比數位轉換器以及產生殘餘訊號之方法 - Google Patents

餘數產生系統、類比數位轉換器以及產生殘餘訊號之方法 Download PDF

Info

Publication number
TWI699092B
TWI699092B TW107137159A TW107137159A TWI699092B TW I699092 B TWI699092 B TW I699092B TW 107137159 A TW107137159 A TW 107137159A TW 107137159 A TW107137159 A TW 107137159A TW I699092 B TWI699092 B TW I699092B
Authority
TW
Taiwan
Prior art keywords
digital
analog
output
taps
transfer function
Prior art date
Application number
TW107137159A
Other languages
English (en)
Other versions
TW201937860A (zh
Inventor
沙比爾 普雷迪特 帕提爾
柴田肇
文華 楊
大衛 尼爾森 阿李瑞德
董韻之
加布里爾 曼嘉納羅
奇摩 塔姆
Original Assignee
百慕達商亞德諾半導體環球無限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 百慕達商亞德諾半導體環球無限公司 filed Critical 百慕達商亞德諾半導體環球無限公司
Publication of TW201937860A publication Critical patent/TW201937860A/zh
Application granted granted Critical
Publication of TWI699092B publication Critical patent/TWI699092B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/14—Conversion in steps with each step involving the same or a different conversion means and delivering more than one bit
    • H03M1/145—Conversion in steps with each step involving the same or a different conversion means and delivering more than one bit the steps being performed sequentially in series-connected stages
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
    • H03M1/08—Continuously compensating for, or preventing, undesired influence of physical parameters of noise
    • H03M1/0854—Continuously compensating for, or preventing, undesired influence of physical parameters of noise of quantisation noise
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/001—Analogue/digital/analogue conversion
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/39—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators
    • H03M3/412—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the number of quantisers and their type and resolution
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/14—Conversion in steps with each step involving the same or a different conversion means and delivering more than one bit
    • H03M1/16—Conversion in steps with each step involving the same or a different conversion means and delivering more than one bit with scale factor modification, i.e. by changing the amplification between the steps
    • H03M1/164—Conversion in steps with each step involving the same or a different conversion means and delivering more than one bit with scale factor modification, i.e. by changing the amplification between the steps the steps being performed sequentially in series-connected stages

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Analogue/Digital Conversion (AREA)
  • Compression, Expansion, Code Conversion, And Decoders (AREA)

Abstract

於此提出一種用於連續時間與混合類比數位轉換器之餘數產生裝置。該裝置包括一量化器，其係用以數位化一類比輸入以產生一數位輸出，以及用於將一第一轉移函數應用至來自該量化器之數位輸出，以產生至一前饋數位類比轉換器之一數位輸入之手段，根據該數位輸入，該數位類比轉換器可產生一前饋路徑類比輸出。該裝置進一步包括將一連續時間第二轉移函數應用至提供予該量化器之該類比輸入，以產生一前向路徑類比輸出之手段，以及一減法器，用於根據該前向路徑類比輸出與前饋路徑類比輸出之間之差產生一殘餘訊號。所提出之裝置允許選擇該第一與該第二轉移函數之組合，使當各轉移函數應用於各自路徑中時，可減少傳遞至一類比數位轉換器之其他級之殘餘訊號。

Description

餘數產生系統、類比數位轉換器以及產生殘餘訊號之方法
本發明所揭露之內容通常係與類比數位轉換器相關，特別是有關用於減少類比數位轉換器之餘數產生系統中之餘數之技術。
現實世界之類比訊號例如溫度、壓力、聲音或光線通常係經轉換為數位表示，可於現代數位訊號處理系統中輕易處理。執行類比輸入訊號轉換為數位輸出訊號之電路係為類比數位轉換器（ADCs）。類比數位轉換器可將表示現實世界現象例如溫度、壓力、聲音或光線之類比電訊號轉換為數位訊號，以用於資料處理目的上。
可於多處發現類比數位轉換器，例如寬頻通訊系統、音頻系統、接收器系統等，並可廣泛應用，包括通訊、能源、健康照護、儀器與測量、馬達與功率控制、工業自動化以及航太/國防。例如，於精密測量系統中，電子設備可具有至少一感測器以進行測量，且該等感測器可產生一類比訊號。該類比訊號可經提供予一類比數位轉換器作為一輸入，以產生一數位輸出訊號用於進一步處理。於另一範例中，一天線可根據攜帶空氣中之資訊/訊號之電磁波產生一類比訊號。該天線所產生之類比訊號係作為一輸入經提供至一類比數位轉換器，以產生一數位輸出訊號用於進一步處理。
因為各應用可能於速度、效能、功率、成本與尺寸上有不同需求，因此設計類比數位轉換器為一相當重要任務。隨著需要類比數位轉換器之應用增長，對於準確且可靠之轉換效能之需求亦有所增長。
一種用於類比數位轉換器（ADC）之餘數產生系統，該系統包含：一量化器，其用於數位化一類比輸入以產生一數位輸出；用於將一第一轉移函數應用至由該量化器所產生之該數位輸出以產生一數位輸入至一前饋數位類比轉換器（DAC）之手段，其中應用該第一轉移函數之該手段包括以一上取樣因子L對由該量化器所產生之該數位輸出進行上取樣之手段；該前饋數位類比轉換器係用於根據該數位輸入產生一前饋路徑類比輸出；用於將一連續時間第二轉移函數應用至該類比輸入以產生一前向路徑類比輸出之手段；以及一減法器，其係用於根據該前向類比輸出及該前饋路徑類比輸出產生一殘餘訊號。
一種類比數位轉換器（ADC），包含：一第一級，其包含一餘數產生電路，該餘數產生電路包括：用於數位化一類比輸入以產生一數位輸出之手段；用於將一第一轉移函數應用至該數位輸出以產生一數位輸入之手段，其中用於應用該第一轉移函數之該手段包括一數位有限脈衝響應（FIR）濾波器；用於根據該數位輸入產生一前饋路徑類比輸出之手段；用於將一連續時間第二轉移函數應用至該類比輸入以產生一前向路徑類比輸出之手段；以及用於根據該前向路徑類比輸出與該前饋路徑類比輸出之間之差產生一殘餘訊號之手段；以及一第二級，其係經設置以處理由該第一級所產生之該殘餘訊號。
一種用於一餘數產生類比數位轉換器產生一殘餘訊號之方法，包含：數位化一類比輸入以產生一數位輸出；將一第一轉移函數應用至該數位輸出以產生用於產生一前饋路徑類比輸出之一數位輸入；根據該數位輸入產生該前饋路徑類比輸出；將一連續時間第二轉移函數應用至該類比輸入以產生一前向路徑類比輸出，其中該第二轉移函數為與一延遲相異之一轉移函數；以及根據該前向路徑類比輸出與該前饋路徑類比輸出之差產生該殘餘訊號。
概述
連續時間（CT）餘數產生系統係於高性能與高速類比數位轉換器中逐漸普及。然而該等系統會因於此所使用之數位類比轉換器之輸出頻譜中所存在之強烈影像而受損，此可能造成過高之殘餘振幅。因此，需先過濾數位類比轉換器之影像以維持餘數於可接受限度內。根據所需之影像衰減量以及可接受之殘餘振幅，於量化器中可能需要一定程度之過取樣（oversampling）。例如，於連續時間管線類比數位轉換器中，可能需要過取樣率至少為4以及級間（inter-stage）餘數放大器中之額外濾波。此將可達成之最大類比數位轉換器帶寬限制為取樣頻率之八分之一，此外，數位輸出之過取樣特性會對後端數位處理區塊造成顯著功率損失。
本發明所揭露內容之實施例提供用於減少類比數位轉換器中殘餘訊號之機制。於此所述之機制可適用於連續時間以及複合（即部分連續時間、部分離散時間（DT））類比數位轉換器，並可於各種類型架構之類比數位轉換器中實施，例如， 管線式類比數位轉換器、多級噪訊塑形（MASH）類比數位轉換器、電壓控制器振盪器（VCO）類比數位轉換器，以及其他使用殘餘訊號之產生與處理之類比數位轉換器。於此所述之某些機制對於高性能與高速轉換器應用可能特別有吸引力。本發明所揭露內容之一層面提供一餘數產生系統，其包括一量化器，其用於數位化一類比輸入並產生一數位輸出，以及用以將一第一轉移函數，於此係指「前饋路徑轉移函數」並以轉移函數F表示，應用於由該量化器所產生之數位輸出，以產生提供予一前饋數位類比轉換器之一數位輸入之手段，根據該輸入，該前饋數位類比轉換器可產生一前饋路徑類比輸出。該餘數產生系統進一步包括將一連續時間第二轉移函數，於此係指「前向路徑轉移函數」並以轉移函數G表示，應用至提供予該量化器之類比輸入以產生一前向路徑類比輸出之手段。該餘數產生系統亦包括一減法器（subtractor），其係用於根據該前向路徑類比輸出與前饋路徑類比輸出之間之差產生一殘餘訊號。所提出之餘數產生系統允許選擇該前饋路徑轉移函數與該前向路徑轉移函數之組合，使當各轉移函數應用於各自路徑中時（即，當該前饋路徑轉移函數應用於該前饋路徑中，以及該前向路徑轉移函數應用於該前向路徑中時），輸入訊號內容、輸入訊號頻疊（aliases）以及帶外量化誤差可實質上自該殘餘訊號排除，因此能有利減少傳遞至一類比數位轉換器之其他級之殘餘訊號。類比數位轉換器之基本原理以及殘餘訊號之挑戰
類比數位轉換器為將一類比訊號所攜帶之連續物理量轉換為表示量化幅度之數位數字（或轉換為攜帶數位數字之一數位訊號）之電子裝置。該轉換涉及類比輸入訊號之量化，即將輸入數值由連續類比數值集映射至可數較小之數位數值集中之輸出數值之程序，因此其會引入少量誤差。通常，量化係經由類比輸入訊號之週期性取樣而發生。所得之結果為一數位數值序列（即一數位訊號），其表示將連續時間與連續振幅類比輸入訊號轉換為離散時間與離散振幅數位訊號。類比數位轉換器可透過以下應用需求所定義：其帶寬（類比訊號可正確轉換為數位訊號之頻率範圍）及其解析度（最大類比訊號可經分除並以數位訊號所表示之離散級之數量）。類比數位轉換器亦具有用於量化類比數位轉換器動態性能之各種規格，包括訊噪比（signal to noise ratio, SNR）、訊噪及失真比（signal-to-noise-and-distortion ratio, SINAD）、有效位元數（effective number of bits, ENOB）、總諧波失真（total harmonic distortion, THD）、總諧波失真加噪訊（total harmonic distortion plus noise, THD + N）以及無雜波動態範圍（spurious free dynamic range, SFDR）。類比數位轉換器具有多種不同設計，可根據應用需求與效能需求進行選擇。
根據連續時間餘數產成系統之類比數位轉換器，其固有之抗混疊以及其達成高取樣率之潛力，使其於高性能與高速資料轉換器中漸趨普及。圖1A顯示一傳統連續時間餘數產生系統100之範例。如圖1A所示，一連續時間類比輸入x（t）102係發送至兩條不同路徑。一第一路徑，其可經描述為「前饋路徑」，包括一量化器104與一前饋數位類比轉換器106之級聯。一第二路徑，其可經描述為「前向路徑」，包括一連續時間類比轉移函數H（s）108。該連續時間類比輸入x（t）102係應用於該前向路徑中之連續時間類比轉移函數H（s）108，並應用於實施該量化器104之N位元類比數位轉換器以及實施該前饋數位類比轉換器106之N位元數位類比轉換器之級聯，該前饋數位類比轉換器106於該前饋路徑中係以取樣率fck 進行時控（clocked）。一減法器110自數位類比轉換器106之輸出xq （t）114中減去轉移函數H（s）108之輸出112，以產生殘餘訊號xr （t）116。該殘餘訊號可經處理，例如透過一放大器AMP1 118進行濾波與放大，該經處理之殘餘訊號120可經提供至一類比數位轉換器中之連續級（未顯示於圖1A中）。
通常，例如於連續時間管線類比數位轉換器之情況下，該轉移函數H（s）108係為連續時間類比延遲之轉移函數。該前饋數位類比轉換器106通常為不歸零（NRZ）數位類比轉換器，並可為電壓或電流模式，但通常為後者。於此種情況下，數位類比轉換器106輸出一不歸零電流脈衝，其於圖1B中顯示為數位類比轉換器脈衝122之一範例，其持續一時脈週期Tck ，並具有與最低有效位元（LSB）ILSB 之電流成比例關係之振幅。（電流ILSB 亦表示於圖1A中該數位類比轉換器106上方）。
圖1C所示之頻譜130為位於該數位類比轉換器106之輸出處之範例頻譜。此種頻譜可為例如透過將頻率fin =0.125Hz（fck = 1Hz）之單音輸入應用至具有解析度為4位元之量化器之圖1A系統所取得。如圖1C中所示，該輸出頻譜130包括一訊號分量132、寬帶量化誤差134以及nfck
Figure 02_image001
fin （其中n為整數）之影像/頻疊136，其係由該量化器104中之取樣操作所產生。如圖1B中所示，數位類比轉換器106之不歸零脈形122(或數位類比轉換器脈衝122)提供一正弦濾波器轉移函數，透過正弦（fTck ） 138對頻譜進行塑形，如圖1C中之細虛線所示。其於一定程度上衰減該影像136與寬頻量化誤差134之高頻分量。正弦轉移函數於fck 之整數倍處為零位（nulls），因此，相較於非整數倍，其更能衰減更接近零位之數位類比轉換器之影像136。若影像未受充分衰減，則圖1A中該減法器110輸出處之餘數xr （t）116之振幅可能會使後續類比數位轉換器級過載。例如，於具有第一階低通餘數放大器AMP 1 118之範例性連續時間管線式類比數位轉換器，其低頻增益（亦稱為「直流增益（DC gain）」）為8之情況下，數位類比轉換器影像136必須相對該訊號分量132衰減至少17dB，以將經處理之輸出殘餘訊號120之振幅維持於合理限度內。對於不歸零數位類比轉換器脈衝（具有正弦濾波器）之情況，此需求會限制最大輸入頻率，並將類比數位轉換器輸入帶寬限制為fck /8。相反地，對於一給定之輸入帶寬fBW ，類比數位轉換器需以至少為4之過取樣率（oversampling rate, OSR）進行過取樣。數位輸出之過取樣特性會對後端數位處理元件造成顯著功率損失。
如下將解釋存在強烈影像所導致之過高殘餘振幅使輸出頻譜130受損之原因。如參照圖1A解釋，於傳統實施方式中，前向路徑僅由訊號分量所組成，其延遲係由H（s）所決定。因此，當自該前饋路徑中該數位類比轉換器106之輸出114減去該輸出112時，所得之餘數116(或殘餘訊號116)頻譜係與圖1C中所示之數位類比轉換器輸出相同，但缺乏訊號分量。因此，其包括寬帶量化誤差以及由正弦轉移函數所塑形之數位類比轉換器影像。然而理想地，傳遞至類比數位轉換器後續級之殘餘訊號應僅由帶內量化誤差所組成（於圖1C中顯示為帶內量化誤差142，其為寬帶量化誤差134之一部分，但透過理想低通濾波器（LPF）振幅響應144所區分，亦於圖1C中顯示）。餘數頻譜130中所有其他分量之存在對後續級係為多餘負擔（例如，對其等進行過濾或數位化）。
如前所述，對於產生殘餘訊號之改良係為期望之目標。經改良之餘數產生系統
本發明所揭露內容之實施例提出用於根據前向與前饋路徑中所使用之類比與/或數位轉移函數產生類比數位轉換器之連續時間餘數產生級之殘餘訊號之系統與方法，使更能抑制數位類比轉換器影像，藉以減少輸出殘餘振幅並允許降低過取樣率，使殘餘訊號之輸出頻譜主要包括帶內量化誤差。以於此所提出之方法產生殘餘訊號可簡化處理該殘餘訊號之類比數位轉換器後續元件之設計，並可降低後端數位處理元件之功耗以及連續時間餘數產生系統本身之功耗。例如，對於一給定影像抑制（image rejection）以及一給定殘餘振幅、需求，於此所述之餘數產生技術可允許過取樣率之減少：即對於一給定之取樣頻率可增加類比數位轉換器之帶寬，或對於一給定類比數位轉換器之帶寬，可降低取樣頻率。後者將導致較低輸出資料速率，並因此降低後端數位處理電路中之功耗。
根據本發明所揭露內容之部分實施例，圖2為一餘數產生系統200之例示性系統示意圖。該系統200可經使用作為任何適當多級類比數位轉換器之連續時間級中之餘數產生器，例如，連續時間以及複合類比數位轉換器，其係以各種類型架構所實施，例如管線式類比數位轉換器、多級噪訊塑形類比數位轉換器、電壓控制器振盪器類比數位轉換器，以及其他使用殘餘訊號之類比數位轉換器。
如圖2中所示，一連續時間類比輸入x（t）202係經發送至兩條不同路徑，前饋路徑以及前向路徑。
第一路徑（即前饋路徑）可包括一量化器204以及前饋數位類比轉換器206之級聯，其係與上述相似。與圖1A中所示傳統實施方式相反，該系統200之第一路徑進一步包括一前饋轉移函數222，於圖2中係以「F（z）」表示，其代表一離散時間轉移函數。雖然此圖式與某些其他圖式係指離散時間中所實施之前饋轉移函數，但於其他實施例中，其可由連續時間轉移函數所取代（於此情況下，圖2之圖式將以「F（s）」取代該轉移函數222之標示），該等實施方式皆位於本發明所揭露內容之範圍內。可選地，該前饋路徑可進一步包括一上取樣器224，其亦於圖2中所示，並經設置以透過一上取樣因數L對來自該量化器204之數位輸出進行上取樣，其中L為等於或大於1之整數。雖然該量化器204可於前饋路徑中以fck 之取樣率進行時控，但當使用上取樣器224時，前饋轉移函數F(z) 與前饋數位類比轉換器206可以Lfck 進行時控。於此實施方式中，該量化器204接收連續時間類比輸入x（t）202，並對其數位化以產生連續位元形式之數位輸出226，其係以取樣率為fck 進行時控，如圖2所示。若使用上取樣器224時，其會將數位輸出226轉換為連續位元形式之一上取樣數位輸出228，其係以取樣率為Lfck 進行時控，亦如圖2中所示。接著，前饋轉移函數F（z）222係應用於該數位輸出228（或者若無上取樣器，則應用於數位輸出226）以產生經轉變之數位訊號，其係作為數位輸入230，其亦以取樣率為Lfck 進行時控並提供予該前饋數位類比轉換器206。反之，該前饋數位類比轉換器206將提供予其本身之數位輸入230轉換為一類比訊號，藉以 根據該數位輸入230產生一前饋路徑類比輸出214。
該第二路徑（即前向路徑）包括一連續時間前向轉移函數G（s）208，亦顯示於圖2中。不同於上述傳統實施方式中所使用之轉移函數H（s）108，選擇該前向轉移函數G（s）208並與該前饋轉移函數F（z）相結合，選擇之考量將於以下詳細說明。於前向路徑中，連續時間類比轉移函數G（s）208係經應用於連續時間類比輸入x（t）202 ，以產生一前向路徑類比輸出212。
減法器210係自該前饋路徑之輸出xq （t）214減去該前向轉移函數G（s）208之輸出212，以產生殘餘訊號xr （t）216。接著可處理該殘餘訊號，例如，透過一級間餘數放大器AMP1 218進行濾波與放大，並可將經處理之殘餘訊號220提供予類比數位轉換器中之後續級（未具體顯示於圖2中）。
如前述所描繪，有關圖1A所述之餘數產生系統之傳統實施方式與有關圖2所述之餘數產生系統所提出經改良之實施方式之間存在多個差異。其中一差異為圖2之前向路徑中之連續時間轉移函數G(s)208可與圖1A中之一(H(s))相異。另一差異為，於前饋量化器路徑中，來自類比數位轉換器204之fck速率輸出資料係經輸入至該上取樣器224，其以L(L
Figure 107137159-A0305-02-0015-1
1
Figure 107137159-A0305-02-0015-2
)倍對該數位資料226進行上取樣與內插，例如於每兩個連續樣本之間插入(L-1)個零，以使速率為Lfck。接著，上取樣輸出228係由一前饋轉移函數F(z)222所處理，其輸出230係利用經時控為Lfck之數位類比轉換器206轉換為類比形式。該數位類比轉換器之輸出係連接至該減法器210之負輸入端。另一差異在於，於傳統實施方式中，前向路徑中之連續時間轉移函數係經限制為一類比延遲並缺乏F(z)(或等於1)。相反地，本發明所揭露內容之實施例允許兩者可為任意。可進行其等之選擇，使位於減法器輸出處所產生之殘餘訊號216主要或完全僅為帶內量化誤差，因此可減至最少，如下為更詳細之說明。
根據本發明所揭露內中之各種實施例，選擇第一與第二轉移函數(即，前饋路徑轉移函數與前向路徑轉移函數)之組合，使當兩者皆受應用時，類比輸入(即該訊號分量x(t)202)，於量化器類比數位轉換器204中所產生之至少一頻疊以及帶外量化誤差係自該減法器210所產生之殘餘訊號216中排除。換言之，於組合中選擇前饋路徑轉移函數及前向路徑轉移函數，使該前饋路徑類比輸出214與該前向路徑類比輸出212中之類比輸入之訊號分量x(t)202於其等對應該減法器210之輸入處為相位振幅對準，使當該減法器210產生殘餘訊號216時，其等可經消除(即自該殘餘訊號216中排除)。亦可於某種程度上消除至少位於帶內頻率範圍後之特定頻率範圍內由該量化器204所產生之頻疊與帶外量化誤差，例如圖3中所示於 0.5至3.5f/fck 之頻率範圍內，其根據本發明所揭露內容之部分實施例提供用於圖2餘數產生系統200之範例性數位類比轉換器輸出頻譜300之圖示。因此，如範例性圖3之輸出頻譜300中所示，可使保留於殘餘訊號216中係為帶內量化誤差342（透過非理想低通濾波器振幅響應344劃分於圖3中，亦顯示於圖3中），出現作為數位類比轉換器輸出影像336之高頻量化器頻疊，以及高頻帶外量化誤差346（其中，如此所使用，該用語「高頻」係指高於量化器204之時脈頻率fck 之一半）。一殘餘訊號之高頻分量，即圖3中所示該數位類比轉換器影像336與該高頻帶外量化誤差346可利用減法器之後之元件輕易排除，例如圖2中所示之帶限（band-limiting）放大器218，其係用以放大殘餘訊號216，實質上僅留下經傳遞至類比數位轉換器更進一步階級（更進一步階級未具體顯示於圖2中）之殘餘訊號220中之帶內量化誤差342。
選擇前饋路徑轉移函數222與前向路徑轉移函數208之「組合」意指選擇該等轉移函數中之一者可表示另一轉移函數應為何者。例如，該前饋路徑轉移函數222可為任何任意轉移函數，只要餘數產生系統200之前向路徑中之轉移函數208係經選擇，使當共同應用時可實質上自殘餘訊號中排除訊號分量、頻疊及帶外量化誤差。例如，於某些實施例中，可選擇前饋路徑轉移函數222以排除頻疊及帶外量化誤差。接著可選擇前向路徑轉移函數208以確保位於來自該前向路徑之減法器輸入處之訊號分量，能與位於來自該前饋路徑之減法器輸入處之訊號分量相位與振幅對準。於各種實施例中，確切排除程度係取決於經選擇用於兩條路徑之轉移函數208、222之本質。
於兩種案例下實現減少殘餘訊號之範例，即於第一種案例，對於一給定（例如，任意者）F（z），G（s）係經相對應選擇，以及於第二種案例，其中對於一給定（例如，任意者）G（s），F（z）係經相對應選擇，以下將進行說明。案例 I ，對於一給定 F （ z ）、 G （ s ）係經相對應選擇
於某些實施例中，該前饋路徑轉移函數F（z）可為一理想低通濾波器之離散時間數位轉移函數，其振幅響應係顯示於圖1C中並可經描述為
Figure 02_image007
此濾波器可排除於數位類比轉換器輸出頻譜中高於fck /2並達（L -0.5）fck 之所有分量，包括數位類比轉換器影像及高頻量化誤差。
接著可選擇前向轉移函數G（s）作為適當類比延遲，其將前向路徑類比輸出212之訊號分量與減法器210輸入中之前饋路徑類比輸出214進行相位對準，此可確保其等之消除。於此案例中，可能餘留於殘餘輸出216處僅為帶內量化誤差及高頻數位類比轉換器影像，例如超過Lfck 之數位類比轉換器影像。可透過級間餘數放大器輕易排除後者，例如於本質上可經選擇作為低通之該放大器218。
本發明領域之通常知識者將理解嘗試將一理想低通濾波器實施作為前饋轉移函數F（z）係非實用。然而，與其近似之實施方式係為可行，特別是考量F（z）之數位本質。作為一範例，可考量餘數產生系統例如圖2中所示之該系統200，其中上取樣器224為L=4之上取樣器，且前饋轉移函數F（z）222係經實施為39階數位有限脈衝響應（FIR）低通濾波器，其抽頭延遲為1/4fck 。於此範例中，實施前饋轉移函數F（z）222之有限脈衝響應低通濾波器之輸出230可經饋入至該數位類比轉換器206，其係經實施作為經時控為4fck 之不歸零數位類比轉換器（即數位類比轉換器輸出脈衝之持續時間為1/4fck ）。對於本案例，圖3描繪該數位類比轉換器輸出之頻譜300（即實線）以及所得濾波器之振幅響應344（即虛線）。圖3描繪出經實施作為一有限脈衝響應低通濾波器之前饋轉移函數F（z）222之應用可實質上將頻譜分量由fck /2過濾至3.5fck ，同時留下該訊號332並使帶內量化誤差342分量為實質上完整。更強之數位類比轉換器影像336直接出現於4fck 處及其整數倍處，亦可於圖3中所觀之。當其等發生於極高頻率時，可透過帶限如圖2所示之放大器218AMP1 進一步將其等輕易排除。接著，因該訊號分量332將於減法器210中消除，因此後續階級僅需處理帶內量化誤差。
實施前饋轉移函數F（z）222之有限脈衝響應低通濾波器之急劇滾降能充分抑制接近訊號帶之數位類比轉換器影像336。因此，可增加該系統200可處理之輸入頻率，甚至接近fck /2（即OSR = 1）。相反地，對於一給定輸入帶寬，可降低圖2中所示量化器204之時脈頻率，藉以降低輸出數位資料速率。此亦可降低後端數位處理電路中之功耗，並可降低類比切換區塊例如時脈產生器、緩衝器與比較器中之功耗，並將放寬級間餘數放大器218AMP1 之單位增益帶寬要求。案例 II ，對於一給定 G(s) 、 F(z) 係經相對應選擇
前一案例描述餘數產生系統200之前饋路徑中之任意轉移函數F（z）之可能性。此案例描述用於前向路徑之適當轉移函數G（s）之選擇。於某些實施例中，G（s）可經選擇，以使於該減法器210輸出處之殘餘訊號xr （t）216中能完全消除該輸入x（t）202之帶內訊號分量，且於級間放大器218AMP 1 中可衰減帶外分量。於前饋路徑中，該級輸入x（t）202可經過該量化器204之轉移函數（其忽略頻疊及量化誤差，通常為延遲）、前饋轉移函數F（z）222以及數位類比轉換器206（對於不歸零數位類比轉換器其係為具有延遲之正弦滾降）。於前向路徑中，理想地該輸入訊號x（t）202應實質上經過相同轉移函數，使當於減法器210中減去前向及前饋路徑之輸出時，殘餘輸出xr （t）216未包含類比輸入訊號x（t）之任何帶內訊號分量。僅發生於當前向路徑轉移函數G（s）與上述前饋路徑轉移函數（即該等用於量化器，F（z）及數位類比轉換器）至少於輸入訊號帶寬（可保持於殘餘訊號216中之帶外分量，並可於級間放大器218AMP1 中經衰減）相匹配時。
於如上述之傳統餘數產生系統案例中，該前向路徑中之轉移函數G（s）係為實施連續時間類比延遲之全通濾波器之一者。相反地，本發明所揭露內容之實施例允許使用該前向路徑中之其他轉移函數。例如，於某些實施例中，該前向路徑轉移函數G（s）可為一低通濾波器，其係與實施該數位類比轉換器206之不歸零數位類比轉換器中之正弦滾降相匹配，同時能確保一定程度上之帶內群延遲（group-delay）特性，以保證位於減法器輸入處之帶內信號分量之相位對準。於存在F（z）情況下，以消除為目的透過適當調整G（s）亦可補償振幅響應中之任何額外延遲或帶內滾降，或至少減少輸出殘餘訊號216中x（t）之帶內訊號分量。
接著，根據本發明所揭露內容之各種實施例將描述由實際觀點觀之可能令人感興趣之特殊案例之某些範例性具體實施方式。範例性實施方式 1- F （ z ）作為具有設定抽頭延遲通用離散時間有限脈衝響應濾波器
以上描述前饋路徑轉移函數F（z）222經實施作為一低通離散時間有限脈衝響應濾波器之範例性案例，並於圖3中所示。根據本發明所揭露內容之某些實施例，圖4A為一餘數產生系統400A之例示性系統示意圖，其可為圖2中所示該餘數產生系統200之一範例，其中F（z）222係經實施作為一低通離散時間有限脈衝響應濾波器。具體而言，圖4A描繪前饋路徑轉移函數F（z）222係經實施作為一M個抽頭離散時間有限脈衝響應濾波器422A（其中M為大於或等於1之整數），抽頭延遲為1/L∙fck ­，接續為該數位類比轉換器206。應當注意，圖4A中與圖2中所使用相同之標號用以表示與圖2所述相似、類似或相同之元件，因此，為求簡潔， 於參閱圖4A時不需對其等重複描述，僅描述該等圖式之間之差異。此亦適用於圖4B。
如圖4A中所示，於某些實施方式中， N位元fck ­率類比數位轉換器輸出資料，其係為圖2中所示量化器輸出數位訊號226之一範例，係經饋入於抽頭延遲為1/Lfck 之M個抽頭延遲線422A中。因此，於圖4A中所示之範例性實施方式中，M個抽頭423中任兩連續抽頭423之間之延遲（即一抽頭延遲）為1/ L∙fck ，其中各抽頭423為一交叉點，自該交叉點以一對一對應關係（即各乘法器425係與M個抽頭423中之相異者相關）繪製一條連至與該抽頭相關之相對應乘法器425輸入處之線段。由圖4A可觀察到各抽頭延遲係經顯示為一抽頭延遲Z-1/L 427，且M個抽頭423將需要M-1個延遲427。如圖4A中進一步所示，利用M個乘法器425中之一相關聯者，將M個抽頭中各抽頭423之輸出乘以該乘法器425之相對應抽頭係數ai ，其中i為介於1與M之間之整數，且M個乘法器425之輸出係透過一加法器429進行加總，以產生來自有限脈衝響應濾波器422A之Lfck ­率有限脈衝響應濾波器輸出，該濾波器輸出為圖2中所示傳送至該數位類比轉換器206之該數位輸入230之範例。接著該數位輸入230係提供予該數位類比轉換器206，亦於圖4A中所示。範例性實施方式 2- F （ z ）係作為具有合併數位類比轉換器及設定抽頭延遲之通用離散時間有限脈衝響應濾波器
另一範例性案例為該前饋路徑轉移函數F（z）222係經實施作為圖4B中所示之低通離散時間有限脈衝響應濾波器。圖4B為一餘數產生系統400B之例示性系統示意圖，其可為圖2中所示該餘數產生系統200之另一範例。圖4B之系統400B係與圖4A之系統400A相似，描繪圖2之前饋路徑轉移函數F（z）222係經實施作為一M個抽頭離散時間有限脈衝響應濾波器422B。圖4A與圖4B之間主要差異在於，於圖4B中，圖4A中所示之數位類比轉換器206現在係與圖4A之有限脈衝響應係數乘法器425合併，其需要如圖4B中所示之M個數位類比轉換器406，除數位類比轉換功能之外，各自執行圖4A相對應乘法器425之乘法功能。於某些實施例中，所有M個數位類比轉換器406皆可具有相同解析度（N位元），但經實施於各數位類比轉換器中時，其等之最低有效位元（LSB）及其等之全刻度（full scale）與係數值ai 成比例關係變化。於此案例中，於任何路徑中該數位類比轉換器406之輸入（即來自任何抽頭423）係經時控為fck ­率。因此，各數位類比轉換器406係經時控為fck ，並可為不歸零或歸零（RZ）。於前一案例中，其等產生持續長達1/fck 之脈衝。
因此，可將圖4B中所示之數位有限脈衝響應濾波器422B視為包括一延遲線，其包含M個抽頭423、M個數位類比轉換器406及M個乘法器，其中各數位類比轉換器406係與各乘法器合併（因此於圖4B中未獨立顯示該等乘法器），且其中各M個數位類比轉換器406之全刻度係和與數位類比轉換器406合併之相對應有限脈衝響應係數乘法器（例如圖4A中所示乘法器425中之一者）之抽頭係數ai 成比例關係。相似於圖4A，對於圖4B中所示之餘數產生系統 400B，任兩個連續抽頭423之間之延遲係為1/ L∙fck 。該M個數位類比轉換器406之輸出（於圖4B中標示為輸出414）係於一加法器439中進行加總，以產生提供予該減法器210之前饋路徑類比輸出214。範例性實施方式 3- F （ z ）係作為具有任意抽頭延遲之通用離散時間有限脈衝響應濾波器
可擴大分別於圖4A與圖4B中所示之餘數產生系統400A與400B以允許任意抽頭延遲ti ，其彼此未必相等。圖5A描繪一餘數產生系統500A，其中圖4A中所示各對連續抽頭423之間為1/Lfck ­之固定抽頭延遲427係以非相等之抽頭延遲527ti 所取代。
應當注意，圖5A中與圖2及圖4A中所使用相同之標號係用以表示與圖2或圖4A所述相似、類似或相同之元件，因此，為求簡潔，於參閱圖5A時不需對其等重複描述。此亦適用於圖5B。
如圖5A中所示，於數位有限脈衝響應濾波器522A之部分實施方式中，一N位元fck ­率類比數位轉換器輸出資料，其係為圖2中所示量化器輸出數位訊號226之範例，係經饋入至具有任意抽頭延遲ti 之M個抽頭延遲線422A。由圖5A所觀之，各抽頭延遲係經顯示作為一抽頭延遲t1 、t2 、…，tM-1 527，且M個抽頭423將需要M-1個延遲527。如圖5A中所示，利用M個乘法器425中之一相關聯者將該M個抽頭中各抽頭423之輸出與該乘法器425之一相對應抽頭係數ai 相乘，其中i為介於1與M之間之整數，且該M個乘法器425之輸出係透過一加法器429進行加總，以產生來自該有限脈衝響應濾波器422A之Lfck ­ 率有限脈衝響應濾波器輸出，濾波器之輸出係為傳送至圖2中所示數位類比轉換器206之數位輸入230之範例。接著該數位輸入230係經提供予該數位類比轉換器206，亦顯示於圖5A中。範例性實施方式 4- F （ z ）係作為具有合併數位類比轉換器並具有任意抽頭延遲之通用離散時間有限脈衝響應濾波器
圖5B描繪具有一數位有限脈衝響應濾波器522B之餘數產生系統500B，其中相似於圖5A，圖4B中所示各對連續抽頭423之間為1/Lfck ­之固定抽頭延遲427係以非相等抽頭延遲527ti 所取代。有關圖4B之其他描述係適用於圖5B，因此，為求簡潔不再重述。範例性特殊案例
為進一步詳細說明所提出方案之效益，本文於此考慮圖4A與圖4B中系統之特殊案例，其中所有抽頭係數均為相等，即ai =1/M。假設一不歸零數位類比轉換器，其可顯示出造成前饋路徑之濾波器將具有如下之一給定頻率響應，
Figure 02_image009
其中toffset = Tck /L為抽頭延遲。
FM (f)之振幅響應於DC處具有最大值，最大值為1。其於
Figure 02_image011
及
Figure 02_image013
具有零位，其中當M為奇數，k為1、2、…、( M-1)/2，當M為偶數，k為1、2、…、M/2，其中各
Figure 02_image015
。對於L=2之不同M值（即抽頭延遲為Tck /2），前饋路徑中之濾波器之振幅響應於圖6中係顯示為一振幅響應600。M=1之圖形係與圖1A之不歸零數位類比轉換器相匹配。當M值增加時，可觀察到更清晰之滾降及額外之零值，此可用以進一步帶限數位類比轉換器之輸出。然而，帶內訊號衰減亦可能增加。 於某些實施方式中，可根據所選擇之過取樣率及期望衰減選擇M。
於某些實施方式中，選擇M=2（且L=2）於最大化影像抑制上可能為適當的，同時能引起最小帶內訊號衰減。進一步，若根據圖4B中具有合併數位類比轉換器之系統，則F（z）數位類比轉換器路徑可具有圖7A中所示極簡易之實施方式：兩個半尺寸大小之數位類比轉換器406（於最低有效位元/全刻度方面，相對圖1A中之數位類比轉換器）利用時間延遲元件427於時間上相對另一者偏移半時脈週期（如L = 2）將輸入資料傳送至一數位類比轉換器。於此將更詳細考量此種情境。根據F（z）數位類比轉換器路徑之所得頻率響應，如圖6所示（對於M = 2），為17dB之最小影像抑制要求可滿足對於高達fck /4之輸入頻率，可以滿足17的最小鏡像抑制要求（即 濾波器衰減高於f / fck =¾＞ 17 dB）。此比圖1A之餘數產生區塊可處理之最大輸入頻率高出兩倍（fck /8）。用於頻率為fck /4之單音輸入之數位類比轉換器所得輸出頻譜於圖7B中係顯示為一頻譜730，其中已證實於3fck /4處具有17dB之影像衰減。於fck 之偶數整數倍附近（例如2fck ）數位類比轉換器影像之衰減可與圖1A系統中相對應所得之影像為相當。然而，其等現在可透過本質上通常為低通之級間餘數放大器所排除。
因此可得出結論為，於第一奈奎斯特（Nyquist）區域（即fck 附近）中之數位類比轉換器影像造成極高殘餘振幅情況下，對於一給定取樣率，與圖1A中所示傳統系統相比較，於此所提出之餘數產生系統可擴大輸入帶寬達2倍之高。相反地，對於一給定輸入帶寬fBW ，其可允許降低取樣率fck 達2倍。此亦可透過相同因子降低系統之輸出資料速率，藉以允許後端數位處理區塊中之功耗成比例關係降低。如前所述，其亦可降低類比切換區塊例如時脈產生器、緩衝器與比較器中之功耗，並可放寬級間放大器218AMP1 之單位增益帶寬要求。
為比較一鏈中之殘餘振幅，可考量級聯寬帶級間增益為2之兩個餘數產生階段之範例。圖8A提供該兩系統之比較，利用兩階段之圖1A傳統餘數產生元件之系統800-1（描繪於圖8A上方），以及利用兩階段之圖7A中所示餘數產生元件之系統800-2（描繪於圖8A下方）。於模擬中測量位於兩階段輸出處之殘餘振幅，其中全刻度單音輸入之頻率係經掃除。於圖8B中顯示其等之曲線（作為量化步驟之部分）對輸入頻率。可由圖8B觀之，對於一給定階段與輸入頻率，於以系統800-2作為範例之所提出系統中殘餘振幅係永遠低於具有不歸零脈衝之傳統系統800-1。用於產生殘餘訊號之範例性方法
根據本發明所揭露內容之部分實施例，圖9為描繪用於產生殘餘訊號之方法900之流程圖。該方法可用於任何餘數產生類比數位轉換器，其實施至少一具有如此所述連續時間前向路徑轉移函數與前饋路徑轉移函數經選擇之組合之階段。該方法係概述用於特定餘數產生元件/系統。本發明所揭露內容設想，相同方法可應用於可能存在於類比數位轉換器中之其他餘數產生系統，例如於轉換之其他階段中之餘數產生系統，以減少傳遞至進一步階段之殘餘訊號振幅。
首先對於前饋路徑，於902中，前饋路徑中之量化器數位化提供予其本身之類比輸入，以產生一數位輸出。於904中，將一前饋路徑轉移函數應用至由902中之量化器所產生之數位輸出。於906中，根據應用於904中前饋路徑轉移函數所得應用之結果產生一前饋路徑類比輸出。
現在對於前向路徑，於908（其可於902、904與906中任一者之前、之後或至少部分同時發生）中，將一連續時間前向路徑轉移函數應用於所提供之類比輸入，以產生一前向路徑類比輸出。於910中，根據906中所產生之前饋路徑類比輸出以及於908中所產生之前向路徑類比輸出產生一殘餘訊號。如上所述，選擇組合前向路徑轉移函數與前饋路徑轉移函數以減少最終殘餘訊號。範例性餘數產生裝置
於某些實施例中，該裝置可包括一第一級，其包含至少一經設置以產生一殘餘訊號之餘數產生電路或系統，以及一第二級，其係經設置以處裡來自第一級所接收之殘餘訊號。可將第一級之殘餘訊號注入第二級用於進一步處理。例如，可透過第二級數位化殘餘訊號。
該第一級之餘數產生電路可包括用於數位化一類比輸入以產生一數位輸出之手段。此等手段之範例包括於此所述之量化器。該電路進一步包括用於將一第一轉移函數應用至來自用於數位化類比輸入之手段之數位輸出之手段。用於應用第一轉移函數之手段範例包括於此所述之濾波器，例如圖4A至4B、圖5A至5B及圖7A中所示之離散時間有限脈衝濾波器。該電路可進一步包括用於根據將第一轉移函數應用至所提供予之數位輸出之結果產生一前饋路徑類比輸出之手段。該等手段之範例包括於此所述之數位類比轉換器，例如圖4A至4B、圖5A至5B及圖7A中所示之數位類比轉換器。該電路亦可包括將一連續時間第二轉移函數應用至用於數位化一類比輸入之手段以產生一前向路徑類比輸出之手段。該等用於應用第二轉移函數之手段之範例包括如此所述之濾波器，例如圖4A至4B、圖5A至5B及圖7A中所示之濾波器。該電路亦可包括用於根據前向路徑類比輸出與前饋路徑類比輸出之間之差產生一殘餘訊號之手段。該等手段之範例包括如此所述之減法器，例如圖4A至4B、圖5A至5B及圖7A中所示之減法器。該第一階段可進一步包括於殘餘訊號提供予第二階段之前，放大與/或過濾殘餘訊號之手段。該等手段可包括如此所述之級間放大器，例如圖4A至4B、圖5A至5B及圖7A中所示之放大器。
該裝置可為連續時間或複合類比數位轉換器，其實施至少一餘數產生階段（例如圖2、圖4A至4B、圖5A至5B、圖7A及圖8A中所示）。選擇範例
範例1提供用於類比數位轉換器之連續時間級之餘數產生系統。該裝置包括用於數位化一類比輸入以產生一數位輸出之量化器；將一第一轉移函數（F）應用至來自該量化器之數位輸出以產生至一前饋數位類比轉換器之一數位輸入；該前饋數位類比轉換器係用於根據提供予其本身之數位輸入產生一前饋路徑類比輸出；將一連續時間第二轉移函數（G）應用至提供予該輛化器以產生一前向路徑類比輸出之手段；以及一減法器，其用於根據該前向路徑類比輸出與該前饋路徑類比輸出之間之差產生一殘餘訊號。
範例2提供根據範例1之餘數產生系統，其中選擇第一與第二轉移函數之組合，使當兩者皆受應用時，類比輸入（即訊號分量x），量化器中所產生之至少一頻疊，以及帶外量化誤差可實質上自該殘餘訊號所排除。
範例3提供根據範例1或2之餘數產生系統，其中用於應用第一轉移函數之手段包括用於透過一上取樣因子L對來自該量化器之數位輸出進行上取樣，其中L為大於1之整數。
範例4提供根據範例3之餘數產生系統，其中來自該量化器之數位輸出時脈頻率為fck ，至該前饋數位類比轉換器之數位輸入時脈頻率為L∙fck 。
範例5提供根據範例3或範例4之餘數產生系統，其中用於應用第一轉移函數之手段進一步包括一數位有限脈衝響應（FIR）濾波器。
範例6提供根據範例5之餘數產生系統，其中該有限脈衝響應濾波器之抽頭延遲為1/ L∙fck 。
範例7提供根據範例6之餘數產生系統，其中該數位有限脈衝響應濾波器包括一延遲線，其包括M個抽頭及M個乘法器，各M個乘法器係與M個抽頭中相應的之不同的一個相關聯，其中M為大於或等於1之整數，M個抽頭中之任兩連續抽頭之間之延遲為1/ L∙fck ，利用與M個乘法器中之一相關聯者將各M個抽頭之輸出與該乘法器之一相對應抽頭係數ai 相乘，其中i為介於1與M之間之整數，且該等M個乘法器之輸出係經加總以產生提供予該前饋數位類比轉換器之數位輸入。
範例8提供根據範例5之餘數產生系統，其中該數位有限脈衝響應濾波器包括一延遲線，其包括M個抽頭及M個乘法器，各M個乘法器係與M個抽頭中相應的之不同的一個相關聯，其中M為大於或等於1之整數，M個抽頭中至少一對兩連續抽頭之間之延遲係與M個抽頭中至少一其他對兩連續抽頭之間之延遲相異，利用與M個乘法器中之一相關聯者將各M個抽頭之輸出與該乘法器之一相對應抽頭係數ai 相乘，其中i為介於1與M之間之整數，且該等M個乘法器之輸出係經加總以產生提供予該前饋數位類比轉換器之數位輸入。
範例9提供根據範例6之餘數產生系統，其中該數位有限脈衝響應濾波器包括一延遲線，其包括M個抽頭與M個乘法器，各M個乘法器係與M個抽頭中相應的之不同的一個相關聯，其中M為大於或等於1之整數，M個抽頭中任兩連續抽頭之間之延遲為L∙fck ，該前饋數位類比轉換器包括M個數位類比轉換器，其中各M個數位類比轉換器中係與M個乘法器中之一者合併，其中各M個數位類比轉換器中之全刻度係與經與數位類比轉換器合併之相對應有限脈衝響應係數乘法器之一抽頭係數ai 成比例關係，且該等M個數位類比轉換器之輸出係經加總以產生提供予減法器之前饋路徑類比輸出。
範例10提供根據範例5之餘數產生系統，其中該數位有限脈衝響應濾波器包括一延遲線，其包括M個抽頭與M個乘法器，各M個乘法器係與M個抽頭中相應的之不同的一個相關聯，其中M為大於或等於1之整數，M個抽頭中至少一對兩連續抽頭之間之延遲係與M個抽頭中至少另一對兩連續抽頭之間之延遲相異，該前饋數位類比轉換器包括M個數位類比轉換器，其中各M個數位類比轉換器係與M個乘法器中之一者合併，其中各M個數位類比轉換器之全刻度係與經與數位類比轉換器合併之相對應有限脈衝響應係數乘法器之一抽頭係數ai 成比例關係，且該等M個數位類比轉換器之輸出係經加總以產生提供予減法器之前饋路徑類比輸出。
範例11提供根據範例3至10中任一者之餘數產生系統，進一步包括用於排除（即濾除）位於頻率L∙fck 處之數位類比轉換器影像以及位於頻率K∙L∙fck 處之數位類比轉換器影像之手段，其中K為大於1之整數（即位於頻率L∙fck 整數倍處之數位類比轉換器影像）。
範例12提供根據範例11之餘數產生系統，進一步包括用於排除（即濾除）位於L∙fck – 0.5∙fck 至L∙fck + 0.5∙fck 頻率範圍之帶外量化誤差，以及位於K∙L∙fck – 0.5∙fck 至K∙L∙fck + 0.5∙fck 頻率範圍之帶外量化誤差之手段。因排除高頻率數位類比轉換器影像以及亦可能排除高頻率帶外量化誤差，其係可透過接收由減法器所產生之殘餘訊號之帶限放大器所完成，因此傳送至一類比數位轉換器下一級之殘餘訊號現僅實質上包含帶內量化誤差。
範例13提供根據範例1至12中任一者之餘數產生系統，其中用於應用第二轉移函數之手段包括應用一類比延遲以對前向路徑類比輸出與前饋路徑類比輸出之訊號分量進行相位對準之手段，當第一與第二轉移函數皆受應用時，至少一部分之訊號分量係實質上自該殘餘訊號所消除。
範例14提供根據範例1至12中任一者之餘數產生系統，其中用於應用第二轉移函數之手段包括與該第一轉移函數匹配之一濾波器（即與實施於前饋路徑中之轉移函數匹配，例如與不歸零數位類比轉換器中之正弦滾降匹配），確保前向路徑類比輸出與前饋路徑類比輸出之訊號分量為相位及振幅對準，使當第一與第二轉移函數皆受應用時，至少一部分之訊號分量可實質上自該殘餘訊號中消除。
範例15提供根據前述範例之任一者之餘數產生系統，其中該系統為連續時間或複合類比數位轉換器中之餘數產生器。
範例16提供根據範例1至15中任一者之餘數產生系統，其中該轉移函數為離散時間轉移函數。
範例17提供根據範例1至15中任一者之餘數產生系統，其中第一轉移函數為連續時間轉移函數。
範例18提供一類比數位轉換器，其包括一第一級與一第二級。該第一級包括一餘數產生電路，其具有用於數位化一類比輸入以產生一數位輸出之手段；用於將一第一轉移函數應用至來自用於數位化該類比輸入之手段之數位輸出之手段；用於根據一數位輸入產生一前饋路徑類比輸出之手段，該數位輸入係透過將該第一轉移函數應用至來自用於數位化類比輸入之手段之數位輸出所產生；用於應用一連續時間第二轉移函數至該類比輸入以產生一前向路徑類比輸出之手段；以及用於根據該前向類比輸出與該前饋路徑類比輸出之間之差產生一殘餘訊號之手段。該第二級（或多級）係經設置以處理由第一級所接收之殘餘訊號。
範例19提供根據範例18之類比數位轉換器，其中該第一級為連續時間級，該第二級（或多級）為離散時間級。於其他範例中，該第二級亦可為連續時間級。
範例20提供一種於一餘數產生類比數位轉換器中產生一殘餘訊號之方法。該方法包括數位化一類比輸入以產生一數位輸出；應用一第一轉移函數至該數位輸出以產生用於產生一前饋路徑類比輸出之一數位輸入；根據該數位輸入產生前饋路徑類比輸出；根據該數位輸入產生該前饋路徑類比輸出；將一連續時間第二轉移函數應用至該類比輸入以產生一前向路徑類比輸出；以及根據該前向路徑類比輸出與該前饋路徑類比輸出之間之差產生殘餘訊號。其他實施方式之註解、變化及應用
於一範例實施例中，圖式之任何數量之電路可經實施於一相關電子裝置之板體上。該板體可為一通用電路板，其可容納該電子裝置內部電子系統之各種元件，並進一步提供用於其他週邊設備之連接器。更具體而言，該板體可提供電連接，該系統之其他元件可透過該電連接進行電通訊。任何適當處理器（包括數位訊號處理器、微處理器、支援晶片組（supporting chipsets）等），電腦可讀取非暫態記憶體元件等，可根據特定配置需求、處理需求、電腦設計等適當耦合至板體。其他元件例如外部儲存器、附加感測器、用於音訊/視頻顯示之控制器以及週邊裝置作為插入卡（plug-in card）經由電纜連接至該板體，或整合至該板體本身。於各種實施例中，於此所述之功能可以仿真（emulation）形式經實施作為配置於支援該些功能之結構中之至少一可設置（例如，可程式化）元件內所運行之軟體或韌體。提供該仿真之軟體或韌體可設置於非暫態電腦可讀取儲存媒介上，其包含允許一處理器執行該等功能之指令。
於另一範例實施例中，圖式之電路可經實施作為獨立模組（例如具有相關元件及經設置以執行一特定應用或功能之裝置），或經實施作為插入式模組（plug-in modules）應用於電子裝置之特定硬體。應注意本發明所揭露內容之特定實施例可部分或全部輕易包含於一系統單晶片（SOC）封裝中。一系統單晶片表示將一電腦或其他電子系統之元件整合於一單晶片中之一積體電路。其可包含數位、類比、混合訊號以及常用之射頻功能：其等皆可設置於一單晶基板上。其他實施例可包括一多晶片模組（MCM），其具有複數個獨立積體電路，其等位於一單電子封裝中並經設置以透過電子封裝彼此緊密相互作用。於各種其他實施例中，該數位濾波器可經實施於特殊應用積體電路（ASICs）、現場可程式閘陣列（FPGAs）及其他半導體晶片中之至少一矽核（silicon core）中。
仍必須注意，於此所概述之所有規格、尺寸與關係（例如，處理器數量、邏輯作業等）僅以例示與教示為目的提供。於不脫離本發明所揭露內容之精神或申請專利範圍之範疇下可對該等資訊進行顯著改變。本說明書僅應用非限制性範例，並不應受此所解釋。於先前敘述中，係已參酌特定元件配置描述範例實施例。於不脫離申請專利範圍之範疇下可對該等實施例進行各種修改與改變。因此，應將說明書與圖式視為例示性而非限制性。
本發明用於產生經提供予類比數位轉換器後續級之殘餘訊號之架構係特別適用於高速、連續時間、高準確應用，於其中使用餘數產生類比數位轉換器。可自該架構中獲益之應用包括：儀器、測試、頻譜分析儀、軍用目的、雷達、有線或無線通訊、行動電話（特別是因標準而持續推動更高速通訊）及基地台。
應注意利用於此所提供之數種範例，可以兩個、三個、四個或更多電子元件描述其交互作用。然而，此僅已簡明與例示為目的進行。其應當理解該系統可以任何適當方式進行合併。隨著相似設計替代方案，圖式中所描繪之任何組件、模組及元件可以各種可能之配置進行組合，該等配置皆明確位於本說明書廣義範圍內。於某些案例中，僅透過參酌有限數量之電性元件以對一給定流程組之至少一功能進行描述可能更加容易。其應當理解，圖式之電路及其教示能輕易擴展，並可容納大量組件，以及更複雜/精密之排列與配置。因此，所提供之範例不應對範圍進行限制或抑制能潛在應用於無數其他架構之電路之廣義教示。
應注意於本說明書中，包含於「一實施例」、「範例實施例」、「實施例」、「另一實施例」、「部分實施例」、「各種實施例」、「其他實施例」、「替代實施例」等之各種特徵（例如元件、結構、模組、組件、步驟、作業、特性等）係意指任何該等特徵係包含於本發明所揭露內容之至少一實施例中，但未必組合於相同實施例中。
亦重要地，應注意與餘數產生相關之功能，例如該等總結於圖9中所示之過程，僅描繪可由或位於圖2、圖4A至4B、圖5A至5B、圖7A與圖8A中所示之餘數產生系統所執行之某些可能功能。於適當情形下可刪除或移除該等作業之一部分，或於不脫離本發明所揭露內容之範圍顯著修改或改變該等作業。此外，該等作業之時序可經顯著改變。以例示與討論為目的提出前述作業流程。於此所述之實施例提供實質靈活性，於不脫離本發明所揭露內容之教示下可提供任何適當排列、時序（chronologies）、配置與定時機制。
對於本發明技術領域之人可確定數種其他變化、替換、改變、修改，並且本發明所揭露之內容用以包含落入申請專利範圍內之該等變化、替換、改變、修改。應注意，上述裝置之所有選擇性特徵亦可由於此所述之方法或程序所實施，且範例中之特性可用於至少一實施例中之任何地方。
100‧‧‧傳統連續時間餘數產生系統 102‧‧‧連續時間類比輸入x（t） 104‧‧‧量化器 106‧‧‧前饋數位類比轉換器/數位類比轉換器 108‧‧‧連續時間類比轉移函數H（s）/轉移函數H（s） 110‧‧‧減法器 112‧‧‧輸出 114‧‧‧輸出 116‧‧‧殘餘訊號xr（t）/餘數 118‧‧‧放大器 120‧‧‧殘餘訊號 122‧‧‧數位類比轉換器脈衝/不歸零脈形 130‧‧‧頻譜/輸出頻譜/餘數頻譜 132‧‧‧訊號分量 134‧‧‧寬帶量化誤差/量化誤差 136‧‧‧影像 138‧‧‧正弦（fTck） 142‧‧‧帶內量化誤差 144‧‧‧低通濾波器（LPF）振幅響應 200‧‧‧餘數產生系統/系統 202‧‧‧連續時間類比輸入x（t）/訊號分量x（t）/輸入訊號x（t）/輸入x（t） 204‧‧‧量化器 206‧‧‧前饋數位類比轉換器 / 數位類比轉換器 208‧‧‧前向轉移函數G（s）/ 前向路徑轉移函數 210‧‧‧減法器 212‧‧‧前向路徑類比輸出 214‧‧‧前饋路徑類比輸出 216‧‧‧殘餘訊號/殘餘輸出xr（t） 218‧‧‧放大器 220‧‧‧殘餘訊號 222‧‧‧前饋轉移函數/轉移函數/前饋路徑轉移函數 224‧‧‧上取樣器 226‧‧‧數位輸出 228‧‧‧上取樣數位輸出/數位輸出/上取樣輸出 230‧‧‧數位輸入/輸出 300‧‧‧頻譜 332‧‧‧訊號/訊號分量 336‧‧‧數位類比轉換器輸出影像/數位類比轉換器影像 342‧‧‧帶內量化誤差 344‧‧‧低通濾波器振幅響應 346‧‧‧高頻帶外量化誤差 400A‧‧‧餘數產生系統 400B‧‧‧餘數產生系統 406‧‧‧數位類比轉換器 414‧‧‧輸出 422A‧‧‧有限脈衝響應濾波器/抽頭延遲線 422B‧‧‧有限脈衝響應濾波器/數位有限脈衝響應濾波器 423‧‧‧抽頭 425‧‧‧乘法器 427‧‧‧抽頭延遲Z-1/L/時間延遲元件 429‧‧‧加法器 439‧‧‧加法器 500A‧‧‧餘數產生系統 500B‧‧‧餘數產生系統 522A‧‧‧數位有限脈衝響應濾波器 522B‧‧‧數位有限脈衝響應濾波器 527‧‧‧延遲/抽頭延遲 600‧‧‧振幅響應 730‧‧‧頻譜 800-1‧‧‧系統 800-2‧‧‧系統 900‧‧‧方法
參照以下描述並配合附圖以對本發明所揭露之內容、特徵與優點提供更完善之理解，其中相似參考標號表示相似元件，其中： 圖1A為一傳統連續時間餘數產生系統之例示性系統示意圖。 圖1B為一不歸零（non-return-to-zero）數位類比轉換器（DAC）脈衝之圖式。 圖1C為具有正弦濾波器以及理想低通濾波器振幅響應之一範例性數位類比轉換器輸出頻譜之圖式。 根據本發明所揭露內容之部分實施例，圖2為一餘數產生系統之例示性系統示意圖。 根據本發明所揭露內容之部分實施例，圖3為用於圖2之系統之一範例性數位類比轉換器輸出頻譜之圖式。 根據本發明所揭露內容之部分實施例，圖4A為圖2之餘數產生系統之例示性系統示意圖，其中F（z）係經實施作為一通用M抽頭離散時間有限脈衝響應（FIR）濾波器，其抽頭（tap）延遲為1/L∙fck ，接著為數位類比轉換器 根據本發明所揭露內容之部分實施例，圖4B為圖2之餘數產生系統之例示性系統示意圖，其中F（z）係經實施作為一通用M抽頭離散時間有限脈衝響應濾波器，其抽頭延遲為1/L∙fck ，其中數位類比轉換器係與乘法器合併。 根據本發明所揭露內容之部分實施例，圖5A為圖2之餘數產生系統之例示性系統示意圖，其中F（z）係經實施作為一通用M抽頭離散時間有限脈衝響應濾波器，其具有不同抽頭延遲，接著為數位類比轉換器。 根據本發明所揭露內容之部分實施例，圖5B為圖2之餘數產生系統之例示性系統示意圖，其中F（z）係經實施作為一通用M抽頭離散時間有限脈衝響應濾波器，其具有不同抽頭延遲，其中數位類比轉換器係與乘法器合併。 根據本發明所揭露內容之部分實施例，圖6為圖4A與4B之系統中位於前饋路徑中濾波器之振幅響應之圖示，用於不同M值，其中L= 2，且相等抽頭係數為ai = 1/M。 根據本發明所揭露內容之部分實施例，圖7A為圖4B餘數產生系統之範例性實施方式之例示性系統示意圖，其中M=2，L=2且ai =1/2。 根據本發明所揭露內容之部分實施例，圖7B為當以頻率為fck /4之單音輸入以及塑形濾波器（shaping filter）觸發時，圖7A系統中數位類比轉換器輸出總和之頻譜之圖式。 根據本發明所揭露內容之部分實施例，圖8A根據圖1（上方圖式）以及圖7A提供餘數產生系統之二級級聯（cascade）之圖式。 根據本發明所揭露內容之部分實施例，圖8B提供殘餘振幅標準化至量化步驟對標準化輸入頻率之圖式，其係用於圖8A中所示兩系統之各級。 根據本發明所揭露內容之部分實施例，圖9為描繪用於產生一殘餘訊號之方法之流程圖。
200‧‧‧餘數產生系統/系統
202‧‧‧連續時間類比輸入x(t)/訊號分量x(t)/輸入訊號x(t)/輸入x(t)
204‧‧‧量化器
206‧‧‧前饋數位類比轉換器/數位類比轉換器
208‧‧‧前向轉移函數G(s)/前向路徑轉移函數
210‧‧‧減法器
212‧‧‧前向路徑類比輸出
214‧‧‧前饋路徑類比輸出
216‧‧‧殘餘訊號/殘餘輸出xr(t)
218‧‧‧放大器
220‧‧‧殘餘訊號
222‧‧‧前饋轉移函數/轉移函數/前饋路徑轉移函數
224‧‧‧上取樣器
226‧‧‧數位輸出
228‧‧‧上取樣數位輸出/數位輸出/上取樣輸出
230‧‧‧數位輸入/輸出

Claims (21)

  1. 一種用於類比數位轉換器(ADC)之餘數產生系統，該系統包含：一量化器，其用於數位化一類比輸入以產生一數位輸出；用於將一第一轉移函數應用至由該量化器所產生之該數位輸出以產生一數位輸入至一前饋數位類比轉換器(DAC)之手段，其中應用該第一轉移函數之該手段包括對由該量化器所產生之該數位輸出進行L倍上取樣且插入(L-1)個零於每兩個連續樣本之間之手段以產生該數位輸入；該前饋數位類比轉換器係用於根據該數位輸入產生一前饋路徑類比輸出；用於將一連續時間第二轉移函數應用至該類比輸入以產生一前向路徑類比輸出之手段；以及一減法器，其係用於根據該前向類比輸出及該前饋路徑類比輸出產生一殘餘訊號；其中來自該量化器之該數位輸出之時脈頻率為fck，且至該前饋數位類比轉換器之該數位輸入之時脈頻率為L．fck。
  2. 如請求項1所述之用於類比數位轉換器之餘數產生系統，其中該第一與第二轉移函數之組合係經選擇，使當兩者皆受應用時能使該殘餘訊號中之該類比輸入、於該量化器中所產生之至少一頻疊以及一帶外量化誤差減至最少。
  3. 如請求項1所述之用於類比數位轉換器之餘數產生系統，其中用於應用該第一轉移函數之該手段進一步包括一數位有限脈衝響應(FIR)濾波器。
  4. 如請求項3所述之用於類比數位轉換器之餘數產生系統，其中該數位有限脈衝響應濾波器之抽頭延遲為1/L．fck。
  5. 如請求項4所述之用於類比數位轉換器之餘數產生系統，其中該數位有限脈衝響應濾波器包括一延遲線，其包含M個抽頭與M個乘法器，各該M個乘法器係與該等M個抽頭之一者相關，其中：M為一大於或等於1之整數；該等M個抽頭之任兩連續抽頭之間之一延遲為1/L．fck；利用該等M個乘法器中之一相關者，將各該M個抽頭之一輸出與該乘法器之一相對應抽頭係數ai相乘；以及該等M個乘法器之輸出係經加總以產生提供予該前饋數位類比轉換器之該數位輸入。
  6. 如請求項3所述之用於類比數位轉換器之餘數產生系統，其中該數位有限脈衝響應濾波器包括一延遲線，其包含M個抽頭與M個乘法器，各該M個乘法器係與該等M個抽頭之一者相關，其中；M為一大於或等於1之整數；該M個抽頭之至少一對兩連續抽頭之間之一延遲，係與該M個抽頭之至少另一對兩連續抽頭之間之一延遲相異；利用該等M個乘法器中之一相關者，將各該M個抽頭之一輸出與該乘法器之一相對應抽頭係數ai相乘；以及該等M個乘法器之輸出係經加總以產生提供予該前饋數位類比轉換器之該數位輸入。
  7. 如請求項4所述之用於類比數位轉換器之餘數產生系統，其中：該數位有限脈衝響應濾波器包括一延遲線，其包括M個抽頭與M個乘法器，各該M個乘法器係與該M個抽頭之一者相關，其中M為一大於或等於1之整數； 該M個抽頭之任兩連續抽頭之間之一延遲為1/L．fck；該前饋數位類比轉換器包括M個數位類比轉換器，其中各該M個數位類比轉換器係與該M個乘法器之一者合併，且其中各該M個數位類比轉換器之全刻度係與相對應之抽頭係數ai成比例關係；以及該M個數位類比轉換器之輸出係經加總以產生該前饋路徑類比輸出。
  8. 如請求項3所述之用於類比數位轉換器之餘數產生系統，其中：該數位有限脈衝響應濾波器包括一延遲線，其包括M個抽頭與M個乘法器，各該M個乘法器係與該M個抽頭之一者相關，其中M為一大於或等於1之整數；該M個抽頭之至少一對兩連續抽頭之間之一延遲係與該M個抽頭之至少另一對兩連續抽頭之間之一延遲相異；該前饋數位類比轉換器包括M個數位類比轉換器，其中各該M個數位類比轉換器係與該M個乘法器之一者合併，且其中各該M個數位類比轉換器之全刻度係與相對應乘法器之抽頭係數ai成比例關係；以及該M個數位類比轉換器之輸出係經加總以產生該前饋路徑類比輸出。
  9. 如請求項1所述之用於類比數位轉換器之餘數產生系統，進一步包含用於排除之手段：位於一頻率L．fck處之數位類比轉換器影像；以及位於一頻率K．L．fck處之數位類比轉換器影像，其中K為一大於1之整數。
  10. 如請求項9所述之用於類比數位轉換器之餘數產生系統，進一步包含用於排除之手段：位於L．fck-0.5．fck至L．fck+0.5．fck頻率範圍之帶外量化誤差；以及位於K．L．fck-0.5．fck至K．L．fck+0.5．fck頻率範圍之帶外量化誤差。
  11. 如請求項1所述之用於類比數位轉換器之餘數產生系統，其中用於應用該第二轉移函數之該手段包括用於應用一類比延遲以對該前向路徑類比輸出與該前饋路徑類比輸出之訊號分量進行相位對準之手段，使該殘餘訊號中之至少一部分訊號分量可經消除或減至最少。
  12. 如請求項1所述之用於類比數位轉換器之餘數產生系統，其中用於應用該第二轉移函數之該手段包括一濾波器，其係與該第一轉移函數相匹配，並經設置以確保該前向路徑類比輸出與該前饋路徑類比輸出之訊號分量係經相位及振幅對準，使該殘餘訊號中之至少一部分訊號分量可經消除或減至最少。
  13. 如請求項1所述之用於類比數位轉換器之餘數產生系統，其中該系統為一連續時間或一複合類比數位轉換器之餘數產生器。
  14. 如請求項1所述之用於類比數位轉換器之餘數產生系統，其中該第一轉移函數係為一離散時間轉移函數或一連續時間轉移函數。
  15. 一種類比數位轉換器(ADC)，包含：一第一級，其包含一餘數產生電路，該餘數產生電路包括：用於數位化一類比輸入以產生一數位輸出之手段；用於將一第一轉移函數應用至該數位輸出以產生一數位輸入之手段，其中用於應用該第一轉移函數之該手段包括一數位有限脈衝響應(FIR)濾波器，其中應用該第一轉移函數之該手段包括對由該量化器所產生之該數位輸出進行L倍上取樣且插入(L-1)個零於每兩個連續樣本之間之手段以產生該數位輸入；用於根據該數位輸入產生一前饋路徑類比輸出之手段； 用於將一連續時間第二轉移函數應用至該類比輸入以產生一前向路徑類比輸出之手段；以及用於根據該前向路徑類比輸出與該前饋路徑類比輸出之間之差產生一殘餘訊號之手段；以及一第二級，其係經設置以處理由該第一級所產生之該殘餘訊號；其中來自該量化器之該數位輸出之時脈頻率為fck，且至該前饋數位類比轉換器之該數位輸入之時脈頻率為L．fck。
  16. 如請求項15所述之類比數位轉換器，其中該第一級係為一連續時間級，並且該第二級係為一離散時間級。
  17. 如請求項15所述之類比數位轉換器，其中該數位有限脈衝響應濾波器包括一延遲線，其包含M個抽頭與M個乘法器，各該M個乘法器係與該M個抽頭中之一者相關，其中：M為一大於或等於1之整數；利用該M個乘法器中之一相關者將各該M個抽頭之一輸出與該乘法器之一相對應抽頭係數ai相乘；以及該M個乘法器之輸出係經加總以產生提供予該前饋數位類比轉換器之該數位輸入。
  18. 如請求項17所述之類比數位轉換器，其中該M個抽頭之至少一對兩連續抽頭之間之一延遲係與該M個抽頭之至少另一對兩連續抽頭之間之一延遲相異。
  19. 如請求項15所述之類比數位轉換器，其中： 該數位有限脈衝響應濾波器包括一延遲線，其包括M個抽頭與M個乘法器，各該M個乘法器係與該M個抽頭中之一者相關，其中M為一大於或等於1之整數；該M個抽頭之至少一對兩連續抽頭之間之一延遲係與該M個抽頭之至少另一對兩連續抽頭之間之一延遲相異；該前饋數位類比轉換器包括M個數位類比轉換器，其中各該M個數位類比轉換器係與該M個乘法器中之一者合併，且各該M個數位類比轉換器之全刻度係與該相對應乘法器之一抽頭係數ai成比例關係；以及該M個數位類比轉換器之輸出係經加總以產生該前饋路徑類比輸出。
  20. 如請求項15所述之類比數位轉換器，其中用於應用該第一轉移函數之該手段進一步包括透過一上取樣因子L對該數位輸出進行上取樣之手段。
  21. 一種用於一餘數產生類比數位轉換器產生一殘餘訊號之方法，包含：數位化一類比輸入以產生一數位輸出；將一第一轉移函數應用至該數位輸出以產生用於產生一前饋路徑類比輸出之一數位輸入，其中產生該數位輸入的步驟包括對由一量化器所產生之該數位輸出進行L倍上取樣且插入(L-1)個零於每兩個連續樣本之間，以產生該數位輸入；根據該數位輸入產生該前饋路徑類比輸出；將一連續時間第二轉移函數應用至該類比輸入以產生一前向路徑類比輸出，其中該第二轉移函數為與一延遲相異之一轉移函數；以及根據該前向路徑類比輸出與該前饋路徑類比輸出之差產生該殘餘訊號； 其中來自該量化器之該數位輸出之時脈頻率為fck，且至該前饋數位類比轉換器之該數位輸入之時脈頻率為L．fck。
TW107137159A 2017-10-26 2018-10-22 餘數產生系統、類比數位轉換器以及產生殘餘訊號之方法 TWI699092B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/794,367 US10181860B1 (en) 2017-10-26 2017-10-26 Reducing residue signals in analog-to-digital converters
US15/794,367 2017-10-26

Publications (2)

Publication Number Publication Date
TW201937860A TW201937860A (zh) 2019-09-16
TWI699092B true TWI699092B (zh) 2020-07-11

Family

ID=64017369

Family Applications (1)

Application Number Title Priority Date Filing Date
TW107137159A TWI699092B (zh) 2017-10-26 2018-10-22 餘數產生系統、類比數位轉換器以及產生殘餘訊號之方法

Country Status (3)

Country Link
US (1) US10181860B1 (zh)
TW (1) TWI699092B (zh)
WO (1) WO2019081646A1 (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI707547B (zh) * 2019-09-27 2020-10-11 瑞昱半導體股份有限公司 類比數位轉換器裝置與具雜訊整形的數位斜率式類比數位轉換器電路系統
US11329659B2 (en) * 2020-02-26 2022-05-10 Taiwan Semiconductor Manufacturing Co., Ltd. Hybrid analog-to-digital converter with inverter-based residue amplifier
US11563442B2 (en) 2020-08-07 2023-01-24 Analog Devices International Unlimited Company Calibration of continuous-time residue generation systems for analog-to-digital converters
EP4120571A1 (en) 2021-07-16 2023-01-18 Nxp B.V. Hybrid adc circuit and method
US11870453B2 (en) * 2021-11-22 2024-01-09 Taiwan Semiconductor Manufacturing Company, Ltd. Circuits and methods for a noise shaping analog to digital converter

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7034730B2 (en) * 2003-10-03 2006-04-25 Wright State University Pipelined delta sigma modulator analog to digital converter
US7289053B2 (en) * 2003-08-18 2007-10-30 Speedark Ltd. Data conversion methods and systems
US7812755B2 (en) * 2008-11-06 2010-10-12 Raytheon Company Signal processor with analog residue
TW201715850A (zh) * 2015-10-30 2017-05-01 國立成功大學 適用於殘值超取樣之類比數位轉換系統及其方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4878215A (en) 1987-03-20 1989-10-31 Telenex Corporation Signal switching system
US5206647A (en) 1991-06-27 1993-04-27 Hughes Aircraft Company Low cost AGC function for multiple approximation A/D converters
US7313181B2 (en) 2003-09-10 2007-12-25 Intel Corporation Calibration of scale factor in adaptive equalizers
US7129874B2 (en) 2004-06-10 2006-10-31 Nordic Semiconductor Asa Method and apparatus for operating a pipelined ADC circuit
US20130136282A1 (en) * 2011-11-30 2013-05-30 David McClain System and Method for Spectral Personalization of Sound
US8823572B2 (en) * 2012-12-17 2014-09-02 Dust Networks, Inc. Anti-aliasing sampling circuits and analog-to-digital converter
US8896475B2 (en) 2013-03-15 2014-11-25 Analog Devices Technology Continuous-time oversampling pipeline analog-to-digital converter
US9312840B2 (en) 2014-02-28 2016-04-12 Analog Devices Global LC lattice delay line for high-speed ADC applications
US9621175B2 (en) * 2015-02-11 2017-04-11 Syntropy Systems, Llc Sampling/quantization converters
US9762221B2 (en) 2015-06-16 2017-09-12 Analog Devices Global RC lattice delay
EP3240197A1 (en) * 2016-04-28 2017-11-01 Nxp B.V. Receiver circuits with feedforward signal path

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7289053B2 (en) * 2003-08-18 2007-10-30 Speedark Ltd. Data conversion methods and systems
US7034730B2 (en) * 2003-10-03 2006-04-25 Wright State University Pipelined delta sigma modulator analog to digital converter
US7812755B2 (en) * 2008-11-06 2010-10-12 Raytheon Company Signal processor with analog residue
TW201715850A (zh) * 2015-10-30 2017-05-01 國立成功大學 適用於殘值超取樣之類比數位轉換系統及其方法

Also Published As

Publication number Publication date
US10181860B1 (en) 2019-01-15
TW201937860A (zh) 2019-09-16
WO2019081646A1 (en) 2019-05-02

Similar Documents

Publication Publication Date Title
TWI699092B (zh) 餘數產生系統、類比數位轉換器以及產生殘餘訊號之方法
CN110460333B (zh) 在产生模数转换器的连续时间残差中的阻断器容差
US8953813B2 (en) Reduced delay digital active noise cancellation
US8089382B2 (en) Sampling/quantization converters
JP4648904B2 (ja) データ変換の方法とシステム
EP2514098A1 (en) Conversion of a discrete-time quantized signal into a continuous-time, continuously variable signal
CN111988038A (zh) 基于vco的连续时间流水线adc
US20110267211A1 (en) Analog-digital converter and operating method thereof
US9954514B2 (en) Output range for interpolation architectures employing a cascaded integrator-comb (CIC) filter with a multiplier
US8970406B2 (en) Interleaved multipath digital power amplification
CN110708069A (zh) 一种异步采样率转换装置及转换方法
JPWO2014192574A1 (ja) 送信回路
US10224950B2 (en) Digital to analogue conversion
TWI726528B (zh) 餘數產生系統以及於餘數產生類比數位轉換器中產生餘數訊號之方法
EP2346172B1 (en) Analog-to-digital converter and digital-to-analog converter
JP2017112610A (ja) マルチステージデルタシグマアナログ・デジタル変換器における信号伝達関数等化
JP4843347B2 (ja) 受信システム
JP2014230168A (ja) 送信システム
KR101463034B1 (ko) 병렬처리 시그마델타 변조기 및 설계 방법
JP2008167056A (ja) デジタル信号処理回路およびδς変調器ならびにこれらを利用した電子機器
O'Connell et al. A novel noise efficient feedback DAC within a switched capacitor/spl Sigma//spl Delta/ADC
JP2014230167A (ja) デジタル信号処理装置
JP2014230163A (ja) デジタル信号処理装置
JP2014230164A (ja) デジタル信号処理装置