TWI697108B - 薄膜電晶體基板及顯示裝置 - Google Patents

薄膜電晶體基板及顯示裝置 Download PDF

Info

Publication number
TWI697108B
TWI697108B TW105107758A TW105107758A TWI697108B TW I697108 B TWI697108 B TW I697108B TW 105107758 A TW105107758 A TW 105107758A TW 105107758 A TW105107758 A TW 105107758A TW I697108 B TWI697108 B TW I697108B
Authority
TW
Taiwan
Prior art keywords
conductive pattern
thin film
film transistor
pattern
conductive
Prior art date
Application number
TW105107758A
Other languages
English (en)
Other versions
TW201637181A (zh
Inventor
洪祥睦
高武恂
Original Assignee
南韓商三星顯示器有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 南韓商三星顯示器有限公司 filed Critical 南韓商三星顯示器有限公司
Publication of TW201637181A publication Critical patent/TW201637181A/zh
Application granted granted Critical
Publication of TWI697108B publication Critical patent/TWI697108B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/88—Dummy elements, i.e. elements having non-functional features
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/1201—Manufacture or treatment

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Nonlinear Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Manufacturing & Machinery (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)
  • Ceramic Engineering (AREA)

Abstract

本發明揭示一種薄膜電晶體(thin film transistor；TFT)基板，包含：一基板；一第一導電圖案，在該基板上沿著一第一方向延伸；一第二導電圖案，與該第一導電圖案位於同一層上且是在一第二方向上距該第一導電圖案之一第一側最近者，該第二方向垂直於該第一方向；以及一虛設圖案，與該第一導電圖案位於該同一層上且鄰近該第一導電圖案之一第二另一側設置，該第一導電圖案之該第二另一側與該第一導電圖案之該第一側相對。

Description

薄膜電晶體基板及顯示裝置 【優先權聲明】
本申請案主張於2015年4月14日在韓國智慧財產局(Korean Intellectual Property Office；KIPO)提出申請之韓國第10-2015-0052458號發明專利申請案之優先權利益，且該韓國專利申請案之揭露內容以引用方式全文併入本文中。
本發明之實例性實施例是關於一種薄膜電晶體(thin film transistor；TFT)基板、一種包含該薄膜電晶體基板之顯示裝置、一種製造該薄膜電晶體基板之方法、及一種製造該顯示裝置之方法，且更具體而言，是關於一種其中甚至在高解析度條件下亦防止或減少自複數個線之電流洩漏的薄膜電晶體基板、一種包含該薄膜電晶體基板之顯示裝置、一種製造該薄膜電晶體基板之方法、及一種製造該顯示裝置之方法。
一般而言，一薄膜電晶體(thin film transistor；TFT)基板是指一種在一基板上形成有至少一個薄膜電晶體之結構。可藉由使用該薄膜電晶體基板來製造一顯示裝置。
薄膜電晶體基板中之一薄膜電晶體包含一主動圖案及一閘電極，該閘電極作為一半導體層。一絕緣層形成於該閘電極上，以將該閘電極上之一線部與複數個電極彼此絕緣。然而，若該絕緣層中形成裂縫，則可能會形成一洩漏電流。
因此，需要一種可減少或防止此洩漏電流之薄膜電晶體基板。
本發明之至少一個實施例提供：一種薄膜電晶體(thin film transistor；TFT)基板，在該薄膜電晶體基板中，甚至在高解析度條件下亦可防止或減少自薄膜電晶體基板之訊號線之電流洩漏；一種包含該薄膜電晶體基板之顯示裝置；一種製造該薄膜電晶體基板之方法；以及一種製造該顯示裝置之方法。
根據本發明之一實例性實施例，一種薄膜電晶體基板包含：一基板；一第一導電圖案，位於該基板上且沿著一第一方向延伸；一第二導電圖案，與該第一導電圖案位於同一層上且是鄰近該第一導電圖案之一第一側設置之複數個導電圖案當中在一第二方向上距該第一導電圖案最近者，該第二方向垂直於該第一方向；以及一虛設圖案單元(dummy pattern unit)，與該第一導電圖案位於該同一層上且鄰近該第一導電圖案之一第二側設置，該第一導電圖案之該第二側與該第一導電圖案之該第一側相對。
根據一實例性實施例，該第一導電圖案與該第二導電圖案間隔開一第一距離，且該第一導電圖案與該虛設圖案單元間隔開一第二距離，該第二距離等於或小於該第一距離。
根據一實例性實施例，該虛設圖案單元包含複數個虛設圖案，該等虛設圖案彼此連接或彼此間隔開。
根據一實例性實施例，該等虛設圖案被排列成一曲折形圖案(zigzag pattern)。
根據一實例性實施例，該薄膜電晶體基板更包含一第三導電圖案，該第三導電圖案與該第一導電圖案位於該同一層上，是鄰近該虛設圖案單元之一側設置之複數個導電圖案當中距該第一導電圖案最近者且與該第一導電圖案沿該同一第一方向延伸，該虛設圖案單元之該一側與鄰近處設置有該第一導電圖案的該虛設圖案單元之另一側相對。該第三導電圖案與該第一導電圖案間隔開一第三距離，該第三距離大於該第一距離。
根據一實例性實施例，該薄膜電晶體基板更包含一薄膜電晶體，該薄膜電晶體包含一主動圖案(active pattern)及該第二導電圖案，其中該第二導電圖案包含一閘電極，該閘電極交疊該主動圖案之一部分。
根據一實例性實施例，該薄膜電晶體基板更包含一第三導電圖案，該第三導電圖案與該第一導電圖案位於該同一層上且是鄰近該虛設圖案單元之一側設置之複數個導電圖案當中距該第一導電圖案最近者，該虛設圖案單元之該一側與鄰近處設置有該第一導電圖案的該虛設圖案單元之另一側相對。該第三導電圖案與該第一導電圖案間隔開一第三距離，該第三距離大於該第一距離。
根據一實例性實施例，該薄膜電晶體基板更包含：一第一薄膜電晶體，包含一第一主動圖案及該第二導電圖案，其中該第二導電圖案包含一第一閘電極，該第一閘電極交疊該第一主動圖案之一部分；一第一 畫素電極，電性連接至該第一薄膜電晶體；一第二薄膜電晶體，包含一第二主動圖案及該第三導電圖案，其中該第三導電圖案包含一第二閘電極，該第二閘電極交疊該第二主動圖案之一部分；以及一第二畫素電極，電性連接至該第二薄膜電晶體。
根據一實例性實施例，一種顯示裝置包含上述之薄膜電晶體基板，且一顯示面板或顯示器件位於該薄膜電晶體基板上。
根據本發明之一實例性實施例，一種製造一薄膜電晶體基板之方法包含：在一基板上將一第一導電圖案形成為沿著一第一方向延伸；沿著與該第一方向垂直之一第二方向在是鄰近該第一導電圖案之一第一側設置之複數個導電圖案當中距該第一導電圖案最近者之一位置處形成一第二導電圖案；以及鄰近該第一導電圖案之一第二側形成一虛設圖案，該第一導電圖案之該第二側與該第一導電圖案之該第一側相對。在一實例性實施例中，該形成該第一導電圖案之步驟、該形成該第二導電圖案之步驟、及該形成該虛設圖案單元之步驟是同時或藉由同一製程來執行。
根據一實例性實施例，該第一導電圖案與該第二導電圖案間隔開一第一距離，且該第一導電圖案與該虛設圖案單元間隔開一第二距離，該第二距離等於或小於該第一距離。
根據一實例性實施例，該虛設圖案單元包含複數個虛設圖案，該等虛設圖案彼此連接或彼此間隔開。
根據一實例性實施例，該等虛設圖案被排列成一曲折形圖案。
根據一實例性實施例，該方法更包含在鄰近該虛設圖案單元 之一側設置之複數個導電圖案當中距該第一導電圖案最近者之一位置處將一第三導電圖案形成為與該第一導電圖案沿該同一第一方向延伸，該虛設圖案單元之該一側與其中設置有該第一導電圖案的該虛設圖案單元之另一側相對。該形成該第三導電圖案之步驟與該形成該第一導電圖案之步驟可同時或藉由同一製程來執行，且該第三導電圖案與該第一導電圖案間隔開一第三距離，該第三距離大於該第一距離。
根據一實例性實施例，該方法更包含在形成該第二導電圖案之前形成一主動圖案，其中該第二導電圖案包含一閘電極，該閘電極交疊該主動圖案之一部分，且該第二導電圖案及該主動圖案是一薄膜電晶體之一部分。
根據一實例性實施例，該方法更包含在是鄰近該虛設圖案單元之一側設置之複數個導電圖案當中距該第一導電圖案最近者之一位置處形成一第三導電圖案，該虛設圖案單元之該一側與鄰近處設置有該第一導電圖案的該虛設圖案單元之另一側相對。該形成該第三導電圖案之步驟與該形成該第一導電圖案之步驟可同時或藉由同一製程來執行，且該第三導電圖案與該第一導電圖案間隔開一第三距離，該第三距離大於該第一距離。
根據一實例性實施例，該方法更包含：在形成該第二導電圖案之前，形成一第一主動圖案，其中該第二導電圖案包含一第一閘電極，該第一閘電極交疊該第一主動圖案之至少一部分，其中該第一主動圖案及該第一閘電極是一第一薄膜電晶體之一部分；形成一第一畫素電極，該第一畫素電極電性連接至該第一薄膜電晶體；在形成該第三導電圖案之前，形成一第二主動圖案，其中該第三導電圖案包含一第二閘電極，該第二閘電極交疊該第二主動圖案之一部分，該第二主動圖案及該第二閘電極是一 第二薄膜電晶體之一部分；以及形成一第二畫素電極，該第二畫素電極電性連接至該第二薄膜電晶體。
根據一實例性實施例，一種製造一顯示裝置之方法包含在根據上述方法製造之一薄膜電晶體(thin film transistor；TFT)基板上形成一顯示面板。
根據本發明之一實例性實施例，一種顯示器件包含一基板，該基板包含：彼此鄰近之一第一畫素及一第二畫素；一虛設圖案，位於該第一畫素與該第二畫素之間；以及一第一導電圖案，在該基板上位於該虛設圖案與該第一畫素之間。該第一畫素包含一第一薄膜電晶體(first thin film transistor；TFT)，該第一薄膜電晶體包含一第二導電圖案，該第二導電圖案與該第一導電圖案位於一同一層上且鄰近該第一導電圖案之一側設置，該第一導電圖案之該一側與鄰近該虛設圖案的該第一導電圖案之一側相對。
根據一實例性實施例，該虛設圖案位於遠離該第一導電圖案一第一距離處，其中該第二畫素包含一第二薄膜電晶體，且其中該第二薄膜電晶體包含一第三導電圖案，該第三導電圖案位於遠離該第一導電圖案一第二距離處，該第二距離大於該第一距離。
可藉由使用一種系統、一種方法、一種電腦程式或其一組合來實施此等實施例其中之一或多者。
1‧‧‧薄膜電晶體基板
2‧‧‧薄膜電晶體基板
10‧‧‧掃描線
12‧‧‧前一掃描線
20‧‧‧發射控制線
30‧‧‧初始化電壓線
40‧‧‧資料線
50‧‧‧驅動電壓線
60‧‧‧連接線
100‧‧‧基板
110‧‧‧第一導電圖案
120‧‧‧第二導電圖案
130‧‧‧虛設圖案單元
140‧‧‧第三導電圖案
Act‧‧‧主動圖案
Act1‧‧‧驅動主動圖案
Act2‧‧‧切換主動圖案
Act3‧‧‧補償主動圖案
Act4‧‧‧初始化主動圖案
Act5‧‧‧運行控制主動圖案
Act6‧‧‧發射控制主動圖案
BFL‧‧‧緩衝層
C1‧‧‧第一電容器電極
c1'‧‧‧電容器
C2‧‧‧第二電容器電極/上部電極
CA‧‧‧通道區
CA1‧‧‧通道區
CA6‧‧‧通道區
CL‧‧‧導電層
CL1‧‧‧第一導電層
CL2‧‧‧第二導電層
CNT‧‧‧接觸孔
CNT1‧‧‧接觸孔
CNT2‧‧‧接觸孔
CNT3‧‧‧接觸孔
CNT4‧‧‧接觸孔
CNT5‧‧‧接觸孔
CNT6‧‧‧接觸孔
CNT7‧‧‧接觸孔
Cst‧‧‧儲存電容器
Cst2op‧‧‧開口
d1‧‧‧第一汲電極/第一距離
d2‧‧‧第二汲電極/第二距離
d3‧‧‧第三距離
d6‧‧‧汲電極
DA‧‧‧汲極區
DA1‧‧‧汲極區
DA2‧‧‧汲極區
DA3‧‧‧汲極區
DA4‧‧‧汲極區
DA5‧‧‧汲極區
DA6‧‧‧汲極區
DL‧‧‧資料線
Dm‧‧‧資料訊號
DM‧‧‧虛設圖案
DVL‧‧‧驅動電壓線
EL1‧‧‧第一電極
EL1'‧‧‧第二畫素電極
EL2‧‧‧第二電極
ELVDD‧‧‧驅動電壓
ELVSS‧‧‧電壓
EML‧‧‧發射層
En‧‧‧發射控制訊號
g1‧‧‧第一閘電極/驅動閘電極
g1'‧‧‧第二閘電極
g2‧‧‧第二閘電極/切換閘電極
g3‧‧‧補償閘電極
g4‧‧‧初始化閘電極
g5‧‧‧發射閘電極/運行控制閘電極
g6‧‧‧發射控制閘電極
GI‧‧‧閘極絕緣層
GI1‧‧‧下部閘極絕緣層
GI2‧‧‧上部閘極絕緣層/第二閘極絕緣層
GL‧‧‧閘極線
IL‧‧‧層間絕緣層
IOLED‧‧‧電流
M1‧‧‧第一導電層
M2‧‧‧第二導電層
M3‧‧‧第三導電層
M4‧‧‧第四導電層
OLED‧‧‧有機發光器件
PDL‧‧‧畫素界定層
PL‧‧‧平坦化層
PXL‧‧‧第一畫素
PXL'‧‧‧第二畫素
s1‧‧‧第一源電極
s2‧‧‧第二源電極
s6‧‧‧源電極
SA‧‧‧源極區
SA1‧‧‧源極區
SA2‧‧‧源極區
SA3‧‧‧源極區
SA4‧‧‧源極區
SA5‧‧‧源極區
SA6‧‧‧源極區
Sn-1‧‧‧前一掃描訊號
Sn‧‧‧掃描訊號
T1‧‧‧驅動薄膜電晶體
T2‧‧‧切換薄膜電晶體
T3‧‧‧補償薄膜電晶體
T4‧‧‧初始化薄膜電晶體
T5‧‧‧運行控制薄膜電晶體
T6‧‧‧發射控制薄膜電晶體
Vint‧‧‧初始化電壓
x‧‧‧軸線方向
y‧‧‧軸線方向
z‧‧‧軸線方向
III-III‧‧‧線
V-V‧‧‧線
VIII-VIII‧‧‧線
X-X‧‧‧線
藉由參照圖式詳細地闡述本發明之實例性實施例，本發明性將變得更加顯而易見。
第1圖是根據本發明之一實例性實施例之一薄膜電晶體(thin film transistor；TFT)基板之一畫素之一等效電路圖。
第2圖是根據第1圖所示實例性實施例之薄膜電晶體基板之一示意性剖視圖。
第3圖是沿著第2圖所示線III-III切割的第2圖所示薄膜電晶體基板之一示意性剖視圖。
第4圖是第2圖所示薄膜電晶體基板之一層之一示意性平面圖。
第5圖是沿著第4圖所示線V-V切割的第4圖所示薄膜電晶體基板之一示意性剖視圖。
第6圖是根據本發明之一實例性實施例之一薄膜電晶體基板之一畫素之一等效電路圖。
第7圖是根據第6圖所示實例性實施例之薄膜電晶體基板之一示意性剖視圖；第8圖是沿著第7圖所示線VIII-VIII切割的第7圖所示薄膜電晶體基板之一示意性剖視圖。
第9圖是第7圖所示薄膜電晶體基板之一層之一示意性平面圖。
第10圖是沿著第9圖所示線X-X切割的第9圖所示薄膜電晶體基板之一示意性剖視圖。
下文中，將參照圖式詳細地解釋本發明之實例性實施例。在圖式中，相同參考編號表示相同元件，且因此將不重複對該等元件之說明。然而，此並非旨在將本發明限制於特定實踐方式，而是應瞭解，不背離精神及技術範圍之所有改變、等效物及代替物皆囊括於本發明中。本文中所使用之用語「及/或(and/or)」包含相關列出項其中之一或多者之任意及所有組合。
除非上下文另有清晰指示，否則本文中所使用之單數形式「一(a、an)」及「該(the)」旨在亦包含複數形式。將理解，當將一層、區域或組件稱作「形成於」另一層、區域或組件「上」時，該層、區域或組件可直接或間接形成於該另一層、區域或組件上。亦即，舉例而言，可能存在中間層、區域或組件。
在以下實例中，x軸線、y軸線及z軸線並不限於直角座標系之三個軸線，而是可以一更廣泛意義來解釋。舉例而言，x軸線、y軸線及z軸線可彼此垂直，或者可表示不彼此垂直之不同方向。
當可不同地實施某一實施例時，可不同於所述次序來執行一特定過程次序。舉例而言，可實質上同時執行或者可以與所述次序相反之一次序執行二個連續闡述之過程。
第1圖是根據本發明之一實例性實施例之一薄膜電晶體(thin film transistor；TFT)基板1之一畫素之一等效電路圖。第2圖是根據第1圖所示實例性實施例之薄膜電晶體基板1之一示意性剖視圖。
參照第1圖及第2圖，根據本實例性實施例之薄膜電晶體基板1包含一基板100(參照第3圖)、以及位於基板100上之一第一導電圖案110、 一第二導電圖案120及一虛設圖案130。
基板100可由各種材料形成，例如，一玻璃材料、一金屬材料或一塑膠材料(諸如聚對苯二甲酸乙二酯(polyethylene terephthalate；PET)、聚萘二甲酸乙二醇酯(polyethylene naphthalate；PEN)或聚醯亞胺(polyimide))。基板100可包含其中設置有複數個畫素PXL之一顯示區及環繞該顯示區之一周邊區。
基板100上提供有用於顯示一影像之至少一個畫素PXL。當存在複數個畫素PXL時，該等畫素PXL可被排列成一矩陣形式。然而，為方便說明，在本實例性實施例中僅例示一個畫素PXL。雖然在第2圖中畫素PXL是矩形形狀的，但畫素PXL之一形狀並不限於此，而是可以各種方式來修改。此外，畫素PXL可具有不同大小。舉例而言，具有不同色彩之畫素PXL可根據每一畫素PXL之一色彩而具有不同大小或形狀。
畫素PXL可包含：一線部，包含一閘極線GL、一資料線DL及一驅動電壓線DVL；薄膜電晶體T1及T2，連接至該線部；一有機發光器件(organic light-emitting device；OLED)，連接至薄膜電晶體T1及T2；以及一電容器Cst。雖然在本實例性實施例中將第一導電圖案110例示為閘極線GL，但實例性實施例並不限於此。
閘極線GL可沿著一個方向延伸，且資料線DL可沿著與閘極線GL相交之另一方向延伸。驅動電壓線DVL可與資料線DL沿著實質上同一方向延伸。閘極線GL可向薄膜電晶體T1及T2傳送閘極訊號(例如，掃描訊號)，資料線DL可向薄膜電晶體T1及T2傳送資料訊號，且驅動電壓線DVL可向薄膜電晶體T1及T2供應驅動電壓。
薄膜電晶體T1可稱作控制該有機發光器件之一驅動薄膜電晶體T1，且薄膜電晶體T2可稱作切換驅動薄膜電晶體T1之一切換薄膜電晶體T2。根據一實例性實施例，畫素PXL包含二個薄膜電晶體T1及T2。然而，實例性實施例並不限於此。畫素PXL可包含一個薄膜電晶體及一個電容器，或者包含三或更多個薄膜電晶體及二或更多個電容器。
驅動薄膜電晶體T1包含一第一閘電極g1、一第一源電極s1及一第一汲電極d1。第一閘電極g1連接至切換薄膜電晶體T2，第一源電極s1連接至驅動電壓線DVL，且第一汲電極d1連接至該有機發光器件。舉例而言，驅動電壓線DVL可向第一源電極供應電壓ELVDD。該有機發光器件可接收低於ELVDD之一電壓ELVSS。穿過該有機發光器件之電流可稱作IOLED。
切換薄膜電晶體T2包含一第二閘電極g2、一第二源電極s2及一第二汲電極d2。第二閘電極g2連接至閘極線GL，且第二源電極s2連接至資料線DL。第二汲電極d2連接至驅動薄膜電晶體T1之一閘電極(即第一閘電極g1)。切換薄膜電晶體T2根據施加至閘極線GL之掃描訊號而向驅動薄膜電晶體T1傳送施加至資料線DL之資料訊號。
薄膜電晶體基板1上可更配置有一顯示器件。雖然根據本實例性實施例是配置一有機發光器件來作為該顯示器件，但實例性實施例並不限於此。舉例而言，可配置一液晶顯示器(liquid crystal display；LCD)作為該顯示器件。該有機發光器件可包含一發射層EML以及一第一電極EL1及一第二電極EL2，第一電極EL1與第二電極EL2彼此面對且發射層EML位於其之間。第一電極EL1連接至驅動薄膜電晶體T1之第一汲電極d1。一共同電壓被施加至第二電極EL2，且發射層EML可藉由根據驅動薄膜電晶體T1 之輸出訊號發射光來顯示一影像。
電容器Cst連接至驅動薄膜電晶體T1之第一閘電極g1與第一源電極s1間之一區，且可將輸入至驅動薄膜電晶體T1之第一閘電極g1之資料訊號充電及維持。
與第1圖所示等效電路圖對應之第2圖所示平面圖僅是一實例。在替代實施例中，薄膜電晶體基板1之平面圖可變化。
第3圖是沿著第2圖所示線III-III切割的第2圖所示薄膜電晶體基板1之一示意性剖視圖。下文中，參照第3圖，將根據一堆疊次序來闡述根據一實例性實施例之薄膜電晶體基板1。
根據一實例性實施例，薄膜電晶體基板1包含具有一絕緣性質之基板100。薄膜電晶體T1及T2以及電容器Cst堆疊於基板100上。薄膜電晶體基板1上可配置有一液晶顯示器或一有機發光器件。本實例性實施例揭示其中薄膜電晶體基板1上配置有機發光器件之一實例。
參照第3圖，一緩衝層BFL位於基板100上。緩衝層BFL可將基板100之一上部表面平坦化或阻止雜質散佈至驅動薄膜電晶體T1中。緩衝層BFL可例如由氮化矽、氧化矽或氮氧化矽形成。根據基板100之一材料、及製造條件，可省略緩衝層BFL。
一第一主動圖案Act1位於緩衝層BFL上。第一主動圖案Act1可由一半導體材料形成，且包含非晶矽、多晶矽或一有機半導體材料。第一主動圖案Act1可充當驅動薄膜電晶體T1之一主動層。第一主動圖案Act1可包含一源極區SA、一汲極區DA、及提供於源極區SA與汲極區DA間之一通道區CA。第一主動圖案Act1之源極區SA及汲極區DA可摻雜有n型或p型 雜質。
一閘極絕緣層GI位於第一主動圖案Act1上。閘極絕緣層GI可例如由氧化矽及/或氮化矽形成，俾使第一主動圖案Act1與第一閘電極g1絕緣。
第一閘電極g1位於閘極絕緣層GI上。第一閘電極g1可交疊第一主動圖案Act1之至少一部分。舉例而言，第一閘電極g1可被設置成覆蓋閘極絕緣層GI的與第一主動圖案Act1之通道區CA對應之一區。可藉由使用一導電金屬材料來形成第一閘電極g1。
一層間絕緣層IL位於第一閘電極g1上，以覆蓋第一閘電極g1。層間絕緣層IL可由氧化矽或氮化矽形成為一單個層或多個層。
層間絕緣層IL可包含填充有一導電材料之至少一個接觸孔CNT1。填充接觸孔CNT1之導電材料可稱作一導電層CL，導電層CL形成驅動薄膜電晶體T1之第一源電極s1及第一汲電極d1。該有機發光器件之第一電極EL1與驅動薄膜電晶體T1可經由填充於接觸孔CNT1中之導電材料而彼此電性連接。
第一源電極s1及第一汲電極d1(即，導電層CL)位於層間絕緣層IL上。第一源電極s1及第一汲電極d1分別經由形成於閘極絕緣層GI及層間絕緣層IL中之接觸孔CNT1而接觸第一主動圖案Act1之源極區SA及汲極區DA。雖然第3圖中未例示，但第二源電極s2及第二汲電極d2可分別經由形成於閘極絕緣層GI及層間絕緣層IL中之一接觸孔(第2圖所示CNT2)而接觸一第二主動圖案(第2圖所示Act2)之一源極區(未顯示)及一汲極區(未顯示)。
第一源電極s1及第一汲電極d1其中之每一者可被形成為由選自以下材料之至少一導電材料形成之一單個層或形成為由該導電材料形成之多個層：Al、鉑(Pt)、鈀(Pd)、銀(Ag)、鎂(Mg)、金(Au)、鎳(Ni)、釹(Nd)、銥(Ir)、鉻(Cr)、鋰(Li)、鈣(Ca)、鉬(Mo)、鈦(Ti)、鎢(W)、及銅(Cu)。
雖然第3圖中未例示，但第一閘電極g1之一部分及驅動電壓線DVL之一部分分別是一第一電容器電極C1及一第二電容器電極C2。中間設置有層間絕緣層IL之第一電容器電極C1及第二電容器電極C2形成電容器Cst。第一電容器電極C1可稱作電容器Cst之一上部電極，且第二電容器電極C2可稱作電容器Cst之一下部電極。
第一電容器電極C1與第一閘電極g1可被一體形成為一單個導電層。因此，第二導電圖案120可包含第一電容器電極C1及第一閘電極g1。亦即，根據第二導電圖案120之一位置，第二導電圖案120之一側可充當第一閘電極g1，且第二導電圖案120之另一側可充當第一電容器電極C1。
一平坦化層PL可位於第一源電極s1及第一汲電極d1上。平坦化層PL可被設置成覆蓋層間絕緣層IL及導電層CL。平坦化層PL可例如由一有機絕緣材料(諸如一丙烯酸系材料(acryl-based material)或苯並環丁烯(benzocyclobutene；BCB))形成。平坦化層PL可充當用於保護驅動薄膜電晶體T1及切換薄膜電晶體T2之一保護層，或充當用於將驅動薄膜電晶體T1及切換薄膜電晶體T2之上部表面平坦化之一平坦化層。
薄膜電晶體基板1上可設置有一顯示器件。本實例性實施例揭示其中設置一有機發光器件作為該顯示器件之一實例。該有機發光器件可包含第一電極EL1、第二電極EL2及一中間層，該中間層包含位於第一電 極EL1與第二電極EL2間之發射層EML。
該有機發光器件之第一電極EL1可位於平坦化層PL上。第一電極EL1可以是一畫素電極。第一電極EL1經由形成於平坦化層PL中之一接觸孔CNT3而電性連接至驅動薄膜電晶體T1之第一汲電極d1。
可藉由使用一高功函數(work function)材料來形成第一電極EL1。若基板100是其中相對於基板100沿著一向下方向顯示一影像之一底部發射類型，則第一電極EL1可被形成為由以下材料形成之一透明導電層：氧化銦錫(indium tin oxide；ITO)、氧化銦鋅(indium zinc oxide；IZO)、氧化鋅(zinc oxide；ZnO)、或氧化銦錫鋅(indium tin zinc oxide；ITZO)。在一實施例中，在底部發射類型中，所發射之光穿過該透明導電層。根據一實例性實施例，若基板100是其中相對於基板100沿著一向上方向顯示一影像之一頂部發射類型，則第一電極EL1可被形成為由Ag、Mg、Al、Pt、Pd、Au、Ni、Nd、Ir或Cr形成之一金屬反射膜，或者被形成為由ITO、IZO、ZnO或ITZO形成之一透明導電層。
一畫素界定層PDL位於其中形成有第一電極EL1及其他元件之基板100上，畫素界定層PDL相對於每一畫素界定一發射區。畫素界定層PDL可被形成為使得一畫素之一邊界被覆蓋且第一電極EL1之一上部表面被暴露。
發射層EML被提供於第一電極EL1的由畫素界定層PDL暴露之一部分上，且第二電極EL2位於發射層EML上。舉例而言，畫素界定層可包含一第一部分及一第二部分，其中發射層EML位於該第一部分與該第二部分之間。
雖然未例示，但根據實例性實施例，一下部共同層可位於第一電極EL1與發射層EML之間，且一上部共同層可位於發射層EML與第二電極EL2之間。該下部共同層及該上部共同層充當載子傳輸層，且可共同地堆疊於每一畫素上。該下部共同層可包含一電洞注入層(hole injection layer；HIL)及一電洞傳輸層(hole transport layer；HTL)，且該上部共同層可包含一電子注入層(electron injection layer；EIL)及一電子傳輸層(electron transport layer；ETL)。根據本實例性實施例，當第一電極EL1是一畫素電極時，下部共同層、上部共同層及發射層EML是以如下次序堆疊於第一電極EL1上：電洞注入層、電洞傳輸層、發射層EML、電子傳輸層、及電子注入層、及第二電極EL2。然而，實例性實施例並不限於此，且在必要時，可修改下部共同層及上部共同層。
第二電極EL2可以是一透明電極或一反射電極。當第二電極EL2被形成為一透明電極時，第二電極EL2可包含上述透明導電材料。當第二電極EL2被形成為一反射電極時，第二電極EL2可包含一金屬反射膜。第二電極EL2可位於基板100之一整個表面上。舉例而言，第二電極EL2可完全覆蓋畫素界定層PDL及發射層EML。
當第二電極EL2被形成為一(半)透明電極時，第二電極EL2可包含由一低功函數金屬(亦即，選自Li、Ca、LiF/Ca、LiF/Al、Al、Ag、Mg及其一組合之一者)形成之一層、及由選自ITO、IZO、ZnO及In2O3之一者形成之一(半)透明導電層。當第二電極EL2被形成為一反射電極時，第二電極EL2可包含由選自Li、Ca、LiF/Ca、LiF/Al、Al、Ag、Mg及其一組合之一者形成之一層。然而，第二電極EL2之一結構及一材料並不限於以上說明，而是可以各種方式來修改。
雖然未例示，但一封裝層(未顯示)可形成於第二電極EL2上。可藉由堆疊複數個無機層或交替地堆疊一有機層及一無機層來形成該封裝層。
根據一實例性實施例，一封裝基板(未顯示)位於第二電極EL2上。基板100可由該封裝基板進行密封。在一實施例中，該封裝基板提供一防水特徵。
第4圖是第2圖所示薄膜電晶體基板1之一層之一示意性平面圖。第5圖是沿著第4圖所示線V-V切割的第4圖所示薄膜電晶體基板1之一示意性剖視圖。
為方便說明，在第4圖中例示彼此鄰近之一第一畫素PXL及一第二畫素PXL'。參照第5圖，位於基板100上之一閘極絕緣層GI上設置有導電圖案110、120及130。可藉由一同一圖案化製程來形成導電圖案110、120及130，且因此，導電圖案110、120及130可包含相同材料且位於同一層上。雖然第5圖例示導電圖案110、120及130是位於閘極絕緣層GI上，但實例性實施例並不限於此。第一畫素PXL中之導電圖案110、120及130可分別稱作第一導電圖案110、第二導電圖案120及虛設圖案單元130。一第三導電圖案140亦可連同導電圖案110、120及130一起包含於第二畫素PXL'中。
第一導電圖案110可在基板100上沿著一第一方向(x軸線方向)延伸，且此第一導電圖案110可以是閘極線GL。在一實施例中，第二導電圖案120是位於第一導電圖案110之一第一側上之複數個導電圖案當中距第一導電圖案110最近者，且是沿著與第一方向(x軸線方向)垂直之一第二方向(y軸線方向)被配置。第二導電圖案120之一第一表面可充當一第一薄膜電晶體T1之一第一閘電極g1，且第二導電圖案120之一第二表面可充 當電容器Cst之一下部電極C1。可以各種方式來形成第二導電圖案120。
虛設圖案單元130可與第一導電圖案110及第二導電圖案120位於同一層上且位於第一導電圖案110之一第二側處，第一導電圖案110之第二側與第一導電圖案110之第一側相對。亦即，第二導電圖案120可沿著一方向(-y軸線方向)延伸且位於沿著第一方向(x軸線方向)延伸之第一導電圖案110之第一側處，且虛設圖案單元130可位於第一導電圖案110之第二側處且沿著一方向(+y軸線方向)延伸。另一選擇為，虛設圖案單元130可沿著第一導電圖案110在第一方向(x軸線方向)上延伸。
如第4圖中所示，虛設圖案單元130可包含間隔開之複數個虛設圖案DM。該等虛設圖案DM可沿著第一導電圖案110在第一方向(x軸線方向)上形成。雖然未例示，但根據一實例性實施例，該等虛設圖案DM沿著第一導電圖案110在第一方向(x軸線方向)上彼此間隔開且被形成或排列成一曲折形圖案。根據一實例性實施例，該等虛設圖案DM彼此連接。在一實施例中，虛設圖案單元130與第一導電圖案110(例如，連接至一第一畫素之閘極線)絕緣，與第二導電圖案120(例如，第一畫素之第一電晶體T1之閘電極g1及電容器Cst)絕緣，且與第三導電圖案140(與第一畫素鄰近之一第二畫素之閘電極g1'及電容器c1')絕緣。
如上所述，第4圖例示彼此鄰近之第一畫素PXL及第二畫素PXL'。第一畫素PXL及第二畫素PXL'可分別包含一第一畫素電極EL1及一第二畫素電極EL1'。第一畫素PXL可包含第一薄膜電晶體T1及第一畫素電極EL1。第一薄膜電晶體T1包含：第一主動圖案Act1；以及第一閘電極g1，交疊第一主動圖案Act1之至少一部分；以及第一畫素電極EL1，電性連接至第一薄膜電晶體T1。此外，第二畫素PXL'可包含一第二薄膜電晶體(未顯示) 及第二畫素電極EL1'。第二薄膜電晶體T2'包含：一第二主動圖案(未顯示)；以及一第二閘電極g'，交疊該第二主動圖案之至少一部分；以及第二畫素電極EL1'，電性連接至第二薄膜電晶體T2'。在此情形中，第一薄膜電晶體T1可以是第一畫素PXL之驅動薄膜電晶體T1，且第二薄膜電晶體T2'可以是第二畫素PXL'之一驅動薄膜電晶體。在第4圖中，虛線指示導電圖案110、120及130上的其中將配置第一畫素電極EL1及第二畫素電極EL1'之位置。
根據本實例性實施例，第二導電圖案120是第一畫素PXL之第一閘電極g1，且第三導電圖案140是第二畫素PXL'之一第二閘電極g1'。根據實例性實施例，導電圖案120可同時是第一畫素PXL之第一閘電極g1及一電容器之一下部電極，且第三導電圖案140可同時是第二畫素PXL'之一第二閘電極g1'及一電容器之一下部電極。然而，實例性實施例並不限於此。
參照第4圖及第5圖，第一導電圖案110與第二導電圖案120間隔開一第一距離d1，且第一導電圖案110與虛設圖案單元130間隔開一第二距離d2，第二距離d2等於或小於第一距離d1。第一導電圖案110與第三導電圖案140間隔開一第三距離d3，第三導電圖案140與位於第一導電圖案110之一側處之第二導電圖案120相對地位於第一導電圖案110之另一側處。在一實例性實施例中，第三距離d3大於第一距離d1或第二距離d2。
在其中虛設圖案單元130被省略之一實施例中，第二導電圖案120及第三導電圖案140與第一導電圖案110連接。在此實施例中，如上所述，第一導電圖案110及第二導電圖案120是形成第一畫素PXL且彼此間隔開第一距離d1之導電圖案，且第一導電圖案110及第三導電圖案140是分別形成彼此鄰近之第一畫素PXL及第二畫素PXL'且彼此間隔開第三距離d3之導電圖案。在一實例性實施例中，第三距離d3大於第一距離d1。
在上述電路圖之一實施例中，於在基板100上圖案化出導電圖案110、120及130之一製程期間，其中設置有第二導電圖案120且第二導電圖案120與第一導電圖案110間隔開一相對短距離的第一導電圖案110之側之一錐角(taper angle)不同於其中設置有第三導電圖案140且第三導電圖案140與第一導電圖案110間隔開一相對長距離的第一導電圖案110之另一側之一錐角。舉例而言，在圖案化製程期間在第一導電圖案110之該另一側處因間隔開第一距離d1之第二導電圖案120而發生曝光及光干涉，且因此，第一導電圖案110之該另一側之錐角減小。然而，在第一導電圖案110之該另一側處不發生曝光及光干涉，在圖案化製程期間因間隔開較第一距離d1長之一距離之第三導電圖案140而使光直接發射至第一導電圖案110之該另一側上，且因此，第一導電圖案110之該另一側之錐角增大。此種現象可能會在其中各線間之距離為小的一高解析度顯示器件中發生。
在其中第一導電圖案110之第一側之錐角已增大之實施例中，當層間絕緣層IL位於第一導電圖案110上時，在第一導電圖案110之第二側處，層間絕緣層IL之厚度漸進地增大，而在第一導電圖案110之第二側處，層間絕緣層IL可因錐角增大而變得破裂。此等裂縫可使在第一導電圖案110中流動之電流洩漏，且因此在整個顯示裝置中導致故障。
因此，根據一實例性實施例，薄膜電晶體基板1包含配置於第一導電圖案110之第二側處且與第一導電圖案110間隔開第二距離d2之虛設圖案單元130，第二距離d2等於或小於第一距離d1。因此，第二導電圖案120及虛設圖案單元130分別配置於第一導電圖案110之第一側及第二側處，且分別與第一導電圖案110間隔開第一距離d1及第二距離d2。由於第二導電圖案120及虛設圖案單元130，可藉由在圖案化製程期間在第一導電圖 案110之第一側及第二側處皆形成曝光及光干涉而減小第一導電圖案110之第一側及第二側之錐角。由於第一導電圖案110之第一側及第二側被形成為使得其錐角是漸進的，因此可防止或減少第一導電圖案110上之層間絕緣層IL之破裂，且可防止或減少自第一導電圖案110之電流洩漏，且因此，可防止或減少一顯示裝置中因電流洩漏引起之故障。
第6圖是根據一實例性實施例之一薄膜電晶體基板2之一畫素之一等效電路圖。第7圖是根據第6圖所示實例性實施例之薄膜電晶體基板2之一示意性剖視圖。第8圖是沿著第7圖所示線VIII-VIII切割的第7圖所示薄膜電晶體基板2之一示意性剖視圖。
參照第6圖及第8圖，根據一實例性實施例，薄膜電晶體基板2包含一基板100、位於基板100上之一第一導電圖案110、一第二導電圖案120、及一虛設圖案130。
基板100可由各種材料形成，例如，一玻璃材料、一金屬材料或一塑膠材料(諸如聚對苯二甲酸乙二酯、聚萘二甲酸乙二醇酯及聚醯亞胺)。基板100可包含其中設置有複數個畫素PXL之一顯示區及環繞該顯示區之一周邊區。
基板100上提供有用於顯示一影像之至少一個畫素PXL。當存在複數個畫素PXL時，該等畫素PXL可被排列成一矩陣形式。然而，為方便說明，在本實例性實施例中僅例示一個畫素PXL。雖然在第7圖中畫素PXL是矩形形狀的，但畫素PXL之一形狀並不限於此，而是可以各種方式來修改。此外，畫素PXL可具有不同大小。舉例而言，具有不同色彩之畫素PXL可根據每一畫素PXL之一色彩而具有不同大小或形狀。
此一畫素PXL包含一驅動薄膜電晶體T1、一切換薄膜電晶體T2、一補償薄膜電晶體T3、一初始化薄膜電晶體T4、一運行控制薄膜電晶體T5、一發射控制薄膜電晶體T6、一儲存電容器Cst、及一有機發光器件。
畫素PXL包含：一掃描線10，被施加一掃描訊號Sn；一前一掃描線12，被施加一前一掃描訊號Sn-1；一發射控制線20，被施加一發射控制訊號En；一初始化電壓線30，被施加一初始化電壓Vint；一資料線40，被施加一資料訊號Dm；以及一驅動電壓線50，被施加一驅動電壓ELVDD。掃描線10、前一掃描線12、發射控制線20及初始化電壓線30沿著一列方向延伸，而資料線40及驅動電壓線50沿著一行方向延伸。
參照稍後將闡述之第9圖，根據本實例性實施例，一第一導電圖案110對應於掃描線10，一第二導電圖案120對應於前一掃描線12，且一第三導電圖案140對應於發射控制線20。此外，一虛設圖案130對應於下文將闡述之驅動薄膜電晶體T1之一驅動閘電極g1。然而，實例性實施例並不限於此，且同一層上之一導電圖案可對應於任一線。
畫素PXL包含一主動圖案Act、一第一導電層M1、一第二導電層M2、一第三導電層M3、及一第四導電層M4。雖然未例示，但可在主動圖案Act、第一導電層M1、第二導電層M2、第三導電層M3及第四導電層M4當中提供絕緣層。此外，畫素PXL可更包含一中間層(未顯示)及一共同電極層(未顯示)，該中間層包含一發射層。
主動圖案Act可包含驅動薄膜電晶體T1、切換薄膜電晶體T2、補償薄膜電晶體T3、初始化薄膜電晶體T4、運行控制薄膜電晶體T5、及發射控制薄膜電晶體T6之相應主動圖案(Act1至Act6)。驅動薄膜電晶體T1、切換薄膜電晶體T2、補償薄膜電晶體T3、初始化薄膜電晶體T4、運行 控制薄膜電晶體T5、及發射控制薄膜電晶體T6可沿著主動圖案Act配置。
雖然第7圖例示主動圖案Act被形成為畫素PXL中之一單個圖案，但根據替代實施例，主動圖案Act可被形成為二或更多個分開之圖案。主動圖案Act可在替代實施例中具有各種形狀，且可包含如第7圖所示彎曲部。
第一導電層M1可包含前一掃描線12、掃描線10及發射控制線20。此外，第一導電層M1可包含驅動薄膜電晶體T1、切換薄膜電晶體T2、補償薄膜電晶體T3、初始化薄膜電晶體T4、運行控制薄膜電晶體T5、及發射控制薄膜電晶體T6之相應閘電極(g1至g6)。
第二導電層M2可包含儲存電容器Cst之一上部電極C2。第三導電層M3可包含資料線40、驅動電壓線50及一連接線60。第四導電層M4可包含初始化電壓線30及第一電極EL1。
主動圖案Act可由多晶矽形成，且包含未摻雜有雜質之一通道區、摻雜有雜質且形成於該通道區之二個側處之一源極區及一汲極區。該等雜質之一類型可根據一薄膜電晶體之一類型而變化。該等雜質可以是一n型或一p型。主動圖案Act可包含驅動薄膜電晶體T1之一驅動主動圖案Act1、切換薄膜電晶體T2之一切換主動圖案Act2、補償薄膜電晶體T3之一補償主動圖案Act3、初始化薄膜電晶體T4之一初始化主動圖案Act4、運行控制薄膜電晶體T5之一運行控制主動圖案Act5、及發射控制薄膜電晶體T6之一發射控制主動圖案Act6。
驅動薄膜電晶體T1可包含驅動主動圖案Act1及驅動閘電極g1。The驅動主動圖案Act1可包含一通道區CA1、以及一源極區SA1及一汲 極區DA1，通道區CA1交疊驅動閘電極g1。源極區SA1及汲極區DA1不交疊驅動閘電極g1及上部電極C2。在一實例性實施例中，驅動主動圖案Act1是彎曲的。
包含電容器Cst之上部電極C2的第二導電層M2可位於驅動閘電極g1上。上部電極C2可位於驅動閘電極g1上。電容器Cst中之上部電極C2可交疊驅動閘電極g1之至少一部分。上部電極C2可包含一開口Cst2op，開口Cst2op包含形成於驅動閘電極g1與連接線60間之一接觸孔CNT1。雖然在第7圖中開口Cst2op是四邊形的，但開口Cst2op之一形狀並不限於此。除驅動閘電極g1的與開口Cst2op對應之一區外，上部電極C2可完全地交疊驅動閘電極g1。在此情形中，電容可處於一最大值。
上部電極C2及驅動閘電極g1可形成電容器Cst。驅動閘電極g1亦可充當電容器Cst之一下部電極。上部電極C2可經由一接觸孔CNT2而連接至驅動電壓線50。
切換薄膜電晶體T2可包含切換主動圖案Act2及一切換閘電極g2，切換閘電極g2是掃描線10之一部分。切換主動圖案Act2可包含一通道區以及位於該通道區之二個側處之一源極區SA2及一汲極區DA2，該通道區交疊切換閘電極g2。源極區SA2可經由一接觸孔CNT3而連接至資料線40。汲極區DA2可沿著主動圖案Act連接至驅動薄膜電晶體T1之源極區SA1。
補償薄膜電晶體T3可包含補償主動圖案Act3及一補償閘電極g3，補償閘電極g3是掃描線10之一部分。補償主動圖案Act3可包含一通道區以及位於該通道區之二個側處之一源極區SA3及一汲極區DA3，該通道區交疊補償閘電極g3。源極區SA3可沿著主動圖案Act連接至驅動薄膜電晶體T1之汲極區DA1。汲極區DA3可經由一接觸孔CNT4而連接至連接線60。 亦即，補償薄膜電晶體T3之汲極區DA3可經由連接線60而電性連接至驅動閘電極g1。如第7圖中所示，補償閘電極g3可被形成為一單獨雙閘電極且因此防止電流洩漏。
初始化薄膜電晶體T4可包含初始化主動圖案Act4及一初始化閘電極g4，初始化閘電極g4是前一掃描線12之一部分。初始化主動圖案Act4可包含一通道區以及位於該通道區之二個側處之一源極區SA4及一汲極區DA4，該通道區交疊初始化閘電極g4。源極區SA4可經由一接觸孔CNT5而連接至初始化電壓線30。接觸孔CNT5可包含藉由使用第三導電層M3而形成之一連接單元、連接該連接單元與源極區SA4之一接觸孔、以及(雖然第7圖中未例示)連接該連接單元與初始化電壓線30之另一接觸孔。汲極區DA4可經由接觸孔CNT4而連接至連接線60。如第7圖中所示，初始化閘電極g4可被形成為一單獨雙閘電極。
運行控制薄膜電晶體T5可包含運行控制主動圖案Act5及一發射閘電極g5，發射閘電極g5是發射控制線20之一部分。運行控制主動圖案Act5可包含一通道區以及位於該通道區之二個側處之一源極區SA5及一汲極區DA5，該通道區交疊運行控制閘電極g5。汲極區DA5可沿著主動圖案Act連接至驅動薄膜電晶體T1之源極區SA1。源極區SA5可經由一接觸孔CNT6而連接至驅動電壓線50。
發射控制薄膜電晶體T6可包含發射控制主動圖案Act6及一發射控制閘電極g6，發射控制閘電極g6是發射控制線20之一部分。發射控制主動圖案Act6包含一通道區CA6以及位於該通道區之二個側處之一源極區SA6及一汲極區DA6，該通道區交疊發射控制閘電極g6。在一實施例中，源極區SA6沿著主動圖案Act連接至驅動薄膜電晶體T1之汲極區DA1。汲極 區DA6可經由一接觸孔CNT7而連接至第一電極EL1。雖然第7圖中未例示，但接觸孔CNT7可包含藉由使用第三導電層M3而形成之一連接單元、連接該連接單元與汲極區DA6之一接觸插塞(contact plug)、以及連接該連接單元與第一電極EL1之另一接觸插塞。
第一電極EL1可位於上部電極C2上，且向一中間層(未顯示)供應電流，該中間層包含一有機發射層且位於第一電極EL1上。施加至該中間層之電流被傳送至該中間層上之一共同電極(未顯示)。
第7圖所示平面圖是本發明之一實例性實施例。在替代實施例中，薄膜電晶體基板2可被修改。
第8圖是沿著第7圖所示線VIII-VIII切割的第7圖所示薄膜電晶體基板2之一示意性剖視圖。下文中，參照第8圖，將根據一堆疊次序來闡述根據一實例性實施例之薄膜電晶體基板2。
參照第8圖，根據一實例性實施例，薄膜電晶體基板2包含驅動薄膜電晶體T1、切換薄膜電晶體T2、補償薄膜電晶體T3、初始化薄膜電晶體T4、運行控制薄膜電晶體T5、發射控制薄膜電晶體T6、及基板100，基板100是絕緣的且上面堆疊有儲存電容器Cst。一液晶顯示器或一有機發光器件可位於基板100上。根據本實例性實施例，將闡述其中一有機發光器件位於基板100上之一實例。
一緩衝層BFL可位於基板100上。緩衝層BFL可將基板100之一上部表面平坦化或阻止雜質散佈至驅動薄膜電晶體T1、切換薄膜電晶體T2、補償薄膜電晶體T3、初始化薄膜電晶體T4、運行控制薄膜電晶體T5、及發射控制薄膜電晶體T6中。緩衝層BFL可例如由氮化矽、氧化矽或氮氧 化矽形成。根據基板100之一材料、及製造條件，可省略緩衝層BFL。
驅動薄膜電晶體T1及發射控制薄膜電晶體T6可位於緩衝層BFL上。上部電極C2位於驅動薄膜電晶體T1上，且驅動閘電極g1及上部電極C2形成儲存電容器Cst。
一下部閘極絕緣層GI1可位於驅動主動圖案Act1及發射控制主動圖案Act6與驅動閘電極g1及發射控制閘電極g6之間，俾使驅動主動圖案Act1及發射控制主動圖案Act6與驅動閘電極g1及發射控制閘電極g6絕緣。一上部閘極絕緣層GI2可位於驅動閘電極g1與上部電極C2之間，俾使驅動閘電極g1與上部電極C2絕緣。上部閘極絕緣層GI2可以是驅動閘電極g1與上部電極C2間之一介電層。驅動薄膜電晶體T1、儲存電容器Cst及發射控制薄膜電晶體T6皆可由絕緣層IL覆蓋。
根據本實例性實施例，下部閘極絕緣層GI1及上部閘極絕緣層GI2可由氧化矽及/或氮化矽形成。
根據本實例性實施例，驅動閘電極g1可由一導電金屬材料形成。根據本實例性實施例，驅動閘電極g1可包含鋁Al。由於Al較其他金屬材料可提供一更佳製造邊限(manufacturing margin)，因此Al適用於製造顯示一高解析度影像之一薄膜電晶體基板。
包含儲存電容器Cst之上部電極C2的一第一導電層CL1可位於第二閘極絕緣層GI2上。第8圖所示第一導電層CL1可被視為第7圖所示第二導電層M2。上部電極C2可交疊驅動閘電極g1之至少一部分。驅動閘電極g1可用作一下部電極，且因此，驅動閘電極g1及上部電極C2可形成儲存電容器Cst。
絕緣層IL可位於儲存電容器Cst之上部電極C2上，以覆蓋儲存電容器Cst之上部電極C2。在此情形中，絕緣層IL可稱作一層間絕緣層IL。層間絕緣層IL可由氧化矽或氮化矽形成為一單個層或複數個層。
層間絕緣層IL中可形成有使儲存電容器Cst之上部電極C2之一部分暴露之接觸孔CNT2。此外，層間絕緣層IL中可形成有使發射控制薄膜電晶體T6之發射控制主動圖案Act6之源極區SA6及汲極區DA6暴露之一接觸孔CNT。接觸孔CNT可穿透上部閘極絕緣層GI2及下部閘極絕緣層GI1，並延伸至發射控制主動圖案Act6之一上部部分或上部表面。發射控制薄膜電晶體T6可經由接觸孔CNT而電性連接至有機發光器件之第一電極EL1。
層間絕緣層IL上可設置有：一電源線50，用於向儲存電容器Cst之上部電極C2施加一電源電壓；以及一第二導電層CL2，包含發射控制薄膜電晶體T6之一源電極s6及一汲電極d6。第8圖所示第二導電層CL2可被視為第7圖所示第三導電層M3。儲存電容器Cst之上部電極C2可經由填充於接觸孔CNT2中之一導電材料而電性連接至電源線50。電源線50可被視為驅動電壓線50。可以各種方式來修改接觸孔CNT2。舉例而言，接觸孔CNT2可以是不止一個孔。
發射控制薄膜電晶體T6之汲極區DA6可經由穿透下部閘極絕緣層GI1、上部閘極絕緣層GI2及層間絕緣層IL之接觸孔CNT而電性連接至汲電極d6。此外，發射控制薄膜電晶體T6之源極區SA6可經由穿透下部閘極絕緣層GI1、上部閘極絕緣層GI2及層間絕緣層IL之接觸孔CNT而電性連接至源電極s6。
驅動電壓線50、以及包含源電極s6及汲電極d6之第二導電層 CL2可被形成為由選自例如以下材料之至少一導電材料形成之一單個層或形成為由該導電材料形成之多個層：Al、Pt、Pd、Ag、Mg、Au、Ni、Nd、Ir、Cr、Li、Ca、Mo、Ti、W及Cu。
平坦化層PL可位於層間絕緣層IL上以覆蓋源電極s6、汲電極d6及驅動電壓線50。平坦化層PL可例如由一無機絕緣材料(包含氧化物、氮化物及/或氮氧化物)或一有機絕緣材料(諸如一丙烯酸系材料或苯並環丁烯)形成。平坦化層PL可充當用於保護驅動薄膜電晶體T1、切換薄膜電晶體T2、補償薄膜電晶體T3、初始化薄膜電晶體T4、運行控制薄膜電晶體T5、及發射控制薄膜電晶體T6之一保護層，或者可將驅動薄膜電晶體T1、切換薄膜電晶體T2、補償薄膜電晶體T3、初始化薄膜電晶體T4、運行控制薄膜電晶體T5、及發射控制薄膜電晶體T6之上部表面平坦化。
薄膜電晶體基板2上可設置有一顯示器件。根據本實例性實施例，設置有機發光器件作為該顯示器件。該有機發光器件可包含第一電極EL1、第二電極EL2及一中間層，該中間層包含位於第一電極EL1與第二電極EL2間之發射層EML。
該有機發光器件之第一電極EL1可位於平坦化層PL上。第一電極EL1可以是一畫素電極。在一實例性實施例中，第一電極EL1經由形成於平坦化層PL中之一接觸孔CNT7而電性連接至發射控制薄膜電晶體T6之汲電極d6。
可藉由使用一高功函數材料來形成第一電極EL1。若基板100是其中相對於基板100沿著一向下方向顯示一影像之一底部發射類型，則第一電極EL1可被形成為由ITO、IZO、ZnO及ITZO形成之一透明導電層。根據一實例性實施例，若基板100是其中相對於基板100沿著一向上方向顯 示一影像之一頂部發射類型，則第一電極EL1可被形成為由Ag、Mg、Al、Pt、Pd、Au、Ni、Nd、Ir或Cr形成之一金屬反射膜，或者被形成為由ITO、IZO、ZnO或ITZO形成之一透明導電層。
一畫素界定層PDL可位於基板100上，畫素界定層PDL相對於每一畫素界定一發射區。畫素界定層PDL可被形成為使得一畫素之一邊界被覆蓋且第一電極EL1之一上部表面被暴露。
發射層EML被提供於第一電極EL1的由畫素界定層PDL暴露之一部分上，且第二電極EL2可位於發射層EML上。舉例而言，畫素界定層PDL可包含一第一部分及一第二部分，其中發射層EML位於該第一部分與該第二部分之間。
發射層EML可發射選自紅色光、綠色光及藍色光之一者。根據一實例性實施例，發射層EML發射白色光，且一顯示裝置可另外包含紅色濾光層、綠色濾光層及藍色濾光層(未顯示)，以輸出具有各種色彩之影像。
雖然未例示，但根據至少一個實例性實施例，一下部共同層位於第一電極EL1與發射層EML之間，且一上部共同層位於發射層EML與第二電極EL2之間。該下部共同層及該上部共同層充當載子傳輸層，且可共同地堆疊於每一畫素上。該下部共同層可包含一電洞注入層及一電洞傳輸層，且該上部共同層可包含一電子注入層及一電子傳輸層。根據本實例性實施例，當第一電極EL1是一畫素電極時，下部共同層、上部共同層及發射層EML可以如下次序堆疊於第一電極EL1上：電洞注入層、電洞傳輸層、發射層EML、電子傳輸層、電子注入層、及第二電極EL2。然而，實例性實施例並不限於此，且在必要時，可修改下部共同層及上部共同層。
第二電極EL2可堆疊於基板100之一整個表面上。舉例而言，第二電極EL2可完全地覆蓋畫素界定層PDL及發射層EML。在此情形中，第二電極EL2可以是一透明電極或一反射電極。當第二電極EL2用作一透明電極時，第二電極EL2可包含：一第一層，由選自ITO、IZO、ZnO及In2O3及其一組合之一者形成；以及一第二層，形成於該第一層上且包含選自Li、Ca、LiF/Ca、LiF/Al、Al、Mg之一者。該第二層可被形成為一輔助電極或一匯流電極線。當第二電極EL2用作一反射電極時，在基板100之一整個表面上沉積選自Li、Ca、LiF/Ca、LiF/Al、Al、Mg及其一組合之一者。
雖然未例示，但一封裝層可形成於第二電極EL2上。可藉由堆疊複數個無機層或交替地堆疊一有機層與一無機層來形成該封裝層。
根據一實例性實施例，一封裝基板(未顯示)位於第二電極EL2上。基板100可由該封裝基板進行密封。
第9圖是第7圖所示薄膜電晶體基板2之一層之一示意性平面圖，且第10圖是沿著第10圖所示線X-X切割的第9圖所示薄膜電晶體基板2之一示意性剖視圖。
返回參照第7圖，根據本實例性實施例，第一導電圖案110可對應於掃描線10，第二導電圖案120可對應於前一掃描線12，且第三導電圖案140可對應於發射控制線20。此外，虛設圖案單元130可對應於下文將闡述之驅動薄膜電晶體T1之驅動閘電極g1。然而，實例性實施例並不限於此，且同一層上之一導電圖案可對應於任一線。
參照第9圖，位於基板100上之閘極絕緣層GI上可設置有導電圖案110、120及130。在一實施例中，使用一同一圖案化製程來形成導電 圖案110、120及130，且因此，導電圖案110、120及130可包含相同材料且位於同一層上。雖然第9圖例示導電圖案110、120及130是位於閘極絕緣層GI上，但實例性實施例並不限於此。畫素PXL中之導電圖案110、120及130可分別稱作第一導電圖案110、第二導電圖案120及虛設圖案單元130。第一導電圖案110可在基板100上沿著第一方向(x軸線方向)延伸，且此第一導電圖案110可以是一閘極線。在一實施例中，第二導電圖案120是距第一導電圖案110之一側最近者且是沿著與第一方向(x軸線方向)垂直之第二方向(y軸線方向)被配置。第二導電圖案120之一側可充當一第一薄膜電晶體之一第一閘電極，且第二導電圖案120之另一側可充當一電容器之一第一電容器電極。可以各種方式來形成導電圖案110、120及130。
虛設圖案單元130可與第一導電圖案110及第二導電圖案120位於同一層上，且位於與第一導電圖案110之該側相對的第一導電圖案110之另一側處。亦即，第二導電圖案120可沿著朝在第一方向(x軸線方向)上延伸之第一導電圖案110之該側之一方向(-y軸線方向)設置，且虛設圖案單元130可沿著朝第一導電圖案110之該另一側之一方向(+y軸線方向)設置。另一選擇為，虛設圖案單元130可沿著第一導電圖案110在第一方向(x軸線方向)上延伸。
如第9圖中所示，虛設圖案單元130可包含間隔開之複數個虛設圖案DM。該等虛設圖案DM可沿著第一導電圖案110在第一方向(x軸線方向)上形成。雖然未例示，但根據一實例性實施例，該等虛設圖案DM沿著第一導電圖案110在第一方向(x軸線方向)上彼此間隔開且被形成為一曲折形圖案。根據一實例性實施例，該等虛設圖案DM彼此連接。
在第9圖中，在與第一導電圖案110相同之層上可更提供有一 第三導電圖案140，第三導電圖案140與第一導電圖案110沿同一方向(即，第一方向(x軸線方向))延伸。第三導電圖案140可以是距虛設圖案單元130之一側最近者，虛設圖案單元130之該側與其中設置有第一導電圖案110的虛設圖案單元130之另一側相對。根據本實例性實施例，第一導電圖案110可以是一掃描線，且第三導電圖案140可以是一前一掃描線。然而，實例性實施例並不限於此。
如上所述，根據本實例性實施例，複數個薄膜電晶體可位於薄膜電晶體基板2上。如上所述，在該等薄膜電晶體當中，一驅動薄膜電晶體可包含一主動圖案及一閘電極，該閘電極交疊該主動圖案之至少一部分。根據本實例性實施例，第二導電圖案120可以是該驅動薄膜電晶體之一閘電極。在一實例性實施例中，第二導電圖案120可同時是該驅動薄膜電晶體之閘電極及一電容器之一下部電極。
參照第9圖及第10圖，第一導電圖案110與第二導電圖案120分開一第一距離d1，且第一導電圖案110與虛設圖案單元130分開一第二距離d2，第二距離d2相同於或小於第一距離d1。第一導電圖案110可與第三導電圖案140分開一第三距離d3，第三導電圖案140位於第一導電圖案110之另一側處且與位於第一導電圖案110之該側處之第二導電圖案120相對。在一實施例中，第三距離d3大於第一距離d1或第二距離d2。
在其中虛設圖案單元130被省略之一實施例中，第二導電圖案120及第三導電圖案140與第一導電圖案110連接。在此實施例中，如上所述，第一導電圖案110及第二導電圖案120是形成第一畫素PXL且彼此分開第一距離d1之導電圖案，且第一導電圖案110及第三導電圖案140是分別形成彼此鄰近之第一畫素PXL及第二畫素PXL'且彼此分開第三距離d3之導電圖 案，第三距離d3大於第一距離d1。
在上述電路圖之一實施例中，於在基板100上圖案化出導電圖案110、120及130之一製程期間，其中設置有第二導電圖案120且第二導電圖案120與第一導電圖案110間隔開一相對短距離的第一導電圖案110之側之一錐角不同於其中設置有第三導電圖案140且第三導電圖案140與第一導電圖案110分開一相對長距離的第一導電圖案110之另一側之一錐角。亦即，在圖案化製程期間在第一導電圖案110之該側處因分開第一距離d1之第二導電圖案120而發生曝光及光干涉，且因此，第一導電圖案110之該側之錐角減小。然而，在第一導電圖案110之該另一側處不發生曝光及光干涉，在圖案化製程期間因分開較第一距離d1長之一距離之第三導電圖案140而使光直接發射至第一導電圖案110之該另一側上，且因此，第一導電圖案110之該另一側之錐角增大。此種現象可能會在其中各線間之寬度為小的一高解析度顯示器件中發生。
在其中第一導電圖案110之該另一側之該錐角已增大之實施例中，當層間絕緣層IL位於第一導電圖案110上時，在第一導電圖案110之該另一側處，層間絕緣層IL之厚度漸進地增大，而在第一導電圖案110之該另一側處，層間絕緣層IL可因錐角增大而變得破裂。此等裂縫使流動至第一導電圖案110中之電流洩漏，且可在整個顯示裝置中導致故障。
因此，根據一實例性實施例，薄膜電晶體基板2包含配置於第一導電圖案110之該另一側處且分開第二距離d2之虛設圖案單元130，第二距離d2相同於或小於第一距離d1。因此，第二導電圖案120及虛設圖案單元130配置於第一導電圖案110之二個側處，且分別與第一導電圖案110分開第一距離d1及第二距離d2。由於第二導電圖案120及虛設圖案單元130，可 藉由在圖案化製程期間在第一導電圖案110之二個側處皆形成曝光及光干涉來減小第一導電圖案110之二個側之錐角。由於第一導電圖案110之二個側之錐角是以相同漸進方式形成，因此可防止第一導電圖案110上之層間絕緣層IL破裂，可防止第一導電圖案110上之電流洩漏，且因此，可減少一顯示裝置中因電流洩漏引起之故障。
雖然上文主要闡述了一種薄膜電晶體基板及一種包含該薄膜電晶體基板之顯示裝置，但本發明之實例性實施例並不限於此。舉例而言，一種製造該薄膜電晶體基板之方法及一種製造該顯示裝置之方法亦處於本發明之範圍內。
首先，參照第1圖至第5圖，根據一實例性實施例，一種製造薄膜電晶體基板1之方法包含在基板100上形成導電圖案110、120及130。可在同一圖案化製程期間形成導電圖案110、120及130，且因此，導電圖案110、120及130可包含相同材料且形成於同一層上。在基板100上形成導電圖案110、120及130之步驟可包含在基板100上形成第一導電圖案110、在基板100上形成第二導電圖案120及在基板100上形成虛設圖案單元130。根據本實例性實施例，導電圖案110、120及130是於在基板100上形成一緩衝層及一閘極絕緣層之後而形成於該閘極絕緣層上。然而，實例性實施例並不限於此。
第一導電圖案110可被形成為使得第一導電圖案110在基板100上沿著第一方向(x軸線方向)延伸。根據本實例性實施例，第一導電圖案110可以是一閘極線。
第二導電圖案120可被形成為使得第二導電圖案120是在與第一方向(x軸線方向)垂直之第二方向(y軸線方向)上距第一導電圖案 110之一側最近者。第二導電圖案120之一側可充當一第一薄膜電晶體之一第一閘電極，且第二導電圖案120之另一側可充當一電容器之一第一電容器電極。可以各種方式來形成第二導電圖案120。
虛設圖案單元130可與第一導電圖案110及第二導電圖案120形成於同一層上，且被圖案化成使得虛設圖案單元130位於與鄰近第二導電圖案120的第一導電圖案110之側相對的第一導電圖案110之另一側處。亦即，第二導電圖案120可沿著朝在第一方向(x軸線方向)上延伸之第一導電圖案110之一側之一方向(-y軸線方向)設置，且虛設圖案單元130可沿著朝第一導電圖案110之另一側之一方向(+y軸線方向)設置。另一選擇為，虛設圖案單元130可沿著第一導電圖案110在第一方向(x軸線方向)上延伸。
形成虛設圖案單元130之步驟可包含形成複數個虛設圖案DM。該等虛設圖案DM可彼此分開。該等虛設圖案DM可沿著第一導電圖案110在第一方向(x軸線方向)上形成。雖然未例示，但根據一實例性實施例，該等虛設圖案DM沿著第一導電圖案110在第一方向(x軸線方向)上以一曲折形圖案分開。根據一實例性實施例，該等虛設圖案DM彼此連接。
第4圖例示彼此鄰近之第一畫素PXL及第二畫素PXL'。於在第一畫素PXL及第二畫素PXL'其中之每一者中形成導電圖案110、120及130之後，可在導電圖案110、120及130上形成平坦化層PL，且隨後，可形成一第一畫素電極及一第二畫素電極。在第4圖中，虛線指示導電圖案110、120及130上其中將配置第一畫素電極及第二畫素電極之位置。
亦即，如上所述，第一畫素PXL可包含：一第一主動圖案；一第一薄膜電晶體，包含一第一閘電極，該第一閘電極交疊該第一主動圖案之至少一部分；以及一第一畫素電極，電性連接至該第一薄膜電晶體。 此外，第二畫素PXL'可包含：一第二主動圖案；一第二薄膜電晶體，包含一第二閘電極，該第二閘電極交疊該第二主動圖案之至少一部分；以及一第二畫素電極，電性連接至該第二薄膜電晶體。在此情形中，第一薄膜電晶體可以是第一畫素PXL之一驅動薄膜電晶體，且第二薄膜電晶體可以是第二畫素PXL'之一驅動薄膜電晶體。
根據本實例性實施例，第二導電圖案120可以是第一畫素PXL之一第一閘電極，且第三導電圖案140可以是第二畫素PXL'之一第二閘電極。根據實例性實施例，第二導電圖案120可同時是第一畫素PXL之第一閘電極及一電容器之一下部電極，且第三導電圖案140可同時是第二畫素PXL'之一第二閘電極及一電容器之一下部電極。然而，實例性實施例並不限於此。在此實施例中，第一導電圖案至第三導電圖案110、120及140可同時形成。
參照第4圖及第5圖，第一導電圖案110與第二導電圖案120可分開一第一距離d1，且第一導電圖案110與虛設圖案單元130可分開一第二距離d2，第二距離d2相同於或小於第一距離d1。第一導電圖案110可與第三導電圖案140分開一第三距離d3，第三導電圖案140位於第一導電圖案110之另一側處且與位於第一導電圖案110之該側處之第二導電圖案120相對。在一實施例中，第三距離d3大於第一距離d1或第二距離d2。
在其中虛設圖案單元130被省略之一實施例中，第二導電圖案120及第三導電圖案140與第一導電圖案110連接。在此實施例中，如上所述，第一導電圖案110及第二導電圖案120是形成第一畫素PXL且彼此分開第一距離d1之導電圖案，且第一導電圖案110及第三導電圖案140是分別形成彼此鄰近之第一畫素PXL及第二畫素PXL'且彼此分開第三距離d3之導電圖 案，第三距離d3大於第一距離d1。
在上述電路圖之一實施例中，於在基板100上圖案化出導電圖案110、120及130之一製程期間，其中設置有第二導電圖案120且第二導電圖案120與第一導電圖案110分開一相對短距離的第一導電圖案110之側之一錐角不同於其中設置有第三導電圖案140且第三導電圖案140與第一導電圖案110分開一相對長距離的第一導電圖案110之另一側之一錐角。亦即，在圖案化製程期間在第一導電圖案110之該側處因分開第一距離d1之第二導電圖案120而發生曝光及光干涉，且因此，第一導電圖案110之該側之錐角減小。另一方面，在第一導電圖案110之該另一側處不發生曝光及光干涉，而是在圖案化製程期間因分開較第一距離d1長之一距離之第三導電圖案140而使光直接發射至第一導電圖案110之該另一側上，且因此，第一導電圖案110之該另一側之錐角增大。此種現象可能會在其中各線間之寬度為小的一高解析度顯示器件中發生。
在其中第一導電圖案110之該另一側之該錐角已增大之實施例中，當層間絕緣層IL位於第一導電圖案110上時，在第一導電圖案110之該另一側處，層間絕緣層IL之厚度漸進地增大，而在第一導電圖案110之該另一側處，層間絕緣層IL可因錐角增大而變得破裂。此等裂縫使流動至第一導電圖案110中之電流洩漏，且可在整個顯示裝置中導致故障。
因此，根據一實例性實施例，薄膜電晶體基板1包含配置於第一導電圖案110之該另一側處且分開第二距離d2之虛設圖案單元130，第二距離d2相同於或小於第一距離d1。因此，第二導電圖案120及虛設圖案單元130配置於第一導電圖案110之二個側處，且分別與第一導電圖案110分開第一距離d1及第二距離d2。由於第二導電圖案120及虛設圖案單元130，可 藉由在圖案化製程期間在第一導電圖案110之二個側處皆形成曝光及光干涉來減小第一導電圖案110之二個側之錐角。由於第一導電圖案110之二個側之錐角是以相同漸進方式形成，因此可防止第一導電圖案110上之層間絕緣層IL破裂，可防止第一導電圖案110上之電流洩漏，且因此，可減少一顯示裝置中因電流洩漏引起之故障。
參照第6圖至第10圖，根據一實例性實施例，一種形成薄膜電晶體基板2之方法可包含在基板100上形成導電圖案110、120及130。可在同一圖案化製程期間形成導電圖案110、120及130，且因此，導電圖案110、120及130可包含相同材料且形成於同一層上。在基板100上形成導電圖案110、120及130之步驟可包含在基板100上形成第一導電圖案110、在基板100上形成第二導電圖案120及在基板100上形成虛設圖案單元130。根據本實例性實施例，導電圖案110、120及130是於在基板100上形成一緩衝層及一閘極絕緣層之後而形成於該閘極絕緣層上。然而，實例性實施例並不限於此。
第一導電圖案110可被形成為使得第一導電圖案110在基板100上沿著第一方向(x軸線方向)延伸。根據本實例性實施例，第一導電圖案110可以是一閘極線。
第二導電圖案120可被形成為使得第二導電圖案120是在與第一方向(x軸線方向)垂直之第二方向(y軸線方向)上距第一導電圖案110之一側最近者。第二導電圖案120之一側可充當一第一薄膜電晶體之一第一閘電極，且第二導電圖案120之另一側可充當一電容器之一第一電容器電極。可以各種方式來形成第二導電圖案120。
虛設圖案單元130可與第一導電圖案110及第二導電圖案120形成於同一層上，且被圖案化成使得虛設圖案單元130位於與鄰近第二導電 圖案120的第一導電圖案110之側相對的第一導電圖案110之另一側處。亦即，第二導電圖案120可沿著朝在第一方向(x軸線方向)上延伸之第一導電圖案110之一側之一方向(-y軸線方向)設置，且虛設圖案單元130可沿著朝第一導電圖案110之另一側之一方向(+y軸線方向)設置。另一選擇為，虛設圖案單元130可沿著第一導電圖案110在第一方向(x軸線方向)上延伸。
形成虛設圖案單元130之步驟可包含形成複數個虛設圖案DM。該等虛設圖案DM可彼此分開。該等虛設圖案DM可沿著第一導電圖案110在第一方向(x軸線方向)上形成。雖然未例示，但根據一實例性實施例，該等虛設圖案DM可沿著第一導電圖案110在第一方向(x軸線方向)上以一曲折形圖案分開。根據一實例性實施例，該等虛設圖案DM彼此連接。
在第9圖中，該方法可更包含形成第三導電圖案140，第三導電圖案140是與第一導電圖案110根據同一製造製程而與第一導電圖案110形成於同一層上且與第一導電圖案110沿著同一方向(即，第一方向(x軸線方向))延伸。第三導電圖案140可以是距虛設圖案單元130之一側最近者，虛設圖案單元130之該側與其中設置有第一導電圖案110的虛設圖案單元130之另一側相對。根據本實例性實施例，第一導電圖案110可以是一掃描線，且第三導電圖案140可以是一前一掃描線。然而，實例性實施例並不限於此。
如上所述，根據本實例性實施例，複數個薄膜電晶體可位於薄膜電晶體基板2上。如上所述，在該等薄膜電晶體當中，一驅動薄膜電晶體可包含一主動圖案及一閘電極，該閘電極交疊該主動圖案之至少一部分。根據本實例性實施例，第二導電圖案120可以是該驅動薄膜電晶體之一閘電極。在某些實施例中，第二導電圖案120可同時是該驅動薄膜電晶體之 閘電極及一電容器之一下部電極。
參照第9圖及第10圖，第一導電圖案110與第二導電圖案120可分開一第一距離d1，且第一導電圖案110與虛設圖案單元130可分開一第二距離d2，第二距離d2相同於或小於第一距離d1。第一導電圖案110可與第三導電圖案140分開一第三距離d3，第三導電圖案140位於第一導電圖案110之另一側處且與位於第一導電圖案110之該側處之第二導電圖案120相對。在一實施例中，第三距離d3大於第一距離d1或第二距離d2。
在其中虛設圖案單元130被省略之一實施例中，第二導電圖案120及第三導電圖案140與第一導電圖案110連接。在此實施例中，如上所述，第一導電圖案110及第二導電圖案120是形成第一畫素PXL且彼此分開第一距離d1之導電圖案，且第一導電圖案110及第三導電圖案140是分別形成彼此鄰近之第一畫素PXL及第二畫素PXL'且彼此分開第三距離d3之導電圖案，第三距離d3大於第一距離d1。
在上述電路圖之一實施例中，於在基板100上圖案化出導電圖案110、120及130之一製程期間，其中設置有第二導電圖案120且第二導電圖案120與第一導電圖案110分開一相對短距離的第一導電圖案110之側之一錐角不同於其中設置有第三導電圖案140且第三導電圖案140與第一導電圖案110分開一相對長距離的第一導電圖案110之另一側之一錐角。亦即，在圖案化製程期間在第一導電圖案110之該側處因分開第一距離d1之第二導電圖案120而發生曝光及光干涉，且因此，第一導電圖案110之該側之錐角減小。然而，在第一導電圖案110之該另一側處不發生曝光及光干涉，在圖案化製程期間因分開較第一距離d1長之一距離之第三導電圖案140而使光直接發射至第一導電圖案110之該另一側上，且因此，第一導電圖案110 之該另一側之錐角增大。此種現象可能會在其中各線間之寬度為小的一高解析度顯示器件中發生。
在其中第一導電圖案110之該另一側之該錐角已增大之實施例中，當層間絕緣層IL位於第一導電圖案110上時，在第一導電圖案110之該另一側處，層間絕緣層IL之厚度漸進地增大，而在第一導電圖案110之該另一側處，層間絕緣層IL可因錐角增大而變得破裂。此等裂縫使流動至第一導電圖案110中之電流洩漏，且可在整個顯示裝置中導致故障。
因此，根據一實例性實施例，薄膜電晶體基板2包含配置於第一導電圖案110之該另一側處且分開第二距離d2之虛設圖案單元130，第二距離d2相同於或小於第一距離d1。因此，第二導電圖案120及虛設圖案單元130配置於第一導電圖案110之二個側處，且分別與第一導電圖案110分開第一距離d1及第二距離d2。由於第二導電圖案120及虛設圖案單元130，可藉由在圖案化製程期間在第一導電圖案110之二個側處皆形成曝光及光干涉來減小第一導電圖案110之二個側之錐角。由於第一導電圖案110之二個側之錐角是以相同漸進方式形成，因此可防止第一導電圖案110上之層間絕緣層IL破裂，可防止第一導電圖案110上之電流洩漏，且因此，可減少一顯示裝置中因電流洩漏引起之故障。
在一實例性實施例中，第一導電圖案110、第二導電圖案120及虛設圖案單元130是由相同材料形成。
一種顯示器件可形成於上述薄膜電晶體基板1及2上。如上所述，該顯示器件可以是一有機發光器件或一液晶顯示器。
儘管上文已參照各圖闡述了本發明性之實例性實施例，然 而，本領域所屬領域中具有通常知識者將理解，可對本發明作出各種形式及細節改變，此並不背離本發明之精神及範圍。
110‧‧‧第一導電圖案
120‧‧‧第二導電圖案
130‧‧‧虛設圖案單元
140‧‧‧第三導電圖案
d1‧‧‧第一距離
d2‧‧‧第二距離
d3‧‧‧第三距離
DM‧‧‧虛設圖案
En‧‧‧發射控制訊號
PXL‧‧‧第一畫素
Sn-1‧‧‧前一掃描訊號
Sn‧‧‧掃描訊號
X-X‧‧‧線

Claims (9)

  1. 一種薄膜電晶體(thin film transistor；TFT)基板，包含：一基板；一第一導電圖案，位於該基板上且沿著一第一方向延伸；一第二導電圖案，與該第一導電圖案位於一同一層上，是鄰近該第一導電圖案之一第一側設置之複數個導電圖案當中距該第一導電圖案最近者，其中該第二導電圖案沿著一第二方向延伸，該第二方向垂直於該第一方向；以及一虛設圖案單元(dummy pattern unit)，與該第一導電圖案位於該同一層上且鄰近該第一導電圖案之一第二側設置，該第一導電圖案之該第二側與該第一導電圖案之該第一側相對；其中該第二導電圖案係為一像素的一第一薄膜電晶體的一第一閘電極的一部分。
  2. 如請求項1所述之薄膜電晶體基板，其中該第一導電圖案與該第二導電圖案間隔開一第一距離，且該第一導電圖案與該虛設圖案單元間隔開一第二距離，該第二距離等於或小於該第一距離。
  3. 如請求項1所述之薄膜電晶體基板，其中該虛設圖案單元包含複數個虛設圖案，該等虛設圖案彼此連接或彼此間隔開。
  4. 如請求項3所述之薄膜電晶體基板，其中該等虛設圖案被排列成一曲折形圖案(zigzag pattern)。
  5. 如請求項1所述之薄膜電晶體基板，更包含一第三導電圖案，該第三導電圖案與該第一導電圖案位於該同一層上，是鄰近該 虛設圖案單元之一側設置之複數個導電圖案當中距該第一導電圖案最近者，該虛設圖案單元之該一側與鄰近處設置有該第一導電圖案的該虛設圖案單元之另一側相對，其中該第三導電圖案是與該第一導電圖案沿該同一第一方向延伸，其中該第三導電圖案與該第一導電圖案間隔開一第三距離，該第三距離大於該第一距離。
  6. 如請求項5所述之薄膜電晶體基板，更包含：一主動圖案(active pattern)，該第一閘電極交疊該主動圖案之一部分。
  7. 如請求項1所述之薄膜電晶體基板，更包含一第三導電圖案，該第三導電圖案與該第一導電圖案位於該同一層上且是鄰近該虛設圖案單元之一側設置之複數個導電圖案當中之最近者，該虛設圖案單元之該一側與鄰近處設置有該第一導電圖案的該虛設圖案單元之另一側相對，其中該第三導電圖案與該第一導電圖案間隔開一第三距離，該第三距離大於該第一距離。
  8. 如請求項7所述之薄膜電晶體基板，更包含：一第一主動圖案，該第一閘電極交疊該第一主動圖案之一部分；一第一畫素電極，電性連接至該第一薄膜電晶體；一第二薄膜電晶體，包含一第二主動圖案及該第三導電圖案，其中該第三導電圖案包含一第二閘電極，該第二閘電極交疊該第二主動圖案之一部分；以及一第二畫素電極，電性連接至該第二薄膜電晶體。
  9. 一種顯示裝置，包含：如請求項1所述之薄膜電晶體(thin film transistor；TFT)基板；以及一顯示面板，位於該薄膜電晶體基板上。
TW105107758A 2015-04-14 2016-03-14 薄膜電晶體基板及顯示裝置 TWI697108B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2015-0052458 2015-04-14
KR1020150052458A KR102410525B1 (ko) 2015-04-14 2015-04-14 박막 트랜지스터 기판, 이를 구비한 디스플레이 장치, 박막 트랜지스터 기판 제조방법 및 디스플레이 장치 제조방법

Publications (2)

Publication Number Publication Date
TW201637181A TW201637181A (zh) 2016-10-16
TWI697108B true TWI697108B (zh) 2020-06-21

Family

ID=57128485

Family Applications (1)

Application Number Title Priority Date Filing Date
TW105107758A TWI697108B (zh) 2015-04-14 2016-03-14 薄膜電晶體基板及顯示裝置

Country Status (4)

Country Link
US (1) US9893087B2 (zh)
KR (1) KR102410525B1 (zh)
CN (1) CN106057816B (zh)
TW (1) TWI697108B (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102359349B1 (ko) * 2015-02-03 2022-02-07 삼성디스플레이 주식회사 유기 발광 표시 장치
KR102551789B1 (ko) 2016-06-15 2023-07-07 삼성디스플레이 주식회사 디스플레이 장치
KR102389346B1 (ko) * 2017-04-03 2022-04-25 삼성디스플레이 주식회사 표시 장치
CN107275349A (zh) * 2017-07-18 2017-10-20 深圳市华星光电半导体显示技术有限公司 Amoled器件的阵列基板的制作方法
US20200058891A1 (en) * 2018-08-16 2020-02-20 Int Tech Co., Ltd. Light emitting device and manufacturing method thereof
KR20200145976A (ko) * 2019-06-21 2020-12-31 삼성디스플레이 주식회사 전자 패널 및 이를 포함하는 전자 장치

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20150103284A1 (en) * 2013-10-11 2015-04-16 Seiko Epson Corporation Electro-optical device and electronic apparatus

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6320214B1 (en) * 1997-12-24 2001-11-20 Matsushita Electric Industrial Co., Ltd. Semiconductor device having a ferroelectric TFT and a dummy element
KR100714264B1 (ko) * 2000-11-22 2007-05-02 삼성전자주식회사 게이트 폴리용 더미 패턴 형성 방법
KR20020058521A (ko) * 2000-12-30 2002-07-12 박종섭 반도체 소자의 제조방법
JP4131243B2 (ja) 2004-02-06 2008-08-13 セイコーエプソン株式会社 電気光学装置の製造方法、電気光学装置、及び電子機器
KR100700642B1 (ko) 2004-12-13 2007-03-27 삼성에스디아이 주식회사 유기전계발광표시소자 및 그 제조방법
KR100696522B1 (ko) * 2005-05-28 2007-03-19 삼성에스디아이 주식회사 평판표시장치
KR100762686B1 (ko) 2006-08-01 2007-10-01 삼성에스디아이 주식회사 유기 전계 발광표시장치 및 그의 제조방법
JP5291917B2 (ja) * 2007-11-09 2013-09-18 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
KR101565796B1 (ko) * 2008-12-24 2015-11-06 삼성전자주식회사 반도체 소자 및 반도체 소자의 패턴 형성 방법
KR101502118B1 (ko) * 2010-11-01 2015-03-12 삼성디스플레이 주식회사 표시 장치
KR101850409B1 (ko) 2012-03-15 2018-06-01 삼성전자주식회사 듀얼 게이트 절연막을 갖는 반도체 장치의 제조 방법
US10090374B2 (en) * 2012-06-18 2018-10-02 Samsung Display Co., Ltd. Organic light-emitting display device

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20150103284A1 (en) * 2013-10-11 2015-04-16 Seiko Epson Corporation Electro-optical device and electronic apparatus

Also Published As

Publication number Publication date
CN106057816B (zh) 2022-02-08
TW201637181A (zh) 2016-10-16
US9893087B2 (en) 2018-02-13
CN106057816A (zh) 2016-10-26
KR102410525B1 (ko) 2022-06-20
KR20160122894A (ko) 2016-10-25
US20160307931A1 (en) 2016-10-20

Similar Documents

Publication Publication Date Title
USRE49405E1 (en) Capacitor device, organic light emitting display apparatus including the capacitor device, and method of manufacturing the organic light emitting display apparatus
US11069294B2 (en) Organic light-emitting diode (OLED) display and method of manufacturing the same
TWI697108B (zh) 薄膜電晶體基板及顯示裝置
CN105870126B (zh) 薄膜晶体管基底、其制造方法、显示装置及其制造方法
TWI712168B (zh) 有機發光二極體顯示器
US20220199752A1 (en) Display device
US9343484B2 (en) Thin film transistor substrate and display apparatus including the same
US9887252B2 (en) Transparent display apparatus
TW201637221A (zh) 薄膜電晶體基板、包含其之顯示裝置、製造薄膜電晶體基板之方法及製造顯示裝置之方法
US9614157B2 (en) Organic light emitting diode display having a plurality of data drivers and manufacturing method thereof
TW201334253A (zh) 顯示裝置
KR20150037278A (ko) 대면적 상부 발광형 유기발광 다이오드 표시장치