TWI686635B - 光學收發器及其製造方法 - Google Patents

光學收發器及其製造方法 Download PDF

Info

Publication number
TWI686635B
TWI686635B TW108102480A TW108102480A TWI686635B TW I686635 B TWI686635 B TW I686635B TW 108102480 A TW108102480 A TW 108102480A TW 108102480 A TW108102480 A TW 108102480A TW I686635 B TWI686635 B TW I686635B
Authority
TW
Taiwan
Prior art keywords
integrated circuit
circuit assembly
photonic integrated
photonic
optical transceiver
Prior art date
Application number
TW108102480A
Other languages
English (en)
Other versions
TW202016591A (zh
Inventor
陳志豪
高金福
鄭禮輝
盧思維
Original Assignee
台灣積體電路製造股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 台灣積體電路製造股份有限公司 filed Critical 台灣積體電路製造股份有限公司
Application granted granted Critical
Publication of TWI686635B publication Critical patent/TWI686635B/zh
Publication of TW202016591A publication Critical patent/TW202016591A/zh

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24—Coupling light guides
    • G02B6/42—Coupling light guides with opto-electronic elements
    • G02B6/4201—Packages, e.g. shape, construction, internal or external details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24—Coupling light guides
    • G02B6/42—Coupling light guides with opto-electronic elements
    • G02B6/4201—Packages, e.g. shape, construction, internal or external details
    • G02B6/4219—Mechanical fixtures for holding or positioning the elements relative to each other in the couplings; Alignment methods for the elements, e.g. measuring or observing methods especially used therefor
    • G02B6/4236—Fixing or mounting methods of the aligned elements
    • G02B6/4244—Mounting of the optical elements
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24—Coupling light guides
    • G02B6/42—Coupling light guides with opto-electronic elements
    • G02B6/4201—Packages, e.g. shape, construction, internal or external details
    • G02B6/4274—Electrical aspects
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G02B2006/12166—Manufacturing methods
    • G02B2006/12197—Grinding; Polishing
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24—Coupling light guides
    • G02B6/42—Coupling light guides with opto-electronic elements
    • G02B6/4201—Packages, e.g. shape, construction, internal or external details
    • G02B6/4219—Mechanical fixtures for holding or positioning the elements relative to each other in the couplings; Alignment methods for the elements, e.g. measuring or observing methods especially used therefor
    • G02B6/4228—Passive alignment, i.e. without a detection of the degree of coupling or the position of the elements
    • G02B6/423—Passive alignment, i.e. without a detection of the degree of coupling or the position of the elements using guiding surfaces for the alignment
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24—Coupling light guides
    • G02B6/42—Coupling light guides with opto-electronic elements
    • G02B6/4201—Packages, e.g. shape, construction, internal or external details
    • G02B6/4249—Packages, e.g. shape, construction, internal or external details comprising arrays of active devices and fibres
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/6834—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to protect an active side of a device or wafer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H01L2224/81815—Reflow soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18161—Exposing the passive side of the semiconductor or solid-state body of a flip chip

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Optics & Photonics (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

一種光學收發器，包含光子積體電路組件、電子積體電 路組件以及絕緣密封體。光子積體電路組件包含至少一個光學輸入/輸出部和位於至少一個光學輸入/輸出部附近的至少一個凹槽。電子積體電路組件安置於光子積體電路組件上且電性連接到所述光子積體電路組件。絕緣密封體安置於光子積體電路組件上，且橫向地包封電子積體電路組件。光子積體電路組件的至少一個凹槽被絕緣密封體暴露出，且適用於插入光子元件。

Description

光學收發器及其製造方法
本發明的實施例是有關於光學收發器及其製造方法。
光學收發器模組用於要求高性能、緊密封裝以及低功耗的高速光通訊系統中。光傳輸/接收功能實施於可插拔(pluggable)光學收發器模組中。光學收發器模組遵從高達大於100Gbps的通訊速度範圍下的各種國際標準規範。目前，光學收發器模組的製造製程非常複雜，且其良率增加是必要的。
本發明實施例的一種光學收發器，包括光子積體電路組件、電子積體電路組件以及絕緣密封體。光子積體電路組件包括至少一個光學輸入/輸出部以及位於所述至少一個光學輸入/輸出部附近的至少一個凹槽。電子積體電路組件安置於所述光子積體電路組件上且電性連接到所述光子積體電路組件。絕緣密封體安 置於所述光子積體電路組件上且橫向地包封所述電子積體電路組件，其中所述絕緣密封體以及所述光子積體電路組件的所述至少一個凹槽適用於插入光子元件。
本發明實施例的一種製造光學收發器的方法，包括：提供光子積體電路組件，其中所述光子積體電路組件包括至少一個光學輸入/輸出部以及位於所述至少一個光學輸入/輸出部附近的至少一個凹槽；使電子積體電路組件與所述光子積體電路組件接合；在所述光子積體電路組件上形成突出部以覆蓋所述至少一個凹槽；在所述光子積體電路組件上形成絕緣密封體以橫向地包封所述電子積體電路組件以及所述突出部；以及從所述光子積體電路組件去除所述突出部。
本發明實施例的一種製造光學收發器的方法，包括：提供包括多個光子積體電路組件的中介物，且所述多個光子積體電路組件中的每一個包括至少一個光學輸入/輸出部以及位於所述至少一個光學輸入/輸出部附近的至少一個凹槽；使多個電子積體電路組件與所述中介物接合；在所述中介物上形成多個突出部，且所述多個突出部填充所述中介物的所述多個凹槽並從所述中介物突出；在所述中介物上形成絕緣密封體以形成結構，其中所述絕緣密封體橫向地包封所述多個電子積體電路組件以及所述多個突出部；使所述結構單體化以形成多個單體化光學收發器；以及從所述多個單體化光學收發器去除所述多個突出部。
100:光子積體電路組件
100a:電接合部
100b:光學輸入/輸出部
100c:凹槽
200:電子積體電路組件
300a、300b:絕緣密封體
A、B:區域
AS1:第一主動表面
AS2:第二主動表面
B1、B2:導電凸塊
C1、C2、C3:載體
C2':單體化載體
CS:約束結構
INT:中介物
OTC:單體化光學收發器
P:突出部
PD:光子元件
RS1:第一後表面
RS2:第二後表面
SUB:佈線基底
SW1、SW4、SW5、SW5'、SW6、SW6':彎曲傾斜側壁
SW2、SW3:側壁
SW5"、SW6":垂直側壁
UF1、UF2:底填充物
w1、w3:頂部尺寸
w2、w4:底部尺寸
當結合附圖閱讀時，從以下詳細描述最好地理解本公開的方面。應注意，根據業界中的標準慣例，各種特徵未按比例繪製。實際上，為了論述清楚起見，可任意增大或減小各種特徵的尺寸。
圖1到圖13說明根據本公開的一些實施例的用於製造光學收發器的製程流程。
圖14A是根據本公開的一些實施例的圖13中所說明的光學收發器的示意圖。
圖14B是根據本公開的一些替代實施例的圖13中所說明的光學收發器的示意圖。
圖15A是根據本公開的一些實施例的示意性地說明圖13中示出的區域A的橫截面圖。
圖15B是根據本公開的一些替代實施例的示意性地說明圖13中示出的區域A的橫截面圖。
圖16A是根據本公開的一些實施例的示意性地說明圖13中示出的區域B的橫截面圖。
圖16B是根據本公開的一些替代實施例的示意性地說明圖13中示出的區域B的橫截面圖。
以下公開內容提供用於實施所提供主題的不同特徵的許 多不同實施例或實例。下文描述組件和佈置的具體實例以簡化本公開。當然，這些只是實例且並不意欲為限制性的。舉例來說，在以下描述中，第一特徵在第二特徵上方或上的形成可包含第一特徵和第二特徵直接接觸地形成的實施例，且還可包括額外特徵可在第一特徵與第二特徵之間形成使得第一特徵和第二特徵可不直接接觸的實施例。另外，本公開可在各個實例中重複參考標號和/或字母。這種重複是出於簡化和清楚的目的，且本身並不指示所論述的各種實施例和/或配置之間的關係。
此外，為易於描述，可在本文中使用空間相對術語，如“在…下方”、“在…下”、“下部”、“在…上方”、“上部”以及類似術語，以描述如圖式中所說明的一個元件或特徵與另一(一些)元件或特徵的關係。除圖式中所描繪的定向以外，空間相對術語意欲涵蓋元件在使用或操作中的不同定向。設備可以其它方式定向(旋轉90度或處於其它定向)，且本文中所使用的空間相對描述詞同樣可相應地進行解釋。
還可包含其它特徵和製程。舉例來說，可包含測試結構以幫助驗證測試3D封裝或3D-IC元件。測試結構可包含例如形成於重佈線層中或基底上的測試墊，所述基底允許測試3D封裝或3D-IC、使用探針和/或探針卡以及類似物。可對中間結構以及最終結構執行驗證測試。另外，本文中所公開的結構和方法可與並有已知良好晶粒的中間驗證的測試方法結合使用以增大良率並降低成本。
圖1到圖13說明根據本公開的一些實施例的用於製造光學收發器的製程流程。圖14A是根據本公開的一些實施例的圖13中所說明的光學收發器的示意圖。圖14B是根據本公開的一些替代實施例的圖13中所說明的光學收發器的示意圖。
參考圖1，提供其中包含多個光子積體電路組件100的中介物INT。光子積體電路組件100以陣列佈置，且實體彼此至連接。多個光子積體電路組件100當中的每一光子積體電路組件100可分別包含：電接合部100a；至少一個光學輸入/輸出部100b，配置成傳輸和接收光學信號；以及至少一個凹槽100c，位於所述至少一個光學輸入/輸出部100b附近。光學信號是例如脈衝光、具有持續波(continuous wave；CW)的光或其組合。在一些實施例中，光子積體電路組件100的電接合部100a可包含半導體元件(例如，電晶體、電容器等等)、用於電性連接的佈線或導體，且光子積體電路組件100的光學輸入/輸出部100b可包含半導體元件和用於處理光學信號的光學元件(例如，光柵耦合器(grating coupler))。舉例來說，形成於光學輸入/輸出部100b中的半導體元件可包含電晶體、電容器、光電二極體或其組合，且形成於光學輸入/輸出部100b中的光學元件可包含調製器(modulator)、光柵耦合器、邊緣耦合器(edge coupler)、波導、濾波器或其組合。如圖1所示，中介物INT可包含第一主動表面AS1和與第一主動表面AS1相對的第一後表面RS1，其中光子積體電路組件100的電接合部100a、光學輸入/輸出部100b以及凹槽100c形成於中介 物INT的第一主動表面AS1處。在一些實施例中，多個凹槽100c可形成於中介物的第一主動表面AS1上，且凹槽100c可以是通過刻蝕或其它合適的製程形成的V型-凹槽。本公開中並不限制一或多個凹槽的數目。
如圖1所示，中介物INT可更包含形成於其第一主動表面AS1上的多個導電凸塊B1。在一些實施例中，導電凸塊B1可以是形成於中介物INT的第一主動表面AS1上的微型凸塊(micro-bump)(例如，焊料凸塊、銅凸塊或其它金屬凸塊)。舉例來說，多組導電凸塊B1可形成於中介物INT上，且每組導電凸塊B1可分別形成於多個光子積體電路組件100中的一個上。
如圖1所示，多個電子積體電路組件200設置且安裝到中介物INT上。在一些實施例中，可拾取(pick and place)電子積體電路組件200且將其放置到中介物INT的第一主動表面AS1上，使得電子積體電路組件200可覆蓋光子積體電路組件100的電接合部100a，且光子積體電路組件100的光學輸入/輸出部100b可不由電子積體電路組件200覆蓋或屏蔽。多個電子積體電路組件200中的每一個可分別包含第二主動表面AS2和與第二主動表面AS2相對的第二後表面RS2。在拾取電子積體電路組件200且將其放置到中介物INT上後，電子積體電路組件200的第二主動表面AS2可面向中介物INT，且電子積體電路組件200可通過多個導電凸塊B1與中介物INT接合。舉例來說，可執行導電凸塊B1的回焊製程以便於電子積體電路組件200與中介物INT之間接 合。在一些實施例中，電子積體電路組件200的數目可等於包含於中介物INT中的光子積體電路組件100的數目。在一些替代實施例中，電子積體電路組件200的數目可高於包含於中介物INT中的光子積體電路組件100的數目。本公開中並不限制電子積體電路組件200的數目。
在一些實施例中，在執行導電凸塊B1的上述回焊製程後，底填充物UF1可形成於電子積體電路組件200與中介物INT之間，以便橫向地包封導電凸塊B1。底填充物UF1不僅保護導電凸塊B1免於疲勞(fatigue)，且還增強電子積體電路組件200與中介物INT之間的接合可靠性。在一些替代實施例中，底填充物UF1的形成可省略。
儘管通過由底填充物UF1包封的導電凸塊B1來實現電子積體電路組件200與中介物INT之間的接合和電性連接(圖1中所示)，但本公開的電子積體電路組件200與中介物INT之間的接合和電性連接不限於此，且可利用其它合適的晶片到晶圓(chip-to-wafer)接合製程(例如，晶片到晶圓混合式接合(hybrid bonding)製程)。
參考圖2，在電子積體電路組件200與中介物INT接合後，多個突出部P形成於中介物INT的第一主動表面AS1上以覆蓋多個凹槽100c。突出部P填充凹槽100c，且從中介物INT的第一主動表面AS1突出。凹槽100c可增強中介物INT與突出部P之間的結合力。在一些實施例中，突出部P不僅覆蓋凹槽100c， 且還覆蓋光學輸入/輸出部100b的部分，且由突出部P覆蓋的光學輸入/輸出部100b的部分位於凹槽100c附近。在一些實施例中，突出部P的數目可等於光子積體電路組件100的光學輸入/輸出部100b的數目。
如圖2中所示，突出部P可具有彎曲傾斜側壁SW1，且突出部P的彎曲傾斜側壁SW1位於光學輸入/輸出部100b上方。突出部P形成為暫時地佔用用以插入光子元件PD(如圖13中所示)的空間。換句話說，利用突出部P來定義光子元件PD的插入位置。由於形成突出部P以確定和暫時地佔用用以插入光子元件PD的空間，因此可根據要插入的光子元件PD的耦合部分的幾何形狀來在中介物INT上設計和製造突出部P的幾何形狀。
在一些實施例中，突出部P可通過列印製程(例如，三維列印製程)形成於中介物INT上，且突出部P可由印墨或其它合適的介電聚合物(例如，PI、環氧樹脂、丙烯酸酯類等等)形成。形成於中介物INT上的突出部P的高度可高於凹槽100c的深度。舉例來說，突出部P的高度可介於約40微米到約3000微米範圍內，且凹槽100c的深度可介於約20微米到約1500微米範圍內。此外，如圖2中所示，在一些實施例中，突出部P的頂部表面低於電子積體電路組件200的第二後表面RS2。在一些替代實施例中，圖中未示，突出部P的頂部表面可實質上與電子積體電路組件200的第二後表面RS2齊平。
參考圖3，絕緣密封體300a形成於中介物INT上，以便 包封電子積體電路組件200、底填充物UF1以及突出部P。在一些實施例中，絕緣密封體300a可通過包覆模制(over-mold)製程後接第一研磨製程而形成。在包覆模制製程期間，絕緣模制材料形成於中介物INT上，以包封電子積體電路組件200、底填充物UF1以及突出部P，使得不暴露電子積體電路組件200、底填充物UF1以及突出部P。隨後，研磨或拋光(即第一研磨製程)絕緣模制材料直到暴露電子積體電路組件200的第二後表面RS2為止。在執行研磨製程後，絕緣密封體300a形成於中介物INT上。如圖3中所示，由於突出部P的頂部表面低於電子積體電路組件200的第二後表面RS2，因此在執行第一研磨製程後，突出部P不由絕緣密封體300a暴露。絕緣模制材料的第一研磨製程可以是化學機械拋光(chemical mechanical polishing；CMP)製程、機械研磨製程、其組合或其它合適的製程。
在一些替代實施例中，圖中未示，當突出部P的頂部表面可實質上與電子積體電路組件200的第二後表面RS2齊平時，在執行第一研磨製程後，突出部P由絕緣密封體300a暴露。另外，在執行第一研磨製程後，當突出部P已由絕緣密封體300a暴露時，不需要額外研磨製程(例如，圖7中描述的研磨製程)。
參考圖3和圖4，在形成絕緣密封體300a後，將圖3中示出的所得結構轉移接合到載體C1上，使得電子積體電路組件200的第二後表面RS2和絕緣密封體300a與載體C1接合。在一些實施例中，載體C1可以是半導體晶圓(例如，矽晶圓)或能夠 承載圖3中所示的所得結構的其它合適基底。
參考圖4和圖5，執行薄化製程以減小中介物INT的厚度。在一些實施例中，可對中介物INT的第一後表面RS1執行研磨或拋光製程直到暴露光子積體電路組件100的電接合部100a為止。中介物INT的研磨製程可以是化學機械拋光(CMP)製程、機械研磨製程、其組合或其它合適的製程。
參考圖5和圖6，在執行中介物INT的薄化製程後，多個導電凸塊B2可形成於中介物INT的第一後表面RS1上。在一些實施例中，形成於中介物INT的第一後表面RS1上的導電凸塊B2可以是可控塌陷晶片連接凸塊(C4凸塊)。舉例來說，多組導電凸塊B2可形成於中介物INT的第一後表面RS1上，且每組導電凸塊B2可分別形成於多個光子積體電路組件100中的一個上。
參考圖6和圖7，在中介物INT的第一後表面RS1上形成導電凸塊B2後，執行轉移接合製程以將由載體C1承載的所得結構從載體C1轉移到另一載體C2上。在一些實施例中，由載體C1承載的所得結構可轉換到載體C2上，使得導電凸塊B2和中介物INT的第一後表面RS1與載體C2粘合。隨後，執行載體C1的剝離(de-bonding)製程。舉例來說，載體C2可以是與導電凸塊B2和中介物INT的第一後表面RS1粘合的鋸帶(saw tape)，且導電凸塊B2可由所述鋸帶保護。
如圖6和圖7所示，執行絕緣密封體300a的第二研磨製程。對絕緣密封體300a的頂部表面和電子積體電路組件200的第 二後表面RS2執行第二研磨製程直到暴露突出部P為止。在執行絕緣密封體300a的第二研磨製程後，絕緣密封體300b形成於中介物INT上，以便橫向地包封電子積體電路組件200和突出部P。另外，在執行絕緣密封體300a的第二研磨製程後，電子積體電路組件200的厚度減小，且突出部P暴露出。
參考圖7和圖8，沿切割線(scribe line)SL(圖7中所示)執行單體化製程，使得由載體C2承載的所得結構單體化為多個單體化光學收發器OTC，且多個單體化光學收發器OTC中的每一個由單體化載體C2'承載的。如圖8所示，多個單體化光學收發器OTC中的每一個可包含至少一個光子積體電路組件100、至少一個電子積體電路組件200、絕緣密封體300b以及突出部P。至少一個光子積體電路組件100包含至少一個電接合部100a、至少一個光學輸入/輸出部100b以及位於所述至少一個光學輸入/輸出部100b附近的至少一個凹槽100c。另外，電子積體電路組件200安置於光子積體電路組件100的電接合部100a上且電性連接到所述電接合部。突出部P至少覆蓋光子積體電路組件100的至少一個光學輸入/輸出部100b的部分。
如圖7和圖8所示，在單體化製程期間，切斷中介物INT和載體C2，且可去除突出部P的部分。在單體化光學收發器OTC中，可暴露突出部P的至少一個側壁SW2，且所述至少一個側壁與光子積體電路組件100的側壁SW3實質上對準。
參考圖8和圖9，執行轉移接合(transfer bonding)製程 以將多個單體化光學收發器OTC中的至少一個從單體化載體C2'轉移到載體C3上。在一些實施例中，通過框裝(frame mount)製程將由單體化載體C2'承載的至少一個單體化光學收發器OTC安裝於載體C3(例如，用於支撐單體化光學收發器OTC的框)上，且隨後從單體化光學收發器OTC去除單體化載體C2'，使得單體化光學收發器OTC的導電凸塊B2組暴露出。
參考圖9和圖10，設置佈線基底SUB。通過導電凸塊B2組將至少一個單體化光學收發器OTC安裝到佈線基底SUB上且電性連接到所述佈線基底。舉例來說，可執行導電凸塊B2的回焊製程，以便於至少一個單體化光學收發器OTC與佈線基底SUB之間的接合。
參考圖11，在執行導電凸塊B2的上述回焊製程後，約束結構CS(例如，障壁(dam))可形成於佈線基底SUB上，且約束結構CS可形成於單體化光學收發器OTC的一側處。在一些實施例中，約束結構CS可從佈線基底SUB向上延伸，且可與突出部P的側壁SW2和光子積體電路組件100的側壁SW3接觸。如圖11所示，突出部P的側壁SW2可部分地由約束結構CS覆蓋。舉例來說，形成於佈線基底SUB上的約束結構CS的高度可介於約10微米到約500微米範圍內。另外，約束結構CS的底部部分可具有彎曲傾斜側壁SW4，且約束結構CS的彎曲傾斜側壁SW4位於凹槽100c下方。
在一些實施例中，約束結構CS可通過列印製程(例如， 三維列印製程)形成於佈線基底SUB上，且約束結構CS可由印墨或其它合適的介電材料(例如，PI、環氧樹脂、丙烯酸酯類等等)形成。
參考圖12，在一些實施例中，底填充物UF2可形成於單體化光學收發器OTC與佈線基底SUB之間，以便橫向地包封導電凸塊B2。底填充物UF2的分佈由約束結構CS約束。換句話說，約束結構CS附近的底填充物UF2可不橫向地超過單體化光學收發器OTC的側壁(例如，側壁SW2和側壁SW3)。底填充物UF2不僅保護導電凸塊B2免於疲勞，且還增強單體化光學收發器OTC與佈線基底SUB之間的接合可靠性。在一些替代實施例中，約束結構CS和底填充物UF2的形成可省略。
參考圖12和圖13，在形成底填充物UF2後，可去除單體化光學收發器OTC的約束結構CS和突出部P，使得暴露出光子積體電路組件100的凹槽100c和光學輸入/輸出部100b的部分。在一些實施例中，通過濕式刻蝕或乾式刻蝕來去除約束結構CS和突出部P。
如圖13所示，單體化光學收發器OTC包含光子積體電路組件100、電子積體電路組件200以及絕緣密封體300b。光子積體電路組件100至少包含至少一個光學輸入/輸出部100b和位於所述至少一個光學輸入/輸出部100b附近的至少一個凹槽100c。電子積體電路組件200安置於光子積體電路組件100上，且電性連接到所述光子積體電路組件。絕緣密封體300b安置於光子積體 電路組件100上，且橫向地包封電子積體電路組件200。另外，至少一個光學輸入/輸出部100b的部分和光子積體電路組件100的至少一個凹槽100c(例如，圖14A或圖14B中所說明的V型-凹槽)通過絕緣密封體300b而暴露，且適用於插入至少一個光子元件PD。在一些實施例中，至少一個光學輸入/輸出部100b與至少一個凹槽100c分別設置於光子積體電路組件100中面向電子積體電路組件200的同一側上的不同位置。
在一些實施例中，單體化光學收發器OTC可更包含多個導電凸塊B1(例如，微型凸塊)和安置於電子積體電路組件200與光子積體電路組件100之間的底填充物UF1，其中電子積體電路組件200可通過導電凸塊B1電性連接到光子積體電路組件100。在一些替代實施例中，單體化光學收發器OTC可更包含電子積體電路組件200與光子積體電路組件100之間的混合式接合界面(未示出)，其中電子積體電路組件200可通過所述混合式接合界面電性連接到光子積體電路組件100，所述混合式接合界面包含金屬對金屬(metal-to-metal)接合界面和介電質對介電質(dielectric-to-dielectric)接合界面。
在一些實施例中，單體化光學收發器OTC可更包含導電凸塊B2和安置於佈線基底SUB與光子積體電路組件100之間的底填充物UF2，其中光子積體電路組件100通過導電凸塊B2電性連接到佈線基底SUB，且導電凸塊B2由底填充物UF2橫向地包封。
如圖13的區域A所示，在一些實施例中，位於光子積體電路組件100的至少一個光學輸入/輸出部100b上方的絕緣密封體300b的部分可包含彎曲傾斜側壁SW5。包含彎曲傾斜側壁SW5的絕緣密封體300b的部分可位於光子積體電路組件100的至少一個凹槽100c附近。另外，如圖13所示，絕緣密封體300b的所述部分的頂部尺寸w1大於絕緣密封體300b的所述部分的底部尺寸w2。絕緣密封體300b的彎曲傾斜側壁SW5的輪廓與如圖8所示的突出部P的幾何形狀相關，且可由所述突出部的幾何形狀確定。換句話說，絕緣密封體300b的彎曲傾斜側壁SW5的輪廓與如圖8所示的突出部P的彎曲傾斜側壁SW1相關，且可由所述突出部的彎曲傾斜側壁確定。
如圖13的區域B所示，在一些實施例中，位於光子積體電路組件100的至少一個凹槽100c下方的底填充物UF2的部分可包含彎曲傾斜側壁SW6。另外，底填充物UF2的所述部分的頂部尺寸w3大於底填充物UF2的部分的底部尺寸w4。底填充物UF2的彎曲傾斜側壁SW6的輪廓與如圖11所示的約束結構CS的幾何形狀相關，且可由所述約束結構的幾何形狀確定。換句話說，底填充物UF2的彎曲傾斜側壁SW6的輪廓與如圖11所示的約束結構CS的彎曲傾斜側壁SW4的輪廓相關，且可由所述約束結構的彎曲傾斜側壁的輪廓確定。
在一些實施例中，如圖14A所示，從光學收發器OTC的頂部視圖看，絕緣密封體300b包含多個槽，使得光學輸入/輸出部 100b的部分和多個凹槽100c由絕緣密封體300b的槽暴露。在一些替代實施例中，如圖14B所示，從光學收發器OTC的頂部視圖看，絕緣密封體300b並不分佈於多個凹槽100c上方，使得光學輸入/輸出部100b的部分和多個凹槽100c由絕緣密封體300b暴露出。
圖15A是根據本公開的一些實施例的示意性地說明圖13中示出的區域A的橫截面圖。參考圖15A，位於光子積體電路組件100的至少一個光學輸入/輸出部100b上方的絕緣密封體300b的部分可包含彎曲傾斜側壁SW5'，其中絕緣密封體300b的所述部分的頂部尺寸小於絕緣密封體300b的所述部分的底部尺寸。另外，包含彎曲傾斜側壁SW5'的絕緣密封體300b的部分可位於光子積體電路組件100的至少一個凹槽100c附近。
圖15B是根據本公開的一些替代實施例的示意性地說明圖13中示出的區域A的橫截面圖。參考圖15B，位於光子積體電路組件100的至少一個光學輸入/輸出部100b上方的絕緣密封體300b的部分可包含垂直側壁SW5"，其中絕緣密封體300b的所述部分的頂部尺寸實質上等於絕緣密封體300b的所述部分的底部尺寸。另外，包含垂直側壁SW5"的絕緣密封體300b的部分可位於光子積體電路組件100的至少一個凹槽100c附近。
圖16A是根據本公開的一些實施例的示意性地說明圖13中示出的區域B的橫截面圖。參考圖16A，位於光子積體電路組件100的至少一個凹槽100c下方的底填充物UF2的部分可包含彎 曲傾斜側壁SW6'，其中底填充物UF2的所述部分的頂部尺寸小於底填充物UF2的所述部分的底部尺寸。彎曲傾斜側壁SW6'的頂部端可與光子積體電路組件100的側壁SW3實質上對準，且彎曲傾斜側壁SW6'的底部端可橫向地超過光子積體電路組件100的側壁SW3。換句話說，底填充物UF2可橫向地略微超過光子積體電路組件100的側壁SW3。
圖16B是根據本公開的一些替代實施例的示意性地說明圖13中示出的區域B的橫截面圖。參考圖16B，位於光子積體電路組件100的至少一個凹槽100c下方的底填充物UF2的部分可包含垂直側壁SW6"，其中底填充物UF2的所述部分的頂部尺寸實質上等於底填充物UF2的所述部分的底部尺寸。換句話說，底填充物UF2的垂直側壁SW6"可與光子積體電路組件100的側壁SW3實質上對準。
不限制且可修改圖13中所說明的絕緣密封體300b和底填充物UF2的輪廓或幾何形狀。在一些實施例中，可將圖13中所說明的絕緣密封體300b的輪廓或幾何形狀修改成圖15A或圖15B中所說明的絕緣密封體300b的輪廓或幾何形狀。在一些替代實施例中，可將圖13中所說明的底填充物UF2的輪廓或幾何形狀修改成圖16A或圖16B中所說明的底填充物UF2的輪廓或幾何形狀。
光子積體電路組件100的至少一個凹槽100c在如圖2到圖12中所說明的製程期間由突出部P保護，光學收發器OTC的製造製程的良率可相應地增大。此外，由於可通過三維列印形成 且可通過刻蝕去除突出部P，因此可降低光學收發器OTC的製造複雜度。
根據本公開的一些實施例，提供一種光學收發器，其包含光子積體電路組件、電子積體電路組件以及絕緣密封體。光子積體電路組件包含至少一個光學輸入/輸出部和位於所述至少一個光學輸入/輸出部附近的至少一個凹槽。電子積體電路組件安置於光子積體電路組件上且電性連接到所述光子積體電路組件。絕緣密封體安置於光子積體電路組件上且橫向地包封電子積體電路組件，其中光子積體電路組件的至少一個凹槽和絕緣密封體適用於插入光子元件。
在一實施例中，上述的電子積體電路組件通過多個微凸塊來電性連接到所述光子積體電路組件。在一實施例中，上述的絕緣密封體的部分位於所述至少一個光學輸入/輸出部的部分上方，所述絕緣密封體的所述部分包括彎曲側壁，且所述絕緣密封體的所述部分的頂部尺寸大於所述絕緣密封體的所述部分的底部尺寸。在一實施例中，上述的絕緣密封體的部分位於所述至少一個光學輸入/輸出部的部分上方，所述絕緣密封體的所述部分包括彎曲側壁，且所述絕緣密封體的所述部分的頂部尺寸小於所述絕緣密封體的所述部分的底部尺寸。在一實施例中，上述的絕緣密封體的部分位於所述至少一個光學輸入/輸出部的部分上方，且所述絕緣密封體的所述部分的頂部尺寸實質上等於所述絕緣密封體的所述部分的底部尺寸。在一實施例中，上述的光學收發器更包 括佈線基底，其中所述光子積體電路組件安置於所述佈線基底上且電性連接到所述佈線基底。在一實施例中，上述的光學收發器更包括多個導電凸塊以及底填充物。底填充物安置於所述佈線基底與所述光子積體電路組件之間，其中所述光子積體電路組件通過所述多個導電凸塊來電性連接到所述佈線基底，且所述多個導電凸塊由所述底填充物包封。在一實施例中，上述的底填充物的部分位於所述至少一個凹槽下，所述底填充物的所述部分包括彎曲側壁，且所述底填充物的所述部分的頂部尺寸大於所述底填充物的所述部分的底部尺寸。在一實施例中，上述的底填充物的部分位於所述至少一個凹槽下，所述底填充物的所述部分包括彎曲側壁，且所述底填充物的所述部分的頂部尺寸小於所述底填充物的所述部分的底部尺寸。在一實施例中，上述的底填充物的部分位於所述至少一個凹槽下，且所述底填充物的所述部分的頂部尺寸實質上等於所述底填充物的所述部分的底部尺寸。
根據本公開的一些實施例，提供一種製造光學收發器的方法，其包含以下步驟。提供光子積體電路組件，其中所述光子積體電路組件包含至少一個光學輸入/輸出部和位於所述至少一個光學輸入/輸出部附近的至少一個凹槽。使電子積體電路組件與光子積體電路組件接合。在光子積體電路組件上形成突出部以覆蓋至少一個凹槽。在光子積體電路組件上形成絕緣密封體以橫向地包封電子積體電路組件和突出部。從光子積體電路組件去除突出部。
在一實施例中，上述的在所述光子積體電路組件上形成所述絕緣密封體包括：在所述光子積體電路組件上形成絕緣材料以覆蓋所述電子積體電路組件以及所述突出部；執行第一研磨製程以部分地去除所述絕緣材料從而暴露所述電子積體電路組件；以及在執行所述第一研磨製程後，執行第二研磨製程以部分地去除所述絕緣材料且減小所述電子積體電路組件的厚度從而暴露所述突出部。在一實施例中，上述的方法更包括：在執行所述第一研磨製程後以及在執行所述第二研磨製程前，在所述光子積體電路組件上形成多個導電凸塊，其中所述電子積體電路組件以及所述突出部形成於所述光子積體電路組件的第一表面上，所述多個導電凸塊形成於所述光子積體電路組件的第二表面上，且所述第一表面與第二表面相對。在一實施例中，上述的方法更包括：通過所述多個導電凸塊將所述光子積體電路組件電性連接到佈線基底；以及在所述佈線基底與所述光子積體電路組件之間形成底填充物以橫向地包封所述多個導電凸塊。在一實施例中，上述的方法更包括：在通過所述多個導電凸塊將所述光子積體電路組件電性連接到所述佈線基底後以及在形成所述底填充物前，在所述佈線基底上形成約束結構以約束所述底填充物的分佈；以及在形成所述底填充物後，去除所述約束結構。
根據本公開的一些實施例，提供一種製造光學收發器的方法，其包含以下步驟。提供包括多個光子積體電路組件的中介物，其中所述多個光子積體電路組件中的每一個包含至少一個光 學輸入/輸出部和位於所述至少一個光學輸入/輸出部附近的至少一個凹槽。使多個電子積體電路組件與中介物接合。多個突出部形成於中介物上，其中多個突出部填充中介物的多個凹槽且從中介物突出。在中介物上形成絕緣密封體以形成結構，其中絕緣密封體橫向地包封電子積體電路組件和多個突出部。使所述結構單體化以形成多個單體化光學收發器。從多個單體化光學收發器去除多個突出部。
在一實施例中，上述的在所述中介物上形成所述絕緣密封體包括：在所述中介物上形成絕緣材料以覆蓋所述多個電子積體電路組件以及所述多個突出部；執行第一研磨製程以部分地去除所述絕緣材料從而暴露所述多個電子積體電路組件；以及在執行所述第一研磨製程後，執行第二研磨製程以部分地去除所述絕緣材料且減小所述多個電子積體電路組件的厚度從而暴露所述多個突出部。在一實施例中，上述的方法更包括：在執行所述第一研磨製程後以及在執行所述第二研磨製程前，在所述中介物上形成多個導電凸塊，其中所述多個電子積體電路組件以及所述多個突出部形成於所述中介物的第一表面上，所述多個導電凸塊形成於所述中介物的第二表面上，且所述第一表面與第二表面相對。在一實施例中，上述的方法更包括：通過所述多個導電凸塊將所述多個單體化光學收發器中的至少一個電性連接到佈線基底；以及在所述佈線基底與所述多個單體化光學收發器中的所述至少一個之間形成底填充物以橫向地包封所述多個導電凸塊。在一實施 例中，上述的方法更包括：在通過所述多個導電凸塊將所述多個單體化光學收發器中的所述至少一個電性連接到所述佈線基底後以及在形成所述底填充物前，在所述佈線基底上形成約束結構以約束所述底填充物的分佈；以及在形成所述底填充物後，去除所述約束結構。
前文概述若干實施例的特徵以使得所屬技術領域中具有通常知識者可更好地理解本公開的各方面。所屬技術領域中具有通常知識者應瞭解，其可以易於使用本公開作為設計或修改用於進行本文中所引入的實施例的相同目的和/或獲得相同優勢的其它製程和結構的基礎。所屬技術領域中具有通常知識者還應認識到，此類等效構造並不脫離本發明的精神和範圍，且其可在不脫離本公開的精神和範圍的情況下在本文中進行各種改變、替代和更改。
100:光子積體電路組件
100a:電接合部
100b:光學輸入/輸出部
100c:凹槽
200:電子積體電路組件
300b:絕緣密封體
A、B:區域
AS2:第二主動表面
B1、B2:導電凸塊
OTC:單體化光學收發器
PD:光子元件
RS2:第二後表面
SUB:佈線基底
SW3:側壁
SW5、SW6:彎曲傾斜側壁
UF1、UF2:底填充物
w1、w3:頂部尺寸
w2、w4:底部尺寸

Claims (10)

  1. 一種光學收發器，包括：光子積體電路組件，包括至少一個光學輸入/輸出部以及位於所述至少一個光學輸入/輸出部附近的至少一個凹槽；電子積體電路組件，安置於所述光子積體電路組件上且電性連接到所述光子積體電路組件；以及絕緣密封體，安置於所述光子積體電路組件上且橫向地包封所述電子積體電路組件，其中所述絕緣密封體以及所述光子積體電路組件的所述至少一個凹槽適用於插入光子元件。
  2. 如申請專利範圍第1項所述的光學收發器，其中所述至少一個光學輸入/輸出部與所述至少一個凹槽分別設置於所述光子積體電路組件中面向所述電子積體電路組件的同一側上的不同位置。
  3. 如申請專利範圍第1項所述的光學收發器，其中所述絕緣密封體的部分位於所述至少一個光學輸入/輸出部的部分上方，所述絕緣密封體的所述部分包括彎曲側壁，且所述絕緣密封體的所述部分的頂部尺寸大於或小於所述絕緣密封體的所述部分的底部尺寸。
  4. 如申請專利範圍第1項所述的光學收發器，其中所述絕緣密封體的部分位於所述至少一個光學輸入/輸出部的部分上方，且所述絕緣密封體的所述部分的頂部尺寸實質上等於所述絕緣密封體的所述部分的底部尺寸。
  5. 一種製造光學收發器的方法，包括：提供光子積體電路組件，其中所述光子積體電路組件包括至少一個光學輸入/輸出部以及位於所述至少一個光學輸入/輸出部附近的至少一個凹槽；使電子積體電路組件與所述光子積體電路組件接合；在所述光子積體電路組件上形成突出部以覆蓋所述至少一個凹槽；在所述光子積體電路組件上形成絕緣密封體以橫向地包封所述電子積體電路組件以及所述突出部；以及從所述光子積體電路組件去除所述突出部。
  6. 如申請專利範圍第5項所述的製造光學收發器的方法，其中在所述光子積體電路組件上形成所述絕緣密封體包括：在所述光子積體電路組件上形成絕緣材料以覆蓋所述電子積體電路組件以及所述突出部；執行第一研磨製程以部分地去除所述絕緣材料從而暴露所述電子積體電路組件；以及在執行所述第一研磨製程後，執行第二研磨製程以部分地去除所述絕緣材料且減小所述電子積體電路組件的厚度從而暴露所述突出部。
  7. 如申請專利範圍第6項所述的製造光學收發器的方法，更包括：在執行所述第一研磨製程後以及在執行所述第二研磨製程 前，在所述光子積體電路組件上形成多個導電凸塊，其中所述電子積體電路組件以及所述突出部形成於所述光子積體電路組件的第一表面上，所述多個導電凸塊形成於所述光子積體電路組件的第二表面上，且所述第一表面與第二表面相對。
  8. 如申請專利範圍第7項所述的製造光學收發器的方法，更包括：通過所述多個導電凸塊將所述光子積體電路組件電性連接到佈線基底；以及在所述佈線基底與所述光子積體電路組件之間形成底填充物以橫向地包封所述多個導電凸塊。
  9. 如申請專利範圍第8項所述的製造光學收發器的方法，更包括：在通過所述多個導電凸塊將所述光子積體電路組件電性連接到所述佈線基底後以及在形成所述底填充物前，在所述佈線基底上形成約束結構以約束所述底填充物的分佈；以及在形成所述底填充物後，去除所述約束結構。
  10. 一種製造光學收發器的方法，包括：提供包括多個光子積體電路組件的中介物，且所述多個光子積體電路組件中的每一個包括至少一個光學輸入/輸出部以及位於所述至少一個光學輸入/輸出部附近的至少一個凹槽；使多個電子積體電路組件與所述中介物接合；在所述中介物上形成多個突出部，且所述多個突出部填充所 述中介物的所述多個凹槽並從所述中介物突出；在所述中介物上形成絕緣密封體以形成結構，其中所述絕緣密封體橫向地包封所述多個電子積體電路組件以及所述多個突出部；使所述結構單體化以形成多個單體化光學收發器；以及從所述多個單體化光學收發器去除所述多個突出部。
TW108102480A 2018-10-30 2019-01-23 光學收發器及其製造方法 TWI686635B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201862752371P 2018-10-30 2018-10-30
US62/752,371 2018-10-30
US16/198,858 US11031381B2 (en) 2018-10-30 2018-11-22 Optical transceiver and manufacturing method thereof
US16/198,858 2018-11-22

Publications (2)

Publication Number Publication Date
TWI686635B true TWI686635B (zh) 2020-03-01
TW202016591A TW202016591A (zh) 2020-05-01

Family

ID=70327724

Family Applications (1)

Application Number Title Priority Date Filing Date
TW108102480A TWI686635B (zh) 2018-10-30 2019-01-23 光學收發器及其製造方法

Country Status (3)

Country Link
US (1) US11031381B2 (zh)
CN (1) CN111123444B (zh)
TW (1) TWI686635B (zh)

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200304186A (en) * 2002-03-14 2003-09-16 Nec Corp Semiconductor device
TW201317652A (zh) * 2011-10-28 2013-05-01 Ct A Photonics Corp 光電模組
TW201530205A (zh) * 2013-12-03 2015-08-01 光澄科技股份有限公司 積體模組及其形成方法
WO2016070055A1 (en) * 2014-10-30 2016-05-06 Applied Optoelectronics, Inc. Multi-channel optical transceiver module including thermal arrayed waveguide grating multiplexer and athermal arrayed waveguide grating demultiplexer
TW201631626A (zh) * 2014-11-24 2016-09-01 光澄科技股份有限公司 用於製造具有電晶體在相同基板上的光偵測器之單片整合技術
TW201643488A (zh) * 2015-01-26 2016-12-16 奧瑞可國際公司 封裝光電模組
WO2017172184A1 (en) * 2016-03-31 2017-10-05 Intel Corporation Optoelectronic transceiver assemblies
WO2018002675A1 (en) * 2016-06-30 2018-01-04 Mellanox Technologies, Ltd Method and apparatus for optical coupling of optical signals for a photonic integrated circuit
TW201816946A (zh) * 2012-03-16 2018-05-01 美商樂仕特拉公司 光子材料中介層的方法及系統

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8797057B2 (en) 2011-02-11 2014-08-05 Taiwan Semiconductor Manufacturing Company, Ltd. Testing of semiconductor chips with microbumps
US9229169B2 (en) * 2011-08-16 2016-01-05 International Business Machines Corporation Lens array optical coupling to photonic chip
US9874688B2 (en) 2012-04-26 2018-01-23 Acacia Communications, Inc. Co-packaging photonic integrated circuits and application specific integrated circuits
US9443783B2 (en) 2012-06-27 2016-09-13 Taiwan Semiconductor Manufacturing Company, Ltd. 3DIC stacking device and method of manufacture
US9299649B2 (en) 2013-02-08 2016-03-29 Taiwan Semiconductor Manufacturing Company, Ltd. 3D packages and methods for forming the same
US8993380B2 (en) 2013-03-08 2015-03-31 Taiwan Semiconductor Manufacturing Company, Ltd. Structure and method for 3D IC package
KR102135474B1 (ko) * 2013-12-31 2020-07-17 에스케이하이닉스 주식회사 광통신부를 가지는 반도체 패키지
US9703056B2 (en) 2014-01-23 2017-07-11 Nxp Usa, Inc. Copper tube interconnect
US9281254B2 (en) 2014-02-13 2016-03-08 Taiwan Semiconductor Manufacturing Company, Ltd. Methods of forming integrated circuit package
TWI549259B (zh) * 2014-05-15 2016-09-11 國立清華大學 全集成主被動積體光學於矽基積體電路及其製作方法
US9425126B2 (en) 2014-05-29 2016-08-23 Taiwan Semiconductor Manufacturing Company, Ltd. Dummy structure for chip-on-wafer-on-substrate
US9496189B2 (en) 2014-06-13 2016-11-15 Taiwan Semiconductor Manufacturing Company, Ltd. Stacked semiconductor devices and methods of forming same
US9362444B1 (en) * 2015-03-18 2016-06-07 International Business Machines Corporation Optoelectronics and CMOS integration on GOI substrate
US9461018B1 (en) 2015-04-17 2016-10-04 Taiwan Semiconductor Manufacturing Company, Ltd. Fan-out PoP structure with inconsecutive polymer layer
US9666502B2 (en) 2015-04-17 2017-05-30 Taiwan Semiconductor Manufacturing Company, Ltd. Discrete polymer in fan-out packages
US9786641B2 (en) * 2015-08-13 2017-10-10 International Business Machines Corporation Packaging optoelectronic components and CMOS circuitry using silicon-on-insulator substrates for photonics applications
US9735131B2 (en) 2015-11-10 2017-08-15 Taiwan Semiconductor Manufacturing Company, Ltd. Multi-stack package-on-package structures
US10001611B2 (en) * 2016-03-04 2018-06-19 Inphi Corporation Optical transceiver by FOWLP and DoP multichip integration
US9651751B1 (en) * 2016-03-10 2017-05-16 Inphi Corporation Compact optical transceiver by hybrid multichip integration
EP3568721B1 (en) * 2017-01-12 2024-05-29 Telefonaktiebolaget LM Ericsson (PUBL) Apparatus and method for coupling light
JP2019046883A (ja) * 2017-08-30 2019-03-22 住友電気工業株式会社 半導体装置およびその製造方法
US10665560B2 (en) * 2017-10-27 2020-05-26 Taiwan Semiconductor Manufacturing Company Ltd. Optical semiconductor package and method for manufacturing the same
US10333623B1 (en) * 2018-06-25 2019-06-25 Taiwan Semiconductor Manufacturing Co., Ltd. Optical transceiver
US10866373B2 (en) * 2018-06-27 2020-12-15 Taiwan Semiconductor Manufacturing Company, Ltd. Optical transceiver and manufacturing method thereof
US20200064660A1 (en) * 2018-08-24 2020-02-27 Johnson & Johnson Vision Care, Inc. Optical communication of ophthalmic devices

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200304186A (en) * 2002-03-14 2003-09-16 Nec Corp Semiconductor device
TW201317652A (zh) * 2011-10-28 2013-05-01 Ct A Photonics Corp 光電模組
TW201816946A (zh) * 2012-03-16 2018-05-01 美商樂仕特拉公司 光子材料中介層的方法及系統
TW201530205A (zh) * 2013-12-03 2015-08-01 光澄科技股份有限公司 積體模組及其形成方法
WO2016070055A1 (en) * 2014-10-30 2016-05-06 Applied Optoelectronics, Inc. Multi-channel optical transceiver module including thermal arrayed waveguide grating multiplexer and athermal arrayed waveguide grating demultiplexer
TW201631626A (zh) * 2014-11-24 2016-09-01 光澄科技股份有限公司 用於製造具有電晶體在相同基板上的光偵測器之單片整合技術
TW201643488A (zh) * 2015-01-26 2016-12-16 奧瑞可國際公司 封裝光電模組
WO2017172184A1 (en) * 2016-03-31 2017-10-05 Intel Corporation Optoelectronic transceiver assemblies
TW201737412A (zh) * 2016-03-31 2017-10-16 英特爾公司 光電子收發器總成
WO2018002675A1 (en) * 2016-06-30 2018-01-04 Mellanox Technologies, Ltd Method and apparatus for optical coupling of optical signals for a photonic integrated circuit

Also Published As

Publication number Publication date
CN111123444A (zh) 2020-05-08
TW202016591A (zh) 2020-05-01
CN111123444B (zh) 2022-03-15
US11031381B2 (en) 2021-06-08
US20200135707A1 (en) 2020-04-30

Similar Documents

Publication Publication Date Title
TWI719514B (zh) 光收發器及其製造方法
US11527419B2 (en) Photonic integrated package and method forming same
US11694939B2 (en) Semiconductor package, integrated optical communication system
TW202125789A (zh) 半導體封裝及其形成方法
US11688725B2 (en) Semiconductor packages
US11094682B2 (en) Package structure and method of fabricating the same
CN113053835A (zh) 半导体封装及其形成方法
US20240061195A1 (en) Package assembly and manufacturing method thereof
WO2020237706A1 (zh) 硅光模块的封装方法及硅光模块
CN113517204B (zh) 封装器件及其形成方法
US20240085619A1 (en) Semiconductor structure
TWI686635B (zh) 光學收發器及其製造方法
WO2022041159A1 (zh) 一种芯片封装结构、电子设备及芯片封装结构的制备方法