TWI674762B - 三角積分調變器的校正方法與校正電路 - Google Patents

Abstract

本案揭露一種三角積分調變器的校正方法及校正電路。該三角積分調變器包含一迴路濾波器、一量化器及一數位類比轉換器，且該迴路濾波器包含一諧振器。該校正電路包含一記憶體以及一控制電路。記憶體儲存複數個程式指令。控制電路用來執行該些程式指令以校正該三角積分調變器。三角積分調變器的校正程序包含以下步驟：輸入一測試訊號至該三角積分調變器；取得該三角積分調變器之一輸出訊號之一訊號特徵值；以及根據該訊號特徵值調整該諧振器。

Description

三角積分調變器的校正方法與校正電路

本案是關於三角積分調變器（sigma-delta modulator, SDM），尤其是關於三角積分調變器的校正方法與校正電路。

三角積分調變器可作為類比數位轉換器（analog-to-digital converter, ADC）使用，其缺點之一為容易受製程（process）、電壓（voltage）與溫度（temperature）影響，導致類比數位轉換的解析度變差或甚至出現錯誤。因此需要一種校正方法及校正電路來校正三角積分調變器，以確保三角積分調變器的效能及正確性。

鑑於先前技術之不足，本案之一目的在於提供一種三角積分調變器的校正方法與校正電路，以減輕或避免三角積分調變器受製程、電壓與溫度影響。

本案揭露一種三角積分調變器的校正方法。該三角積分調變器包含一迴路濾波器、一量化器及一數位類比轉換器，且該迴路濾波器包含一諧振器。該校正方法包含以下步驟：輸入一測試訊號至該三角積分調變器；取得該三角積分調變器之一輸出訊號之一訊號特徵值；以及根據該訊號特徵值調整該諧振器。

本案另揭露一種三角積分調變器的校正電路。該三角積分調變器包含一迴路濾波器、一量化器及一數位類比轉換器，且該迴路濾波器包含一諧振器。該校正電路包含一記憶體以及一控制電路。記憶體儲存複數個程式指令。控制電路用來執行該些程式指令以校正該三角積分調變器。三角積分調變器的校正程序包含以下步驟：輸入一測試訊號至該三角積分調變器；取得該三角積分調變器之一輸出訊號之一訊號特徵值；以及根據該訊號特徵值調整該諧振器。

本案之三角積分調變器的校正方法與校正電路能夠在晶片出廠時、電路操作前或電路操作期間對三角積分調變器進行校正。相較於傳統技術，本案能夠彈性地調整三角積分調變器的噪聲傳遞函數，使三角積分調變器在感興趣的頻段內有較高的訊號雜訊比或較低的誤差向量幅度及雜訊強度，而即時地針對當時的操作環境進行校正可以大幅降低製程、電壓與溫度對三角積分調變器的影響。

有關本案的特徵、實作與功效，茲配合圖式作實施例詳細說明如下。

以下說明內容之技術用語係參照本技術領域之習慣用語，如本說明書對部分用語有加以說明或定義，該部分用語之解釋係以本說明書之說明或定義為準。

本案之揭露內容包含三角積分調變器的校正方法與校正電路，用以減輕或避免三角積分調變器受製程、電壓與溫度影響。由於本案之三角積分調變器的校正電路所包含之部分元件單獨而言可能為已知元件，因此在不影響該裝置實施例之充分揭露及可實施性的前提下，以下說明對於已知元件的細節將予以節略。此外，本案之三角積分調變器的校正方法的部分或全部流程可以是軟體及/或韌體之形式，並且可藉由本案之三角積分調變器的校正電路或其等效裝置來執行，在不影響該方法實施例之充分揭露及可實施性的前提下，以下方法案之說明將著重於步驟內容而非硬體。

圖1為本案之三角積分調變器的校正方法的一實施例的流程圖，圖2為本案三角積分調變器的校正電路的一實施例的功能方塊圖。校正電路包含控制電路220及記憶體230。控制電路220可以是具有程式執行能力的電路，例如中央處理單元、微控制器、微處理器或數位訊號處理器。記憶體230儲存複數個程式碼或程式指令，控制電路220執行該些程式碼或程式指令來校正三角積分調變器210。三角積分調變器210包含加法電路212、迴路濾波器214、量化器216以及數位類比轉換器（digital-to-analog converter, DAC）218。三角積分調變器210的動作原理為本技術領域具有通常知識者所熟知，故不再贅述。以下的說明請同時參閱圖1及圖2。

校正開始時，測試訊號Vt被輸入至三角積分調變器210（步驟S110）。測試訊號Vt可以例如是單音訊號（tone signal or single tone signal），或是三角積分調變器210於一般的運行期間所收到的訊號。換言之，本案的測試方法可以在三角積分調變器210運行之前執行，或是在三角積分調變器210正在運行時執行。

接下來，控制電路220取得三角積分調變器210的輸出訊號 Dout在感興趣的頻段內的訊號特徵值（步驟S120）。感興趣的頻段可以是預設的，例如三角積分調變器210的操作頻段。訊號特徵值可以是輸出訊號 Dout的訊號雜訊比（signal-to-noise ratio, SNR）、誤差向量幅度（error vector magnitude, EVM）或雜訊強度等。在一些實施例中，訊號雜訊比、誤差向量幅度及雜訊強度可以分別利用三角積分調變器210所在之晶片中的訊號雜訊比量測計、誤差向量幅度量測計及雜訊估計器（noise estimator）量測，控制電路220再從該量測計或估計器取得訊號特徵值（以圖中的訊號Dr表示）。在一些實施例中，控制電路220具有執行快速傅立葉轉換（Fast Fourier Transform, FFT）的能力，控制電路220可以藉由對輸出訊號 Dout執行快速傅立葉轉換運算，並根據轉換結果來計算出輸出訊號 Dout的訊號特徵值。根據訊號的快速傅立葉轉換結果計算該訊號的訊號雜訊比、誤差向量幅度或雜訊強度為本技術領域具有通常知識者所熟知，故不再贅述。控制電路220可以將訊號特徵值儲存在本身的記憶電路（例如暫存器）中，或是儲存至記憶體230。所得的訊號特徵值對應迴路濾波器214的當前的參數組合，迴路濾波器214的參數組合於下一段中配合圖3及圖4做說明。

圖3為本案之迴路濾波器214的一實施例的電路圖。迴路濾波器214包含n個串接的諧振器310（310-1、310-2、…、310-n，n為正整數）。此n個諧振器310分別受到n個控制訊號（Ctrl-1、Ctrl-2、…、Ctrl-n，整體可由圖2之控制訊號Ctrl代表）控制。圖4為圖3之某一諧振器310的內部電路圖。諧振器310-k（k大於等於1且小於等於n）包含積分器410、積分器420及阻抗430。積分器410及積分器420各包含電阻R、電容C及運算放大器OP，該些元件的連接方式如圖4所示，而積分器410及積分器420的動作原理為本技術領域具有通常知識者所熟知，故不再贅述。阻抗430位於諧振器310-k的回授路徑上，其一端耦接積分器420的運算放大器OP的輸出端，另一端耦接積分器410的運算放大器OP的其中一輸入端。在一些實施例中，阻抗430包含可變電阻432，其電阻值由控制訊號Ctrl-k控制。在其他的實施例中，阻抗430可以包含電阻、電容及電感的至少其中之一，且電阻、電容及電感的至少其中一者為可調。假設圖3的每一個諧振器310的可變電阻432皆有5個電阻值可供選擇，則迴路濾波器214有 種參數組合。在一些實施例中，迴路濾波器214的部分諧振器310為可調，部分為不可調。在一些實施例中，控制電路220使用窮舉法來列舉所有參數組合，但本案不以此為限。以下的說明以窮舉法為例。

回到圖1，接下來，控制電路220判斷是否已執行完迴路濾波器214的所有參數組合（步驟S130）。若否，則執行步驟S140；若是，則執行步驟S150。

當步驟S130的判斷結果為否，接下來在步驟S140中控制電路220藉由選擇迴路濾波器214之諧振器尚未使用過的參數組合來調整迴路濾波器214的諧振器。調整後，控制電路220再次執行步驟S110至S130。

當步驟S130的判斷結果為是，代表控制電路220已得到每個參數組合的訊號特徵值。接下來在步驟S150中，控制電路220根據複數個訊號特徵值決定迴路濾波器214的參數。更明確地說，針對不同的訊號特徵值控制電路220有不同的參數決定方式──對訊號雜訊比來說，控制電路220以對應最大訊號雜訊比的參數組合來作為迴路濾波器214最終的參數組合；對誤差向量幅度及雜訊強度來說，控制電路220以對應最小誤差向量幅度或雜訊強度的參數組合來作為迴路濾波器214最終的參數組合。在迴路濾波器214的參數決定後，控制電路220結束三角積分調變器210的校正流程（步驟S160）。

當三角積分調變器210受製程、電壓與溫度影響而無法根據原先設計的噪聲傳遞函數（noise transfer function, NTF）操作時，本案的校正方法及校正電路可以藉由調整迴路濾波器214的諧振器來調整噪聲傳遞函數的零點位置（例如將零點移到感興趣的頻段），以在該頻段製造陷波（notch），進而提高該頻段的訊號雜訊比或降低該頻段的誤差向量幅度及雜訊強度。換言之，雖然三角積分調變器210在實際操作時可能受製程、電壓與溫度影響，但是如果在晶片出廠時或三角積分調變器210每次操作前或操作中，使用圖1的校正流程對三角積分調變器210進行校正，則校正後的三角積分調變器210將會有更好的表現（亦即獲得較佳的噪聲傳遞函數），而得以克服製程、電壓與溫度的影響。

本案可以針對三角積分調變器210不同的操作模式進行校正，三角積分調變器210的操作模式包含但不限於以下屬性的組合：取樣頻率、頻寬及過取樣率（oversampling ratio, OSR）。舉例來說，在一些實施例中，取樣頻率及過取樣率為定值，而控制電路220針對不同的頻寬進行三角積分調變器210的調整或最佳化（亦即針對不同的頻寬執行圖1的校正流程）；或是在另一些實施例中，取樣頻率為定值，而控制電路220針對不同的過取樣率與頻寬的組合進行三角積分調變器210的調整或最佳化。

本案的校正方法為晶片上（on-chip）自動校正流程，意謂電路啟動後可自動地針對電路當時的操作環境（溫度、電壓等）及操作模式（取樣頻率、頻寬及過取樣率等的組合）對電路進行校正，因此具有即時校正的優點。再者，由於許多晶片內建有前述的訊號雜訊比量測計、誤差向量幅度量測計及雜訊估計器量測，因此在此種情況下本案的校正方法無需額外的硬體，使本案容易實作且具有成本上的優勢。

由於本技術領域具有通常知識者可藉由本案之裝置實施例的揭露內容來瞭解本案之方法實施例的實施細節與變化，因此，為避免贅文，在不影響該方法實施例之揭露要求及可實施性的前提下，重複之說明在此予以節略。請注意，前揭圖示中，元件之形狀、尺寸、比例以及步驟之順序等僅為示意，係供本技術領域具有通常知識者瞭解本案之用，非用以限制本案。

雖然本案之實施例如上所述，然而該些實施例並非用來限定本案，本技術領域具有通常知識者可依據本案之明示或隱含之內容對本案之技術特徵施以變化，凡此種種變化均可能屬於本案所尋求之專利保護範疇，換言之，本案之專利保護範圍須視本說明書之申請專利範圍所界定者為準。

210‧‧‧三角積分調變器

212‧‧‧加法電路

214‧‧‧迴路濾波器

216‧‧‧量化器

218‧‧‧數位類比轉換器

220‧‧‧控制電路

230‧‧‧記憶體

Vt‧‧‧測試訊號

Dout‧‧‧輸出訊號

Dr‧‧‧訊號

Ctrl、Ctrl-1、Ctrl-2、Ctrl-k、Ctrl-n‧‧‧控制訊號

310、310-1、310-2、310-k、310-n‧‧‧諧振器

410、420‧‧‧積分器

R‧‧‧電阻

C‧‧‧電容

OP‧‧‧運算放大器

430‧‧‧阻抗

432‧‧‧可變電阻

S110～S160‧‧‧步驟

［圖1］為本案之三角積分調變器的校正方法的一實施例的流程圖； ［圖2］為本案三角積分調變器的校正電路的一實施例的功能方塊圖； ［圖3］為本案之迴路濾波器的一實施例的電路圖；以及 ［圖4］為圖3之某一諧振器的內部電路圖。

Claims (8)

1. 一種三角積分調變器的校正方法，該三角積分調變器包含一迴路濾波器、一量化器及一數位類比轉換器，該迴路濾波器包含一諧振器，該校正方法包含以下步驟： 輸入一測試訊號至該三角積分調變器； 取得該三角積分調變器之一輸出訊號之一訊號特徵值；以及 根據該訊號特徵值調整該諧振器。
2. 如申請專利範圍第1項所述之校正方法，其中該諧振器包含一第一積分器、一第二積分器及一阻抗，並且該根據該訊號特徵值調整該諧振器之步驟係調整該阻抗。
3. 如申請專利範圍第1項所述之校正方法，其中該訊號特徵值係該輸出訊號之訊號雜訊比、誤差向量幅度或雜訊強度。
4. 如申請專利範圍第1項所述之校正方法，其中該取得該三角積分調變器之該輸出訊號之該訊號特徵值之步驟係於該三角積分調變器之操作頻段內取得該訊號特徵值。
5. 一種三角積分調變器的校正電路，該三角積分調變器包含一迴路濾波器、一量化器及一數位類比轉換器，該迴路濾波器包含一諧振器，該校正電路包含： 一記憶體，儲存複數個程式指令；以及 一控制電路，耦接該記憶體，用來執行該些程式指令以校正該三角積分調變器； 其中該三角積分調變器的校正程序包含以下步驟： 輸入一測試訊號至該三角積分調變器； 取得該三角積分調變器之一輸出訊號之一訊號特徵值；以及 根據該訊號特徵值調整該諧振器。
6. 如申請專利範圍第5項所述之校正電路，其中該諧振器包含一第一積分器、一第二積分器及一阻抗，並且該根據該訊號特徵值調整該諧振器之步驟係調整該阻抗。
7. 如申請專利範圍第5項所述之校正電路，其中該訊號特徵值係該輸出訊號之訊號雜訊比、誤差向量幅度或雜訊強度。
8. 如申請專利範圍第5項所述之校正電路，其中該取得該三角積分調變器之該輸出訊號之該訊號特徵值之步驟係於該三角積分調變器之操作頻段內取得該訊號特徵值。