TWI674756B - 二倍電壓之輸出/輸入緩衝器 - Google Patents

Abstract

一種二倍電壓輸出/輸入緩衝器包含一VDDIO偵測器、一控制電路及一輸出級，該二倍電壓輸出/輸入緩衝器是供兩種不同電壓準位之電路進行聯絡，因此，該二倍電壓輸出/輸入緩衝器具有保護電晶體，對特定電壓節點預先進行充放電，除了可以提高該二倍電壓輸出/輸入緩衝器之電壓迴轉率外，亦可避免其內部電路接收之電壓差異過大。

Description

二倍電壓之輸出/輸入緩衝器

本發明是關於一種輸出/輸入緩衝器，特別是關於一種二倍電壓之輸出/輸入緩衝器。

隨著積體電路在各種領域的廣泛使用，具有多系統之SoC (System on chip)及SiP (System in Package)製程已經成為目前晶片之主要製程之一，也因此，單一晶片或是封裝中常具有多個不同的電路設計，且不同電路所使用的電源電壓可能有所差異。其中，若不同電源電壓的電路之間需要聯絡時，須透過一緩衝器進行電壓準位的改變，以避免電壓準位設計較低之電路接收到較高之電壓而有過壓的風險。於先前技術中，如台灣專利證書號：I603584、I512422及I513189皆為輸出/輸入緩衝器的相關發明，但由於輸出/輸入緩衝器可能會接收到不同電壓準位之電源電壓，因此，如何避免輸出/輸入緩衝器過壓也是輸出/輸入緩衝器的設計重點之一。

本發明的主要目的在於藉由P型保護電晶體及N型保護電晶體以避免P型輸出電晶體及N型輸出電晶體過壓，而提昇二倍電壓輸出/輸入緩衝器的可靠度。

本發明之一種二倍電壓輸出/輸入緩衝器包含一VDDIO偵測器、一控制電路及一輸出級，該VDDIO偵測器電性連接一外部電壓端，該VDDIO偵測器用以偵測該外部電壓端之電位，且該VDDIO偵測器輸出一偵測電壓，該控制電路電性連接該VDDIO偵測器以接收該偵測電壓及一輸出訊號，且該控制電路輸出一第一P型控制訊號及一第一N型控制訊號，該輸出級具有一P型輸出電晶體、一P型補償電晶體、一N型保護電晶體、一N型輸出電晶體、一N型補償電晶體及一P型保護電晶體，該P型輸出電晶體電性連接該VDDIO偵測器、一第一節點及一導接墊，該P型補償電晶體電性連接該控制電路、該外部電壓端及該第一節點，該N型保護電晶體電性連接該VDDIO偵測器、該控制電路及該第一節點，該P型補償電晶體及該N型保護電晶體接收該第一P型控制訊號，該P型輸出電晶體接收該偵測電壓，該N型輸出電晶體電性連接一電源電壓端、一第二節點及該導接墊，該N型補償電晶體電性連接該控制電路、該第二節點及一接地端，該P型保護電晶體電性連接該電源電壓端、該控制電路及第二節點，該N型補償電晶體及該P型保護電晶體接收該第一N型控制訊號，其中，該N型保護電晶體用以將該第一節點之電位拉至該偵測電壓之電位，該P型保護電晶體用以將該第二節點之電位拉至該電源電壓端之電位。

本發明藉由該N型保護電晶體及該P型保護電晶體分別對第一節點及第二節點的電位進行放電及充電，可避免該P型輸出電晶體及N型輸出電晶體過壓，並提高該二倍電壓輸出/輸入緩衝器的電壓迴轉率。

請參閱第1圖，其為本發明之一實施例，一種二倍電壓輸出/輸入緩衝器100的功能方塊圖，該二倍電壓輸出/輸入緩衝器100具有一VDDIO(VDD Input/Output)偵測器110、一控制電路120、一輸出級130、一輸入級140、一電壓準位轉換器150、一第一非重疊電路161、一第二非重疊電路162、一浮動N型井170及一PVT(Process-Voltage-Temperature)偵測器180。其中，該控制電路120由一電路(圖未繪出)接收一輸出訊號D_out，並輸出複數個控制訊號至該輸出級130，使該輸出級130於一導接墊PAD輸出訊號至另一電路(圖未繪出)，或者，該導接墊PAD由另一電路接收訊號後傳送至該輸入級140，並由該輸出級130輸出一輸入訊號D_in至該電路，由於該輸出訊號D_out、該輸入訊號D_in及該導接墊PAD之電壓準位可以不同，因此該二倍電壓輸出/輸入緩衝器100可供兩個電路進行溝通。

請參閱第1及2圖，該VDDIO偵測器110電性連接一外部電壓端VDDIO，該VDDIO偵測器110用以偵測該外部電壓端VDDIO之電位，且該VDDIO偵測器110輸出一偵測電壓VD，其中當該外部電壓端VDDIO為二倍VDD之電位時，該偵測電壓VD為一倍VDD之電位，而當該外部電壓端VDDIO為一倍VDD之電位時，該偵測電壓VD之電位為0，藉由該VDDIO偵測器110對該外部電壓端VDDIO之電位的偵測可避免其他電路之電晶體接收到二倍VDD而有著過壓的危險。

請參閱第2圖，為本實施例之該VDDIO偵測器110的電路圖，其中，當該外部電壓端VDDIO之電位為二倍VDD時，由於P型電晶體M_p7、M_p8、M_p9之門檻電壓的總和大於節點V₁，這將使得P型電晶體M_p7、M_p8、M_p9關閉，而P型電晶體M_p5、M_p6及該N型電晶體M_n6則導通，使得節點V₁之電位逐漸上升，再經由該反向器串111逐漸提昇後得到一倍VDD電位的該偵測電壓VD。相對地，當該外部電壓端VDDIO之電位為一倍VDD時，節點V₃經由該P型電晶體M_p6、M_p7、M_p8、M_p9及N型電晶體M_n6放電至低電位，使得該P型電晶體M_p4導通並提昇節點V₂之電位，而導通該N型電晶體，讓節點V₁放電至低電位，再經由該反向器串111得到電位為0的該偵測電壓VD。

請參閱第1及3圖，該電壓準位轉換器150電性連接該控制電路120及該VDDIO偵測器110，該電壓準位轉換器150由該VDDIO偵測器110接收該偵測電壓VD，該電壓準位轉換器150並由該控制電路120接收一電壓準位控制訊號D，其中該控制電路120輸出之該電壓準位控制訊號D的電位變化與該控制電路120接收之該輸出訊號D_out的電位相同，且該電壓準位轉換器150根據該偵測電壓VD及該電壓準位控制訊號D輸出一高準位訊號D _H及一低準位訊號D _L。

請參閱第3圖，為本實施例之該電壓準位轉換器150的電路圖，當該外部電壓端VDDIO之電位為二倍VDD時，由於該偵測電壓VD為高電位，其經由一反向器151反向使節點V ₁₂為低電位，而關閉N型電晶體M _n13、M _n14。

其中，若該電壓準位控制訊號D之電位由VDD降至0時，N型電晶體M _n15關閉且P型電晶體M _p19導通，節點V ₈接收該偵測電壓VD而升高至VDD，該電壓準位控制訊號D經由一反向器152反向，使得節點V ₁₃為VDD，N型電晶體M _n16導通，P型電晶體M _p23、M _p21截止，該低準位訊號D _L之電位經由N型電晶體M _n16接地而為0，該N型電晶體M _n10導通，節點V ₁₄經由N型電晶體M _n10及M _n16電性連接至該接地端Gnd而降至0，導通P型電晶體M _p16，令該高準位訊D _H號為VDD，P型電晶體M _p11、M _p10導通，節點V ₄、V ₅連接至外部電壓端VDDIO而為二倍VDD，P型電晶體M _p12、M _p13截止，N型電晶體M _n8導通，使節點V ₆為一倍VDD，P型電晶體M _p14導通，使節點V ₁₅為二倍VDD。其中，節點V ₁₄由二倍VDD降至0時，節點V ₆因為P型電晶體M _p13關閉而放電至VDD+Vth，這可能會導致P型電晶體M _p17過壓，較佳的，藉由過壓保護P型電晶體M _n8可直接將節點V ₆放電至VDD，以避免P型電晶體M _p17過壓。而節點V ₁₅由0升至二倍VDD時，節點V ₉因為N型電晶體M _n15關閉而為浮動電壓，這可能會導致N型電晶體M _n9過壓，較佳的，藉由過壓保護P型電晶體M _p22可讓節點V ₉充電至VDD，以避免N型電晶體M _n9過壓。

當該外部電壓端VDDIO之電位為二倍VDD，若該電壓準位控制訊號D之電位由0升至VDD時，N型電晶體M _n15導通，P型電晶體Mp ₂₂、M _p20截止，節點V ₉電位為0，N型電晶體M _n9導通，使得節點V ₁₅為0，該電壓準位控制訊號D由反向器152反向，使節點V ₁₃為0，讓N型電晶體M _n16關閉及P型電晶體M _p18導通，節點V ₇接收偵測電壓VD而為VDD，P型電晶體M _p15導通，節點V ₄及V ₇升至VDD，令P型電晶體M _p12、M _p13導通，該高準位訊號D _H及節點V ₆上升至二倍VDD，由於節點V ₁₃為0，N型電晶體M _n16關閉且P型電晶體M _p23、M _p21導通，使得P型電晶體M _p19截止，節點V ₈及該低準位訊號D _L為VDD。其中，節點V ₁₅由二倍VDD降至0時，節點V ₅因為P型電晶體M _p10關閉而放電至VDD+Vth，這可能會導致P型電晶體M _p14過壓，較佳的，藉由過壓保護N型電晶體M _n7將節點V ₅放電至VDD，而可避免P型電晶體M _p14過壓。而節點V ₁₄由0升至二倍VDD時，該低準位訊號D _L因為N型電晶體M _n16關閉而為浮動電壓，這可能會導致N型電晶體M _n10過壓，較佳的，藉由過壓保護P型電晶體M _p23可讓該低準位訊號D _L充電至VDD，以避免N型電晶體M _n10過壓。

請參閱第3圖，當該外部電壓端VDDIO之電位為一VDD時，由於該偵測電壓VD為低電位，其經由該反向器151反向為高電位，使得N型電晶體M _n11、M _n12、M _n13、M _n14未被關閉。

其中，若該電壓準位控制訊號D由VDD降至0時，節點V ₈由VDD放電至Vth，使得P型電晶體Mp ₁₉關閉，此外，該電壓準位控制訊號D經由該反向器152轉為高電位，使節點V ₁₃為VDD，讓n型電晶體M _n16導通，P型電晶體M _p23、M _p21截止，該低準位訊號D _L為0，N型電晶體M _n10導通，使節點V ₁₄為0，N型電晶體M _n14、M _n12導通，令高準位訊號D _H之電位與該低準位訊號D _L相同為0。其中，P型電晶體M _p15在節點V ₁₅為VDD-Vth時可能因電壓不穩而導通，導致節點V ₄產生漏電流，嚴重時節點V ₄可能放電至VDD-Vth而導通P型電晶體M _p12，使得該高準位訊號D _H輸出錯誤之高電位訊號，較佳的，藉由P型電晶體M _p20可將節點V ₇的電壓穩定在VDD，以避免該高準位訊號D _H輸出錯誤之電位。

當該外部電壓端VDDIO之電位為一倍VDD，若該電壓準位控制訊號D之電位由0升至VDD時，N型電晶體M _n15導通，P型電晶體M _p22、M _p20截止，節點V ₉經由N型電晶體M _n15連接至接地端Gnd而為0，N型電晶體M _n9導通，節點V ₁₅為0，N型電晶體M _n13、M _n11導通，節點V ₄為0，且由於該電壓準位控制訊號D經由該反向器152反向，使得節點V ₁₃為0，節點V ₇由VDD放電至0+Vth，P型電晶體M _p18、M _p15截止，P型電晶體M _p12、M _p13導通，該高準位訊號D _H為VDD，P型電晶體M _p11、M _p10截止，N型電晶體M _n7導通，使得節點V ₅、V ₄為0，P型電晶體M _p17截止。由於節點V ₁₃為0，N型電晶體M _n16截止，P型電晶體M _p23、M _p21導通，且該電壓準位控制訊號D為高電位，P型電晶體M _p19截止，節點V ₈為VDD，該低準位訊號D _L等於該電壓準位控制號D為VDD，節點V14由0上升至VDD-Vth。其中，節點V ₁₄之電位VDD-Vth若稍微不穩時可能會導通P型電晶體M _p16，導致該高準位訊號D _H產生漏電流，嚴重時該高準位訊號D _H可能放電至VDD-Vth，而得到電位錯誤之該高準位訊號D _H且導通P型電晶體M _p11、M _p10，較佳的，藉由P型電晶體M _p21可將節點V ₈的電壓穩定在VDD，以避免該高準位訊號D _H輸出錯誤之電位。

綜上所述，該電壓準位轉換器150的真值表如下：

VDDIO (V)	VD (V)	D (V)	DH (V)	DL (V)
1.8	0.9	0/0.9	0.9/1.8	0/0.9
0.9	0	0/0.9	0/0.9	0/0.9

其中，1.8 V為本實施例之二倍VDD的電位大小，0.9 V為本實施例之一倍VDD的電位大小，電位大小並非本案之所限。

請參閱第1圖，該第一非重疊電路161及該第二非重疊電路162電性連接該電壓準位轉換器150及該控制電路120，該第一非重疊電路161接收該高準位訊號D _H及該偵測電壓VD，且該第一非重疊電路161根據該高準位訊號D _H及該偵測電壓VD輸出一第一非重疊訊號D ₁至該控制電路120，該第二非重疊電路162接收該低準位訊號D _L，該第二非重疊電路162根據該低準位訊號D _L輸出一第二非重疊訊號D ₂至該控制電路120，該第一非重疊訊號D ₁及該第二非重疊訊號D ₂可讓該控制電路120輸出之該些控制訊號在不同時間點開啟P型補償電晶體及N型補償電晶體，以避免P型補償電晶體及N型補償電晶體同時導通。

請參閱第1圖，該控制電路120電性連接該VDDIO偵測器110、該電壓準位轉換器150、該第一非重疊電路161及該第二非重疊電路162，以接收該偵測電壓VD、該第一非重疊訊號D1及該第二非重疊訊號D2，且該控制電路120輸出一第一P型控制訊號V _p1、一第二P型控制訊號V _p2、一第三P型控制訊號V _p3、一第一N型控制訊號V _n1、一第二N型控制訊號V _n2及一第三N型控制訊號V _n3。請參閱4及5圖，其分別為該控制電路120輸出之該第一P型控制訊號V _p1及該第一N型控制訊號V _n1的於該外部電壓端VDDIO之電位為二倍VDD及一倍VDD的時序圖，其中t _o至t ₁為該輸出訊號D _out由高電位降至低電位，而t ₂至t ₃為該輸出訊號D _out由低電位升至高電位，由時序圖可以看到藉由該第一非重疊電路161及該第二非重疊電路162，讓該第一P型控制訊號V _p1及的操作時間T ₁大於該第一N型控制訊號V _n1的操作時間T ₂，使得該P型補償電晶體M _p2a截止後該N型補償電晶體M _n2a才導通，且該N型補償電晶體M _n2a截止後該P型補償電晶體M _p2a才導通，可讓該P型補償電晶體M _p2a及該N型補償電晶體M _n2a在不同時間點進行切換。較佳的，該控制電路120接收一輸出/輸入控制訊號OE，使該二倍電壓輸出/輸入緩衝器100可分別操作於輸出或輸入模式。

請參閱第1圖，該輸出級130具有一P型輸出電晶體M _p1、複數個P型補償電晶體M _p2a、M _p2b、M _p2c、一N型保護電晶體M _n3、一N型輸出電晶體M _n1、複數個N型補償電晶體M _n2a、M _n2b、M _n2c及一P型保護電晶體M _p3。

請參閱第1圖，在本實施例中，該P型輸出電晶體M _p1之閘極電性連接該VDDIO偵測器110以接收該偵測電壓VD，該P型輸出電晶體M _p1之源極電性連接一第一節點n1，該P型輸出電晶體M _p1之汲極電性連接該導接墊PAD以接收或輸出訊號至另一電路。該P型補償電晶體M _p2a、M _p2b、M _p2c之閘極電性連接該控制電路120以分別接收一第一P型控制訊號V _p1、一第二P型控制訊號V _p2及一第三P型控制訊號V _p3，該P型補償電晶體M _p2a、M _p2b、M _p2c之源極皆電性連接該外部電壓端VDDIO，該P型補償電晶體M _p2a、M _p2b、M _p2c之汲極接電性連接至該第一節點n1。該N型保護電晶體M _n3之源極電性連接該VDDIO偵測器110，該N型保護電晶體M _n3之閘極電性連接該控制電路120以接收該第一P型控制訊號V _p1，該N型保護電晶體M _n3之汲極電性連接該第一節點n1，其中，該N型保護電晶體M _n3用以將該第一節點n1之電位拉至該偵測電壓VD之電位。

請參閱第1圖，該N型輸出電晶體M _n1之閘極電性連接一電源電壓端VDD，該N型輸出電晶體M _n1之源極電性連接一第二節點n2，該N型輸出電晶體M _n1之汲極電性連接該導接墊PAD。該N型補償電晶體M _n2a、M _n2b、M _n2c之閘極電性連接該控制電路120以分別接收一第一N型控制訊號V _n1、一第二N型控制訊號V _n2及一第三N型控制訊號V _n3，該N型補償電晶體M _n2a、M _n2b、M _n2c之汲極皆電性連接該第二節點n2，該N型補償電晶體M _n2a、M _n2b、M _n2c之源極皆電性連接一接地端Gnd。該P型保護電晶體M _p3之源極電性連接該電源電壓端VDD，該P型保護電晶體M _p3之閘極電性連接該控制電路120以接收該第一N型控制訊號V _n1，該P型保護電晶體M _p3之汲極電性連接該第二節點n2，其中，該P型保護電晶體M _p3用以將該第二節點n2之電位拉至該電源電壓端VDD之電位。

請參閱第1及4圖，當該外部電壓端VDDIO為二倍VDD，且該輸出訊號D _out於t ₀至t ₁由VDD降至0，首先於t ₀時，該第一P型控制訊號V _p1由VDD上升至二倍VDD，該P型補償電晶體M _p2a截止，該N型保護電晶體M _n3導通以將該第一節點n1之二倍VDD的電位放電至該偵測電壓VD之一倍VDD的電位，此時，該導接墊PAD之電位由該P型輸出電晶體M _p1預先放電至VDD+Vth。接著，於t ₁時，該第一N型控制訊號V _n1由0上升至一倍VDD，該P型保護電晶體M _p3截止，該N型補償電晶體M _n2a導通將該第二節點n2之電位放電至0，因此，電位0也經由該n型輸出電晶體M _n1輸出至該導接墊PAD。由上述可知，由於該第一節點n1之電位已在t ₀時放電至VDD，因此，當該N型輸出電晶體M _n1傳送電位0時，可避免該P型輸出電晶體M _p1過壓並提高該二倍電壓輸出/輸入緩衝器100的電壓迴轉率。

請參閱第1及4圖，當該外部電壓端VDDIO為二倍VDD，且該輸出訊號D _out於t ₂至t ₃由0升至VDD，首先於t ₂時，該第一N型控制訊號V _n1由VDD下降至0，該N型補償電晶體M _n2a截止，該P型保護電晶體M _p3導通以將該第二節點n2之電位充電至該電源電壓端VDD之一倍VDD的電位，此時，該導接墊PAD之電位由該N型輸出電晶體M _n1預先充電至VDD-Vth。接著，於t ₃時，該第一P型控制訊號V _p1由二倍VDD下降至一倍VDD，該N型保護電晶體M _n3截止，該P型補償電晶體M _p2a導通將該第一節點n1電位充電至二倍VDD，因此，二倍VDD之電位也經由該P型輸出電晶體M _p1輸出至該導接墊PAD。由上述可知，由於該第二節點n2之電位已在t ₂時充電至VDD，因此，當該P型輸出電晶體M _p1傳送二倍VDD之電位時，可避免該N型輸出電晶體M _n1過壓並提高該二倍電壓輸出/輸入緩衝器100的電壓迴轉率。

請參閱第1及5圖，當該外部電壓端VDDIO為一倍VDD，且該輸出訊號D _out於t ₀至t ₁由VDD降至0，首先於t ₀時，該第一P型控制訊號V _p1由0上升至一倍VDD，該P型補償電晶體M _p2a截止，該N型保護電晶體M _n3導通以將該第一節點n1之一倍VDD的電位放電至該偵測電壓VD之電位0，此時，該導接墊PAD之電位由該P型輸出電晶體M _p1預先放電至0+Vth。接著，於t ₁時，該第一N型控制訊號V _n1由0上升至一倍VDD，該P型保護電晶體M _p3截止，該N型補償電晶體M _n2a導通將該第二節點n2之電位放電至0，因此，電位0也經由該n型輸出電晶體M _n1輸出至該導接墊PAD。由於該外部電壓端VDDIO為一倍VDD，因此，於此電路作動中各電晶體並不會有過壓的問題，但藉由該N型保護電晶體M _n3可提高該二倍電壓輸出/輸入緩衝器100的電壓迴轉率。

請參閱第1及5圖，當該外部電壓端VDDIO為一倍VDD，且該輸出訊號D _out於t ₂至t ₃由0升至VDD，首先於t ₂時，該第一N型控制訊號V _n1由VDD下降至0，該N型補償電晶體M _n2a截止，該P型保護電晶體M _p3導通以將該第二節點n2之電位充電至該電源電壓端VDD之一倍VDD的電位，此時，該導接墊PAD之電位由該N型輸出電晶體M _n1預先充電至VDD-Vth。接著，於t ₃時，該第一P型控制訊號V _p1由VDD下降至0，該N型保護電晶體M _n3截止，該P型補償電晶體M _p2a導通將該第一節點n1電位充電至一倍VDD，因此，一倍VDD之電位也經由該P型輸出電晶體M _p1輸出至該導接墊PAD。由於該外部電壓端VDDIO為一倍VDD，因此，於此電路作動中各電晶體並不會有過壓的問題，但藉由該P型保護電晶體M _p3可提高該二倍電壓輸出/輸入緩衝器100的電壓迴轉率。

請參閱第1及6圖，該輸入級140具有一第一輸出電晶體M _n18、一第二輸出電晶體M _p26、一保護電晶體M _n19、一史密特反向觸發器141及一反向器142，該第一輸出電晶體M _n18電性連接該導接墊PAD、該電源電壓端VDD及一第三節點n3，該第二輸出電晶體M _p26電性連接該電源電壓端VDD、該第三節點n3及一第四節點n4，該保護電晶體M _n19電性連接該導接墊PAD、該電源電壓端VDD及該第三節點n3，該史密特反向觸發器141電性連接該第三節點n3及該第四節點n4，該反向器142電性連接該第四節點n4，且該反向器142輸出一輸入訊號D _in。

請參閱第6圖，當該導接墊PAD接收之訊號的電位為0時，該第一輸出電晶體M _n18導通，該第三節點n3之電位亦為0，經過該史密特反向觸發器141反向後，該第四節點n4之電位為VDD，最後再經由該反向器142反向為電位0之該輸入訊號D _in。當該導接墊PAD接收之訊號的電位為一倍VDD時，該第三節點n3之電位為VDD-Vth，該第一輸出電晶體M _n18截止，經由該史密特觸發器144反向後，該第四節點n4之電位為較弱之0，使得該第二輸出電晶體M _p26可通過些微電流，使得第三節點n3逐漸地充電至VDD，藉此，令第四節點n4之電位也逐漸地為0，最後再經由該反向器142反向為電位為VDD之該D _in。當該導接墊PAD接收之訊號的電位為二倍VDD時，該保護電晶體M _n19導通，使得第三節點n3經由該保護電晶體M _n19充電至VDD，經由該史密特觸發器144反向後，第四節點n4之電位為0，最後再經由該反向器142反向為電位為VDD之該D _in。由上述可知，當該導接墊PAD接收之訊號的電位為二倍VDD，且該第一輸入電晶體M _n18尚未穩定時，第三節點n3的電位為VDD-Vth，這會使得該第一輸入電晶體M _n18過壓，因此，透過該保護電晶體M _n19導通，使得第三節點n3經由該保護電晶體M _n19充電至VDD可避免該第一輸入電晶體M _n18過壓。較佳的，該輸入級140具有兩個開關電晶體M _p27、M _n20，該兩個開關電晶體M _p27、M _n20分別接收正向及反向之該輸出/輸入控制訊號OE，而可在該輸出/輸入控制訊號OE為高電位時關閉該史密特反向觸發器141，並在該輸出/輸入控制訊號OE為低電位時開啟該史密特反向觸發器141。

請參閱第1圖，由於該導接墊PAD之電位可能為一倍VDD或兩倍VDD，因此需要防止該P型輸出電晶體M _p1之寄生二極體因為汲-基極電壓大於臨界電壓而產生漏電流路徑，因此，該P型輸出電晶體M _p1之基極電性連接至該浮動N型井170以接收一特定電位V _nw，請參閱第7圖，該浮動N型井170具有兩個P型電晶體M _p24、M _p25及一N型電晶體M _n17，其中，當該導接墊PAD之電位為VDD時，該N型電晶體M _n17有著壓降，使得該特定電位V _nw之電位為VDD-Vth，可讓該P型輸出電晶體M _p1之寄生二極體截止，而避免產生漏電流，當該導接墊PAD之電位為二倍VDD時，該P型電晶體M _p25導通，使該特定電位V _nw之電位為二倍VDD，亦可讓該P型輸出電晶體M _p1之寄生二極體截止，而避免產生漏電流。

請參閱第1圖，該PVT偵測器180電性連接該控制電路120，該PVT偵測器180用以偵測一製程角落，並將偵測結果P _code、N _code傳送至該控制電路120，該控制電路120接收該製程角落的偵測結果P _code、N _code，該控制電路120根據該製程角落控制該些P型補償電晶體M _p2a、M _p2b、M _p2c及該些N型補償電晶體M _n2a、M _n2b、M _n2c的開啟或關閉，以調整該二倍電壓輸出/輸入緩衝器100的電壓迴轉率。

本發明藉由該N型保護電晶體M _n3及該P型保護電晶體M _p3分別對第一節點n1及第二節點n2的電位進行放電及充電，可避免該P型輸出電晶體M _p1及N型輸出電晶體M _n1過壓，並提高該二倍電壓輸出/輸入緩衝器100的電壓迴轉率。

本發明之保護範圍當視後附之申請專利範圍所界定者為準，任何熟知此項技藝者，在不脫離本發明之精神和範圍內所作之任何變化與修改，均屬於本發明之保護範圍。

100‧‧‧二倍電壓輸出/輸入緩衝器

110‧‧‧VDDIO偵測器

111‧‧‧反向器串

120‧‧‧控制電路

130‧‧‧輸出級

140‧‧‧輸入級

141‧‧‧史密特反向觸發器

142‧‧‧反向器

150‧‧‧電壓準位轉換器

151、152‧‧‧反向器

161‧‧‧第一非重疊電路

162‧‧‧第二非重疊電路

170‧‧‧浮動N型井

180‧‧‧PVT偵測器

VDDIO‧‧‧外部電壓端

VD‧‧‧偵測電壓

D_H‧‧‧高準位訊號

D_L‧‧‧低準位訊號

D_in‧‧‧輸入訊號

n1‧‧‧第一節點

n2‧‧‧第二節點

n3‧‧‧第三節點

n4‧‧‧第四節點

PAD‧‧‧導接墊

VDD‧‧‧電源電壓端

Gnd‧‧‧接地端

D_out‧‧‧輸出訊號

V_p1‧‧‧P型輸出電晶體

V_n1‧‧‧N型輸出電晶體

M_p2a-c‧‧‧P型補償電晶體

M_n2a-c‧‧‧N型補償電晶體

M_p3‧‧‧P型保護電晶體

M_n3‧‧‧N型保護電晶體

D‧‧‧電壓準位控制訊號

OE‧‧‧輸出/輸入控制訊號

V_p1‧‧‧第一P型控制訊號

V_p2‧‧‧第二P型控制訊號

V_p3‧‧‧第三P型控制訊號

V_n1‧‧‧第一N型控制訊號

V_n2‧‧‧第二N型控制訊號

V_n3‧‧‧第三N型控制訊號

V_1-15‧‧‧節點

M_p4-28‧‧‧P型電晶體

M_n4-21‧‧‧N型電晶體

T₁、T₂‧‧‧操作時間

V_nw‧‧‧特定電位

P_code、N_code‧‧‧偵測結果

clock‧‧‧時脈訊號

第1圖：依據本發明之一實施例，一種二倍電壓輸出/輸入緩衝器的電路圖。

第2圖：依據本發明之一實施例，一VDDIO偵測器的電路圖。

第3圖：依據本發明之一實施例，一電壓準位轉換器的電路圖。

第4圖：依據本發明之一實施例，一控制電路於VDDIO為二倍VDD輸出之控制訊號的時序圖。

第5圖：依據本發明之一實施例，該控制電路於VDDIO為一倍VDD輸出之控制訊號的時序圖。

第6圖：依據本發明之一實施例，一輸入級的電路圖。

第7圖：依據本發明之一實施例，一浮動N型井電路圖。

Claims (10)

1. 一種二倍電壓輸出/輸入緩衝器，其包含：一VDDIO(VDD Input/Output)偵測器，電性連接一外部電壓端，該VDDIO偵測器用以偵測該外部電壓端之電位，且該VDDIO偵測器輸出一偵測電壓；一控制電路，電性連接該VDDIO偵測器以接收該偵測電壓及一輸出訊號，且該控制電路輸出一第一P型控制訊號及一第一N型控制訊號；以及一輸出級，具有一P型輸出電晶體、一P型補償電晶體、一N型保護電晶體、一N型輸出電晶體、一N型補償電晶體及一P型保護電晶體，該P型輸出電晶體電性連接該VDDIO偵測器、一第一節點及一導接墊，該P型補償電晶體電性連接該控制電路、該外部電壓端及該第一節點，該N型保護電晶體電性連接該VDDIO偵測器、該控制電路及該第一節點，該P型補償電晶體及該N型保護電晶體接收該第一P型控制訊號，該P型輸出電晶體接收該偵測電壓，該N型輸出電晶體電性連接一電源電壓端、一第二節點及該導接墊，該N型補償電晶體電性連接該控制電路、該第二節點及一接地端，該P型保護電晶體電性連接該電源電壓端、該控制電路及第二節點，該N型補償電晶體及該P型保護電晶體接收該第一N型控制訊號，其中，該N型保護電晶體用以將該第一節點之電位拉至該偵測電壓之電位，該P型保護電晶體用以將該第二節點之電位拉至該電源電壓端之電位。
2. 如申請專利範圍第1項所述之二倍電壓輸出/輸入緩衝器，其中該輸出級另具有兩個P型補償電晶體，該兩個P型補償電晶體電性連接該外部電壓端、該控制電路及該第一節點，且該兩個P型補償電晶體分別由該控制電路接收一第二P型控制訊號及一第三P型控制訊號。
3. 如申請專利範圍第2項所述之二倍電壓輸出/輸入緩衝器，其中該輸 出級另具有兩個N型補償電晶體，該兩個N型補償電晶體電性連接該接地端該控制電路及該第二節點，且該兩個N型補償電晶體分別由該控制電路接收一第二N型控制訊號及一第三N型控制訊號。
4. 如申請專利範圍第1項所述之二倍電壓輸出/輸入緩衝器，其包含有一輸入級，該輸入級具有一第一輸出電晶體、一第二輸出電晶體、一保護電晶體、一史密特反向觸發器及一反向器，該第一輸出電晶體電性連接該導接墊、該電源電壓端及一第三節點，該第二輸出電晶體電性連接該電源電壓端、該第三節點及一第四節點，該保護電晶體電性連接該導接墊、該電源電壓端及該第三節點，該史密特反向觸發器電性連接該第三節點及該第四節點，該反向器電性連接該第四節點，且該反向器輸出一輸入訊號。
5. 如申請專利範圍第1項所述之二倍電壓輸出/輸入緩衝器，其包含有一電壓準位轉換器、一第一非重疊電路及一第二非重疊電路，該電壓準位轉換器電性連接該控制電路及該VDDIO偵測器，該電壓準位轉換器輸出一高準位訊號及一低準位訊號，該第一非重疊電路及該第二非重疊電路電性連接該電壓準位轉換器及該控制電路，該第一非重疊電路接收該高準位訊號，該第二非重疊電路接收該低準位訊號。
6. 如申請專利範圍第5項所述之二倍電壓輸出/輸入緩衝器，其中該電壓準位轉換器具有複數個電壓準位轉換電晶體及複數個過壓保護電晶體，該些電壓準位電晶體用以接收該控制電路之一電壓準位控制訊號及該偵測電壓，且該些電壓準位轉換電晶體用以輸出該高準位訊號及該低準位訊號，其中該些過壓保護電晶體用以避免各該電壓準位轉換電晶體過壓。
7. 如申請專利範圍第1項所述之二倍電壓輸出/輸入緩衝器，其中該P 型輸出電晶體之一閘極電性連接該VDDIO偵測器，該P型輸出電晶體之一源極電性連接該第一節點，該P型輸出電晶體之一汲極電性連接該導接墊，該P型補償電晶體之一閘極電性連接該控制電路，該P型補償電晶體之一源極電性連接該外部電壓端，該P型補償電晶體之一汲極電性連接該第一節點，該N型保護電晶體之一閘極電性連接該控制電路，該N型保護電晶體之一汲極電性連接至該第一節點，該N型保護電晶體之一源極電性連接該VDDIO偵測器。
8. 如申請專利範圍第1或7項所述之二倍電壓輸出/輸入緩衝器，其中該N型輸出電晶體之一閘極電性連接該電源電壓，該N型輸出電晶體之一汲極電性連接該導接墊，該N型輸出電晶體之一源極電性連接該第二節點，該N型補償電晶體之一閘極電性連接該控制電路，該N型補償電晶體之一汲極電性連接該第二節點，該N型補償電晶體之一源極電性連接該接地端，該P型保護電晶體之一汲極電性連接該電源電壓端，該P型保護電晶體之一源極電性連接該第二節點，該P型保護電晶體之閘極電性連接該控制電路。
9. 如申請專利範圍第7項所述之二倍電壓輸出/輸入緩衝器，其包含有一浮動N型井，該浮動N型井電性連接該導接墊及該P型輸出電晶體之一基極，且該浮動N型井170根據該導接墊PAD之電位輸出一特定電位至該P型輸出電晶體之該基極。
10. 如申請專利範圍第3項所述之二倍電壓輸出/輸入緩衝器，其包含有一PVT(Process-Voltage-Temperature)偵測器，該PVT偵測器電性連接該控制電路，該PVT偵測器用以偵測一製程角落，該控制電路接收該製程角落，且該控制電路根據該製程角落控制該些P型補償電晶體及該些N型補償電晶體的開啟或關閉。