TWI654848B - 具有微寫碼序列器之類比至數位轉換 - Google Patents

具有微寫碼序列器之類比至數位轉換

Info

Publication number
TWI654848B
TWI654848B TW104134084A TW104134084A TWI654848B TW I654848 B TWI654848 B TW I654848B TW 104134084 A TW104134084 A TW 104134084A TW 104134084 A TW104134084 A TW 104134084A TW I654848 B TWI654848 B TW I654848B
Authority
TW
Taiwan
Prior art keywords
analog
sequencer
digital conversion
control
micro
Prior art date
Application number
TW104134084A
Other languages
English (en)
Other versions
TW201630354A (zh
Inventor
詹姆士Ｅ 巴特林
衣格 汪珍達
凱文 奇爾瑟
Original Assignee
美商微晶片科技公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 美商微晶片科技公司 filed Critical 美商微晶片科技公司
Publication of TW201630354A publication Critical patent/TW201630354A/zh
Application granted granted Critical
Publication of TWI654848B publication Critical patent/TWI654848B/zh

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/94—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the way in which the control signals are generated
    • H03K17/96—Touch switches
    • H03K17/962—Capacitive touch switches
    • H03K17/9622—Capacitive touch switches using a plurality of detectors, e.g. keyboard
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/002—Provisions or arrangements for saving power, e.g. by allowing a sleep mode, using lower supply voltage for downstream stages, using multiple clock domains or by selectively turning on stages when needed
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/124—Sampling or signal conditioning arrangements specially adapted for A/D converters
    • H03M1/1245—Details of sampling arrangements or methods
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K2217/00—Indexing scheme related to electronic switching or gating, i.e. not by contact-making or -breaking covered by H03K17/00
    • H03K2217/94—Indexing scheme related to electronic switching or gating, i.e. not by contact-making or -breaking covered by H03K17/00 characterised by the way in which the control signal is generated
    • H03K2217/96—Touch switches
    • H03K2217/9607—Capacitive touch switches
    • H03K2217/96071—Capacitive touch switches characterised by the detection principle
    • H03K2217/960725—Charge-transfer
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/1205—Multiplexed conversion systems
    • H03M1/122—Shared using a single converter or a part thereof for multiple channels, e.g. a residue amplifier for multiple stages
    • H03M1/1225—Shared using a single converter or a part thereof for multiple channels, e.g. a residue amplifier for multiple stages using time-division multiplexing
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/50—Analogue/digital converters with intermediate conversion to time interval

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Microcomputers (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

一種微寫碼序列器控制獨立於一中央處理單元(CPU)之複雜轉換序列。微寫碼提供容易地添加新程序步驟及/或更新現有程序步驟。與諸如一類比至數位轉換器(ADC)或一充電時間量測單元(CTMU)之一類比至數位轉換模組及數位處理電路組合之此一可程式化序列器可經組態以獨立於該CPU而與該微寫碼序列器組合地工作。藉此在該CPU及其他高功率模組處於一低功率睡眠模式中時在低功率模式中提供自足式操作。此一周邊裝置可執行資料收集及其處理，然後僅在需要時喚醒該CPU，藉此節省功率。此外，此周邊裝置不需要CPU處理，使得需要受該CPU控制之時間臨界應用可更高效地且以較小操作額外負擔操作。

Description

具有微寫碼序列器之類比至數位轉換 相關專利申請案
本申請案主張於2014年10月17日提出申請之共同擁有之第62/065,129號美國臨時專利申請案之優先權，該美國臨時專利申請案特此出於所有目的以引用方式併入本文中。
本發明係關於類比至數位轉換模組，且特定而言係關於與一微寫碼序列器組合之類比至數位轉換模組。
類比至數位轉換(特定而言，嵌入於微控制器中之類比至數位轉換模組)通常處於微控制器之各別中央處理單元(CPU)核心之軟體控制下。此等類比至數位轉換模組在CPU係非作用時在低功率模式(諸如，睡眠及閒置)中具有受限制操作。在某些應用中，類比至數位轉換模組需要與其他微控制器周邊裝置功能(例如，儲存暫存器、累加器、多工器、取樣與保持電路等)相互作用，此需要CPU控制該等類比至數位轉換模組與此等其他微控制器周邊裝置功能之間的相互作用。對CPU必須控制類比至數位轉換模組與其他支援周邊裝置之間的相互作用(舉例而言但並不限於，馬達控制、切換模式電源供應(SMPS)控制、數位信號處理(DSP)等)之此需要消耗可更有成效地使用的有價值之CPU處理功率。而且，當需要CPU執行各種任務時，此可 增加微控制器之功率消耗。
作為CPU控制之另一選擇，與類比至數位轉換模組組合之一硬寫碼序列器可針對(例如)執行一算法之一程序提供一個步驟序列。然而，無法改變一硬寫碼序列器中之步驟以校正錯誤或將改良併入至該程序。僅一單個程序序列係可用的且無其他或更多步驟可經改變或添加至該程序。此導致每一積體電路裝置最終可能係唯一的，此乃因在生產積體電路裝置期間自一個積體電路裝置至另一者地微調程序步驟。
因此，需要獨立於CPU涉入且可視需要經改變及更新之複雜程序轉換序列。某些此等程序轉換序列可係(舉例而言但並不限於)電容式(CAP)觸控偵測。複雜程序係不斷演進的，因此程序轉換序列需要隨該等複雜程序演進且以程序目標所需要之最小功率運行。
根據一實施例，一種用於使用一微寫碼序列器之類比至數位轉換之設備可包括：用於類比至數位轉換之構件；一微寫碼序列器，其耦合至該類比至數位轉換構件且控制該類比至數位轉換構件；及一記憶體，其耦合至該微寫碼序列器，其中該記憶體儲存用於指令該微寫碼序列器如何控制該類比至數位轉換構件之微寫碼字。
根據又一實施例，該類比至數位轉換構件可係一類比至數位轉換器(ADC)。根據又一實施例，該類比至數位轉換構件可係一充電時間量測單元(CTMU)。根據又一實施例，可提供一類比多工器，其具有耦合至該類比至數位轉換構件之一輸入之一輸出且可受該微寫碼序列器控制，其中該類比多工器可選擇可由指令該微寫碼序列器之該等微寫碼字判定之其輸入。根據又一實施例，一位址解碼器可耦合至該記憶體且可用以選擇用於該微寫碼序列器之一微寫碼字。
根據又一實施例，一中央處理單元(CPU)可具有一低功率睡眠模 式，其中當該CPU可處於該低功率睡眠模式中時，該等微寫碼序列器、類比至數位轉換構件及記憶體起作用。根據又一實施例，該等CPU、微寫碼序列器、類比至數位轉換構件及該記憶體可由一微控制器提供。根據又一實施例，該微寫碼序列器可包括一資料收集序列器及一數學後處理器序列器。根據又一實施例，可提供一數學後處理器，其中該數學後處理器可受該數學後處理器序列器控制。根據又一實施例，該等微寫碼字中之每一者可包括一資料部分及一數學後處理器部分。根據又一實施例，第一複數個微寫碼字控制該資料收集序列器且第二複數個微寫碼字控制該數學後處理器序列器。根據又一實施例，第一複數個微寫碼字可控制一第一步驟序列且第二複數個微寫碼字可控制一第二步驟序列。根據又一實施例，該微寫碼字可包括選自由迴圈控制、數學計算控制、類比至數位轉換控制、充電時間量測單元控制及外部節點連接控制組成之群組之若干部分。根據又一實施例，該微寫碼字可包括選自由序列結束、臨限值控制、類比至數位轉換鎖存器時脈、累加器鎖存器時脈、記錄控制及累加器控制組成之群組之若干部分。
根據另一實施例，一種一積體電路裝置中之類比至數位轉換器周邊裝置可包括：一類比至數位轉換器(ADC)核心；一狀態機，其受可程式化指令字控制，其中該狀態機可執行該ADC核心之控制功能且可操作以至少組態該積體電路裝置之外部接腳，起始取樣及轉換，將結果儲存於一記憶體中，且可執行迴圈操作；及一記憶體，其可儲存一相關聯指令字序列。
根據又一實施例，一指令字可包括用於定義以下各項中之至少一者之位元欄：一迴圈、一後處理功能、一ADC控制功能及一外部接腳組態。根據又一實施例，可提供一電容式時間量測單元(CTMU)，其中該指令字可包括用於控制該CTMU之一位元欄。根據又一實施 例，可提供受至少一個後處理指令字控制之一算術邏輯單元，其中後處理可由該狀態機指令字起始。根據又一實施例，該後處理指令字可包括用於控制一臨限值、一累加器輸入及結果儲存之至少一位元欄。根據又一實施例，一微控制器可包括該等前述類比至數位轉換器周邊裝置中之任一或多者。
102‧‧‧類比至數位轉換器
350‧‧‧微控制器
352‧‧‧數學後處理器與序列器
354‧‧‧微寫碼記憶體
356‧‧‧位址解碼器
358‧‧‧中央處理單元與程式記憶體/中央處理單元
360‧‧‧電容式時間量測單元
362‧‧‧資料收集序列器
364‧‧‧類比至數位轉換器
366‧‧‧類比多工器/多工器
368‧‧‧電容式觸鍵/觸鍵
400‧‧‧數字
420‧‧‧第一多工器
422‧‧‧記錄鎖存器
424‧‧‧記錄檔案
426‧‧‧第二多工器
430‧‧‧移位暫存器
432‧‧‧類比至數位轉換器鎖存器
436‧‧‧加法/減法邏輯
438‧‧‧第三多工器
440‧‧‧累加器鎖存器
500‧‧‧數字
550‧‧‧「大於」比較器
552‧‧‧「小於」比較器
554‧‧‧第四多工器
556‧‧‧N+1記錄鎖存器
558‧‧‧高臨限值鎖存器
560‧‧‧第五多工器
562‧‧‧第六多工器
564‧‧‧N記錄鎖存器
566‧‧‧低臨限值鎖存器
Ca‧‧‧電容器/電容值/外部電容器
Cb‧‧‧內部取樣電容器/電容器/電容值/內部電容器
SWa至SWe‧‧‧開關
藉由參考結合附圖所進行之以下說明可獲取對本發明之一更完整理解，其中：圖1(包括圖1(a)-1(c))圖解說明根據本發明之教示之一電容式分壓器量測(例如，用於電容式觸控偵測)之一示意性電路圖、一示意性曲線圖及其一開關時序圖；圖2圖解說明根據本發明之特定實施例之圖1中所展示之步驟序列之一流程圖之一示意圖；圖2A圖解說明根據本發明之特定實例性實施例之一微控制器之一示意性方塊圖；圖2B圖解說明根據本發明之特定實施例之複數個微寫碼字之一示意性方塊圖；圖3圖解說明根據本發明之一特定實例性實施例之用於用以控制CVD程序所需要之資源之一微寫碼字之一暫存器位元指派圖；圖4圖解說明根據本發明之特定實例性實施例之資料累加及處理邏輯之一示意性方塊圖；圖5圖解說明根據本發明之特定實例性實施例之資料比較邏輯之一示意性方塊圖；及圖6圖解說明根據本發明之一特定實例性實施例之用於用以控制數學後處理所需要之資源之一微寫碼字之一暫存器位元指派圖。
雖然本發明易於作出各種修改及替代形式，但已在圖式中展示 並在本文中詳細闡述其特定實例性實施例。應理解，然而，本文中對特定實例性實施例之說明並非意欲將本發明限制於本文中所揭示之特定形式。
根據本發明之各種實施例，一微寫碼序列器可用以提供獨立於一積體電路裝置(諸如例如但並不限於，一微控制器)之類比至數位轉換及/或中央處理單元(CPU)核心之完全複雜轉換序列。藉由使序列器進行微寫碼，可添加新程序步驟且更新現有程序步驟。
與一類比至數位轉換模組(舉例而言但並不限於，一類比至數位轉換器(ADC)及/或充電時間量測單元(CTMU))及數位處理(例如，計算)電路組合之此一可程式化序列器可經組態以獨立於CPU核心而工作。因此，當CPU及/或其他高功率消耗模組處於一低功率睡眠模式中時，控制類比至數位轉換及後續數位處理之微寫碼序列器在低功率模式中提供自足式操作。此一周邊裝置可執行資料收集及其處理，然後僅在需要時喚醒CPU，藉此節省功率。此外，此周邊裝置不需要CPU處理，使得需要受CPU控制之時間臨界應用可更高效地且以更少操作額外負擔操作。
預期且在本發明之範疇內，可藉由任一類型之ADC或一CTMU而將因組合一ADC之一經充電/放電外部電容(例如，觸鍵)與一經放電/充電內部取樣與保持電容器所致之一電容式分壓器(CVD)電路之類比電壓轉換為一數位表示，該CTMU可用以提供該類比電壓值之一數位表示。CTMU可用以將具有CVD結果之取樣與保持電容器充電或放電至一已知電壓值且達到該已知電壓值所花費之時間(時脈計數)可用於判定CVD電壓值結果。在可在www.microchip.com處獲得之微晶片應用註解AN1250及AN1375以及兩者皆為James E.Bartling之共同擁有之美國專利第US 7,460,441 B2號(標題為「Measuring a long time period」)及第US 7,764,213 B2號(標題為「Current-time digital-to-analog converter」)中更全面地闡述用於提供一類比值之一數位表示之一CTMU之應用，其中其等皆特此出於所有目的以引用方式併入本文中。
一可程式化序列器提供靈活性，此乃因其微寫碼程式步驟可經改變以校正錯誤或將改良併入至一應用之程序步驟。可視需要添加及/或改變可程式化序列器中之程序步驟。可容易地更新使用此一微寫碼可程式化序列器之所有裝置，藉此簡化其設計及支援。另外，可需要較少之此等裝置，此乃因一個裝置可經程式化以用於諸多不同應用。
現在參考圖式，示意性地圖解說明實例性實施例之細節。將由相似編號表示圖式中之相似元件，且將由具有一不同小寫字母後綴之相似編號表示類似元件。
參考圖1，繪示根據本發明之教示之一電容式分壓器量測(例如，用於電容式觸控偵測)之一示意圖、一示意性曲線圖及其一開關時序圖。此電容式分壓器(CVD)量測可具有一步驟序列，該步驟序列可包括一預充電階段、一獲取階段(電壓平衡)及一轉換階段。通常可兩次執行此等步驟序列且將兩個結果一起求平均以用於經改良雜訊排除。針對第一步驟序列，可將外部電容器充電且將取樣電容器放電。針對後續第二步驟序列，可將外部電容器放電且可將取樣電容器充電，或反之亦然。對於兩個此等步驟序列而言，獲取及轉換階段皆可係相同的。
圖1(a)展示使用與一類比至數位轉換器(ADC)102及複數個開關SWa至SWe(例如，一類比多工器)組合之一內部取樣電容器Cb之一廣義CVD電路之一示意圖。電容器Ca係該積體電路之一外部定位電容器(例如，一電容式觸鍵)。圖1(b)展示電容器Ca及Cb之各種電壓充電 狀態。CVD依據以下原理操作：當將相反電壓充電之兩個電容器連接在一起時，所得靜態電壓充電將係兩個不同電容值之比率。可藉由知曉一個電容值(例如，Cb)而判定另一個電容值(例如，Ca)。
參考圖2，繪示根據本發明之特定實施例之圖1中所展示之步驟序列之一流程圖。前述步驟序列需要存取及控制資源(諸如，輸入/輸出(I/O)接腳)，一逐次逼近暫存器(SAR)可在一類比至數位轉換器(ADC)或一CTMU、多工器、一取樣與保持電路等中使用。CVD程序在步驟202處開始。在步驟204中，將外部電容器Ca充電至VDD且將內部電容器Cb放電至VSS達一時間A。在步驟206中，將兩個電容器Ca及Cb連接在一起且在一時間B之後其各別充電將均衡(平衡)至VDD與VSS之間的一電壓VCa+VCb。在步驟208中，將內部電容器Cb上之此均衡電壓VCa及VCb轉換為一數位值A(轉換結束(EOC))。在步驟210中，將此數位值A發送至一後程序轉換A，如在下文中更全面地闡述。在步驟212中，將外部電容器Ca放電至VSS且將內部電容器Cb充電至VDD達一時間A。在步驟214中，將兩個電容器Ca及Cb連接在一起且在一時間B之後其各別充電將均衡(平衡)至VDD與VSS之間的一電壓。在步驟216中，將內部電容器Cb上之此均衡電壓轉換為一數位值B(轉換結束(EOC))。在步驟218中，將此數位值B發送至一後程序轉換B，如在下文中更全面地闡述。
參考圖2A，繪示根據本發明之特定實例性實施例之一微控制器之一示意性方塊圖。一微控制器350可包括一數學後處理器與序列器(MPPS)352、一微寫碼記憶體354、位址解碼器356、一CPU與程式記憶體358、一CTMU 360、一資料收集序列器(DCS)362、一ADC 364、一類比多工器366、可用於將微控制器350耦合至電容式觸鍵368之複數個外部連接節點370a..e。
DCS 362可用來自微寫碼記憶體354之微寫碼字(DCSCW)控制。 用於每一序列狀態之一DCSCW可用以指令DCS 362如何控制多工器366、ADC 364及/或CTMU 360。MPPS 352可用來自微寫碼記憶體354之微寫碼字(MPPSCW)控制。用於每一計算序列狀態之一MPPSCW可用以指令MPPS 352如何處理來自ADC 364及/或CTMU 360之資料，然後在適當時將一結果提供至CPU 358。
多工器366可用以將外部節點370耦合至VDD、VSS或者ADC 364或CTMU 360之一輸入，如在上文對圖1及圖2之論述中更全面地闡述。DCS 362、MPPS 352、多工器366及微寫碼記憶體354可獨立於CPU與程式記憶體358而操作，且可允許微控制器350中之較高功率汲取模組保持處於一低功率睡眠模式中直至滿足一預定義準則為止，例如，一觸鍵368之電容改變足以指示電容式物件緊密接近至其(例如，一手指觸控(未展示))。
參考圖2B，繪示根據本發明之特定實施例之複數個微寫碼字之一示意性方塊圖。一第一步驟序列可包括複數個微寫碼字320a、b、c，其中複數個微寫碼字320a、b、c中之每一者表示相關聯第一序列中之一步驟。一第二步驟序列可包括複數個微寫碼字322a、b、c，其中複數個微寫碼字322a、b、c中之每一者表示相關聯第二序列中之一步驟。接收一位址ADDR的一位址解碼器356可控制選擇複數個微寫碼字320a、b、c或322a、b、c中之哪一者，其中複數個微寫碼字320a、b、c或322a、b、c中之該選定者之微寫碼內容提供用於DCS 362及MPPS 352之操作指令。預期且在本發明之範疇內，可藉由位址解碼器356實質上同時地選擇適當微寫碼字320a、b、c及322a、b、c以指令MPPS 352及DCS 362控制其管線操作之適當功能。
參考圖3，繪示根據本發明之一特定實例性實施例之用於用以控制CVD程序所需要之資源之一微寫碼字之一暫存器位元指派圖。微寫碼字可儲存於(舉例而言但並不限於)一次程式化(OTP)記憶體、快閃 記憶體、隨機存取記憶體(RAM)、揮發性及/或非揮發性記憶體中。在此架構中可添加或修改序列，藉此形成可減小CPU工作負載或在其他較高功率需求模組(例如，CPU)處於一睡眠模式中時運行以用於節省功率之一智慧型周邊裝置。
微寫碼字可包括用於定義一或多個迴圈之位元欄，控制後處理轉換數學運算，控制各種CVD階段，控制一ADC 364，控制一電容式時間量測單元(CTMU)360及其各種操作階段，控制與周邊裝置相關聯之各種外部節點370a..e(一積體電路封裝之外部連接)之操作，等等。自如圖1中所展示之一量測轉換序列開始，可形成如圖2中所展示之一狀態圖。然後，針對流程圖中之每一相關聯狀態而定義一程式字。然後，將後續步驟儲存於一微寫碼記憶體354(諸如，快閃記憶體、RAM)中或將其硬寫碼至一個一次可程式化(OTP)記憶體中。
圖3中所展示之微寫碼字可包括(舉例而言但並不限於)32個位元。其中位元[31：26](L0...L4，序列結束)可用於迴圈控制，位元[25：19](R0...R6)可經保留以供未來使用，位元[18：16](M0..M2)可用於數學計算控制，位元[15：12](SAM、CON、ADC、DIS、ADC CHG)可用於ADC控制，位元[11：8](RST..TEM)可用於CTMU控制，且位元[7：0](PC0 0、PC0 1、PC1 0、PC1 1、PC2 0、PC2 1、PC3 0、PC3 1)可用於外部節點連接(例如，一微控制器積體電路封裝上之外部連接接腳)。
可程式化序列器(DCS 362及/或MPPS 352)可包括狀態機，該等狀態機可以存取一裝置之模組(周邊裝置)之各別特殊功能暫存器以用於控制其相關聯功能。可實施由微寫碼字320及322控制之一狀態機。當僅需要某些功能時，狀態機可經設計有最少相關聯邏輯以使其邏輯裝置佔用面積在一積體電路矽晶粒上係小的。
現在參考圖4，繪示根據本發明之特定實例性實施例之資料累加 及處理邏輯之一示意性方塊圖。通常由數字400表示之資料累加及處理邏輯可包括一第一多工器420、一記錄鎖存器422、一記錄檔案424、一第二多工器426、一移位暫存器430、一ADC鎖存器432、加法/減法邏輯436、一第三多工器438及一累加器鎖存器440。所有前述邏輯可在狀態機組態中使用且受微寫碼字320及/或322控制。
現在參考圖5，繪示根據本發明之特定實例性實施例之資料比較邏輯之一示意性方塊圖。通常由數字500表示之資料比較邏輯可包括一「大於」比較器550、一「小於」比較器552、一第四多工器554、一第五多工器560、一第六多工器562、一N+1記錄鎖存器556、一高臨限值鎖存器(THHLDH)558、一N記錄鎖存器564及一低臨限值鎖存器(THHLDL)566。
可提供如圖4及圖5中所展示之數學處理。可藉由使用可與MPPS 352計算序列控制有聯繫之一或多個單獨微寫碼字來定義數學處理。如圖6中所展示之各別微寫碼字允許使用如圖4中所展示之一相關聯算術邏輯單元及如圖5中所展示之比較操作來執行一數學操作。可執行加法或減法且可選擇用於正執行之各別操作之各種輸入信號。臨限值暫存器允許與較高臨限值及較低臨限值之比較且產生如圖5中所展示之相關聯信號。
現在參考圖6，繪示根據本發明之一特定實例性實施例之用於用以控制數學後處理所需要之資源之一微寫碼字之一暫存器位元指派圖。數學後處理可藉由以下各項來完成：首先，定義後處理之各種狀態且形成一相關聯狀態圖。隨後，可使用(舉例而言但並不限於)圖6中所展示之一微寫碼字來針對每一狀態定義一程式字。圖6中所展示之微寫碼字可包括(舉例而言但並不限於)24個位元。其中位元[23](序列結束)可指示一序列之結束，位元[22：19](R0...R3)可經保留以供未來使用，位元[18：13](CMP SRC、CMP DATA、CY 0、CT 1、RL0 CLK、RL1 CLK)可用於臨限值控制，位元[12](ADC鎖存器CLK)可用於ADC鎖存器時脈，位元[11](ACC鎖存器CLK)可用於ACC(累加器)鎖存器時脈，位元[10：6](SRC 0、SRC 1、STR 0、STR 1、SRT 2)可用於記錄控制，且位元[5：0](AIN 0、AIN 1、BIN 0、BIN 1、F0、F1)可用於累加器控制。每一微寫碼字可儲存於快閃或DRAM中或者可經硬寫碼於類似於序列器控制之一OTP記憶體中。
所得微寫碼序列器周邊裝置提供以下益處：其可組態以用於較大靈活性；其允許容易地自錯誤恢復；其允許較易於包含新程序步驟。可由經存儲碼提供預定義序列，該等經存儲碼可經形成且針對複數個預定義應用對使用者可用。然而，該裝置當然將亦允許使用者形成其自身之定製程序步驟。此微寫碼序列器周邊裝置能夠獨立於CPU而操作。

Claims (19)

  1. 一種用於使用一微寫碼序列器(micro-coded sequencer)之類比至數位轉換之設備，其包括：類比至數位轉換構件；一微寫碼序列器，其耦合至該類比至數位轉換構件且控制該類比至數位轉換構件；一數學後處理器序列器(math post processor sequencer)；及一記憶體，其耦合至該微寫碼序列器及該數學後處理器序列器，其經組態以執行自該類比至數位轉換構件接收之資料之算數(arithmetic)處理，其中該記憶體儲存微寫碼字(micro-coded words)，該等微寫碼字用於指令該微寫碼序列器如何控制該類比至數位轉換構件及如何控制該數學後處理器序列器以用於處理自該類比至數位轉換構件產生之資料。
  2. 如請求項1之設備，其中該類比至數位轉換構件係一類比至數位轉換器。
  3. 如請求項1之設備，其中該類比至數位轉換構件係一充電時間量測單元。
  4. 如請求項1之設備，其進一步包括具有耦合至該類比至數位轉換構件之一輸入之一輸出且受該微寫碼序列器控制之一類比多工器，其中該類比多工器選擇由指令該微寫碼序列器之該等微寫碼字判定之其輸入。
  5. 如請求項1之設備，其進一步包括一位址解碼器，該位址解碼器耦合至該記憶體，且用以選擇用於該微寫碼序列器及該數學後處理器序列器之一微寫碼字。
  6. 如請求項1之設備，其進一步包括具有一低功率睡眠模式之一中 央處理單元，其中當該中央處理單元處於該低功率睡眠模式中時該微寫碼序列器、該數學後處理器分序器、該類比至數位轉換構件及該記憶體起作用(function)。
  7. 如請求項6之設備，其中該中央處理單元、該微寫碼序列器、該數學後處理器分序器、該類比至數位轉換構件及該記憶體由一微控制器提供。
  8. 如請求項1之設備，其進一步包括一數學後處理器，其中該數學後處理器受該數學後處理器序列器控制。
  9. 如請求項1之設備，其中該等微寫碼字中之每一者包括一資料部分及一數學後處理器部分。
  10. 如請求項1之設備，其中第一複數個微寫碼字控制該資料收集序列器且第二複數個微寫碼字控制該數學後處理器序列器。
  11. 如請求項1之設備，其中第一複數個微寫碼字控制一第一步驟序列且第二複數個微寫碼字控制一第二步驟序列。
  12. 如請求項1之設備，其中該微寫碼字包括選自由迴圈控制、數學計算控制、類比至數位轉換控制、充電時間量測單元控制及外部節點連接控制組成之群組之若干部分。
  13. 如請求項1之設備，其中該微寫碼字包括選自由序列結束、臨限值控制、類比至數位轉換鎖存器時脈、累加器鎖存器時脈、記錄控制及累加器控制組成之群組之若干部分。
  14. 如請求項1至13中任一項之設備，其中該設備整合於一積體電路裝置中及該微寫碼序列器由以下形成：一狀態機，其受可程式化指令字控制，其中該狀態機正執行一類比至數位核心之控制功能，且可操作以至少組態該積體電路裝置之外部接腳、起始取樣及轉換、將結果儲存於一記憶體中，且執行迴圈操作。
  15. 如請求項14之設備，其中一指令字包括用於定義以下各項中之 至少一者之位元欄：一迴圈、一後處理功能、一ADC控制功能及一外部接腳組態。
  16. 如請求項15之設備，其進一步包括一電容式時間量測單元(CTMU)且其中該指令字包括用於控制該CTMU之一位元欄。
  17. 如請求項14之設備，其進一步包括可受至少一個後處理指令字控制之一算術邏輯單元，其中後處理由該狀態機指令字起始。
  18. 如請求項17之設備，其中該後處理指令字包括用於控制一臨限值、一累加器輸入及結果儲存之至少一個位元欄。
  19. 一種微控制器，其包括如請求項14至18中任一項之類比至數位轉換之設備。
TW104134084A 2014-10-17 2015-10-16 具有微寫碼序列器之類比至數位轉換 TWI654848B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201462065129P 2014-10-17 2014-10-17
US62/065,129 2014-10-17
US14/883,842 2015-10-15
US14/883,842 US9590649B2 (en) 2014-10-17 2015-10-15 Analog-to-digital conversion with micro-coded sequencer

Publications (2)

Publication Number Publication Date
TW201630354A TW201630354A (zh) 2016-08-16
TWI654848B true TWI654848B (zh) 2019-03-21

Family

ID=54365397

Family Applications (1)

Application Number Title Priority Date Filing Date
TW104134084A TWI654848B (zh) 2014-10-17 2015-10-16 具有微寫碼序列器之類比至數位轉換

Country Status (7)

Country Link
US (1) US9590649B2 (zh)
EP (2) EP4175182A1 (zh)
JP (1) JP2017531375A (zh)
KR (1) KR20170071474A (zh)
CN (1) CN106716840B (zh)
TW (1) TWI654848B (zh)
WO (1) WO2016061429A1 (zh)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10444892B2 (en) * 2015-10-07 2019-10-15 Microchip Technology Incorporated Capacitance measurement device with reduced noise
JP6158373B1 (ja) * 2016-02-05 2017-07-05 株式会社東芝 平均化回路
US10353511B2 (en) 2016-08-19 2019-07-16 Qualcomm Incorporated Capacitance-to-voltage modulation circuit
DE102018107478A1 (de) * 2017-09-14 2019-03-14 Huf Hülsbeck & Fürst Gmbh & Co. Kg Verfahren und Auswertesystem zur Auswertung eines kapazitiven Sensors bei einem Fahrzeug
EP3457569B1 (de) * 2017-09-14 2023-03-29 HUF Hülsbeck & Fürst GmbH & Co. KG Auswerteanordnung für eine kapazitive sensorvorrichtung
DE102017124309A1 (de) * 2017-10-18 2019-04-18 Huf Hülsbeck & Fürst Gmbh & Co. Kg Verfahren zum Auswerten eines Kapazitätswerts einer kapazitiven Sensorelektrode
FR3077449B1 (fr) * 2018-01-29 2021-01-08 Continental Automotive France Procede et dispositif de detection de presence a multiples zones de detection pour vehicule automobile
FR3085177B1 (fr) * 2018-08-21 2020-10-30 Continental Automotive France Dispositif de detection de la presence d'un utilisateur pour le deverrouillage d'un ouvrant de vehicule automobile
FR3120490B1 (fr) * 2021-03-02 2024-03-08 Vitesco Technologies Capteur capacitif à immunité au bruit optimisée

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030197632A1 (en) 2002-04-10 2003-10-23 Systel Development & Industries Ltd. System on chip for digital control of electronic power devices
US20050128114A1 (en) 2003-12-15 2005-06-16 Daniel Case Microcode driven adjustment of analog-to-digital converter
US20100102832A1 (en) 2008-10-27 2010-04-29 Microchip Technology Incorporated Automated Capacitive Touch Scan
TW201136307A (en) 2010-04-14 2011-10-16 Newport Media Inc All digital front-end architecture for television with sigma-delta ADC input
US20120254803A1 (en) 2011-03-29 2012-10-04 Intersil Americas Inc. Switch multiplexer devices with embedded digital sequencers
US20130088242A1 (en) 2011-10-06 2013-04-11 Microchip Technology Incorporated Microcontroller with Sequencer Driven Analog-to-Digital Converter

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5576910A (en) * 1993-06-04 1996-11-19 Cirrus Logic, Inc. Burst comparison and sequential technique for determining servo control in a mass storage disk device
JP2005191810A (ja) * 2003-12-25 2005-07-14 Renesas Technology Corp アナログ／デジタル変換器及びマイクロコンピュータ
CN100409558C (zh) * 2006-09-15 2008-08-06 合肥工业大学 基于fpga的直流电机控制器
US7460441B2 (en) 2007-01-12 2008-12-02 Microchip Technology Incorporated Measuring a long time period
US8436263B2 (en) * 2007-06-29 2013-05-07 Cypress Semiconductor Corporation Noise resistant capacitive sensor
US7764213B2 (en) 2008-07-01 2010-07-27 Microchip Technology Incorporated Current-time digital-to-analog converter
DE102008049176B4 (de) * 2008-09-26 2011-01-27 Diehl Ako Stiftung & Co. Kg Bedienblende für ein Haushaltsgerät sowie Haushaltsgerät mit einer solchen Bedienblende
US7994958B2 (en) * 2008-10-23 2011-08-09 Microchip Technology Incorporated Multi-level feed-back digital-to-analog converter using a chopper voltage reference for a switched capacitor sigma-delta analog-to-digital converter
US20120043970A1 (en) * 2008-11-13 2012-02-23 Cypress Semiconductor Corporation Automatic Tuning of a Capacitive Sensing Device
CN201303304Y (zh) * 2008-11-21 2009-09-02 西安飞鹰科技有限责任公司 一种基于fpga的多通道高速伺服电机控制装置
US8681122B2 (en) * 2011-04-19 2014-03-25 Cypress Semiconductor Corporation Capacitive sensing with programmable logic for touch sense arrays
US8985849B2 (en) * 2011-11-11 2015-03-24 Microchip Technology Incorporated High resolution temperature measurement

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030197632A1 (en) 2002-04-10 2003-10-23 Systel Development & Industries Ltd. System on chip for digital control of electronic power devices
US20050128114A1 (en) 2003-12-15 2005-06-16 Daniel Case Microcode driven adjustment of analog-to-digital converter
US20100102832A1 (en) 2008-10-27 2010-04-29 Microchip Technology Incorporated Automated Capacitive Touch Scan
TW201136307A (en) 2010-04-14 2011-10-16 Newport Media Inc All digital front-end architecture for television with sigma-delta ADC input
US20120254803A1 (en) 2011-03-29 2012-10-04 Intersil Americas Inc. Switch multiplexer devices with embedded digital sequencers
US20130088242A1 (en) 2011-10-06 2013-04-11 Microchip Technology Incorporated Microcontroller with Sequencer Driven Analog-to-Digital Converter

Also Published As

Publication number Publication date
KR20170071474A (ko) 2017-06-23
EP3207638A1 (en) 2017-08-23
CN106716840B (zh) 2021-03-30
WO2016061429A1 (en) 2016-04-21
US20160112060A1 (en) 2016-04-21
EP4175182A1 (en) 2023-05-03
CN106716840A (zh) 2017-05-24
TW201630354A (zh) 2016-08-16
US9590649B2 (en) 2017-03-07
JP2017531375A (ja) 2017-10-19

Similar Documents

Publication Publication Date Title
TWI654848B (zh) 具有微寫碼序列器之類比至數位轉換
US6967511B1 (en) Method for synchronizing and resetting clock signals supplied to multiple programmable analog blocks
US7023257B1 (en) Architecture for synchronizing and resetting clock signals supplied to multiple programmable analog blocks
JP7421882B2 (ja) 集積回路及びセンサシステム
US9432046B1 (en) Successive approximation analog-to-digital converter
WO2018085972A1 (zh) 电容检测电路及其控制方法
KR102207909B1 (ko) 비트라인의 전하 공유에 기반하는 cim 장치 및 그 동작 방법
JP2017531375A5 (zh)
JP2010191834A (ja) データ処理システム及びマイクロコンピュータ
KR20130004352A (ko) 파워 온 리셋 신호를 제어하기 위한 시스템 및 방법
US20160182054A1 (en) Configurable Logic Circuit Including Dynamic Lookup Table
CN110380730A (zh) 一种应用于低电压sar adc的电容阵列开关方法
US10020815B2 (en) Apparatus for data converter with internal trigger circuitry and associated methods
JP2014112818A (ja) 逐次比較型ａ／ｄ変換器
CN109412598B (zh) 一种逐次逼近式模数转换装置
US9184760B2 (en) Semiconductor device
CN103986242A (zh) 数字电源闸控的集成电路及方法
JP2021093726A (ja) デュアルモードデータ変換器
TWI676361B (zh) 連續漸進式類比數位轉換器及其控制方法
JP4941056B2 (ja) アナログ信号処理回路および集積回路
Wang et al. An accelerated successive approximation technique for analog to digital converter design
JP2010112883A (ja) 半導体集積回路
JP2017005586A (ja) 圧電センサ
TW200945189A (en) Method of changing number of pipeline stages of a pipeline within an electronic system and electronic system thereof