TWI653665B - 一種採用矽基底生長氮化鎵磊晶層的方法 - Google Patents

一種採用矽基底生長氮化鎵磊晶層的方法 Download PDF

Info

Publication number
TWI653665B
TWI653665B TW106104183A TW106104183A TWI653665B TW I653665 B TWI653665 B TW I653665B TW 106104183 A TW106104183 A TW 106104183A TW 106104183 A TW106104183 A TW 106104183A TW I653665 B TWI653665 B TW I653665B
Authority
TW
Taiwan
Prior art keywords
carbon nanotube
gallium nitride
substrate
germanium substrate
epitaxial layer
Prior art date
Application number
TW106104183A
Other languages
English (en)
Other versions
TW201841224A (zh
Inventor
金元浩
李群慶
范守善
Original Assignee
鴻海精密工業股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 鴻海精密工業股份有限公司 filed Critical 鴻海精密工業股份有限公司
Publication of TW201841224A publication Critical patent/TW201841224A/zh
Application granted granted Critical
Publication of TWI653665B publication Critical patent/TWI653665B/zh

Links

Classifications

    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C30B25/186—Epitaxial-layer growth characterised by the substrate being specially pre-treated by, e.g. chemical or physical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C30B29/403—AIII-nitrides
    • C30B29/406—Gallium nitride
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02428—Structure
    • H01L21/0243—Surface structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02441—Group 14 semiconducting materials
    • H01L21/02444—Carbon, e.g. diamond-like carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition
    • H01L21/02642—Mask materials other than SiO2 or SiN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02647—Lateral overgrowth
    • H01L21/0265—Pendeoepitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02658—Pretreatments
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Carbon And Carbon Compounds (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

本發明涉及一種採用矽基底生長氮化鎵磊晶層的方法，該方法包括以下步驟：提供一矽基底；提供一具有複數個微孔的奈米碳管結構，且該奈米碳管結構包括複數個奈米碳管；將所述奈米碳管結構設置於所述矽基底的一表面，從而使得所述矽基底的表面部分暴露；以該奈米碳管結構為遮罩乾蝕刻所述矽基底，從而得到一具有圖案化的凸起的矽基底，且該圖案化的凸起包括複數個凸條；以及以所述具有圖案化的凸起的矽基底作為磊晶生長基底生長氮化鎵磊晶層。

Description

一種採用矽基底生長氮化鎵磊晶層的方法
本發明涉及半導體技術領域，尤其涉及一種採用矽基底的氮化鎵磊晶生長方法。
磊晶結構，尤其磊晶結構為製作半導體器件的主要材料之一。例如，近年來，製備發光二極體(LED)的氮化鎵磊晶層成為研究的熱點。所述氮化鎵(GaN)磊晶片是指在一定條件下，將氮化鎵材料分子，有規則排列，定向生長在藍寶石基底上。然而，高品質氮化鎵磊晶層通常採用藍寶石作為磊晶生長基底，成本高昂。
故，採用成本低廉的矽基底作為氮化鎵磊晶生長基底，成為研究的熱點。然而，由於氮化鎵和矽基底的晶格常數以及熱膨脹係數差別很大，從而導致氮化鎵磊晶層存在較多位錯缺陷。先前技術提供一種改善上述不足的方法，其採用光刻等微電子工藝在矽基底的磊晶面上形成複數個凹槽，以通過橫向磊晶生長減少位錯缺陷。
然而，由於光刻等微電子工藝形成的凹槽尺度通常為微米級別，例如幾十微米，該尺寸較大。故，目前在矽基底上生長的氮化鎵磊晶層的品質遠不如在藍寶石基底生長的氮化鎵磊晶層。
有鑑於此，確有必要提供一種在矽基底上生長氮化鎵磊晶層的方法，採用該方法可以生長與藍寶石基底生長的氮化鎵磊晶層的品質相當的氮化鎵磊晶層。
一種採用矽基底生長氮化鎵磊晶層的方法，該方法包括以下步驟：提供一矽基底；提供一具有複數個微孔的奈米碳管結構，且該奈米碳管結構包括複數個奈米碳管；將所述奈米碳管結構設置於所述矽基底的一表面，從而使得所述矽基底的表面部分暴露；以該奈米碳管結構為遮罩乾蝕刻所述矽基底，從而得到一具有圖案化的凸起的矽基底，且該圖案化的凸起包括複數個凸條；以及以所述具有圖案化的凸起的矽基底作為磊晶生長基底生長氮化鎵磊晶層。
如上述採用矽基底生長氮化鎵磊晶層的方法，其中，所述奈米碳管結構包括2~4個層疊且交叉設置的奈米碳管膜，且每個奈米碳管膜中的奈米碳管通過凡得瓦首尾相連且沿同一方向排列。
如上述採用矽基底生長氮化鎵磊晶層的方法，其中，保持所述奈米碳管結構在矽基底表面，以所述具有圖案化的凸起的矽基底和所述奈米碳管結構一起作為磊晶生長基底生長氮化鎵磊晶層。
如上述採用矽基底生長氮化鎵磊晶層的方法，其中，進一步包括去除所述奈米碳管結構，僅以所述具有圖案化的凸起的矽基底作為磊晶生長基底生長氮化鎵磊晶層。
如上述採用矽基底生長氮化鎵磊晶層的方法，其中，進一步包括沈積一阻擋層將所述圖案化的凸起和奈米碳管結構覆蓋；去除所述奈米碳管結構，形成一圖案化的阻擋層；以所述具有圖案化的凸起的矽基底和圖案化的阻擋層作為磊晶生長基底生長氮化鎵磊晶層。
如上述採用矽基底生長氮化鎵磊晶層的方法，其中，進一步包括在所述奈米碳管結構的奈米碳管表面包覆一層保護層從而形成一奈米碳管複合結構。
如上述採用矽基底生長氮化鎵磊晶層的方法，其中，保持所述奈米碳管複合結構在矽基底表面，以所述具有圖案化的凸起的矽基底和所述奈米碳管複合結構一起作為磊晶生長基底生長氮化鎵磊晶層。
如上述採用矽基底生長氮化鎵磊晶層的方法，其中，所述保護層的材料為金屬、金屬氧化物、金屬硫化物、非金屬氧化物、非金屬碳化物以及非金屬氮化物中一種或多種。
如上述採用矽基底生長氮化鎵磊晶層的方法，其中，所述複數個凸條交叉設置且包括複數個沿著第一方向延伸的第一凸條和沿著第二方向延伸的第二凸條，且所述第一方向和第二方向的夾角大於等於30度小於等於90度。
如上述採用矽基底生長氮化鎵磊晶層的方法，其中，所述凸條的寬度為20奈米~150奈米，高度為50奈米~1000奈米，且相鄰的兩個平行凸條之間的間距為10奈米~300奈米。
相較於先前技術，本發明在矽基底上生長氮化鎵磊晶層的方法，可以生長與藍寶石基底生長的氮化鎵磊晶層的品質相當的氮化鎵磊晶層。
12‧‧‧矽基底
121‧‧‧表面
122‧‧‧圖案化的凸起
124‧‧‧孔洞
110‧‧‧奈米碳管複合結構
112‧‧‧奈米碳管結構
114‧‧‧保護層
116‧‧‧微孔
14‧‧‧氮化鎵磊晶層
16‧‧‧阻擋層
17‧‧‧圖案化的阻擋層
圖1為本發明第一實施例提供的生長氮化鎵磊晶層的方法流程圖。
圖2為本發明第一實施例採用的奈米碳管拉膜的掃描電鏡照片。
圖3為本發明第一實施例採用的垂直交叉設置的兩個奈米碳管拉膜的掃描電鏡照片。
圖4為圖3的掃描電鏡照片的局部放大圖。
圖5為本發明第一實施例提供的垂直交叉設置的雙層奈米碳管複合結構的掃描電鏡照片。
圖6為圖5的掃描電鏡照片的局部放大圖。
圖7為本發明第一實施例提供的交叉設置的三層奈米碳管複合結構的掃描電鏡照片。
圖8為圖7的掃描電鏡照片的局部放大圖。
圖9為本發明第一實施例提供的奈米碳管複合結構的包覆三氧化二鋁層的單根奈米碳管的掃描電鏡照片。
圖10為本發明第一實施例製備的具有圖案化的凸起的矽基底的頂面的掃描電鏡照片。
圖11為圖10的掃描電鏡照片的局部放大圖。
圖12為本發明第一實施例製備的具有圖案化的凸起的矽基底的截面掃描電鏡照片。
圖13為本發明第一實施例製備的具有圖案化的凸起的矽基底的結構示意圖。
圖14為本發明第二實施例提供的生長氮化鎵磊晶層的方法流程圖。
圖15為本發明第三實施例提供的生長氮化鎵磊晶層的方法流程圖。
圖16為本發明第四實施例提供的生長氮化鎵磊晶層的方法流程圖。
下面將結合附圖及具體實施例對本發明作進一步的詳細說明。
請參閱圖1，本發明第一實施例提供一種在矽基底12表面生長氮化鎵磊晶層14的方法，其包括以下步驟：步驟S10，提供一矽基底12；步驟S11，提供一具有複數個微孔116的奈米碳管複合結構110，該奈米碳管複合結構110包括一奈米碳管結構112以及一包覆於該奈米碳管結構112表面的保護層114，且該奈米碳管結構112包括複數個交叉設置的奈米碳管；步驟S12，將所述奈米碳管複合結構110設置於所述矽基底12的一表面121，從而使得所述矽基底12的表面121部分暴露；步驟S13，以該奈米碳管複合結構110為遮罩乾蝕刻所述矽基底12，從而得到一具有圖案化的凸起122的矽基底12，且該圖案化的凸起122包括複數個交叉設置的凸條；步驟S14，以所述具有圖案化的凸起122的矽基底12和奈米碳管複合結構110共同作為磊晶生長基底，生長氮化鎵磊晶層14。
在所述步驟S10中，所述矽基底12可以為本征矽基片，也可以為N型或P型摻雜的。所述矽基底12的尺寸和厚度可以根據需要選擇。本實施例中，所述矽基底12為一厚度為300微米的本征圓晶矽片。
在所述步驟S11中，所述奈米碳管結構112包括複數個有序排列且交叉設置的奈米碳管從而形成複數個微孔，所述保護層114包覆於該複數個奈米碳管的表面。優選地，所述保護層114包覆於每個奈米碳管的整個表面。所述複數個奈米碳管通過凡得瓦緊密連接從而使該奈米碳管結構112及奈米碳管複合結構110形成一自支撐結構。所謂自支撐結構是指該結構可以無需一支撐體而保持一特定的膜狀結構。因而，所述奈米碳管複合結構110具有自支撐性而可部分懸空設置。所述奈米碳管包括單壁奈米碳管、雙壁奈米碳管及多壁奈米碳管中的一種或多種。所述奈米碳管平行於所述奈米碳管結構112的表面。所述單壁奈米碳管的直徑為0.5奈米~10奈米，雙壁奈米碳管的直徑為1.0奈米~15奈米，多壁奈米碳管的直徑為1.5奈米~50奈米。所述奈米碳管的長度大於50微米。優選地，該奈米碳管的長度為200微米~900微米。該微孔116的尺寸為1奈米~0.5微米。
所述奈米碳管結構112包括至少一奈米碳管拉膜。優選地，所述奈米碳管結構112包括2~4層奈米碳管拉膜。如果奈米碳管拉膜層數太多，會導致微孔116數量太少，製備的圖案化的凸起122的奈米微結構分佈不均勻。當所述奈米碳管結構112包括2層奈米碳管拉膜時，該2層奈米碳管拉膜優選為垂直交叉設置。當所述奈米碳管結構112包括3層奈米碳管拉膜時，該3層奈米碳管拉膜優選為60度交叉設置，即相鄰兩個奈米碳管拉膜中奈米碳管的延伸方向成60度夾角。當所述奈米碳管結構112包括4層奈米碳管拉膜時，該4層奈米碳管拉膜優選為45度交叉設置，即相鄰兩個奈米碳管拉膜中奈米碳管的延伸方向成45度夾角。
請參閱圖2，具體地，該奈米碳管拉膜包括複數個連續且定向排列的奈米碳管束。該複數個奈米碳管束通過凡得瓦首尾相連。每一奈米碳管束包括複數個相互平行的奈米碳管，該複數個相互平行的奈米碳管通過凡得瓦緊密結合。該奈米碳管束的直徑為10奈米~200奈米，優選的，10奈米~100奈米。該奈米碳管拉膜中的奈米碳管沿同一方向擇優取向排列。所述奈米碳管拉膜包括複數個微孔。該微孔為一貫穿該層狀的奈米碳管結構的厚度方向的通孔。該微孔可為孔隙和/或間隙。當所述奈米碳管結構112僅包括單層奈米碳管拉膜時，該奈米碳管拉膜中相鄰的奈米碳管片段之間具有間隙，其中，該間隙的尺寸為1奈米~0.5微米。可以理解，在由多層奈米碳管拉膜組成的奈米碳管結構112中， 相鄰兩個奈米碳管拉膜中的奈米碳管的排列方向有一夾角α，且0°<α90°，從而使相鄰兩層奈米碳管拉膜中的奈米碳管相互交叉組成一網狀結構，該網狀結構包括複數個孔隙，該複數個孔隙均勻且規則分佈於奈米碳管結構112中，其中，該孔隙直徑為1奈米~0.5微米。所述奈米碳管拉膜的厚度為0.01微米~100微米。所述奈米碳管拉膜可以通過拉取一奈米碳管陣列直接獲得。所述奈米碳管拉膜的結構及其製備方法請參見範守善等人於2007年2月9日申請的，於2010年5月26日公告的第CN101239712B號中國公告專利“奈米碳管薄膜結構及其製備方法”，申請人：清華大學，鴻富錦精密工業(深圳)有限公司。為節省篇幅，僅引用於此，但上述申請所有技術揭露也應視為本發明申請技術揭露的一部分。
請參閱圖3-4，本實施例中，所述奈米碳管結構112為兩層垂直交叉設置的奈米碳管拉膜，所述奈米碳管拉膜直接從生長好的奈米碳管陣列拉取得到，該奈米碳管結構112中的複數個奈米碳管通過凡得瓦首尾相連且沿同一方向排列。
所述保護層114的材料可為金、鎳、鈦、鐵、鋁、鈦、鉻等金屬、氧化鋁、氧化鎂、氧化鋅、氧化鉿等金屬氧化物、或者金屬硫化物等中的至少一種。可以理解，所述保護層114的材料不限於上述列舉材料，還可以為二氧化矽等非金屬氧化物、碳化矽等非金屬碳化物或氮化矽等非金屬氮化物等，只要可以物理性的沈積於所述奈米碳管結構112的表面，且在後續的刻蝕矽基底12過程中不被刻蝕即可。所述物理性的沈積是指所述保護層114不與所述奈米碳管結構112發生化學反應，而是通過凡得瓦與所述奈米碳管結構112緊密結合，並附於所述奈米碳管結構112中奈米碳管的表面。所述保護層114的厚度不限，可為3奈米~50奈米。為了得到奈米級尺寸的奈米線陣列105，以及避免所述所述奈米碳管結構112中的微孔過多的被所述保護層114覆蓋，所述保護層114的厚度優選為3奈米~20奈米。所述奈米碳管複合結構110的微孔116孔徑小於所述所述奈米碳管結構112中的微孔孔徑。
所述奈米碳管複合結構110可以通過以下方法製備：首先，將所述奈米碳管結構112至少部分懸空設置；然後，在所述奈米碳管結構112表面沈積保護層114。
所述奈米碳管結構112具有相對的兩個表面，所述奈米碳管結構112可通過一框架固定，位於框架內部的部分懸空設置，從而使得奈米碳管結構112充分暴露，以利於後續的在奈米碳管結構112相對的兩個表面同時形成所述保護層114。所述框架為一中空的結構，具有一通孔。所述奈米碳管結構112的邊緣可固定於所述框架中，位於中間的部分通過所述通孔暴露出來且懸空設置。通過所述框架，使得所述奈米碳管結構112的邊緣能夠牢固的固定，並保持位於通孔位置處的奈米碳管結構112充分暴露。本實施例中，所述框架為一“口”字形的邊框，所述奈米碳管結構112的邊緣通過所述邊框固定。可以理解，所述奈米碳管結構112懸空設置的方式也可以為其他手段，比如金屬網柵、具有中空結構的環狀體等，只要實現使該奈米碳管結構112懸空即可。可通過電子束蒸鍍法將所述保護層114沈積於所述奈米碳管結構112的表面。可以理解，所述沈積的方法不限於上述列舉的方法，還可以為磁控濺射法、原子層沈積法等氣相沈積法，只要保證所述保護層114在沈積的過程中不破壞所述奈米碳管結構112的形態和結構即可。
由於所述奈米碳管結構112懸空設置，因而所述奈米碳管結構112的兩個表面均被所述保護層114覆蓋。具體的，該保護層114包覆所述奈米碳管結構112中複數個奈米碳管的至少部分表面。所述奈米碳管結構112包括複數個微孔結構，可以理解，所述微孔結構中也可分佈有所述保護層114。所述奈米碳管結構112中的奈米碳管與所述保護層114緊密結合，形成一整體的奈米碳管複合結構110。其中，所述奈米碳管結構112對所述保護層114起到支撐作用。所述奈米碳管複合結構110包括複數個微孔116。所述微孔116為貫穿所述奈米碳管複合結構110的厚度方向的凹陷空間，該凹陷空間可為間隙或者微孔。
本實施例中，通過電子束蒸鍍法在所述奈米碳管結構112的表面設置保護層114得到所述奈米碳管複合結構110，所述保護層114的材料為氧化鋁，所述保護層114的厚度為5奈米。所述奈米碳管結構112中的每個奈米碳管被所述保護層114完全包覆。參見圖5-6，為本實施例採用的雙層交叉的奈米碳管複合結構110的掃描電鏡照片。參見圖7-8，為本實施例採用的三層交叉的奈米碳管複合結構110的掃描電鏡照片。請參閱圖9，為本實施例採用的奈米碳管複合結構110中包覆氧化鋁層的單根奈米碳管的掃描電鏡照片。
在所述步驟S12中，所述奈米碳管複合結構110可以直接設置於所述矽基底12的表面121。具體的，可先將所述框架和所述奈米碳管複合結構110一起轉移至所述矽基底12的表面121，再移除所述框架。由於所述奈米碳管複合結構110具有複數個微孔116，因而所述矽基底12的表面121部分通過該複數個微孔116暴露出來。所述奈米碳管複合結構110與所述矽基底12的表面121之間並非完全緊密接觸，部分的奈米碳管複合結構110與所述矽基底12的表面121之間可能存在空氣。
將所述奈米碳管複合結構110設置於所述矽基底12的表面121之後，進一步還可以包括一通過溶劑對所述奈米碳管複合結構110進行處理，使所述奈米碳管複合結構110貼附在所述矽基底12的表面121的表面的步驟。當向所述奈米碳管複合結構110的表面滴加溶劑，所述溶劑會浸潤所述奈米碳管複合結構110，軟化所述奈米碳管複合結構110，並將所述奈米碳管複合結構110與所述矽基底12的表面121之間的空氣排出。當所述溶劑被去除後，所述奈米碳管複合結構110與所述矽基底12的表面121的表面形成緊密的接觸。所述溶劑可為水、有機溶劑等。所述有機溶劑為揮發性有機溶劑，如乙醇、甲醇、丙酮、二氯乙烷及氯仿。本實施例中，所述溶劑為乙醇，通過將所述乙醇滴加於所述奈米碳管複合結構110的表面，然後自然風乾，使得所述奈米碳管複合結構110緊密貼附於所述矽基底12的表面121。
在所述步驟S13中，所述乾蝕刻是指通入一氣體在電場作用下得到一等離子體，該等離子體可與被刻蝕物質發生反應而得到揮發性物質，比如：電感耦合等離子體刻蝕(ICPE)、反應性離子刻蝕(RIE)。本實施例中，通過電感耦合等離子體刻蝕法刻蝕所述被暴露的矽基底12的表面121。具體的，通過向一等離子體系統通入一氣體，所述氣體可以為氧氣、氯氣、氫氣、氯氣、氬氣、四氟化碳等。所述氣體不限於上述列舉氣體，只要該氣體可與矽基底12發生反應即可。優選的，採用氯氣和氬氣的反應性離子刻蝕法刻蝕所述矽基底12，其中，所述等離子體系統的功率是20瓦~70瓦，氯氣等離子體的通入速率為10標況毫升每分鐘(standard-state cubic centimeter per minute，sccm)，氬氣等離子體的通入速率為25sccm，形成的氣壓為6帕，刻蝕時間為10秒~60秒。通過反應性離子刻蝕法刻蝕被暴露的矽基底12的部分表面，由於等離子體充分與矽基底12反應，故，該過程反應時間短，效率較高。
在刻蝕所述矽基底12的過程中，所述刻蝕氣體與被暴露的矽基底12的部分發生化學反應，而並不與所述奈米碳管複合結構110的保護層114發生化學反應或者與保護層114發生化學反應的速度和程度遠遠小於刻蝕氣體與矽基底12發生的化學反應。即，所述奈米碳管複合結構110起到遮罩的作用。在刻蝕的過程中，由於選擇的刻蝕氣體與保護層114不發生化學反應，而是與矽基底12發生化學反應，因而被暴露的矽基底12的表面會逐漸被刻蝕，而該矽基底12被所述奈米碳管複合結構110覆蓋的表面不會有變化。並且，由於所述奈米碳管複合結構110與所述矽基底12的表面緊密結合，因而該矽基底12被所述奈米碳管複合結構110覆蓋的表面所形成的圖形，與所述奈米碳管複合結構110懸空時向所述矽基底12的正向投影所形成的圖形一致。即最後得到的圖案化的凸起122的整體圖案與所述奈米碳管複合結構110的整體圖案基本相一致。
本實施例中，所述奈米碳管結構112採用採用多層交叉的奈米碳管拉膜時，通過改變相鄰的奈米碳管拉膜的交叉角度可以得到具有不同圖案的圖案化的凸起122。當採用正向交叉的奈米碳管拉膜作為奈米碳管結構時，得到的所述圖案化的凸起122包括複數個沿兩個垂直方向交叉排列的凸條。
所述圖案化的凸起122的凸條為類條狀或條狀結構。所述凸條的寬度為20奈米~150奈米。在垂直於奈米碳管的延伸方向上相鄰的兩個寬度之間的間距為10奈米~300奈米。所述圖案化的凸起122的凸條在垂直於所述矽基底12的表面的方向上的尺寸定義為凸條的高度。所述凸條的高度不限，可根據具體刻蝕的時間而定，可為50奈米~1000奈米。所述複數個凸條相互垂直交叉分佈呈一網狀結構。參見圖10-11，為本實施例製備的圖案化的凸起122的頂面掃面電鏡照片。請參閱圖12，為本實施例製備的圖案化的凸起122的矽基底12的截面掃描電鏡照片。本實施例中，所述凸條的寬度為20奈米~50奈米，間距為10奈米~50奈米，高度為500奈米~1000奈米。
請參閱圖13，本發明第一實施例製備的圖案化的凸起122的矽基底12的結構示意圖。所述圖案化的凸起122包括複數個凸條交叉設置形成網狀結構，從而定義複數個孔洞124。所述複數個凸條的交叉處為一體結構。本發明定義一部分沿著第一方向延伸的凸條為第一凸條，另一部分沿著第二方向延伸的凸條為第二凸條。所述第一方向和第二方向的夾角大於0度小於等於90度， 優選地，大於等於30度。所述複數個第一凸條基本平行，且所述複數個第二凸條基本平行。本發明的凸條基本平行的特徵是由於其製備方法中採用的奈米碳管遮罩中奈米碳管的延伸方向基本平行的特徵決定的。每個凸條的長度不限，寬度為20奈米~150奈米，高度為50奈米~1000奈米，平行且相鄰的凸條之間的間距為10奈米~300奈米。故，所述孔洞124的開口尺寸為10奈米~300奈米，深度為50奈米~1000奈米。優選地，每個凸條的寬度為20奈米~50奈米，高度為500奈米~1000奈米，間距為10奈米~50奈米。本實施例中，所述複數個第一凸條垂直於複數個第二凸條。所述凸條從所述基底12的一邊延伸至另一邊。
可以理解，由於所述奈米碳管複合結構110中的奈米碳管包覆保護層114之後複合結構的直徑為幾十奈米，間距為幾十奈米，故，製備得到的圖案化的凸起122的凸條寬度和間距也均為幾十奈米。故，所述矽基底12表面的圖案化的凸起122和複數個孔洞124均為奈米結構。而且，相鄰凸條的間距和相鄰孔洞124的間距均為幾十奈米，故，大大提高了所述矽基底12表面的奈米結構的密度。例如，當相鄰凸條的間距和相鄰孔洞124的間距均為20奈米，在1微米的寬度範圍內，所述凸條和孔洞124的數量均為50。而先前技術中，微結構的製備通常採用光刻技術，由於受到分別率限制，凸起和凹陷的奈米結構尺度難以全部控制在幾十奈米範圍內。
在所述步驟S14中，所述氮化鎵磊晶層14的生長過程為：首先從所述基底12的孔洞124的底面開始垂直磊晶生長複數個氮化鎵奈米柱；然後，該複數個氮化鎵奈米柱水準磊晶生長形成一氮化鎵薄膜；最後該氮化鎵薄膜繼續垂直磊晶生長形成所述氮化鎵磊晶層14。所述奈米碳管複合結構110阻止了磊晶層從所述圖案化的凸起122的頂面生長。
所述氮化鎵磊晶層14的生長方法可以通過分子束磊晶法(MBE)、化學束磊晶法(CBE)、減壓磊晶法、低溫磊晶法、選擇磊晶法、液相沈積磊晶法(LPE)、金屬有機氣相磊晶法(MOVPE)、超真空化學氣相沈積法(UHVCVD)、氫化物氣相磊晶法(HVPE)、以及金屬有機化學氣相沈積法(MOCVD)等中的一種或多種實現。
具體地，本實施例中，採用MOCVD工藝進行磊晶生長。其中，採用高純氨氣(NH3)作為氮的源氣，採用氫氣(H2)作載氣，採用三甲基鎵(TMGa)或三乙基鎵(TEGa)、三甲基銦(TMIn)、三甲基鋁(TMAl)作為Ga源、In源和Al 源。具體包括以下步驟。首先，將矽基底12置入反應室，加熱到1100℃~1200℃，並通入H2、N2或其混合氣體作為載氣，高溫烘烤200秒~1000秒。其次，繼續同入載氣，並降溫到500℃~650℃，通入三甲基鎵或三乙基鎵以及氨氣，生長GaN低溫緩衝層，其厚度10奈米~50奈米。然後，停止通入三甲基鎵或三乙基鎵，繼續通入氨氣和載氣，同時將溫度升高到1100℃~1200℃，並恒溫保持30秒~300秒，進行退火。最後，將矽基底12的溫度保持在1000℃~1100℃，繼續通入氨氣和載氣，同時重新通入三甲基鎵或三乙基鎵，在高溫下完成GaN的側向磊晶生長過程，並生長出高品質的氮化鎵磊晶層14。
本發明提供的在矽基底上生長氮化鎵磊晶層的方法，具有以下優點：採用奈米碳管複合結構110為遮罩刻蝕可以在矽基底12表面形成均勻分佈的奈米結構，尤其，相鄰凸條的間距和相鄰孔洞124的間距均為幾十奈米，故，大大提高了所述矽基底12表面的奈米結構的密度，大大提高了氮化鎵磊晶層14的品質。本發明方法在矽基底上生長氮化鎵磊晶層的品質與在藍寶石基底生長的氮化鎵磊晶層的品質相當。
請參閱圖14，本發明第二實施例提供一種在矽基底12表面生長氮化鎵磊晶層14的方法，其包括以下步驟：步驟S20，提供一矽基底12；步驟S21，提供一具有複數個微孔116的奈米碳管複合結構110，該奈米碳管複合結構110包括一奈米碳管結構112以及一包覆於該奈米碳管結構112表面的保護層114，且該奈米碳管結構112包括複數個交叉設置的奈米碳管；步驟S22，將所述奈米碳管複合結構110設置於所述矽基底12的一表面121，從而使得所述矽基底12的表面121部分暴露；步驟S23，以該奈米碳管複合結構110為遮罩乾蝕刻所述矽基底12，從而得到一具有圖案化的凸起122的矽基底12，且該圖案化的凸起122包括複數個交叉設置的凸條；步驟S24，去除所述奈米碳管複合結構110；步驟S25，以所述具有圖案化的凸起122的矽基底12作為磊晶生長基底，生長氮化鎵磊晶層14。
本發明第二實施例提供的在矽基底12表面生長氮化鎵磊晶層14的方法與本發明第一實施例提供的方法基本相同，其區別在於，去除所述奈米碳管複合結構110，僅以所述具有圖案化的凸起122的矽基底12作為磊晶生長基底生長氮化鎵磊晶層14。
在所述步驟S24中，所述去除奈米碳管複合結構110的方法不限，可為超聲法、撕除法、氧化法等。本實施例中，採用超聲法去除所述奈米碳管複合結構110。具體的，將帶有所述奈米碳管複合結構110的矽基底12置於一N-甲基吡咯烷酮的溶液中超聲數分鐘，由於N-甲基吡咯烷酮的極性較大，因而可容易的將所述奈米碳管複合結構110與矽基底12分離。
在所述步驟S25中，所述氮化鎵磊晶層14的生長過程為：首先從所述基底12的孔洞124的底面和所述圖案化的凸起122的頂面同時開始垂直磊晶生長複數個氮化鎵奈米柱；然後，該複數個氮化鎵奈米柱水準磊晶生長形成一氮化鎵薄膜；最後該氮化鎵薄膜繼續垂直磊晶生長形成所述氮化鎵磊晶層14。
請參閱圖15，本發明第三實施例提供一種在矽基底12表面生長氮化鎵磊晶層14的方法，其包括以下步驟：步驟S30，提供一矽基底12；步驟S31，提供一具有複數個微孔116的奈米碳管複合結構110，該奈米碳管複合結構110包括一奈米碳管結構112以及一包覆於該奈米碳管結構112表面的保護層114，且該奈米碳管結構112包括複數個交叉設置的奈米碳管；步驟S32，將所述奈米碳管複合結構110設置於所述矽基底12的一表面121，從而使得所述矽基底12的表面121部分暴露；步驟S33，以該奈米碳管複合結構110為遮罩乾蝕刻所述矽基底12，從而得到一具有圖案化的凸起122的矽基底12，且該圖案化的凸起122包括複數個交叉設置的凸條；步驟S34，沈積一阻擋層16將所述圖案化的凸起122和奈米碳管複合結構110覆蓋；步驟S35，去除所述奈米碳管複合結構110，形成一圖案化的阻擋層17； 步驟S36，以所述具有圖案化的凸起122的矽基底12和圖案化的阻擋層17作為磊晶生長基底，生長氮化鎵磊晶層14。
本發明第三實施例提供的在矽基底12表面生長氮化鎵磊晶層14的方法與本發明第二實施例提供的方法基本相同，其區別在於，先沈積一阻擋層16將所述圖案化的凸起122和奈米碳管複合結構110覆蓋，從而使得去除所述奈米碳管複合結構110之後，形成一圖案化的阻擋層17；以所述具有圖案化的凸起122的矽基底12和圖案化的阻擋層17作為磊晶生長基底生長氮化鎵磊晶層14。
在所述步驟S34中，沈積阻擋層16的方法不限，可採用電子束蒸發、離子束濺射、原子層沈積、磁控濺射、蒸鍍、化學氣相沈積等方式。所述阻擋層16一部分沈積在奈米碳管複合結構110表面，另一部分沈積在相鄰凸條之間的矽基底12的表面。所述阻擋層16厚度小於所述圖案化的凸起122的高度，從而使得沈積在奈米碳管複合結構110表面的阻擋層16和積在相鄰凸條之間的矽基底12的表面的阻擋層16形成不連續結構。故，在去除所述奈米碳管複合結構110的過程中，沈積在奈米碳管複合結構110表面的阻擋層16被一起去除。而積在相鄰凸條之間的矽基底12的表面的阻擋層16保留在矽基底12的表面，形成一圖案化的阻擋層17。所述阻擋層16的材料為氧化矽或氮化矽等可以阻止氮化鎵磊晶生長的材料。
在所述步驟S36中，所述氮化鎵磊晶層14的生長過程為：首先從所述圖案化的凸起122的頂面同時開始垂直磊晶生長複數個氮化鎵奈米柱；然後，該複數個氮化鎵奈米柱水準磊晶生長形成一氮化鎵薄膜；最後該氮化鎵薄膜繼續垂直磊晶生長形成所述氮化鎵磊晶層14。由於所述圖案化的阻擋層17阻止了氮化鎵從所述矽基底12的孔洞124底面開始生長，故，在所述所述矽基底12和所述氮化鎵磊晶層14之間形成複數個未被外氮化鎵延材料填充的空的孔洞124。該空的孔洞124可以進一步減少氮化鎵和矽基底的晶格常數失配以及減小應力。
請參閱圖16，本發明第四實施例提供一種在矽基底12表面生長氮化鎵磊晶層14的方法，其包括以下步驟：步驟S40，提供一矽基底12； 步驟S41，提供一具有複數個微孔116的奈米碳管結構112，且該奈米碳管結構112包括複數個交叉設置的奈米碳管；步驟S42，將所述奈米碳管結構112設置於所述矽基底12的一表面121，從而使得所述矽基底12的表面121部分暴露；步驟S43，以該奈米碳管結構112為遮罩乾蝕刻所述矽基底12，從而得到一具有圖案化的凸起122的矽基底12，且該圖案化的凸起122包括複數個交叉設置的凸條；步驟S44，以所述具有圖案化的凸起122的矽基底12和所述奈米碳管結構112作為磊晶生長基底，生長氮化鎵磊晶層14。
本發明第四實施例提供的在矽基底12表面生長氮化鎵磊晶層14的方法與本發明第一實施例提供的方法基本相同，其區別在於，所述奈米碳管結構112表面沒有包覆保護層114。
可以理解，本發明還可以進一步去除該奈米碳管結構112再生長氮化鎵磊晶層14，或先設置圖案化的阻擋層17再生長氮化鎵磊晶層14。
綜上所述，本發明確已符合發明專利之要件，遂依法提出專利申請。惟，以上所述者僅為本發明之較佳實施例，自不能以此限制本案之申請專利範圍。舉凡習知本案技藝之人士援依本發明之精神所作之等效修飾或變化，皆應涵蓋於以下申請專利範圍內。

Claims (10)

  1. 一種採用矽基底生長氮化鎵磊晶層的方法，該方法包括以下步驟：提供一矽基底；提供一具有複數個微孔的奈米碳管結構，且該奈米碳管結構包括複數個奈米碳管；將所述奈米碳管結構設置於所述矽基底的一表面，從而使得所述矽基底的表面部分暴露；以該奈米碳管結構為遮罩乾蝕刻所述矽基底，從而得到一具有圖案化的凸起的矽基底，且該圖案化的凸起包括複數個凸條；以及以所述具有圖案化的凸起的矽基底作為磊晶生長基底生長氮化鎵磊晶層。
  2. 如請求項1所述的採用矽基底生長氮化鎵磊晶層的方法，其中，所述奈米碳管結構包括2~4個層疊且交叉設置的奈米碳管膜，且每個奈米碳管膜中的奈米碳管通過凡得瓦首尾相連且沿同一方向排列。
  3. 如請求項1所述的採用矽基底生長氮化鎵磊晶層的方法，其中，保持所述奈米碳管結構在矽基底表面，以所述具有圖案化的凸起的矽基底和所述奈米碳管結構一起作為磊晶生長基底生長氮化鎵磊晶層。
  4. 如請求項1所述的採用矽基底生長氮化鎵磊晶層的方法，其中，進一步包括去除所述奈米碳管結構，僅以所述具有圖案化的凸起的矽基底作為磊晶生長基底生長氮化鎵磊晶層。
  5. 如請求項1所述的採用矽基底生長氮化鎵磊晶層的方法，其中，進一步包括沈積一阻擋層將所述圖案化的凸起和奈米碳管結構覆蓋；去除所述奈米碳管結構，形成一圖案化的阻擋層；以所述具有圖案化的凸起的矽基底和圖案化的阻擋層作為磊晶生長基底生長氮化鎵磊晶層。
  6. 如請求項1所述的採用矽基底生長氮化鎵磊晶層的方法，其中，進一步包括在所述奈米碳管結構的奈米碳管表面包覆一層保護層從而形成一奈米碳管複合結構。
  7. 如請求項6所述的採用矽基底生長氮化鎵磊晶層的方法，其中，保持所述奈米碳管複合結構在矽基底表面，以所述具有圖案化的凸起的矽基底和所述奈米碳管複合結構一起作為磊晶生長基底生長氮化鎵磊晶層。
  8. 如請求項6所述的採用矽基底生長氮化鎵磊晶層的方法，其中，所述保護層的材料為金屬、金屬氧化物、金屬硫化物、非金屬氧化物、非金屬碳化物以及非金屬氮化物中一種或多種。
  9. 如請求項1所述的採用矽基底生長氮化鎵磊晶層的方法，其中，所述複數個凸條交叉設置且包括複數個沿著第一方向延伸的第一凸條和沿著第二方向延伸的第二凸條，且所述第一方向和第二方向的夾角大於等於30度小於等於90度。
  10. 如請求項9所述的採用矽基底生長氮化鎵磊晶層的方法，其中，所述凸條的寬度為20奈米~150奈米，高度為50奈米~1000奈米，且相鄰的兩個平行凸條之間的間距為10奈米~300奈米。
TW106104183A 2017-01-10 2017-02-09 一種採用矽基底生長氮化鎵磊晶層的方法 TWI653665B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
??201710017094.7 2017-01-10
CN201710017094.7A CN108288583B (zh) 2017-01-10 2017-01-10 一种采用硅基底生长氮化镓外延的方法

Publications (2)

Publication Number Publication Date
TW201841224A TW201841224A (zh) 2018-11-16
TWI653665B true TWI653665B (zh) 2019-03-11

Family

ID=62782738

Family Applications (1)

Application Number Title Priority Date Filing Date
TW106104183A TWI653665B (zh) 2017-01-10 2017-02-09 一種採用矽基底生長氮化鎵磊晶層的方法

Country Status (3)

Country Link
US (1) US10100436B2 (zh)
CN (1) CN108288583B (zh)
TW (1) TWI653665B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI718506B (zh) * 2019-03-25 2021-02-11 世界先進積體電路股份有限公司 半導體結構及其製造方法

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111785609B (zh) * 2019-04-04 2023-06-23 世界先进积体电路股份有限公司 半导体结构及其制造方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201038780A (en) 2009-04-27 2010-11-01 Aurotek Corp Sapphire substrate with periodical structure
TW201300310A (zh) 2011-06-28 2013-01-01 Aceplux Optotech Inc 具有奈米圖案的磊晶基板及發光二極體的製作方法
CN103681356A (zh) 2013-12-27 2014-03-26 上海集成电路研发中心有限公司 以碳纳米管为掩膜制备FinFET的方法
CN104637788A (zh) 2015-01-30 2015-05-20 北京大学 Iii族氮化物微观图形结构的选区生长方法及结构
CN105609402A (zh) 2014-11-25 2016-05-25 东莞市中镓半导体科技有限公司 一种在Si衬底上采用碳纳米管作为周期性介质掩膜制备低位错密度GaN薄膜的方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100365767C (zh) * 2004-09-17 2008-01-30 同济大学 一种提高氮化镓基材料外延层质量的衬底处理方法
CN101330002A (zh) * 2007-06-20 2008-12-24 中国科学院半导体研究所 用于氮化物外延生长的图形蓝宝石衬底的制作方法
KR20110027182A (ko) * 2009-09-10 2011-03-16 한국세라믹기술원 Ｃｎｔ 박막 패터닝 방법
KR101399347B1 (ko) * 2013-06-04 2014-05-27 고려대학교 산학협력단 탄소나노튜브 이용한 나노 채널 제조 방법 및 이를 이용한 나노 구조물
KR101564699B1 (ko) * 2013-07-29 2015-10-30 한국전기연구원 산화물에 의해 격리된 탄소나노튜브 전자방출원 제조방법
CN104952984B (zh) * 2014-03-27 2017-11-14 清华大学 外延结构的制备方法
CN106276778B (zh) * 2015-05-21 2018-08-14 清华大学 一种金属纳米线膜的制备方法以及导电元件

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201038780A (en) 2009-04-27 2010-11-01 Aurotek Corp Sapphire substrate with periodical structure
TW201300310A (zh) 2011-06-28 2013-01-01 Aceplux Optotech Inc 具有奈米圖案的磊晶基板及發光二極體的製作方法
CN103681356A (zh) 2013-12-27 2014-03-26 上海集成电路研发中心有限公司 以碳纳米管为掩膜制备FinFET的方法
CN105609402A (zh) 2014-11-25 2016-05-25 东莞市中镓半导体科技有限公司 一种在Si衬底上采用碳纳米管作为周期性介质掩膜制备低位错密度GaN薄膜的方法
CN104637788A (zh) 2015-01-30 2015-05-20 北京大学 Iii族氮化物微观图形结构的选区生长方法及结构

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI718506B (zh) * 2019-03-25 2021-02-11 世界先進積體電路股份有限公司 半導體結構及其製造方法

Also Published As

Publication number Publication date
CN108288583B (zh) 2020-07-10
TW201841224A (zh) 2018-11-16
US10100436B2 (en) 2018-10-16
CN108288583A (zh) 2018-07-17
US20180195204A1 (en) 2018-07-12

Similar Documents

Publication Publication Date Title
CN103374751B (zh) 具有微构造的外延结构体的制备方法
TWI464903B (zh) 外延襯底及其製備方法、外延襯底作為生長外延層的應用
TWI517434B (zh) 外延結構的製備方法
TWI473758B (zh) 外延結構體的製備方法
CN103378223B (zh) 外延结构体的制备方法
TWI598288B (zh) 外延結構體
US9953832B2 (en) Epitaxial base
TWI504017B (zh) 外延結構
CN103378236B (zh) 具有微构造的外延结构体
CN103377876B (zh) 外延结构体的制备方法
TWI553907B (zh) 外延襯底的製備方法
TWI431667B (zh) 外延結構體及其製備方法
CN103378247B (zh) 外延结构体
TWI653665B (zh) 一種採用矽基底生長氮化鎵磊晶層的方法
TW201536669A (zh) 外延結構
TWI557066B (zh) 外延結構的製備方法
TWI474966B (zh) 外延構造體的製備方法
TWI442451B (zh) 具有微構造的基板及其製備方法
TWI426159B (zh) 用於生長外延結構的掩模及其使用方法
TWI476948B (zh) 外延結構及其製備方法
TWI443863B (zh) 用於生長外延結構的襯底及其使用方法
JP2011124583A (ja) ナノ構造体集合体及びナノ構造体の形成方法