TWI652766B - 具有不匹配優化之改良布局的類比電路 - Google Patents

具有不匹配優化之改良布局的類比電路 Download PDF

Info

Publication number
TWI652766B
TWI652766B TW103125266A TW103125266A TWI652766B TW I652766 B TWI652766 B TW I652766B TW 103125266 A TW103125266 A TW 103125266A TW 103125266 A TW103125266 A TW 103125266A TW I652766 B TWI652766 B TW I652766B
Authority
TW
Taiwan
Prior art keywords
transistor
region
gate
size
semiconductor device
Prior art date
Application number
TW103125266A
Other languages
English (en)
Other versions
TW201507059A (zh
Inventor
亞伯 吳
Original Assignee
巴貝多商馬維爾國際貿易有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 巴貝多商馬維爾國際貿易有限公司 filed Critical 巴貝多商馬維爾國際貿易有限公司
Publication of TW201507059A publication Critical patent/TW201507059A/zh
Application granted granted Critical
Publication of TWI652766B publication Critical patent/TWI652766B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823418—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the source or drain structures, e.g. specific source or drain implants or silicided source or drain structures or raised source or drain structures
    • H01L21/823425—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the source or drain structures, e.g. specific source or drain implants or silicided source or drain structures or raised source or drain structures manufacturing common source or drain regions between a plurality of conductor-insulator-semiconductor structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823412—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the channel structures, e.g. channel implants, halo or pocket implants, or channel materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • General Engineering & Computer Science (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

實施例包括一種半導體裝置，該半導體裝置包括：一基板；一第一電晶體，其形成於該基板上；及一第二電晶體，其形成於該基板上，其中該半導體裝置之一共同區形成(i)該第一電晶體之一汲極區，及(ii)該第二電晶體之一源極區，且其中該第一電晶體之一閘極區電耦合至該第二電晶體之一閘極區。

Description

具有不匹配優化之改良布局的類比電路 【相關申請案之交叉參考】
本揭示內容主張2013年7月24日申請之美國臨時專利申請案第61/857,943號之權益，其全部內容以引用之方式併入本文。
本揭示內容之實施例涉及類比電路，且特定言之涉及優化類比電路之各個組件之間之不匹配。
具有大體上類似之尺寸及組態之兩個大體上類似之半導體組件(例如，兩個電晶體)可例如由於隨機製造可變性而具有不匹配(例如，兩個電晶體之臨限電壓之微小差異)。半導體裝置中之各種組件之間之不匹配可使半導體裝置之效能變差。
圖1A示意性繪示習知電流鏡100，其包括電晶體Ta、Tb及Tc。在電流鏡100中，電晶體Ta、Tb及Tc之各者之源極耦合至供應電壓Vpdd。電晶體Ta、Tb及Tc之閘極彼此耦合。此外，電晶體Ta之閘極耦合至電晶體Ta之汲極。電晶體Ta輸出之電流Ipref分別被鏡像為通過電晶體Tb及Tc之電流Ipouta及Ipoutb。對於與電流Iref大體上鏡像之電流Ipouta及Ipoutb，電晶體Tb及Tc之各者必須大體上匹配於電晶體Ta。
圖1B示意性繪示圖1A之電晶體Ta、Tb及Tc的俯視圖；且圖1C示意性繪示電晶體Ta、Tb及Tc之橫截面圖。如圖1B及圖1C所示，電晶體Ta具有形成於N井12a上之閘極區14a、源極區16a1及汲極區16a2。如圖1C所示，袋型植入區20a(例如，包括N型袋型植入摻雜物)形成在電晶體Ta之源極區及汲極區附近。電晶體Tb及Tc具有與電晶體Ta類似之組件。
電晶體Ta、Tb及Tc之閘極區14a、14b及14c可具有大體 上類似的尺寸(例如，以減小電晶體之間之不匹配)。舉例而言，在圖1B中，電晶體Ta、Tb及Tc之閘極區14a、14b及14c之各者具有長度L及寬度W。
舉例而言，可藉由採用電晶體Ta、Tb及Tc之各者之相對大寬度及/或大長度而減小電晶體Ta、Tb及Tc之間之不匹配。然而，電晶體Ta、Tb及Tc採用相對大寬度並非總是可行。
在半導體裝置(例如，尤其是其中井或基板經稍微輕度摻雜或幾乎不摻雜之半導體裝置)中，各個組件之間之不匹配係基於(例如)袋型植入劑量之波動。舉例而言，電晶體Ta、Tb及Tc之臨限電壓之間之不匹配之標準差大體上與電晶體Ta、Tb及Tc之袋型植入區中之摻雜物之平均數量之平方根的倒數成比例。然而，如圖1C所示，電晶體Ta、Tb及Tc之各者具有相對少之袋型植入物。舉例而言，與電晶體Ta之尺寸相比較，電晶體Ta之袋型植入區20a中之摻雜物相對低。袋型植入區中之此低量摻雜物可導致電晶體Ta、Tb及Tc之間之增加的不匹配，藉此使電流鏡100的效能變差。
在各個實施例中，本揭示內容提供一種半導體裝置，其包括：基板；第一電晶體，其形成於基板上；及第二電晶體，其形成於基板上，其中半導體裝置之共同區形成(i)第一電晶體之汲極區，及(ii)第二電晶體之源極區，且其中第一電晶體之閘極區電耦合至第二電晶體之閘極區。在實施例中，袋型植入區形成於共同區之邊緣上；且袋型植入區包括袋型植入摻雜物。在實施例中，第一區形成第一電晶體之源極區；且第二區形成第二電晶體之汲極區。在實施例中，共同區係第一共同區，且其中半導體裝置進一步包括：第三電晶體，其形成於基板上，其中半導體裝置之第二共同區形成(i)第二電晶體之汲極區，及(ii)第三電晶體之源極區，且其中第二電晶體之閘極區電耦合至第三電晶體之閘極區。在實施例中，第一電晶體之閘極區經由金屬層電耦合至第二電晶體之閘極區。在實施例中，第一電晶體及第二電晶體係串聯耦合。在實施例中，第一電晶體之閘極區具有第一尺寸及第二尺寸；第二電晶體之閘極區具有第三尺寸及第四 尺寸；第一尺寸大體上等於第三尺寸；第二尺寸大體上等於第四尺寸；且第一尺寸及第三尺寸經選擇使得第一尺寸及第三尺寸之總和大體上等於預定義尺寸。在實施例中，第一電晶體及第二電晶體在功能上操作為單電晶體。在實施例中，第一電晶體及第二電晶體之各者為金屬氧化物半導體場效應電晶體(MOSFET)。
在各個實施例中，本揭示內容提供一種形成半導體裝置的方法，該方法包括：形成基板；在基板上形成第一電晶體；及在基板上形成第二電晶體，其中半導體裝置之共同區形成(i)第一電晶體之汲極區，及(ii)第二電晶體之源極區，且其中第一電晶體之閘極區電耦合至第二電晶體之閘極區。在實施例中，該方法進一步包括：在共同區之邊緣上形成袋型植入區，其中袋型植入區包括袋型植入摻雜物。在實施例中，第一區形成第一電晶體之源極區；且第二區形成第二電晶體之汲極區。在實施例中，共同區為第一共同區，且其中該方法進一步包括：在基板上形成第三電晶體，其中半導體裝置之第二共同區形成(i)第二電晶體之汲極區，及(ii)第三電晶體之源極區，且其中第二電晶體之閘極區電耦合至第三電晶體之閘極區。在實施例中，第一電晶體之閘極區經由金屬層電耦合至第二電晶體之閘極區。在實施例中，第一電晶體及第二電晶體係串聯耦合。在實施例中，第一電晶體之閘極區具有第一尺寸及第二尺寸；第二電晶體之閘極區具有第三尺寸及第四尺寸；第一尺寸大體上等於第三尺寸；第二尺寸大體上等於第四尺寸；且該方法進一步包括選擇第一尺寸及第三尺寸使得第一尺寸及第三尺寸之總和大體上等於預定義尺寸。在實施例中，第一電晶體及第二電晶體在功能上操作為單電晶體。在實施例中，第一電晶體及第二電晶體之各者為金屬氧化物半導體場效應電晶體(MOSFET)。
100‧‧‧電流鏡
200‧‧‧電流鏡
Ipref‧‧‧電流
Ipout1‧‧‧電流
Ipout2‧‧‧電流
Vpdd‧‧‧電壓源
Ta、Tb、Tc‧‧‧電晶體
12a、12b、12c‧‧‧N井
14a、14b、14c‧‧‧閘極區
L‧‧‧長度
W‧‧‧寬度
16a1、16b1、16c1‧‧‧源極區
16a2、16b2、16c2‧‧‧汲極區
20a、20b、20c‧‧‧袋型植入區
Vdd‧‧‧電壓源
Tp‧‧‧單電晶體
Tq‧‧‧單電晶體
Tr‧‧‧單電晶體
Tp1、Tp2、Tp3‧‧‧電晶體
Tq1、Tq2、Tq3‧‧‧電晶體
Tr1、Tr2、Tr3‧‧‧電晶體
Vdd‧‧‧電壓源
Is‧‧‧電流源
Iref‧‧‧電流
Iout1、Iout2‧‧‧電流
L1、L2、L3‧‧‧長度
W1‧‧‧寬度
214p1、214p2、214p3‧‧‧閘極
212p‧‧‧N井
220p‧‧‧袋型植入區
216pa、216pb、216pc、216pd‧‧‧區
結合附圖藉由以下詳細描述應容易理解本揭示內容之實施例。為了便於描述，相同參考數字指示相同結構元件。各個實施例係舉例繪示而非限制附圖之圖式。
圖1A示意性繪示包括複數個電晶體之習知電流鏡。
圖1B示意性繪示圖1A之複數個電晶體的俯視圖。
圖1C示意性繪示圖1A之複數個電晶體的橫截面視圖。
圖2A示意性繪示包括複數個電晶體的電流鏡。
圖2B示意性繪示圖2A之複數個電晶體之子集的俯視圖。
圖2C示意性繪示圖2A之複數個電晶體之子集的橫截面圖。
圖3係用於形成半導體裝置之方法的流程圖。
圖2A示意性繪示電流鏡200，其包括電晶體Tp1、Tp2、Tp3、Tq1、Tq2、Tq3、Tr1、Tr2及Tr3。電流鏡200類似於圖1A的電流鏡100。然而，在電流鏡200中，電晶體Tp1、Tp2及Tp3取代圖1A的單電晶體Ta。類似地，在電流鏡200中，電晶體Tq1、Tq2、Tq3取代圖1A的單電晶體Tb；且電晶體Tr1、Tr2及Tr3取代圖1A的單電晶體Tc。
在實施例中，電晶體Tp1、Tp2及Tp3係串聯連接(下文亦稱為「電晶體串」)，使得電晶體Tp1之源極耦合至電壓源Vdd，電晶體Tp1之汲極耦合至電晶體Tp2之源極，電晶體Tp2之汲極耦合至電晶體TP3之源極，並且電晶體Tp3之汲極耦合至供應電流Iref之電流源Is。電晶體Tp1之閘極耦合至電晶體Tp2及Tp3之各者的閘極。此外，電晶體Tp3之汲極耦合至電晶體Tp1、Tp2及Tp3之各者之閘極。
電晶體Tq1、Tq2、Tq3亦串聯連接，使得電晶體Tq1之源極耦合至電壓源Vdd，電晶體Tq1之汲極耦合至電晶體Tq2之源極，電晶體Tq2之汲極耦合至電晶體Tq3之源極，並且電晶體Tq3之汲極輸出電流Iout 1。電晶體Tq1之閘極耦合至電晶體Tq2、Tq3之各者的閘極。此外，如圖2A所示，電晶體Tq1、Tq2、Tq3之閘極耦合至電晶體Tp1、Tp2及Tp3之閘極。
電晶體Tr1、Tr2及Tr3亦以類似於圖2A所示之電晶體Tq1、Tq2、Tq3之連接類似的方式串聯連接。
在實施例中，如圖2A所示，由電晶體Tp3輸出之電流Iref分別由電晶體Tq3及Tr3鏡像為電流Iout1及Iout2。舉例而言，電流Iout1及Iout2之各者大體上等於電流Iref。
在實施例中，電晶體串Tp1、Tp2及Tp3在功能上等效於單 電晶體Tp。舉例而言，從功能觀點言之，可由單電晶體Tp取代電晶體Tp1、Tp2及Tp3。
類似地，從功能觀點言之，電晶體Tq1、Tq2、Tq3可由對應單電晶體Tq取代；且電晶體Tr1、Tr2及Tr3可由對應單電晶體Tr取代。
圖2B示意性繪示圖2A之電流鏡200之電晶體Tp1、Tp2、Tp3的俯視圖；且圖2C示意性繪示圖2A之電流鏡200之電晶體Tp1、Tp2及Tp3的橫截面圖。雖然圖2A-2C所示之電晶體為P通道金屬氧化物半導體場效應(PMOS)電晶體，但是電晶體可為任何其他適當的類型(例如，NMOS電晶體)。雖然圖2A繪示電流Iref被鏡像為兩個電流Iout1及Iout2(即，電流鏡200包括三串電晶體)，在另一實施例中，電流Iref可被鏡像為任何不同數量之電流(即，電流鏡200可包括任何不同數量的鏡像路徑，且任何對應不同數量之電晶體串)。雖然圖2A-2C繪示三個對應電晶體耦合成電晶體串(例如，電晶體Tp1、Tp2及Tp3串聯耦合)，但是任何不同數目之電晶體(例如，兩個、四個等等)亦可連接成對應的電晶體串。
如在圖2B及圖2C所示，電晶體Tp1、Tp2及Tp3形成在N型基板(例如，N井212p)上。電晶體Tp1具有對應閘極區214p1。形成於N井212p上且摻雜P型摻雜物之區216pa形成電晶體Tp1的源極區。形成於N井212p上且摻雜P型摻雜物之區216pb形成電晶體Tp1的汲極區。
電晶體Tp2具有對應閘極區214p2。此外，區216pb亦形成電晶體Tp2的源極區。因此，區216pb為電晶體Tp1及Tp2兩者之共同區。形成於N井212p上且摻雜P型摻雜物之區216pc形成電晶體Tp2的汲極區。
電晶體Tp3具有對應閘極區214p3。此外，區216pc亦形成電晶體Tp3的源極區。因此，區216pc為電晶體Tp2及Tp3兩者之共同區。形成於N井212p上且摻雜P型摻雜物之區216pd形成電晶體Tp3的汲極區。
在實施例中且雖然未在圖2B及圖2C繪示，電晶體Tp1、Tp2及Tp3之閘極區214p1、214p2及241p3相互耦合。舉例而言，閘極區 214p1、214p2及241p3經由一或多個金屬層、導電跡線及/或類似物耦合。
圖2C亦繪示袋型植入區220p形成於區216pa、216pb、216pc及216pd之邊緣附近或其上。在實施例中，袋型植入區220p包括N型袋型植入物或N型摻雜物。
在實施例中，閘極區214p1、214p2及214p3之各者具有W1之寬度，且閘極區214p1、214p2及214p3分別具有長度L1、L2及L3。在實施例中，長度L1、L2及L3大體上是類似的。
雖然圖2B-2C中繪示，電晶體串Tq1、Tq2、Tq3在結構上類似於電晶體串Tp1、Tp2、Tp3；且電晶體串Tr1、Tr2、Tr3在結構上類似於電晶體串Tp1、Tp2、Tp3。舉例而言，如圖2B及圖2C所示，電晶體Tq1、Tq2、Tq3具有分別大體上類似於電晶體Tp1、Tp2、Tp3之結構的結構。因此，電晶體串Tp1、Tp2、Tp3及電晶體串Tr1、Tr2、Tr3之結構在圖式中未單獨繪示。
如先前所討論，電晶體串Tp1、Tp2及Tp3在功能上等效於單電晶體Tp。舉例而言，從功能觀點言之，電晶體Tp1、Tp2及Tp3可由單電晶體Tp取代。在實例中，電晶體Tp1、Tp2及Tp3之長度L1、L2及L3之總和(即，功能等效電晶體Tp之閘極之有效長度)大體上等於預定長度。舉例而言，若圖2A之電流鏡200之電晶體Tp1、Tp2及Tp3將取代圖1A之電流鏡100之單電晶體Ta，則電晶體Tp1、Tp2及Tp3的長度L1、L2及L3之總和例如大體上等於電晶體Ta的長度L。
以圖2A-2C之電流鏡200中之三個電晶體Tp1、Tp2及Tp3取代圖1A-1C之電流鏡100中之電晶體Ta具有若干優點。舉例而言，(i)電晶體Ta之閘極長度及(ii)電晶體Tp1、Tp2及Tp3之有效閘極長度大體上是類似的。然而，電晶體Ta具有形成在區16a1及16a2附近的袋型植入區20a。相較之下，在電晶體Tp1、Tp2及Tp3中，袋型植入區220p形成在區216pa、216pb、216pc及216pd附近。因此，電晶體串Tp1、Tp2、Tp3之袋植入區220p中之摻雜物之數量比電晶體Ta之袋型植入區20p中之摻雜物之數量相對更高。因此，雖然電晶體Ta在功能上類似於電晶體串Tp1、Tp2、Tp3，但是電晶體串Tp1、Tp2、Tp3在袋型植入區220p中具有之摻 雜物之數量比電晶體Ta中摻雜物之數量更高。類似地，雖然電晶體Tb在功能上類似於電晶體串Tq1、Tq2、Tq3，但是電晶體串Tq1、Tq2、Tq3在對應袋型植入區中具有之摻雜物之數量比電晶體Tb中之摻雜物之數量更高。類似地，雖然電晶體Tc在功能上類似於電晶體串Tr1、Tr2、Tr3，但是電晶體串Tr1、Tr2、Tr3在對應袋型植入區中具有之摻雜物之數量比電晶體Tc中之摻雜物之數量更高。
增加兩個電晶體之袋型植入物區中之摻雜物的數量會導致兩個電晶體之臨限電壓之間之不匹配之標準差的降低。因此，由於電晶體串Tp1、Tp2、Tp3，電晶體串Tq1、Tq2、Tq3，以及電晶體串Tr1、Tr2、Tr3之各者之袋型植入區中之摻雜物之數量相對高(例如，高於電晶體Ta、Tb、Tc之各者之袋型植入區中之摻雜物的數量)，等效電晶體Tp、Tq及Tr之臨限電壓之間之不匹配的標準差相對低，藉此導致電流Iref、Iout1及Iout2之更好之匹配。
舉例而言，假定電晶體Ta在袋型植入區20a中具有N個數量之摻雜物。因此，電晶體Ta、Tb、Tc之間之臨限電壓之不匹配大體上與1/sqrt(N)成比例，其中sqrt(N)表示N的平方根。在電晶體串Tp1、Tp2、Tp3中，袋型植入區220p中之摻雜物之數量幾乎是N的三倍，即3N(例如，如袋型植入區220p約為袋型植入區20a之大小的三倍)。因此，功能上等效之電晶體Tp、Tq、Tr之臨限電壓之間之不匹配的標準差大體上與1/sqrt(3N)成比例，其中sqrt(3N)表示3N的平方根。因此，與電晶體串Tp1、Tp2、Tp3相關聯之臨限電壓之間之不匹配之標準差遠低於電晶體Ta的標準差。
因此，以功能上等效之電晶體串Tp1、Tp2及Tp3取代單電晶體(例如，圖1A-1C之電晶體)會導致不匹配之改良，而不會實質增加閘極區之有效尺寸(即，如所討論，電晶體Ta之閘極區14a之尺寸大體上等於電晶體Tp1、Tp2、Tp3之閘極區214p1、214p2、214p3的有效尺寸)。
在實施例中，在圖2A-2C之電流鏡200中具有電晶體串Tp1、Tp2及Tp3(例如，代替單電晶體)亦確保(例如)沿電晶體串方向中之閘極長度之線邊緣粗糙度(LER)效應由於多個堆疊電晶體而得到平衡，藉此 使電晶體之閘極區之關鍵尺寸在裝置不匹配上具有相對更小之因數。
如上所討論，在實施例中，閘極區214p1、214p2及214p3之長度L1、L2及L3大體上相等(例如，比方說等於長度Lp)。在實施例中，長度Lp等於或幾乎等於閘極區的最小長度，如容許用於製作電晶體200之電晶體的給定技術。此容許使用最大數量的電晶體串。
舉例而言，假定電晶體Ta之閘極長度L為100個單位。電晶體Ta可以電晶體串取代，其中電晶體串包括兩個、三個、四個或更多數量的電晶體(例如，圖2A-2C之實例中之電晶體串包括三個電晶體tp1、tp2、tp3)。第一個選項將是以各具有50個單元之閘極長度之兩個電晶體取代電晶體Ta；第二個選項將是以各具有33.33個單元之閘極長度之三個電晶體取代電晶體Ta；第三個選項將是以各具有25個單元之閘極長度的四個電晶體取代Ta；等等。亦假定用於製造電晶體之技術容許30個單元之最小閘極長度。由於最小閘極長度必須是30個單位，無法實現以四個電晶體取代電晶體Ta的第三選項。在此一情況中，將選擇第二選項，其中以各具有33.33個單元之閘極長度之三個電晶體取代電晶體Ta。選擇第二個選項而非第一個選項容許最大數量(即，三個)之電晶體用於取代電晶體Ta(例如，代替使用兩個電晶體來取代電晶體Ta)，藉此增加袋型植入區中之摻雜物的數量，並且因此減少不匹配的可能性。
在實施例中，電晶體串中之兩個相鄰閘極之間之距離(例如，圖2B及圖2C中之閘極區214p1與閘極區214p2之間之距離)被製成如在用於製造電晶體之技術下所容許般盡可能小。在電晶體串中之兩個相鄰電晶體之閘極之間具有較小距離例如會最小化寄生電阻且改良電晶體之布局(例如，藉由減小電晶體串佔據之面積)。
雖然圖2A繪示在電流鏡中使用各種電晶體串，但是各種電晶體串(例如，電晶體串Tp1、Tp2、Tp3，電晶體串Tq1、Tq2、Tq3，及/或電晶體串Tr1、Tr2、Tr3)亦可用於任何其他適當電路中。
圖3係用於形成半導體裝置(例如，電晶體串Tp1、Tp2、Tp3)之方法300的流程圖。在304，形成基板(例如，圖2B及圖2C之N井212p)。在308，在基板上形成第一電晶體(例如，圖2A-2C之電晶體 TP1)。在312，在基板上形成第二電晶體(例如，圖2A-2C之電晶體Tp2)。在實施例中，半導體裝置之共同區(例如，圖2C之區216pb)形成(i)第一電晶體之汲極區，及(ii)第二電晶體之源極區。在實施例中，第一電晶體之閘極區(例如，閘極區214p1)電耦合至第二電晶體之閘極區(例如，閘極區214p2)。
本描述可使用片語「在實施例中」或「在多個實施例中」，其可各指一或多個相同或不同實施例。重複使用片語「在一些實施例中」。片語通常並非指相同實施例；但是亦可如此。術語「包括」、「具有」及「電包含」為同義的，除非上下文中另有說明。片語「A及/或B」意為(A)、(B)或(A及B)。片語「A/B」意為(A)、(B)、或(A及B)，類似於片語「A及/或B」。片語「A、B及C之至少一者」意為(A)、(B)、(C)、(A及B)、(A及C)、(B及C)或(A、B及C)。片語「(A)B」意為(B)或(A及B)，即，A係選用的。
雖然本文已繪示且描述特定實施例，但是適於達成相同目的之各種替代及/或等效實施例或實現可代替所示及所述實施例，而不偏離本發明之範疇。本申請案旨在涵蓋本文所討論之實施例之任何修改或變動。因此，根據本發明之實施例顯然旨在僅受限於申請專利範圍及其等效物。

Claims (18)

  1. 一種半導體裝置，其包括：一基板；一第一電晶體，其形成於該基板上；一第二電晶體，其形成於該基板上；以及一第三電晶體，其形成於該基板上，其中該半導體裝置之一第一共同區形成(i)該第一電晶體之一汲極區，及(ii)該第二電晶體之一源極區，其中該半導體裝置之一第二共同區形成(i)該第二電晶體之一汲極區，及(ii)該第三電晶體之一源極區，其中該第一電晶體之一閘極區電耦合至該第二電晶體之一閘極區；其中該第二電晶體之該閘極區電耦合至該第三電晶體之一閘極區；其中，一袋型植入區形成於該第一共同區以及該第二共同區的其中之一的一邊緣上，且該袋型植入區包括袋型植入摻雜物。
  2. 如申請專利範圍第1項之半導體裝置，其中：一第一區形成該第一電晶體之一源極區；且一第二區形成該第二電晶體之一汲極區。
  3. 如申請專利範圍第2項之半導體裝置，其中：一第一袋型植入區形成於該第一區之一邊緣上；一第二袋型植入區形成於該第一共同區以及該第二共同區的其中之一之一邊緣上；及一第三袋型植入區形成於該第二區之一邊緣上。
  4. 如申請專利範圍第1項之半導體裝置，其中該第一電晶體之該閘極區經由一金屬層電耦合至該第二電晶體之該閘極區。
  5. 如申請專利範圍第1項之半導體裝置，其中該第一電晶體及該第二電晶體係串聯耦合。
  6. 如申請專利範圍第1項之半導體裝置，其中：該第一電晶體之該閘極區具有一第一尺寸及一第二尺寸；該第二電晶體之該閘極區具有一第三尺寸及一第四尺寸；該第一尺寸大體上等於該第三尺寸； 該第二尺寸大體上等於該第四尺寸；且該第一尺寸及該第三尺寸經選擇使得該第一尺寸及該第三尺寸之一總和大體上等於一預定義尺寸。
  7. 如申請專利範圍第1項之半導體裝置，其中(i)該第一電晶體、(ii)該第二電晶體及(iii)該第三電晶體在功能上操作為一單電晶體。
  8. 如申請專利範圍第1項之半導體裝置，其中該第一電晶體及該第二電晶體之各者為金屬氧化物半導體場效應電晶體(MOSFET)。
  9. 如申請專利範圍第1項之半導體裝置，其中該第二電晶體之該閘極區經由一金屬層電耦合至該第三電晶體之該閘極區。
  10. 一種形成半導體裝置的方法，該方法包括：形成一基板；在該基板上形成一第一電晶體；在該基板上形成一第二電晶體；在該基板上形成一第三電晶體，其中該半導體裝置之一第一共同區形成(i)該第一電晶體之一汲極區，及(ii)該第二電晶體之一源極區，其中該半導體裝置之一第二共同區形成(i)該第二電晶體之一汲極區，及(ii)該第三電晶體之一源極區，其中該第一電晶體之一閘極區電耦合至該第二電晶體之一閘極區，且其中該第二電晶體之該閘極區電耦合至該第三電晶體之一閘極區；以及在該第一共同區以及該第二共同區的其中之一的一邊緣上形成一袋形植入區，其中該袋型植入區包括袋型植入摻雜物。
  11. 如申請專利範圍第10項之方法，其中：一第一區形成該第一電晶體之一源極區；且一第二區形成該第二電晶體之一汲極區。
  12. 如申請專利範圍第11項之方法，其進一步包括：在該第一區之一邊緣上形成一第一袋型植入區；在該第一共同區以及該第二共同區的其中之一之一邊緣上形成一第二袋型植入區；及在該第二區之一邊緣上形成一第三袋型植入區。
  13. 如申請專利範圍第10項之方法，其中該第一電晶體之該閘極區經由一 金屬層電耦合至該第二電晶體之該閘極區。
  14. 如申請專利範圍第10項之方法，其中該第一電晶體及該第二電晶體係串聯耦合。
  15. 如申請專利範圍第10項之方法，其中：該第一電晶體之該閘極區具有一第一尺寸及一第二尺寸；該第二電晶體之該閘極區具有一第三尺寸及一第四尺寸；該第一尺寸大體上等於該第三尺寸；該第二尺寸大體上等於該第四尺寸；且該方法進一步包括選擇該第一尺寸及該第三尺寸使得該第一尺寸及該第三尺寸之一總和大體上等於一預定義尺寸。
  16. 如申請專利範圍第10項之方法，其中該第一電晶體、該第二電晶體及該第三電晶體在功能上操作為一單電晶體。
  17. 如申請專利範圍第10項之方法，其中該第一電晶體及該第二電晶體之各者為金屬氧化物半導體場效應電晶體(MOSFET)。
  18. 如申請專利範圍第10項之方法，其中該第二電晶體之該閘極區經由一金屬層電耦合至該第三電晶體之該閘極區。
TW103125266A 2013-07-24 2014-07-24 具有不匹配優化之改良布局的類比電路 TWI652766B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201361857943P 2013-07-24 2013-07-24
US61/857,943 2013-07-24
US14/337,539 2014-07-22
US14/337,539 US9099335B2 (en) 2013-07-24 2014-07-22 Analog circuit with improved layout for mismatch optimization

Publications (2)

Publication Number Publication Date
TW201507059A TW201507059A (zh) 2015-02-16
TWI652766B true TWI652766B (zh) 2019-03-01

Family

ID=52389785

Family Applications (1)

Application Number Title Priority Date Filing Date
TW103125266A TWI652766B (zh) 2013-07-24 2014-07-24 具有不匹配優化之改良布局的類比電路

Country Status (4)

Country Link
US (1) US9099335B2 (zh)
CN (1) CN105431942B (zh)
TW (1) TWI652766B (zh)
WO (1) WO2015013447A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9553048B1 (en) * 2015-09-04 2017-01-24 Kabushiki Kaisha Toshiba Semiconductor device and manufacturing method of semiconductor device
CN105448963B (zh) * 2015-12-04 2019-06-04 上海兆芯集成电路有限公司 晶体管以及电流源装置

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4352031A (en) 1980-04-23 1982-09-28 Rca Corporation Precharge circuit
US5849614A (en) 1994-12-20 1998-12-15 Sgs Thomson Microelectronics, Inc. Method of isolation by active transistors with grounded gates
US20040256692A1 (en) 2003-06-19 2004-12-23 Keith Edmund Kunz Composite analog power transistor and method for making the same
US20050029597A1 (en) 2003-08-08 2005-02-10 Conexant Systems, Inc. Ballasting MOSFETs using staggered and segmented diffusion regions
US20060270119A1 (en) 2002-12-20 2006-11-30 Nguyen Phong N Methods of forming implant regions relative to transistor gates
US20070187721A1 (en) 2006-02-11 2007-08-16 Samsung Electronics Co., Ltd. Semiconductor device, method of manufacturing the same, sense amplifier and method of forming the same
US20080293197A1 (en) 2007-05-25 2008-11-27 Young-Sun Ko Method of manufacturing semiconductor memory device
US20090140342A1 (en) 2002-07-31 2009-06-04 Hiraku Chakihara Semiconductor memory device and a method of manufacturing the same, a method of manufacturing a vertical misfet and a vertical misfet, and a method of manufacturing a semiconductor device and a semiconductor device

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005086120A (ja) 2003-09-11 2005-03-31 Matsushita Electric Ind Co Ltd 半導体装置
US7516426B2 (en) 2006-11-20 2009-04-07 International Business Machines Corporation Methods of improving operational parameters of pair of matched transistors and set of transistors
US8405377B2 (en) * 2009-10-12 2013-03-26 Taiwan Semiconductor Manufacturing Co., Ltd. Programmable current mirror
JP2011243843A (ja) 2010-05-20 2011-12-01 Panasonic Corp 半導体装置

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4352031A (en) 1980-04-23 1982-09-28 Rca Corporation Precharge circuit
US5849614A (en) 1994-12-20 1998-12-15 Sgs Thomson Microelectronics, Inc. Method of isolation by active transistors with grounded gates
US20090140342A1 (en) 2002-07-31 2009-06-04 Hiraku Chakihara Semiconductor memory device and a method of manufacturing the same, a method of manufacturing a vertical misfet and a vertical misfet, and a method of manufacturing a semiconductor device and a semiconductor device
US20060270119A1 (en) 2002-12-20 2006-11-30 Nguyen Phong N Methods of forming implant regions relative to transistor gates
US20040256692A1 (en) 2003-06-19 2004-12-23 Keith Edmund Kunz Composite analog power transistor and method for making the same
US20050029597A1 (en) 2003-08-08 2005-02-10 Conexant Systems, Inc. Ballasting MOSFETs using staggered and segmented diffusion regions
US20070187721A1 (en) 2006-02-11 2007-08-16 Samsung Electronics Co., Ltd. Semiconductor device, method of manufacturing the same, sense amplifier and method of forming the same
US20080293197A1 (en) 2007-05-25 2008-11-27 Young-Sun Ko Method of manufacturing semiconductor memory device

Also Published As

Publication number Publication date
US20150028422A1 (en) 2015-01-29
TW201507059A (zh) 2015-02-16
CN105431942B (zh) 2019-03-01
US9099335B2 (en) 2015-08-04
WO2015013447A1 (en) 2015-01-29
CN105431942A (zh) 2016-03-23

Similar Documents

Publication Publication Date Title
US7474145B2 (en) Constant current circuit
KR101489006B1 (ko) 정전류 회로
US8525552B2 (en) Semiconductor integrated circuit device having a plurality of standard cells for leakage current suppression
TWI746823B (zh) 參考電壓產生裝置
JP5937436B2 (ja) 保護回路
TWI652766B (zh) 具有不匹配優化之改良布局的類比電路
CN105846787B (zh) 实现基于cmos反相器的光学互阻抗放大器的方法和电路
CN103780112B (zh) 电子电路和半导体装置
TW201533908A (zh) 具電晶體陣列之積體電路及其佈局方法
JP2006140228A (ja) Ｍｏｓトランジスタ回路
US8310298B2 (en) Ratioed feedback body voltage bias generator
TWI656426B (zh) Reference voltage circuit and electronic machine
TWI227944B (en) Semiconductor integrated circuit
CN109074115B (zh) 提供参考电压或电流的系统和方法
JP2006080549A (ja) 半導体記憶装置及び半導体集積回路
JP5121587B2 (ja) 基準電圧回路
JP5801333B2 (ja) 電源回路
US10571939B2 (en) Configuration of voltage regulation circuitry
US20140132242A1 (en) Current mirror circuits
JP6058960B2 (ja) カレントミラー回路
US9224872B2 (en) Non-volatile memory circuit
JP2014067912A (ja) カレントミラー回路
JP5828877B2 (ja) 半導体装置
US20110260798A1 (en) Semiconductor integrated circuit device
TWI503954B (zh) 半導體裝置