TWI648972B - 用於串列資料傳輸之動態暫停期間計算 - Google Patents

用於串列資料傳輸之動態暫停期間計算 Download PDF

Info

Publication number
TWI648972B
TWI648972B TW103108231A TW103108231A TWI648972B TW I648972 B TWI648972 B TW I648972B TW 103108231 A TW103108231 A TW 103108231A TW 103108231 A TW103108231 A TW 103108231A TW I648972 B TWI648972 B TW I648972B
Authority
TW
Taiwan
Prior art keywords
pulse
period
pause
length
nibble
Prior art date
Application number
TW103108231A
Other languages
English (en)
Other versions
TW201448531A (zh
Inventor
史蒂芬 保林
沙馬 奈克
Original Assignee
美商微晶片科技公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 美商微晶片科技公司 filed Critical 美商微晶片科技公司
Publication of TW201448531A publication Critical patent/TW201448531A/zh
Application granted granted Critical
Publication of TWI648972B publication Critical patent/TWI648972B/zh

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/30—Monitoring
    • G06F11/3089—Monitoring arrangements determined by the means or processing involved in sensing the monitored data, e.g. interfaces, connectors, sensors, probes, agents
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/0091—Transmitter details
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/20—Repeater circuits; Relay circuits
    • H04L25/24—Relay circuits using discharge tubes or semiconductor devices
    • H04L25/242—Relay circuits using discharge tubes or semiconductor devices with retiming
    • H04L25/245—Relay circuits using discharge tubes or semiconductor devices with retiming for start-stop signals
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/38—Synchronous or start-stop systems, e.g. for Baudot code
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/04—Speed or phase control by synchronisation signals
    • H04L7/041—Speed or phase control by synchronisation signals using special codes as synchronising signal
    • H04L7/044—Speed or phase control by synchronisation signals using special codes as synchronising signal using a single bit, e.g. start stop bit
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/04—Speed or phase control by synchronisation signals
    • H04L7/041—Speed or phase control by synchronisation signals using special codes as synchronising signal
    • H04L2007/045—Fill bit or bits, idle words
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/38—Synchronous or start-stop systems, e.g. for Baudot code
    • H04L25/40—Transmitting circuits; Receiving circuits
    • H04L25/49—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems
    • H04L25/4902—Pulse width modulation; Pulse position modulation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
    • H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
    • H04L7/0331—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop with a digital phase-locked loop [PLL] processing binary samples, e.g. add/subtract logic for correction of receiver clock

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Theoretical Computer Science (AREA)
  • Power Engineering (AREA)
  • Quality & Reliability (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Communication Control (AREA)

Abstract

本發明揭示一種用於傳輸具有一可變資料長度之串列傳輸資料之串列傳輸周邊裝置，其包含：一脈衝形成單元；及可程式化以設定一所要傳輸長度之一暫存器。該周邊裝置係可操作以判定一實際傳輸長度及計算一暫停脈衝之一長度且在一傳輸結束時添加該暫停脈衝以產生具有一恆定長度之一傳輸。

Description

用於串列資料傳輸之動態暫停期間計算 [相關申請案之交叉參考]
本申請案主張2013年3月8日提交之美國臨時專利申請案第61/775,348之權利，該案之全文出於全部目的宛如本文所闡述般以引用方式併入本文中。
本發明係關於計算串列資料傳輸中之一動態暫停期間，且特定言之本發明係與SAE單邊緣半位元組傳輸(SENT)J2716協定相關。
SAE J2716 SENT協定係用於(例如，自一感測器至一控制器)傳輸信號值之一點對點方案。其需要三種線，其中一種線用作為一信號線及另外兩種線用於一供應電壓及接地且提供一非同步單向電壓介面。資料以半位元組傳輸，其中一個半位元組界定為4個位元。一SENT協定訊息在信號之緣邊至緣邊期間編碼資料值。該訊息在同步/校準之前達一固定長度期間(其提供一56個單位時間，亦稱為計時(tick))，參考(根據SAE J2716說明書，一SENT通信基礎時間單元可在3μs至10μs之範圍內，其中最大容許時脈變動係在標稱單位時間之±20%內)。使用12至27個單位時間將資料值編碼成半位元組。在一SENT接收器中之半位元組期間偵測器必須使用一相對快速之時脈源來精確解碼半位元組時間值。
在一接收器側，必須非同步偵測一半位元組。為此，如上所述，該協定提供經界定為56個單位時間長之一同步/校準脈衝。該脈衝以一下降邊緣起始且保持低(位準)達5個或5個以上單位時間，接著該脈衝填充該等56個單位時間(UT)之剩餘時間。因此，一接收器可在接收此一同步/校準脈衝之後容易地判定各自單位時間。各資料半位元組之長度由一固定起始脈衝(12UT)判定，接著一資料脈衝長度由其實際值界定。由於各半位元組可具有介於0與16之間之一值，所以可變時間部分由具有N*UT之一長度之半位元組值N界定。因此，該接收器必須與傳輸器同步且判定該等各自資料脈衝之長度以解碼各半位元組之值。
該協定進一步提供一可選暫停脈衝以在各協定結束時添加。此特徵使得一系統能夠用於同步傳輸。大體上，必須由使用者程式提供此一暫停脈衝。
例如，圖1係展示一SENT資料訊息100之一圖式。資料訊息100包含具有56個單位時間之一同步期間102；12至27個單位時間之一狀態半位元組104；12至27個單位時間之六個資料半位元組106各者；12至27個單位時間之一CRC半位元組；及12至768個單位時間之可選暫停期間110。由於SENT訊息包具有可變長度且因此不可以固定間隔發送資料，所以提供暫停期間110。因此，暫停期間110在訊息包之間提供一「死區時間」，該死區時間容許使用者軟體「填補」資料訊息包以藉由設定特定訊息長度及恆定訊息率而在訊息之間達成一致的時序。通常，接收器忽略暫停期間110。
通常，在軟體中運算及手動設定該暫停期間時間。例如，一使用者可識別一所要訊息長度且接著添加同步半位元組102、狀態半位元組104、資料半位元組106及CRC半位元組108之值以判定一實際訊息長度。接著，自該所要訊息長度減去該實際訊息長度；此值被載入 至一暫存器中，該暫存器設定暫停期間之時間間隔。
因此，軟體必須執行至少七個加法及一個減法以運算所發送之各訊息包之暫停期間長度。然而，此可能導致CPU時間之一不容許負荷。
根據實施例之用於傳輸具有一可變資料長度之串列傳輸資料之一種串列傳輸周邊裝置包含：一脈衝形成單元；及可程式化以設定一所要傳輸長度之一暫存器。該周邊裝置可經操作以判定一實際傳輸長度及計算一暫停脈衝之長度且在一傳輸結束時添加該暫停脈衝以產生具有一恆定長度之一傳輸。
在一些實施例中，該周邊裝置進一步包含經組態以在硬體中執行所需加減操作以運算一暫停期間長度之邏輯。在一些實施例中，在該暫停期間起始時運算該暫停期間長度。在一些實施例中，該暫停期間係一單邊緣半位元組傳輸協定暫停期間。
根據實施例之一種用於傳輸資料之方法包含：設定一所要訊息長度；自一資料緩衝器接收資料以用於傳輸；自所該所接收之資料判定一資料長度；藉由自該所要訊息長度減去該資料長度而判定一暫停期間長度；及傳輸具有一暫停期間之該所接收之資料，該暫停期間具有該經判定之暫停期間長度。
在一些實施例中，該方法包含在判定該暫停期間長度之前偵測一暫停期間之一開始。在一些實施例中，判定一暫停期間長度包含在硬體中執行該減法。在一些實施例中，設定一所要訊息長度包括在一暫存器中設定一所要訊息長度。在一些實施例中，該暫停期間係一單邊緣半位元組傳輸協定暫停期間。
根據實施例之一種微控制器包含一周邊裝置，該周邊裝置包含：一脈衝形成單元；及可程式化以設定一所要傳輸長度之一暫存 器，其中該周邊裝置可操作以判定一實際傳輸長度及計算一暫停脈衝之一長度且在一傳輸結束時添加該暫停脈衝以產生具有一恆定長度之一傳輸。
在一些實施例中，該微控制器進一步包含經組態以在硬體中執行所需加減操作以運算一暫停期間長度之邏輯。在一些實施例中，在該暫停期間起始時運算該暫停期間長度。在一些實施例中，該暫停期間係一單邊緣半位元組傳輸協定暫停期間。
根據實施例之一種串列資料傳輸器包含：一微控制器；及一周邊裝置，其可操作地耦合至該串列資料傳輸器且經組態以在硬體中在資料傳輸之前實施暫停期間長度判定。
在一些實施例中，該周邊裝置自該微控制器接收一所要傳輸長度。在一些實施例中，該周邊裝置經組態以判定一資料訊息之一長度且偵測一暫停期間之一開始。在一些實施例中，該周邊裝置經組態以藉由自該所要傳輸長度減去該資料訊息之該長度而判定該暫停期間長度。在一些實施例中，該周邊裝置經組態以傳輸該資料訊息以及具有該經判定長度之該暫停期間。
當結合下列描述及圖式考慮時，將更好地明白及瞭解本發明之此等及其他態樣。然而應瞭解：儘管下列描述指示本發明之各種實施例及其等之數種具體細節，但其依繪示而非限制之方式給出。可在本發明之範疇內且在不脫離其之精神之情況下，作出許多替代、修改、添加及/或重新配置，且本發明包含全部此等替代、修改、添加及/或重新配置。
100‧‧‧SENT資料訊息
102‧‧‧同步期間
104‧‧‧狀態半位元組
106‧‧‧資料半位元組
108‧‧‧CRC半位元組
110‧‧‧暫停期間
200‧‧‧SENT系統
202‧‧‧傳輸器
204‧‧‧接收器
206‧‧‧微控制器單元(MCU)
208‧‧‧暫停期間控制模組
210‧‧‧線路濾波器
212‧‧‧線路濾波器
214‧‧‧供應電壓源
216‧‧‧供應電壓線
218‧‧‧信號線
220‧‧‧接地線
302‧‧‧使用者介面
306‧‧‧計時期間產生器
308‧‧‧時脈分割器
310‧‧‧計時器
312‧‧‧邊緣時序模組
314‧‧‧SENT協定邊緣控制模組
316‧‧‧SENTCON1控制器暫存器
318‧‧‧SENTCON2控制器暫存器
320‧‧‧SENTCON3控制器暫存器
322‧‧‧SENTSTAT控制器暫存器
324‧‧‧SENTDATA控制器暫存器
326‧‧‧SENT資料輸出
500‧‧‧流程圖
502‧‧‧步驟
504‧‧‧步驟
506‧‧‧步驟
508‧‧‧步驟
600‧‧‧流程圖
602‧‧‧步驟
604‧‧‧步驟
606‧‧‧步驟
608‧‧‧步驟
610‧‧‧步驟
隨附及形成本說明書之部分之該等圖式係包含以描繪本發明之某些態樣。應注意：圖式中所繪示之特徵未必按比例繪製。可藉由參考下列描述結合附圖獲取對本發明及其優點之一更完整理解，其中相 同的元件符號用以標示相同的特徵且其中：圖1係繪示一例示性SENT資料訊息之一圖式。
圖2係根據實施例之一例示性SENT系統之一圖式。
圖3係根據實施例之一例示性SENT模組之一圖式。
圖4繪示一實施例之時序。
圖5係繪示實施例之一流程圖。
圖6係繪示實施例之一流程圖。
參考附圖中所繪示及以下描述中所詳述之例示性及因此非限制性實施例而更完全地解釋本發明及其各種特徵及有利細節。然而，應瞭解：儘管詳細描述及特定實例指示較佳實施例，但其等僅具繪示性而非限制性。可省略已知程式化技術、電腦軟體、硬體、操作平台及協定之描述以免不必要地使本發明之詳細不清楚。熟習技術者將自本發明明白基本發明概念之精神及/或範疇內之各種取代、修改、添加及/或重新配置。
使用基於軟體及計時器之周邊裝置完全實施關於習知微控制器之暫停期間處理之SENT協定傳輸器解決方案。由於服務該SENT資料傳輸需要CPU時間，所以此種解決方案可能變得不實際。
然而，各種實施例並非僅自動傳輸該SENT訊息，而是進一步消除與暫停期間計算相關聯之軟體額外負擔。根據各種實施例，可基於所傳輸之資料值動態地計算暫停期間。取代程式化一暫停期間時間，使用者軟體將該所要訊息長度程式化至一暫存器中。接著，傳輸器硬體自動運算該暫停期間以保持一恆定訊息長度。此提供一較大自動化位準且釋放該處理器使得其可花費時間執行更關鍵任務。
因此，各種實施例令使用者將該所要總訊息長度而非實際暫停期間長度載入至暫停期間資料暫存器中。接著，邏輯將在硬體中執行 所需加減操作以運算一暫停期間長度。當該暫停期間起始時在硬體中運算該暫停期間長度。因此，將自動考量所傳輸之資料之任何改變。
現轉至圖式且尤其關注圖2，其展示繪示根據實施例之一例示性SENT系統之一圖式。系統200包含經由供應電壓線216、信號線218及接地線220通信地耦合之一或多個傳輸器202及一接收器204。
接收器204可包含一供應電壓源214及一或多個線路濾波器212。傳輸器202可同樣地包含一或多個線路濾波器210，以及一控制裝置(諸如一微控制器單元(MCU)206)，根據實施例微控制器單元206可包含或實施一或多個暫停期間控制模組208。
系統200可體現為用於一汽車引擎或其他系統之一感測器系統。在此一實施方案中，傳輸器202可包括一氧氣(O2)感測器，一空氣流量(MAF)感測器、一節流閥位置感測器及類似物。在此等實施例中之接收器204可為一引擎控制單元(ECU)。
現轉至圖3，其展示根據實施例之一例示性暫停期間控制模組208之一圖式。暫停期間控制模組208可經實施為一微控制器之一晶片上周邊裝置且可包含一使用者介面302，該使用者介面302包含複數個控制暫存器及一脈衝形成單元304。
模組208可包含一計時(tick)期間產生器306、一邊緣時序模組312及一SENT協定邊緣控制模組314。該計時期間產生器306包含一計時器310及一時脈分割器308。
在一些實施例中，SENTCON1控制暫存器316用以設定控制項，諸如(例如)接收或傳輸模式、一半位元組計數、是否啟用CRC及是否將實施一暫停期間。在一些實施例中，在SENTCON1控制暫存器316中使用三個位元來選擇一資料半位元組計數。在一些實施例中，SENTCON2控制暫存器318用作一TICKTIME暫存器，指定計時時脈產生器306之期間。SENTCON3控制暫存器320可用作一FRMTIME暫 存器，指定在一資料訊框中之計時總數。SENTSTAT控制暫存器322識別一傳輸之狀態，指示在一給定時間內哪些半位元組正在傳輸。最終，SENTDATA控制暫存器324儲存待傳輸之資料。
在操作中，藉由將一值寫入至SENTCON2(TICKTIME)控制暫存器318來設定傳輸器所使用之計時期間。可使用下列式子計算計時期間：Ttick=Tclk(TICKTIME+1)
TICKTIME=Ttick/Tclk-1
其中(在一些實施例中)Tclk係一個時脈週期時間Tcy或四個時脈週期時間Tcy且其中TICKTIME係被寫入至SENTCON2控制暫存器318中之值。
將Ttick值提供至邊緣時序模組312以產生同步及半位元組期間。在一同步期間中，在5個計時期間內將SENT資料輸出326驅動為低及在56個計時之剩餘計時期間內將SENT資料輸出326驅動為高。在一半位元組期間，在5個計時期間內將SENT資料輸出驅動為低及在12至27計時之剩餘計時期間內將SENT資料輸出驅動為高。
如上文所述，在一些實施例中，在已傳輸CRC資料半位元組之後產生一暫停脈衝。當啟用暫停期間產生時，硬體將動態地調整該暫停期間之長度以維持一恆定長度資料訊框。在一些實施例中，使用者軟體將計時期間中之資料訊框之一所要總時間寫入至SENTCON3控制暫存器320。
在操作中，模組208基於寫入至SENTDATA暫存器324之資料而動態地運算該暫停期間之長度。在一些實施例中，在該暫停期間開始時運算該暫停期間之長度且將其儲存於使用者不可存取之一緩衝器(圖中未展示)中。假定在訊息訊框中傳輸六個資料半位元組，當包含狀態半位元組及CRC半位元組時，該資料訊框之長度可變化多達120個 計時時間。
在各資料訊框中，模組208將總是在同步期間內傳輸56個計時，在暫停期間內傳輸至少12個計時，在狀態半位元組內傳輸上至27個計時及在CRC半位元組內傳輸上至27個計時。此等計時時間之和為122。基於SENTCON1控制暫存器316中之控制位元，寫入至SENTCON3控制暫存器320之值必須等於或大於122+N*27，其中N為將被傳輸之資料半位元組之數目。
若寫入至SENTCON3控制暫存器320之一值太小，則硬體將不能調整暫停期間之長度以將該資料訊框保持在一恆定長度。該暫停期間係有意受限於12個計時之一最小值以避免一接收器訊框誤差。其次，寫入至SENTCON3控制暫存器320之值應為足夠小，使得全部可能訊息長度所得之暫停期間為768個計時或更小。最小資料訊框長度將為80+N-12計時，除了該暫停期間其本身以外。假定在該資料訊框中傳輸六個資料半位元組，寫入至SENTCON3控制暫存器320之值應為至少284，但不大於920。該等值之此視窗將確保對於全部半位元組資料值硬體可維持一恆定長度資料訊框。
訊框時間極限值經總結如下：FRMTIME>/=122+27N
FRMTIME</=848+12N，其中N=訊息(1至6)中之資料半位元組之數目。
下列表1中給出NIBCNT[2：0]之全部設定之訊框時間訊息：
為在硬體中正確地計算該暫停期間，必須在該暫停期間開始之前完成對SENTDATD暫存器之全部寫入。在該暫停期間對SENTDATA暫存器之寫入將不影響該暫停期間之所產生之長度。此容許在該暫停期間開始時使用者軟體在下一個資料訊框內寫入值。
圖4繪示根據實施例之例示性SENT資料傳輸。其在頂部展示接腳326(圖3)上之SENT資料輸出。亦展示控制暫存器316之NIB位元之對應值。PAUSE指示將實施之一暫停期間，同時SENT中斷事件指示一暫停期間之一起始及何時進行暫停期間長度判定。
現轉至圖5，其展示繪示實施例之操作之一流程圖500。如圖中所展示，可(例如)藉由程式化SENTCON1控制暫存器NIBCNT位元來選擇一半位元組計數(步驟502)。亦可(諸如)藉由設定SENTCON2 TICKTIME暫存器來選擇一所要計時期間(步驟504)。亦可(諸如)藉由設定SENTCON3控制暫存器320來選擇一資料訊框之長度(步驟506)。最終，資料可被寫入至SENTDATA暫存器(步驟508)。
現轉至圖6，其展示繪示實施例之操作之一流程圖600。特定言之，可自SENTCON3控制暫存器至SENT協定邊緣控制模組314接收所要訊息長度。SENT協定邊緣控制模組314亦可自邊緣時序模組312接 收邊緣時序資訊及自SENTDATA暫存器接收半位元組資料(步驟604)。當傳輸資料時，SENT協定邊緣控制模組314可偵測一暫停期間之一開始(步驟606)。一旦此發生，SENT協定邊緣控制模組硬體可藉由自該所要訊息長度減去所傳輸之資料之長度來計算該暫停期間長度。最終，可實施暫停脈衝(步驟610)。可藉由對狀態暫存器322之適當寫入進一步更新傳輸狀態。
儘管已相對於本發明之特定實施例而描述本發明，但此等實施例僅繪示而非限制本發明。本發明之所繪示實施例之本文描述(其包含【中文】及【發明內容】中之描述)非意欲具窮舉性或將本發明限制於本文中所揭示之精確形式(且特定言之，【中文】及【發明內容】內所包含之任何特定實施例、特徵或功能非意欲將本發明之範疇限制於此實施例、特徵或功能)。相反地，該描述意欲描述繪示性實施例、特徵及功能以使一般技術者理解本發明且不將本發明限制於任何特定描述之實施例、特徵或功能(其包含【中文】或【發明內容】中所描述之任何此類實施例、特徵或功能)。
儘管本文中已描述僅用於繪示目的之本發明之特定實施例及實例，但各種等效修改可落於本發明之精神及範疇內，如熟習相關技術者將認知及瞭解。如所指示，可鑒於本發明之所繪示實施例之先前描述而對本發明作出此等修改且此等修改將包含於本發明之精神及範疇內。因此，儘管本文中已參考本發明之特定實施例而描述本發明，但先前揭示內容中意欲進行大量修改、各種改變及取代，且應瞭解：在一些例項中，將在不背離如所陳述之本發明之範疇及精神之情況下採用本發明之實施例之一些特徵且無需對應地使用其他特徵。因此，可作出諸多修改以使一特定情形或材料適應本發明之基本範疇及精神。
在本說明書中，參考「一實施例」或「一特定實施例」或類似術語意味著：結合該實施例而描述之一特定特徵、結構或特性包含於 至少一實施例中且未必存在於所有實施例中。因此，分別出現於本說明書之各種位置中之片語「在一實施例中」或「在一特定實施例中」或類似術語未必意指相同實施例。此外，任何特定實施例之特定特徵、結構或特性可依任何合適方式與一或多項其他實施例組合。應瞭解：本文中所描述及所繪示之實施例之其他變動及修改可鑒於本文中之教示且將被視為本發明之精神及範疇之部分。
在本文之描述中，提供諸多特定細節(諸如組件及/或方法之實例)以提供對本發明之實施例之完全理解。然而，熟習相關技術者將認知：能夠在無該等特定細節之一或多者之情況下或藉由其他設備、系統、總成、方法、組件、材料、部件及/或類似物而實踐一實施例。在其他例項中，未特別詳細地展示或描述熟知結構、組件、系統、材料或操作以避免使本發明之實施例之態樣不清楚。儘管可藉由使用一特定實施例而繪示本發明，但此非必然且並不將本發明限制於任何特定實施例，且一般技術者將認知：額外實施例係易於理解的且係本發明之一部分。
如本文中所使用，術語「包括」、「包含」、「具有」或其等之任何其他變形意指涵蓋一非排除包含。例如，包括一列表之元件的一程序、產品、物件或設備未必僅限於該等元件，且可包含此程序、產品、物件或設備未明確列出或固有之其他元件。
此外，若無另外說明，則如本文中所使用之術語「或」一般意指「及/或」。例如，一條件A或B滿足以下之任何者：A為真(或存在)且B為假(或不存在)；A為假(或不存在)且B為真(或存在)；及A及B兩者為真(或存在)。如本文中(其包含以下申請專利範圍)所使用，若申請專利範圍內未另外明確說明(即，涉及項「一」明確地指示僅為單數或僅為複數)，則前面加上「一」(及「該(等)」，前提為前文已出現過「一」)之一術語包含此術語之單數形式及複數形式兩者。此外， 如本文之描述中及以下申請專利範圍中所使用，若內文無另外明確說明，則「在...中」之含義包含「在...中」及「在...上」。
應瞭解：圖式/圖中所描繪之元件之一或多者亦可依一更分離或更整合之方式實施，或甚至被移除或在某些情況中呈現為無法操作，如根據一特定應用所使用。另外，若無另外特別說明，則圖式/圖中之任何信號箭頭應被視為僅具例示性而非限制性。

Claims (12)

  1. 一種用於傳輸串列(serial)傳輸資料之串列傳輸周邊裝置，其包含：一傳輸器，其經組態以依順序地傳輸複數個資料半位元組(nibble)，其中每一資料半位元組經編碼在一可變長度資料脈衝中，及一暫存器，其可程式化以設定複數個傳輸訊框之一所要傳輸長度，該複數個傳輸訊框之每一者包括複數個依順序可變長度資料半位元組脈衝及一暫停(pause)脈衝，其中該傳輸訊框之該所要傳輸長度為一恆定(constant)脈衝寬度，該恆定脈衝寬度並非基於與該複數個依順序可變長度資料半位元組脈衝之任一者相關聯之一值；其中對於每一傳輸訊框，該傳輸器經組態以計算該暫停脈衝之一所需長度且將該暫停脈衝添加至該複數個依順序可變長度資料半位元組脈衝之一傳輸之末端；且其中當一暫停期間開始時，運算該暫停脈衝長度。
  2. 如請求項1之周邊裝置，其進一步包括邏輯電路(logic)經組態以在硬體中執行所需要的加減操作，以運算該暫停脈衝長度。
  3. 如請求項1之周邊裝置，其中該暫停期間係一單邊緣半位元組傳輸協定暫停期間。
  4. 如請求項1之周邊裝置，其中每一可變長度資料半位元組脈衝在一脈衝期間傳輸，該脈衝期間包含一第一期間其後跟隨一第二期間，在一第一邏輯位準的該第一期間具有一固定長度，在一第二邏輯位準的該第二期間界定該可變長度半位元組脈衝。
  5. 如請求項1之周邊裝置，其中每一傳輸訊框進一步包含一同步脈 衝其後跟隨該複數個依順序可變長度資料半位元組脈衝及該暫停脈衝。
  6. 如請求項1之周邊裝置，其進一步包含一可程式化計時(tick)期間產生器，該可程式化計時期間產生器產生多個計時用於控制包含該傳輸訊框之一串列傳輸信號。
  7. 如請求項5之周邊裝置，其中一第一可變長度資料半位元組脈衝包含狀態資訊，且一最後可變長度資料半位元組脈衝包含CRC資訊。
  8. 如請求項5之周邊裝置，其中每一同步脈衝、可變長度資料半位元組脈衝及暫停脈衝在一脈衝期間內傳輸，該脈衝期間包含一第一期間其後跟隨一第二期間，在一第一邏輯位準的該第一期間具有一預定長度，該第二期間係位於一第二邏輯位準。
  9. 一種微控制器，其包含：一周邊裝置，其包括：一傳輸器，其經組態以依順序地傳輸複數個資料半位元組，其中每一資料半位元組經編碼在一可變長度資料脈衝中，及一暫存器，其可程式化以設定複數個傳輸訊框之一所要傳輸長度，該複數個傳輸訊框之每一者包括複數個依順序可變長度資料半位元組脈衝及一暫停脈衝，其中該傳輸訊框之該所要傳輸長度為一恆定脈衝寬度，該恆定脈衝寬度並非基於與該複數個依順序可變長度資料半位元組脈衝之任一者相關聯之一值；其中對於每一傳輸訊框，該傳輸器經組態以計算該暫停脈衝之一所需長度且自動將該暫停脈衝添加至該複數個依順序可變長度資料半位元組脈衝之一傳輸之末端；且其中當一暫停期間開始時，運算該暫停脈衝長度。
  10. 如請求項9之微控制器，其進一步包括邏輯電路經組態以在硬體 中執行所需要的加減操作，以運算該暫停脈衝長度。
  11. 如請求項9之微控制器，其中該暫停期間係一單邊緣半位元組傳輸協定暫停期間。
  12. 如請求項9之微控制器，其中每一可變長度資料半位元組脈衝在一脈衝期間傳輸，該脈衝期間包含一第一期間其後跟隨一第二期間，在一第一邏輯位準的該第一期間具有一固定長度，在一第二邏輯位準的該第二期間界定該可變長度半位元組脈衝。
TW103108231A 2013-03-08 2014-03-10 用於串列資料傳輸之動態暫停期間計算 TWI648972B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201361775348P 2013-03-08 2013-03-08
US61/775,348 2013-03-08
US14/199,785 US9753830B2 (en) 2013-03-08 2014-03-06 Dynamic pause period calculation for serial data transmission
US14/199,785 2014-03-06

Publications (2)

Publication Number Publication Date
TW201448531A TW201448531A (zh) 2014-12-16
TWI648972B true TWI648972B (zh) 2019-01-21

Family

ID=51489319

Family Applications (1)

Application Number Title Priority Date Filing Date
TW103108231A TWI648972B (zh) 2013-03-08 2014-03-10 用於串列資料傳輸之動態暫停期間計算

Country Status (4)

Country Link
US (1) US9753830B2 (zh)
EP (1) EP2965460B1 (zh)
TW (1) TWI648972B (zh)
WO (1) WO2014138581A1 (zh)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8122159B2 (en) 2009-01-16 2012-02-21 Allegro Microsystems, Inc. Determining addresses of electrical components arranged in a daisy chain
US9634715B2 (en) * 2014-02-18 2017-04-25 Allegro Microsystems, Llc Signaling between master and slave components using a shared communication node of the master component
US9787495B2 (en) 2014-02-18 2017-10-10 Allegro Microsystems, Llc Signaling between master and slave components using a shared communication node of the master component
GB2531748A (en) * 2014-10-29 2016-05-04 Melexis Technologies Nv Flexible SENT device configuration
JP2018512664A (ja) * 2015-03-12 2018-05-17 アレグロ・マイクロシステムズ・エルエルシー マスタ構成要素の共有通信ノードを使用した、マスタ構成要素とスレーブ構成要素との間のシグナリング
US10204024B2 (en) * 2015-06-17 2019-02-12 Ford Global Technologies, Llc Sent error generator
US10747708B2 (en) 2018-03-08 2020-08-18 Allegro Microsystems, Llc Communication system between electronic devices
JP7205103B2 (ja) * 2018-08-08 2023-01-17 富士電機株式会社 受信装置、受信方法、および受信プログラム
US11811569B2 (en) * 2020-09-01 2023-11-07 Allegro Microsystems, Llc Sensor integrated circuits having a single edge nibble transmission (SENT) output

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4914618A (en) * 1986-11-10 1990-04-03 Tektronix, Inc. Asynchronous serial communications apparatus with variable length stop bit generation capability
US6263033B1 (en) * 1998-03-09 2001-07-17 Advanced Micro Devices, Inc. Baud rate granularity in single clock microcontrollers for serial port transmissions
US20120158335A1 (en) * 2010-12-15 2012-06-21 Allegro Microsystems, Inc. Systems and Methods for Synchronizing Sensor Data
US20120195400A1 (en) * 2011-01-27 2012-08-02 Freescale Semiconductor, Inc. Estimation and compensation of clock variation in received signal

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4914618A (en) * 1986-11-10 1990-04-03 Tektronix, Inc. Asynchronous serial communications apparatus with variable length stop bit generation capability
US6263033B1 (en) * 1998-03-09 2001-07-17 Advanced Micro Devices, Inc. Baud rate granularity in single clock microcontrollers for serial port transmissions
US20120158335A1 (en) * 2010-12-15 2012-06-21 Allegro Microsystems, Inc. Systems and Methods for Synchronizing Sensor Data
US20120195400A1 (en) * 2011-01-27 2012-08-02 Freescale Semiconductor, Inc. Estimation and compensation of clock variation in received signal

Also Published As

Publication number Publication date
US9753830B2 (en) 2017-09-05
EP2965460B1 (en) 2022-07-06
TW201448531A (zh) 2014-12-16
EP2965460A1 (en) 2016-01-13
US20140258566A1 (en) 2014-09-11
WO2014138581A1 (en) 2014-09-12

Similar Documents

Publication Publication Date Title
TWI648972B (zh) 用於串列資料傳輸之動態暫停期間計算
US9946677B2 (en) Managing single-wire communications
CN107092568B (zh) 在低功耗系统中处理数据的数据通信接口
JP4946646B2 (ja) 通信ネットワークシステム及び未ウェイクアップノードのウェイクアップ方法
US20170041688A1 (en) Apparatus and methods for timestamping in a system synchronizing controller and sensors
TWI602046B (zh) 用於串列資料傳輸的顫動電路
KR20180074684A (ko) 제어기와 센서들을 동기화하기 위한 장치 및 방법들
CN107637091B (zh) 用于传感器同步的方法和设备
JP2018534688A (ja) コントローラおよびセンサを同期するための装置および方法
JP2006526967A5 (zh)
ES2294366T3 (es) Aparato de procesamiento de datos que identifica una frecuencia de reloj de comunicacion.
CN115905080A (zh) 处理系统、相关集成电路、设备和方法
WO2018076679A1 (zh) 一种基于串行Flash控制器接收数据的方法及装置
TW200401198A (en) A digital system having a multiplicity of self-calibrating interfaces
JP2011091742A (ja) 通信装置
US8868812B2 (en) Interface for communication between sensing devices and I2C bus
TW200929098A (en) Methods and systems for error detection of data transmission
JP2012124716A (ja) データ受信装置、データ送信装置、制御方法
JP2007259094A (ja) シリアル通信装置
CN115622654B (zh) 一种时钟同步方法、根节点、子节点及菊花链芯片系统
TWI432940B (zh) 時序調整模組、二線傳輸系統及時序調整方法
TWI505247B (zh) 顯示器串列介面的校準系統及方法
KR20120041283A (ko) 제어 데이터 생성 장치
JP2014236404A (ja) シリアル通信装置
TW201600973A (zh) 網路連線維護方法及電腦系統