TWI646430B - 字節編程方法以及頁面編程方法 - Google Patents

字節編程方法以及頁面編程方法 Download PDF

Info

Publication number
TWI646430B
TWI646430B TW106129768A TW106129768A TWI646430B TW I646430 B TWI646430 B TW I646430B TW 106129768 A TW106129768 A TW 106129768A TW 106129768 A TW106129768 A TW 106129768A TW I646430 B TWI646430 B TW I646430B
Authority
TW
Taiwan
Prior art keywords
column address
data
byte
specific content
array
Prior art date
Application number
TW106129768A
Other languages
English (en)
Other versions
TW201913390A (zh
Inventor
林宏學
Original Assignee
華邦電子股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 華邦電子股份有限公司 filed Critical 華邦電子股份有限公司
Priority to TW106129768A priority Critical patent/TWI646430B/zh
Application granted granted Critical
Publication of TWI646430B publication Critical patent/TWI646430B/zh
Publication of TW201913390A publication Critical patent/TW201913390A/zh

Links

Abstract

一種字節編程方法用以將儲存於頁面暫存器之資料編程至非揮發性記憶體陣列,包括:讀取頁面暫存器之選定的字節的資料,用以編程至選定的欄位址所對應之非揮發性記憶體陣列中的記憶體單元;判斷是否依據選定的欄位址更新陣列欄位址,包括:判斷選定的字節的資料是否符合特定內容;當選定的字節的資料符合特定內容時,不更新陣列欄位址;以及當選定的字節的資料不符合特定內容時,根據選定的欄位址更新陣列欄位址;以及判斷選定的欄位址是否為最後欄位址。

Description

字節編程方法以及頁面編程方法
本發明係有關於一種非揮發性記憶體之編程方法,特別係適用於操作在低電壓下之快閃式記憶體之一種快速頁面編程方法。
頁面編程係允許一個字節至數個字節的資料,編程至已經預先抹除之快閃式記憶體位址。儘管資料已經載入至快閃式記憶體中,頁面編程週期會持續進行直到所有的資料都被編程至對應陣列位址的記憶體單元為止。為了降低頁面編程的時間以及資料的正確性,需要判斷被編程的資料是否需要被編程,以及驗證已被編程的記憶體單元的儲存資料,以判斷資料是否正確編程。
為了滿足快閃式記憶體之快速頁面編程的需求,操作於低電壓的快閃式記憶體中之高壓泵的效率大幅下降。在高壓信號切換的過程中(即,字元線以及位元線之切換),高壓泵會損耗許多電流,位元線位址切換過程中電流的損耗在低電壓操作時會更明顯,因而高壓泵需要更大的電流驅動能力以及更快的恢復時間。
然而,增加高壓產生電路之電流驅動能力或是預留高壓產生電路之恢復時間都會造成成本增加,因此有需要一 個更有效率的快速編程方法來降低位址的切換並且減輕高壓產生電路之負擔。
有鑑於此,本發明提出一種字節編程方法,用以將儲存於一頁面暫存器之資料編程至一非揮發性記憶體陣列,包括:讀取上述頁面暫存器之一選定的字節的資料,用以編程至一選定的欄位址所對應之上述非揮發性記憶體陣列中的記憶體單元;判斷是否依據上述選定的欄位址更新上述陣列欄位址,包括:判斷上述選定的字節的資料是否符合一特定內容;當上述選定的字節的資料符合上述特定內容時,不更新上述陣列欄位址;以及當上述選定的字節的資料不符合上述特定內容時,根據上述選定的欄位址更新上述陣列欄位址;以及判斷上述選定的欄位址是否為一最後欄位址。
根據本發明之一實施例,上述判斷是否更新上述陣列欄位址之步驟更包括:當上述選定的字節的資料不符合上述特定內容時,產生與回寫一比對資料,其中上述產生與回寫上述比對資料之步驟更包括:讀取上述選定的欄位址對應之上述記憶體單元之資料;比對上述選定的欄位址對應之上述記憶體單元之資料以及上述選定的字節的資料而產生上述比對資料;以及將上述比對資料回寫至上述選定的字節;以及判斷上述比對資料是否符合上述特定內容;其中,當上述比對資料符合上述特定內容時,判斷上述選定的欄位址是否為上述最後欄位址。
根據本發明之一實施例,上述判斷上述選定的欄 位址是否為上述最後欄位址之步驟更包括:當上述選定的欄位址並非為上述最後欄位址時,讀取上述頁面暫存器之下一個選定的字節的資料,並重複上述判斷是否更新上述陣列欄位址的步驟;以及當上述選定的欄位址係為上述最後欄位址時,停止上述字節編程方法。
根據本發明之一實施例,上述判斷上述比對資料是否符合上述特定內容之步驟更包括:當上述比對資料不符合上述特定內容時,根據上述比對資料編程上述選定的欄位址對應之記憶體單元;以及重複上述產生與回寫上述比對資料的步驟。
根據本發明之一實施例,當上述選定的字節或比對資料符合上述特定內容,且上述選定的欄位址係為最後欄位址時,停止上述字節編程方法。
本發明更提出一種頁面編程方法,用以將儲存於一頁面暫存器之一頁面的資料編程至一非揮發性記憶體陣列,包括:執行一驗證程序,其中上述驗證程序包括:讀取上述頁面暫存器之一選定的字節的資料,用以編程至一選定的欄位址所對應之上述非揮發性記憶體陣列中的記憶體單元;判斷上述選定的字節的資料是否符合一特定內容;當上述選定的字節的資料不符合上述特定內容時,根據上述選定的欄位址更新上述陣列欄位址,讀取上述選定的欄位址所對應之上述非揮發性記憶體陣列中的記憶體單元之資料,比對上述選定的欄位址對應之上述記憶體單元之資料以及上述選定的字節的資料而產生一比對資料,並將上述比對資料回寫至上述選定的字節;當上 述選定的字節的資料符合上述特定內容時,不更新上述陣列欄位址;以及判斷上述選定的欄位址是否為一最後欄位址,當上述選定的欄位址係為上述最後欄位址時,判斷對應上述頁面的全部上述比對資料是否均符合上述特定內容;以及當判斷全部上述比對資料的任一者不符合上述特定內容時,執行一編程程序。
根據本發明之一實施例,上述編程程序包括:再次讀取上述選定的字節;再次判斷上述選定的字節之資料是否符合上述特定內容;當上述選定的字節之資料符合上述特定內容時,不更新上述陣列欄位址;當上述選定的字節之資料不符合上述特定內容時,更新上述陣列欄位址,並根據上述選定的字節,編程上述選定的欄位址對應之上述記憶體單元;判斷上述選定的欄位址是否為上述最後欄位址;當上述選定的欄位址並非為上述最後欄位址,自讀取上述頁面暫存器之下一個選定的字節的資料的步驟重覆上述編程程序;以及當上述選定的欄位址係為上述最後欄位址,回到上述驗證程序。
根據本發明之一實施例,上述驗證程序更包括:當上述選定的欄位址並非為上述最後欄位址時,讀取上述頁面暫存器之下一個選定的字節的資料;以及當判斷對應上述頁面的全部上述比對資料均符合上述特定內容時,結束上述頁面編程方法。
根據本發明之一實施例,當選定的字節或比對資料符合特定內容,且選定的欄位址係為最後欄位址時,停止本發明之頁面編程方法。
根據本發明,當頁面暫存器的某一字節符合特定內容時,即不更新陣列欄位址,以減少位元線位址不必要的切換過程的電流損耗。
100‧‧‧非揮發性記憶體裝置
101‧‧‧控制單元
102‧‧‧高壓產生電路
103‧‧‧輸入位址閂鎖/計數器
104‧‧‧陣列欄位址閂鎖器
105‧‧‧列編碼器
105A‧‧‧列編碼高壓信號轉換器
106‧‧‧列解碼器
107‧‧‧欄編碼器
107A‧‧‧欄編碼高壓信號轉換器
108‧‧‧欄解碼器
109‧‧‧非揮發性記憶體陣列
110‧‧‧頁面暫存器位址編碼器
111‧‧‧頁面暫存器
112‧‧‧感測放大器
114‧‧‧輸入輸出暫存器
200‧‧‧字節編程方法
300‧‧‧頁面編程方法
310‧‧‧驗證程序
320‧‧‧編程程序
CMD‧‧‧編程指令
Data‧‧‧寫入資料
EN‧‧‧致能信號
Clock‧‧‧輸入脈波
ADD‧‧‧輸入位址
PADD‧‧‧頁面暫存器位址
RADD‧‧‧列位址
CADD‧‧‧欄位址
SADD‧‧‧陣列欄位址
SC‧‧‧控制信號
RSEL‧‧‧列位址選擇信號
CSEL‧‧‧欄位址選擇信號
VH_Gate‧‧‧閘極電壓
VH_Drain‧‧‧汲極電壓
S21~S30、S311~S326‧‧‧步驟流程
第1圖係顯示根據本發明之一實施例所述之非揮發性記憶體裝置之方塊圖;第2圖係顯示根據本發明之一實施例所述之字節編程方法之流程圖;第3A、3B圖係顯示根據本發明之一實施例所述之頁面編程方法之流程圖。
以下說明為本發明的實施例。其目的是要舉例說明本發明一般性的原則,不應視為本發明之限制,本發明之範圍當以申請專利範圍所界定者為準。
值得注意的是,以下所揭露的內容可提供多個用以實踐本發明之不同特點的實施例或範例。以下所述之特殊的元件範例與安排僅用以簡單扼要地闡述本發明之精神,並非用以限定本發明之範圍。此外,以下說明書可能在多個範例中重複使用相同的元件符號或文字。然而,重複使用的目的僅為了提供簡化並清楚的說明,並非用以限定多個以下所討論之實施例以及/或配置之間的關係。此外,以下說明書所述之一個特徵連接至、耦接至以及/或形成於另一特徵之上等的描述,實際可包含多個不同的實施例,包括該等特徵直接接觸,或者包 含其它額外的特徵形成於該等特徵之間等等,使得該等特徵並非直接接觸。
第1圖係顯示根據本發明之一實施例所述之非揮發性記憶體裝置之方塊圖。如第1圖所示,非揮發性記憶體裝置100包括控制單元101、高壓產生電路102、輸入位址閂鎖/計數器103、陣列欄位址閂鎖器104、列編碼器105、列編碼高壓信號轉換器105A、列解碼器106、欄編碼器107、欄編碼高壓信號轉換器107A、欄解碼器108、非揮發性記憶體陣列109、頁面暫存器位址編碼器110、頁面暫存器111、感測放大器112以及輸入輸出暫存器114。
根據本發明之一實施例,當控制單元101接收到編程指令CMD時,控制單元101利用致能信號EN致能高壓產生電路102,使得高壓產生電路102產生閘極電壓VH_Gate以及汲極電壓VH_Drain。輸入位址閂鎖/計數器103接收並閂鎖來自輸入輸出暫存器114的輸入位址ADD,並將輸入位址ADD分成列位址RADD以及欄位址CADD。列位址RADD被傳送至列編碼器105,欄位址CADD被傳送至陣列欄位址閂鎖器104與頁面暫存器位址編碼器110。陣列欄位址閂鎖器104根據控制單元101所發出的控制信號SC,將陣列欄位址SADD更新為欄位址CADD,並將陣列欄位址SADD傳送至欄編碼器107。頁面暫存器位址編碼器110將欄位址CADD編碼為頁面暫存器位址PADD,且頁面暫存器111接收頁面暫存器位址PADD及輸入輸出暫存器114所輸出的寫入資料Data。
列編碼器105耦接至列編碼高壓信號轉換器105A, 欄編碼器107耦接至欄編碼高壓信號轉換器107A,且閘極高電壓位準VH_Gate被提供至列編碼高壓信號轉換器105A與欄編碼高壓信號轉換器107A以產生列位址選擇信號RSEL以及欄位址選擇信號CSEL。列解碼器106以及欄解碼器108分別根據列位址選擇信號RSEL以及欄位址選擇信號CSEL,選擇非揮發性記憶體陣列109上對應輸入位址ADD之記憶體單元。
根據本發明之一實施例,控制單元101利用控制信號SC控制陣列欄位址閂鎖器104解鎖陣列欄位址SADD,更新為對應之欄位址CADD,使得讀寫感測放大器112根據陣列欄位址SADD,將頁面暫存器111上對應輸入位址ADD之頁面暫存器位址PADD之字節(byte)之資料,編程至非揮發性記憶體陣列109之欄位址CADD之記憶體單元上。
根據本發明之一實施例,非揮發性記憶體陣列109可為快閃式記憶體陣列。根據本發明之一實施例,頁面暫存器111可為靜態隨機存取記憶體(SRAM)。根據本發明之其他實施例,頁面暫存器111係其他任何類型的記憶體或暫存器。
第2圖係顯示根據本發明之一實施例所述之字節編程方法之流程圖。第2圖之字節編程方法200,係用以將儲存於頁面暫存器111之頁面逐字節編程至非揮發性記憶體陣列109,以下將搭配第1圖進行說明。
如第2圖所示,當控制單元101接收到編程指令CMD(步驟S21)時,頁面暫存器位址編碼器110根據選定的欄位址CADD產生選定的頁面暫存器位址PADD,控制單元101根據選定的頁面暫存器位址PADD自頁面暫存器111讀取選定的 字節之資料(步驟S22)。
隨後,控制單元101判斷選定的字節之資料是否符合特定內容(步驟S23)。根據本發明之一實施例,特定內容係為十六進位之FF,亦即整個選定的字節內所儲存之資料係皆為邏輯1,用以代表不需對選定的字節進行編程。
當控制單元101判斷選定的字節之資料不符合特定內容時,控制單元101利用控制信號SC使輸入陣列欄位址閂鎖器104的陣列欄位址SADD更新為選定的欄位址CADD,並使陣列欄位址閂鎖器104輸出等於選定的欄位址CADD的陣列欄位址SADD。於一些實施例中,在陣列欄位址閂鎖器104中已鎖定有欄位址的情況下,當控制單元101判斷選定的字節區段之資料不符合特定內容時,陣列欄位址閂鎖器104將解除對已鎖定的欄位址的閂鎖,以輸入選定的欄位址CADD並輸出陣列欄位址SADD(步驟S24)。接著,欄編碼器107接收陣列欄位址SADD並經由欄編碼高壓信號轉換器107A輸出對應的欄位址選擇信號CSEL,並利用感測放大器112根據對應的欄位址選擇信號CSEL讀取非揮發性記憶體陣列109中對應陣列欄位址SADD之記憶體單元的資料(步驟S25)。
隨後,控制單元101比對對應陣列欄位址SADD之記憶體單元之資料以及頁面暫存器111中選定的字節之資料,而產生比對資料,並且將比對資料回寫至頁面暫存器111之選定的字節(步驟S26)。根據本發明之一實施例,比對資料表示對應陣列欄位址SADD之記憶體單元中需要被編程的那些位元。
接著,控制單元101判斷比對資料是否符合特定內容(步驟S27),當比對資料符合特定內容時,代表不需對對應陣列欄位址SADD之記憶體單元進行編程,因此控制單元101接著判斷選定的欄位址CADD是否為一最後欄位址(步驟S28)。
根據本發明之一實施例,當控制單元101判斷選定的欄位址CADD係為最後欄位址時,則結束字節編程方法200;當控制單元101判斷選定的欄位址CADD並非為最後欄位址時,則輸入位址閂鎖/計數器103經由輸入脈波Clock驅動進位至下一個欄位址,然後回到步驟S22,繼續自頁面暫存器111讀取依據下一個欄位址而選定的字節。
回到步驟S27,當比對資料不符合特定內容時,代表需要對對應陣列欄位址SADD之記憶體單元進行編程,因此控制單元101接著根據比對資料,編程上述陣列欄位址SADD對應之記憶體單元(步驟S29)。隨後,再次利用感測放大器112,讀取陣列欄位址SADD對應之記憶體單元資料(步驟S25),以及再次比對陣列欄位址SADD對應之記憶體單元資料以及頁面暫存器中111選定的字節之資料而產生比對資料並回寫至選定的字節(步驟S26),直到於步驟S27判斷比對資料符合特定內容為止。
根據本發明之一實施例,當步驟S25至步驟S27重複執行了一既定次數後,即使於步驟S27仍判斷比對資料不符合特定內容,仍停止對選定的陣列欄位址對應之記憶體單元進行編程。
回到步驟S23,當控制單元101判斷選定的字節之資料符合特定內容時,控制單元101利用控制信號SC,控制陣列欄位址閂鎖器104繼續鎖定目前欄位址(步驟S30),即不更新陣列欄位址SADD至選定的欄位址CADD。也就是,控制單元101不對非揮發性記憶體陣列109之對應選定的欄位址之記憶體單元進行編程,並前往步驟S28,判斷選定的欄位址是否為一最後欄位址。
根據本發明之一實施例,當選定的字節之資料符合特定內容時,代表不需要對選定的欄位址所對應之記憶體單元進行編程,因此控制單元101控制陣列欄位址閂鎖器104啟動或維持啟動,以鎖定目前欄位址,使陣列欄位址SADD不被更新。當需要對選定的欄位址所對應之記憶體單元進行編程時,控制單元101才控制陣列欄位址閂鎖器104解除對目前欄位址的鎖定且將陣列欄位址SADD更新為與選定的欄位址相同。如此一來,將可避免因陣列欄位址SADD以及列位址選擇訊號RSEL的快速切換所產生的瞬間電流所造成之閘極電壓VH_Gate之電壓下降而帶來的效能降低。
由於字節編程方法200是根據頁面暫存器111內之資料是否符合特定內容,來判斷是否需要針對非揮發性記憶體陣列109之記憶體單元進行讀取或編程,不僅可以減少不必要的讀取或編程動作所耗費的時間,當判斷不需對非揮發性記憶體陣列109進行編程時,更可透過停止切換讀取或欄位址而維持閘極電壓VH_Gate之穩定,進而提昇資料編程的有效性。
第3A、3B圖係顯示根據本發明之一實施例所述之 頁面編程方法之流程圖。第3A、3B圖之頁面編程方法300包括驗證程序310以及編程程序320,係用以將儲存於頁面暫存器111之頁面逐頁面編程至非揮發性記憶體陣列109,以下將搭配第1圖進行說明。
如第3A圖所示,當控制單元101接收到編程指令CMD(步驟S311)時,控制單元101開始執行驗證程序310。
首先,控制單元101自頁面暫存器111讀取選定的字節之資料(步驟S312)。接著,判斷選定的字節是否符合特定內容(步驟S313)。根據本發明之一實施例,特定內容係為十六進位之FF,亦即整個第一字節內所儲存之資料係皆為邏輯1,代表不需對對應陣列欄位址SADD之記憶體單元進行編程。
當控制單元101判斷選定的字節之資料不符合特定內容時,控制單元101利用控制信號SC,控制解除陣列欄位址閂鎖器104對目前欄位址的鎖定,使欄位址CADD更新為選定的欄位址且陣列欄位址閂鎖器104輸出等於選定的欄位址的陣列欄位址SADD(步驟S314),並利用感測放大器112讀取非揮發性記憶體陣列109中對應陣列欄位址SADD之記憶體單元之資料(步驟S315)。
隨後,控制單元101比對陣列欄位址SADD之記憶體單元之資料以及頁面暫存器111中選定的字節之資料,而產生比對資料,並且將比對資料回寫至頁面暫存器111之選定的字節(步驟S316),並且控制單元101接著判斷選定的欄位址是否為一最後欄位址(步驟S317)。根據本發明之一實施例,比對資料表示對應陣列欄位址SADD之記憶體單元中需要被編程 的那些位元。
回到步驟313,當控制單元101判斷選定的字節之資料符合特定內容時,控制單元101利用控制信號SC,控制陣列欄位址閂鎖器104繼續鎖定目前欄位址(步驟S319),即不更新陣列欄位址SADD,並前往步驟S317,判斷選定的欄位址是否為一最後欄位址。若選定的欄位址並非為最後欄位址,則輸入位址閂鎖/計數器103經由輸入脈波Clock驅動進位至下一個欄位址,然後回到步驟S312。
回到步驟S317,根據本發明之一實施例,當控制單元101判斷選定的欄位址係為最後欄位址時,控制器單元101判斷頁面暫存器111所儲存之頁面資料是否與非揮發性記憶體陣列109對應之那些記憶體單元之資料全部相符(步驟S318)。當所有比對資料均為特定內容時,判斷頁面暫存器111所儲存之頁面資料與非揮發性記憶體陣列109對應之欄位址的那些記憶體單元之資料相符,即頁面暫存器111所儲存之頁面資料已經全部成功地編程至非揮發性記憶體陣列109對應之記憶體單元,因此無須進入頁面編程程序320,結束頁面編程方法300。
另一方面,當判斷頁面暫存器111所儲存之頁面資料與非揮發性記憶體陣列109對應之每一記憶體單元之資料包括不相符的結果時,即所有比對資料中的至少一者不為特定內容時,代表頁面暫存器111所儲存之頁面資料尚未成功地編程至非揮發性記憶體陣列109對應之記憶體單元,因此必須前往執行編程程序320。在執行編程程序320之前,輸入位址閂鎖/計數器103將被重置以輸出初始欄位址。
執行編程程序320時,欄位址閂鎖器104鎖定初始欄位址,控制單元101讀取頁面暫存器111之選定的字節的資料(步驟S321)。隨後,控制單元101判斷選定的字節之資料是否符合特定內容(步驟S322)。
當控制單元101判斷選定的字節之資料不符合特定內容時,控制單元101利用控制信號SC,解除陣列欄位址閂鎖器104對初始欄位址的鎖定,使輸入陣列欄位址閂鎖器104的欄位址CADD更新為選定的欄位址,並使陣列欄位址閂鎖器104輸出等於選定的欄位址的陣列欄位址SADD(步驟S323)。控制單元101利用感測放大器112,根據選定的字節之資料編程陣列欄位址SADD對應之記憶體單元(步驟S324)。
接著,控制單元101判斷選定的欄位址是否為最後欄位址(步驟S325)。當選定的欄位址並非為最後欄位址,則輸入位址閂鎖/計數器103經由輸入脈波Clock驅動進位至下一個欄位址,然後回到步驟S321,控制單元101讀取頁面暫存器111之下一個選定的字節。當選定的欄位址係為最後欄位址,輸入位址閂鎖/計數器103將被重置以輸出初始欄位址,並回到驗證程序310之步驟S312。
回到步驟S322,當控制單元101判斷選定的字節之資料符合特定內容時,代表不需對對應選定的欄位址之記憶體單元進行編程,控制單元101利用控制信號SC,控制陣列欄位址閂鎖器104不更新欄位址CADD至選定的欄位址(步驟S326)。於一些實施例中,在陣列欄位址閂鎖器104接收選定的欄位址前已鎖定有欄位址的情況下,當控制單元101判斷選定的字節 之資料符合特定內容時,陣列欄位址閂鎖器104將維持對已鎖定的欄位址的閂鎖,使陣列欄位址SADD不被更新。
頁面編程方法300用以先將所欲編程的頁面資料與非揮發性記憶體陣列109中將被編程的記憶體單元的資料進行驗證,當驗證完成後才將頁面暫存器111的資料編程至非揮發性記憶體陣列109對應之記憶體單元,其中當發現頁面暫存器111的資料符合特定內容時,則使陣列欄位址SADD鎖定於目前的陣列欄位址,即不依據選定的欄位址更新陣列欄位址SADD,用以避免陣列欄位址SADD快速的切換而造成高壓產生電路102所產生之閘極電壓VH_Gate發生電壓下降之非理想效應,也減少了因閘極電壓VH_Gate不穩定而需重複編程的時間或是造成記憶體陣列驗證時的錯誤判斷,進而增加非揮發性記憶體陣列的編程速度與穩定度。
由於本發明所提出之字節編程方法200以及頁面編程方法300係利用避免記憶體陣列欄位址高壓訊號快速切換而造成之電流消耗,使得高壓產生電路102所產生之閘極電壓VH_Gate得以穩定。由於閘極電壓VH_Gate之電壓穩定,高壓產生電路102就不需因提高電流驅動能力以及預留高壓恢復時間而升高製造成本,快速頁面編程時也不需一再重複編程因而增加電路效能。
以上所述為實施例的概述特徵。所屬技術領域中具有通常知識者應可以輕而易舉地利用本發明為基礎設計或調整以實行相同的目的和/或達成此處介紹的實施例的相同優點。所屬技術領域中具有通常知識者也應了解相同的配置不應 背離本創作的精神與範圍,在不背離本創作的精神與範圍下他們可做出各種改變、取代和交替。說明性的方法僅表示示範性的步驟,但這些步驟並不一定要以所表示的順序執行。可另外加入、取代、改變順序和/或消除步驟以視情況而作調整,並與所揭露的實施例精神和範圍一致。

Claims (9)

  1. 一種字節編程方法,用以將儲存於一頁面暫存器之資料編程至一非揮發性記憶體陣列,包括:讀取上述頁面暫存器之一選定的字節的資料,用以編程至一選定的欄位址所對應之上述非揮發性記憶體陣列中的記憶體單元;判斷是否依據上述選定的欄位址更新一陣列欄位址,包括:判斷上述選定的字節的資料是否符合一特定內容;當上述選定的字節的資料符合上述特定內容時,不更新上述陣列欄位址;以及當上述選定的字節的資料不符合上述特定內容時,根據上述選定的欄位址更新上述陣列欄位址;以及判斷上述選定的欄位址是否為一最後欄位址。
  2. 如申請專利範圍第1項所述之字節編程方法,其中上述判斷是否更新上述陣列欄位址之步驟更包括:當上述選定的字節的資料不符合上述特定內容時,產生與回寫一比對資料,其中上述產生與回寫上述比對資料之步驟更包括:讀取上述選定的欄位址對應之上述記憶體單元之資料;比對上述選定的欄位址對應之上述記憶體單元之資料以及上述選定的字節的資料而產生上述比對資料;以及將上述比對資料回寫至上述選定的字節;以及判斷上述比對資料是否符合上述特定內容;其中,當上述比對資料符合上述特定內容時,判斷上述選定的欄位址是否為上述最後欄位址。
  3. 如申請專利範圍第1項所述之字節編程方法,其中上述判斷上述選定的欄位址是否為上述最後欄位址之步驟更包括:當上述選定的欄位址並非為上述最後欄位址時,讀取上述頁面暫存器之下一個選定的字節的資料,並重複上述判斷是否更新上述陣列欄位址的步驟;以及當上述選定的欄位址係為上述最後欄位址時,停止上述字節編程方法。
  4. 如申請專利範圍第2項所述之字節編程方法,其中上述判斷上述比對資料是否符合上述特定內容之步驟更包括:當上述比對資料不符合上述特定內容時,根據上述比對資料編程上述選定的欄位址對應之記憶體單元;以及重複上述產生與回寫上述比對資料的步驟。
  5. 如申請專利範圍第2項所述之字節編程方法,其中當上述選定的字節或比對資料符合上述特定內容,且上述選定的欄位址係為最後欄位址時,停止上述字節編程方法。
  6. 一種頁面編程方法,用以將儲存於一頁面暫存器之一頁面的資料編程至一非揮發性記憶體陣列,包括:執行一驗證程序,其中上述驗證程序包括:讀取上述頁面暫存器之一選定的字節的資料,用以編程至一選定的欄位址所對應之上述非揮發性記憶體陣列中的記憶體單元;判斷上述選定的字節的資料是否符合一特定內容;當上述選定的字節的資料不符合上述特定內容時,根據上述選定的欄位址更新上述陣列欄位址,讀取上述選定的欄位址所對應之上述非揮發性記憶體陣列中的記憶體單元之資料,比對上述選定的欄位址對應之上述記憶體單元之資料以及上述選定的字節的資料而產生一比對資料,並將上述比對資料回寫至上述選定的字節;當上述選定的字節的資料符合上述特定內容時,不更新上述陣列欄位址;以及判斷上述選定的欄位址是否為一最後欄位址,當上述選定的欄位址係為上述最後欄位址時,判斷對應上述頁面的全部上述比對資料是否均符合上述特定內容;以及當判斷全部上述比對資料的任一者不符合上述特定內容時,執行一編程程序。
  7. 如申請專利範圍第6項所述之頁面編程方法,其中上述編程程序包括:再次讀取上述選定的字節;再次判斷上述選定的字節之資料是否符合上述特定內容;當上述選定的字節之資料符合上述特定內容時,不更新上述陣列欄位址;當上述選定的字節之資料不符合上述特定內容時,更新上述陣列欄位址,並根據上述選定的字節,編程上述選定的欄位址對應之上述記憶體單元;判斷上述選定的欄位址是否為上述最後欄位址;當上述選定的欄位址並非為上述最後欄位址,自讀取上述頁面暫存器之下一個選定的字節的資料的步驟重覆上述編程程序;以及當上述選定的欄位址係為上述最後欄位址,回到上述驗證程序。
  8. 如申請專利範圍第6項所述之頁面編程方法,其中上述驗證程序更包括:當上述選定的欄位址並非為上述最後欄位址時,讀取上述頁面暫存器之下一個選定的字節的資料;以及當判斷對應上述頁面的全部上述比對資料均符合上述特定內容時,結束上述頁面編程方法。
  9. 如申請專利範圍第6項所述之頁面編程方法,其中當上述選定的字節或比對資料符合上述特定內容,且上述選定的欄位址係為最後欄位址時,停止上述頁面編程方法。
TW106129768A 2017-08-31 2017-08-31 字節編程方法以及頁面編程方法 TWI646430B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
TW106129768A TWI646430B (zh) 2017-08-31 2017-08-31 字節編程方法以及頁面編程方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW106129768A TWI646430B (zh) 2017-08-31 2017-08-31 字節編程方法以及頁面編程方法

Publications (2)

Publication Number Publication Date
TWI646430B true TWI646430B (zh) 2019-01-01
TW201913390A TW201913390A (zh) 2019-04-01

Family

ID=65804003

Family Applications (1)

Application Number Title Priority Date Filing Date
TW106129768A TWI646430B (zh) 2017-08-31 2017-08-31 字節編程方法以及頁面編程方法

Country Status (1)

Country Link
TW (1) TWI646430B (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI493459B (zh) * 2011-09-08 2015-07-21 Via Tech Inc 在線更新記憶體系統與方法
TWI587302B (zh) * 2014-12-09 2017-06-11 華邦電子股份有限公司 記憶體編程方法以及記憶體裝置
US9690650B2 (en) * 2013-03-11 2017-06-27 Macronix International Co., Ltd. Storage scheme for built-in ECC operations

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI493459B (zh) * 2011-09-08 2015-07-21 Via Tech Inc 在線更新記憶體系統與方法
US9690650B2 (en) * 2013-03-11 2017-06-27 Macronix International Co., Ltd. Storage scheme for built-in ECC operations
TWI587302B (zh) * 2014-12-09 2017-06-11 華邦電子股份有限公司 記憶體編程方法以及記憶體裝置

Also Published As

Publication number Publication date
TW201913390A (zh) 2019-04-01

Similar Documents

Publication Publication Date Title
KR101146059B1 (ko) 비휘발성 메모리 시스템 및 비휘발성 메모리 시스템을 위한데이터 판독/기입 방법
US10971234B2 (en) Page buffer, a memory device having page buffer, and a method of operating the memory device
US9772779B2 (en) Methods for operating a distributed controller system in a memory device
EP2779175B1 (en) Retention check logic for non-volatile memory
US20110222353A1 (en) Sensing operations in a memory device
US10825533B2 (en) Power on fuse read operation in semiconductor storage device and operation method thereof
KR20150045747A (ko) 데이터 저장 시스템 및 그것의 동작 방법
KR20140079914A (ko) 동작회로 제어장치, 반도체 메모리 장치 및 이의 동작 방법
JP2005063442A (ja) メモリコントローラとそれを備えるスマートカード、およびメモリのデータ読出し動作制御方法
US9195406B2 (en) Operation management in a memory device
US11061616B2 (en) Memory device and method of operating the same
KR20150008671A (ko) 반도체 장치
TWI646430B (zh) 字節編程方法以及頁面編程方法
CN109426616B (zh) 字节编程方法以及页面编程方法
KR20140079913A (ko) 불휘발성 메모리 장치 및 이의 프로그램 방법
US11367492B2 (en) Page buffer and operating method thereof
US11803322B2 (en) Memory system and operating method supporting fast boot using host memory buffer and default enabled information
US11676667B2 (en) Memory device having page buffer
US11288198B2 (en) Effective avoidance of line cache misses
JPH065094A (ja) 不揮発性半導体記憶装置