TWI645058B - 碳電極膜的形成方法以及相變化型記憶體元件的製造方法 - Google Patents

碳電極膜的形成方法以及相變化型記憶體元件的製造方法 Download PDF

Info

Publication number
TWI645058B
TWI645058B TW104104542A TW104104542A TWI645058B TW I645058 B TWI645058 B TW I645058B TW 104104542 A TW104104542 A TW 104104542A TW 104104542 A TW104104542 A TW 104104542A TW I645058 B TWI645058 B TW I645058B
Authority
TW
Taiwan
Prior art keywords
less
carbon
target
carbon electrode
chamber
Prior art date
Application number
TW104104542A
Other languages
English (en)
Other versions
TW201542846A (zh
Inventor
宮口有典
鄒弘綱
Original Assignee
日商愛發科股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商愛發科股份有限公司 filed Critical 日商愛發科股份有限公司
Publication of TW201542846A publication Critical patent/TW201542846A/zh
Application granted granted Critical
Publication of TWI645058B publication Critical patent/TWI645058B/zh

Links

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/34—Sputtering
    • C23C14/35—Sputtering by application of a magnetic field, e.g. magnetron sputtering
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/0605—Carbon
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/34—Sputtering
    • C23C14/3435—Applying energy to the substrate during sputtering
    • C23C14/345—Applying energy to the substrate during sputtering using substrate bias
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/34—Sputtering
    • C23C14/3485—Sputtering using pulsed power to the target
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/021—Formation of switching materials, e.g. deposition of layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/231—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/841—Electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H10N70/8828—Tellurides, e.g. GeSbTe
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/884—Switching materials based on at least one element of group IIIA, IVA or VA, e.g. elemental or compound semiconductors
    • H10N70/8845—Carbon or carbides

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Physical Vapour Deposition (AREA)
  • Carbon And Carbon Compounds (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Semiconductor Memories (AREA)

Abstract

本發明提供一種碳電極膜的形成方法，係能將表面粗糙度及電阻率降低至預定以下。
本發明實施形態之一的碳電極膜的形成方法係包含有將腔室內維持於0.3Pa以上1.2Pa以下的氬氣體環境之步驟。對配置於上述腔室內的碳製的靶施加頻率為20kHz以上20MHz以下且功率為0.1kW以上2kW以下的電源，藉此濺射上述靶，而於與上述靶相對向配置的基板上堆積碳粒子。

Description

碳電極膜的形成方法以及相變化型記憶體元件的製造方法
本發明係有關於一種使用濺射(sputter)法之碳電極膜的形成方法、使用該方法所形成的碳電極、以及使用該方法的相變化(phase change)型記憶體元件的製造方法。
以非揮發性記憶體而言，已知有NAND(反及閘)型的快閃記憶體等，而以可進一步細微化的器件(device)而言，已知有相變化型記憶體元件。相變化型記憶體元件為利用晶態(crystal state)與非晶態(amorphous state)中的電阻值的差異之記憶體元件，且作為無需供給電力來維持記憶之非揮發性記憶體而深受注目。
相變化型記憶體元件係具備有第一電極、第二電極、以及配置於第一電極與第二電極之間的相變化記憶層。相變化記憶層係由可在具有彼此不同電阻值之晶相(crystal phase)和非晶相(amorphous phase)之間可逆性地進行相變化之材料所構成。於例如專利文獻1中記載有一種相變化記憶元件的製造方法，相變化記憶層係由Ge(鍺)-Sb(銻)-Te(碲) 等硫族元素化合物(chalcogen compound)等所構成，第一電極及第二電極係分別由導電性碳(石墨(Graphite))、鈦、鎢等所構成。
[先前技術文獻]
[專利文獻]
專利文獻1：日本特開2006-45675號公報。
於專利文獻1中，例示有化學氣相沈積法(chemical vapor phase deposition)、物理氣相沈積法(physical vapor deposition)、原子層沈積法(atomic layer deposition)等作為上述各電極膜的形成方法。然而，導電性碳膜會因為成膜方法或成膜條件的不同而使表面特性或電性特性產生極大差異，而難以形成具有期望的膜質的碳膜。
例如，當碳膜的表面粗糙度大時，會有成膜在該碳膜上的相變化記憶層無法獲得期望的晶質(crystalline)之情形。或者，當碳膜的電阻率高時，會導致記憶體元件的動作電壓上升，從而有因為發熱量的增加而使記憶體元件劣化之虞。
本發明乃有鑑於上述課題而研創者，其目的在於提供一種能將表面粗糙度及電阻率降低至預定以下之碳電極膜的形成方法、使用該方法所形成的碳電極、以及使用該方法的相變化型記憶體元件的製造方 法。
為了達成上述目的，本發明實施形態之一的碳電極膜的形成方法係包含有將腔室(chamber)內維持於0.3Pa以上1.2Pa以下的氬(Ar)氣體環境之步驟。
對配置於上述腔室內的碳製的靶施加頻率為20kHz以上20MHz以下且功率為0.1kW以上2kW以下的電源，藉此濺射上述靶，而於與上述靶相對向配置的基板上堆積碳粒子。
本發明實施形態之一的碳電極係以濺射法予以成膜，並具有0.6nm以下的表面粗糙度(Rq：均方根(root mean square)粗糙度)及1.2Ω‧cm以下的電阻率。
本發明實施形態之一的相變化型記憶體元件的製造方法係包含有形成第一碳電極膜之步驟。形成上述第一碳電極膜之步驟係包含有將腔室內維持於0.3Pa以上1.2Pa以下的氬氣體環境之步驟。對配置於上述腔室內的碳製的靶施加頻率為20kHz以上20MHz以下且功率為0.1kW以上2kW以下的電源，藉此濺射上述靶，而於與上述靶相對向配置的基板上形成第一碳電極膜。
於上述第一碳電極膜上形成相變化記憶層。
10‧‧‧腔室
11‧‧‧腔室本體
12‧‧‧蓋體
13、17‧‧‧絕緣構件
14‧‧‧射頻電源
15‧‧‧氣體導入配管
16‧‧‧工作台
18‧‧‧靶
19‧‧‧磁控單元
20‧‧‧真空排氣泵
21‧‧‧濺射陰極
100‧‧‧濺射裝置
101‧‧‧處理室
200‧‧‧相變化型記憶體元件
201‧‧‧絕緣層
202、206‧‧‧金屬膜
203、205‧‧‧碳電極膜
204‧‧‧相變化記憶層
C1、C2‧‧‧阻隔電容器
Vdc‧‧‧直流自偏壓
W‧‧‧基板
圖1係本發明實施形態之一中所使用的濺射裝置的概 略剖視圖。
圖2係本實施形態的相變化型記憶體元件的概略剖視圖。
圖3係顯示碳膜的表面粗糙度(Rq)及電阻率相對於離子的碰撞能量之變化的實驗結果。
圖4係顯示碳膜的電阻率相對於直線直流磁控放電(straight DC magnetron discharge)中的放電壓力及功率之變化的實驗結果。
圖5係顯示碳膜的電阻率相對於直線直流磁控放電中的放電壓力及功率之變化的實驗結果。
圖6係顯示碳膜的表面粗糙度(Rq)相對於直線直流磁控放電中的輸入功率之變化的實驗結果。
圖7係顯示放電電壓相對於直線直流磁控放電中的輸入功率之變化的實驗結果。
圖8係顯示直線直流磁控放電中的碳膜的應力之變化的實驗結果。
圖9係顯示碳膜的表面粗糙度(Rq)相對於每種放電方式(直線直流、脈衝直流(pulse DC)、射頻(RF；Radio Frequency))所測量的輸入功率之變化的實驗結果。
圖10係顯示碳膜的電阻率相對於每種放電方式(直線直流、脈衝直流、射頻)所測量的輸入功率之變化的實驗結果。
本發明人們發現以濺射法所成膜的碳膜的表面粗糙度及電阻率係依存於用以支撐基板之工作台(stage)表面所產生的直流自偏壓(DC self bias)(以下亦稱為Vdc)，因而完成本發明。Vdc係能藉由放電方式、壓力、施加於靶之電力的大小等來設定。
依據本發明人們的實驗，確認到當Vdc愈大時，則所成膜的碳膜的表面粗糙度變得愈小，且碳膜的電阻率增加。在以氬電漿將碳膜予以濺射成膜之情形，隨著Vdc變大，射入至所成膜的碳膜的表面之氬離子的能量會增加，結果會有碳膜的表面粗糙度變大之傾向。然而，當氬離子的射入能量成為碳膜的置換能量(~50eV)以上時，藉由與氬離子的碰撞，碳膜的表面會細緻化，結果會確認到表面粗糙度變小。反之，當該能量的氬離子射入至碳膜時，碳膜的電阻率係上升。此原因被認為是由於碳膜中的sp2軌道的電子遷移至sp3軌道的比例變多所致。
因此，在本發明的實施形態之一中，係將直流自偏壓(Vdc)限制至不會因為氬的射入能量導致碳膜的表面產生凹凸之程度的大小，同時使碳膜的電阻率降低。
本發明實施形態之一的碳電極膜的形成方法係包含有將腔室內維持於0.3Pa以上1.2Pa以下的氬氣體環境之步驟。
對配置於上述腔室內的碳製的靶施加頻率為20kHz以上20MHz 以下且功率為0.1kW以上2kW以下的電源，藉此濺射上述靶，而於與上述靶相對向配置的基板上堆積碳粒子。
依據上述方法，能形成具有0.6nm以下的表面粗糙度(Rq)及1.2Ω‧cm以下的電阻率之碳電極膜。
直流自偏壓(Vdc)係當腔室內的壓力變得愈高時則變得愈小。此外，直流自偏壓(Vdc)係當施加至靶的電源的頻率愈高時則變得愈小，而在該電源的功率變得愈大時則變得愈大。因此，藉由適當地調整上述壓力、頻率及功率，可控制所成膜的碳電極膜的表面粗糙度及電阻率。
例如，將腔室內的壓力設為0.6Pa，將施加至靶的電源的頻率及功率分別設為13.56MHz及1kW，藉此能形成具有0.5nm以下的表面粗糙度(Rq)以及1Ω‧cm以下的電阻率之碳電極膜。
典型而言放電方式係採用射頻磁控濺射(Radio-Frequency Magnetron Sputtering)法，但並未限定於此，亦可採用脈衝直流磁控濺射(Pulse DC Magnetron Sputtering)法。與使用直線直流(straight DC)電源之情形相比，藉由於電源使用射頻電源或脈衝直流電源，能降低工作台表面的直流自偏壓(Vdc)。
以下，參照圖式說明本發明的實施形態。
圖1係本發明實施形態之一中所使用的濺射裝置的概略剖視圖。
濺射裝置100係具有腔室10。腔室10係具有：腔室本體11，上端係開口；蓋體12，係覆蓋腔室本體11的上端；以及絕緣構件13，係將腔室本體11與蓋體12之間予以絕緣。腔室本體11係連接於接地電位，蓋體12係經由阻隔電容器(blocking capacitor)C1連接至射頻電源14。
腔室10係於內部區劃處理室101，並可經由真空排氣泵20將處理室101減壓達至預定的真空度。此外，於腔室10設置有用以將氬氣體導入至處理室101的內部之氣體導入配管15。
於處理室101設置有用以支撐基板W之工作台16。亦可於工作台16設置有靜電夾具(electrostatic chuck)用電極或溫度調整器(例如加熱器或冷媒循環通路等)。工作台16係經由絕緣構件17固定至腔室本體11的底部。工作台16係經由阻隔電容器C2連接至接地電位。
於處理室101設置有包含有靶18之濺射陰極(sputter cathod)21。靶18係由石墨等碳系導電性材料所構成，並固 定於蓋體12的內側面。濺射陰極21係進一步具有磁控單元19。磁控單元19係用以於靶18的表面形成預定大小的磁場，並固定於靶18的背面側。
在具有上述構成的濺射裝置100中，係在將處理室101維持在預定壓力的氬氣體環境的狀態下，將預定頻率及預定功率的射頻電源14施加至靶18(蓋體12)，藉此於處理室101產生電漿。藉此，電漿中的氬離子係濺射靶18，從靶18釋放出的濺射粒子(碳粒子)係堆積於工作台16上的基板W的表面，藉此於基板W的表面形成碳膜。
作為基板W，典型而言係能使用矽基板，但並未限定於此，亦可使用玻璃基板等的絕緣性陶瓷基板。在本實施形態中，濺射裝置100係成膜用以構成相變化型記憶體元件的電極膜之碳電極膜。
圖2係本實施形態的相變化型記憶體元件的概略剖視圖。
相變化型記憶體元件200係於絕緣層201上依序積層金屬膜202、碳電極膜203、相變化記憶層204、碳電極膜205以及金屬膜206而構成。金屬膜202及碳電極膜203係構成下部電極，碳電極膜205及金屬膜206係構成上部電極。金屬膜202、206係由例如鎢所構成，碳電極膜203、 205典型而言係由石墨或類鑽碳(Diamond Like Carbon；DLC)所構成之濺射膜所構成。相變化記憶層204係由例如Ge-Sb-Te等硫族元素化合物所構成之濺射膜所構成。
相變化記憶層204係具有下述特性：藉由被賦予至相變化記憶層204的熱能量的差異，而在彼此顯示不同的電阻值之晶相與非晶相之間可逆性地予以相變化，且在常溫中不論任一相皆被穩定地保持。相變化記憶層204係藉由被流通於將相變化記憶層204夾住之下部電極與上部電極之間的電流予以加熱之動作以及隨著該電流供給的停止而予以冷卻之動作的程度，而在晶相與非晶相之間相變化。
如上所述，相變化型記憶體元件200係用以藉由彼此不同的兩個相的電阻值之差異來記憶資訊，因此構成無需供給電力來維持記憶之非揮發性記憶體。
在此，構成下部電極及上部電極之碳電極膜203、205係形成相變化記憶層204的界面。因此，由於碳電極膜203、205的電阻率大大地影響相變化型記憶體元件200的動作電壓，因此碳電極膜203、205的電阻率較佳為儘可能地低。此外，由於相變化記憶層204的晶質特性係強烈地依存於作為基底之碳電極膜203的表面粗糙度，因此碳電極膜203的表面粗糙度較佳為儘可能地小。
在本實施形態中，碳電極膜203、205係具有0.6nm以下的表面粗糙度(Rq：均方根粗糙度)及1.2Ω‧cm以下的電阻率。當表面粗糙度(Rq)超過0.6nm時，有成膜在碳電極膜203、205上的相變化記憶層204變成無法獲得所期望的晶質之虞。此外，當電阻率超過1.2Ω‧cm時，相變化型記憶體元件200的動作電壓上升，有發熱量變得過大而變得難以使相變化記憶層204適當地相變化之虞。
碳電極膜203、205的電阻率及表面粗糙度係非常依存於濺射成膜時的工作台16的表面的直流自偏壓(Vdc)的大小。如圖1所示，直流自偏壓(Vdc)係指電漿與工作台16之間的直流電位。
在射頻放電時，於每個周期僅有電子到達工作台16，離子處於大致靜止的狀態。另一方面，由於工作台16係經由阻隔電容器C2連接至接地而處於電性浮動(floating)狀態，因此已流入至工作台16的電荷不會流至外部。因此，藉由蓄積於工作台16表面的電子，工作台16係相對於電漿變成負電位。此乃為直流自偏壓(Vdc)。
此外，由於與上述相同的理由，在靶18與電漿之間亦會產生直流自偏壓，然而在本說明書中僅著眼於工作台表面與電漿之間的直流自偏壓(Vdc)。
當工作台16表面的直流自偏壓(Vdc)變大時，電漿中的氬離子碰撞基板W之能量變大，藉此已堆積於基板W上的碳膜的表面形狀及電阻率會變動。
圖3係顯示碳膜的表面粗糙度(Rq)及電阻率相對於離子的碰撞能量之變化的實驗結果。在此，將碳膜的厚度設為30nm。
如圖3所示，碳膜的表面粗糙度(Rq)係在離子的碰撞能量為預定範圍(E2)中時大幅地增加或變動，而在比E2還低能量的範圍(E1)及比E2還高能量的範圍(E3)中時則被抑制在非常小的程度。另一方面，碳膜的電阻率係有離子的碰撞能量(直流自偏壓)愈大時則所成膜的碳膜的電阻率亦愈增加之傾向，尤其在能量E2的範圍中電阻率的上升非常顯著。
在藉由氬電漿將碳膜予以濺射成膜之情形，隨著Vdc變大，射入至已成膜的碳膜表面的氬離子的能量會增加，而結果會有碳膜的表面粗糙度變大之傾向。然而，當氬離子的射入能量變成碳膜的置換能量(~50eV)以上時，藉由與氬離子的碰撞，碳膜的表面會細緻化，結果表面粗糙度會變小。反之，當該能量的氬離子射入至碳膜時，碳膜的電阻率會上升。其理由被認為是碳膜中的sp2軌道的電子遷移至sp3軌道的比例變多所致。
直流自偏壓(Vdc)的大小係藉由放電方式而不同。於一般的濺射裝置的放電方式中使用直流放電、交流放電、射頻放電，直流放電已知有直線直流放電(straight DC discharge)、脈衝直流放電。以直線直流放電、脈衝直流放電、射頻放電為例，一般而言，直流自偏壓(Vdc)係以射頻放電、脈衝放電、直線直流放電的順序變大。在圖3中，可認為能量E1、E2、E3的範圍分別相當於射頻磁控放電、脈衝直流磁控放電以及直線直流磁控放電。
直流自偏壓(Vdc)係藉由放電壓力以及施加至靶之功率(輸入功率)而變化。以下，以藉由直線直流磁控濺射法所成膜的碳膜(厚度30nm)為例進行說明。
圖4及圖5係顯示碳膜的電阻率相對於直線直流磁控放電中的放電壓力(氬壓)及功率之變化的實驗結果。
已確認在1Pa以下中，當輸入功率愈小時則碳膜的電阻率係愈低電阻。已確認在輸入功率為2kW、4kW時，電阻率係隨著放電壓力的上升而減少，在輸入功率為1kW時，電阻率係減少直至壓力達至0.6Pa，當超過0.6Pa時電阻率係上升。在1kW、0.6Pa顯示最低的電阻率，該電阻率的值約1.2Ω‧cm。
圖6及圖7係顯示碳膜的表面粗糙度(Rq)及放電電壓相對於直線直流磁控放電中的輸入功率之變化的實驗結果。
如圖6所示，當增大輸入功率時，表面粗糙度(Rq)係降低，表面粗糙度(Rq)的最小值為0.5nm。此外，如圖7所示，當增大輸入功率時，放電電壓亦變大。因此，當將輸入功率增大，且氬離子的碰撞能量成為較碳膜的置換能量更大時，碳膜的表面係平坦化(圖3)。
圖8係顯示直線直流磁控放電中的碳膜的應力之變化的實驗結果。當增大輸入功率時，碳膜的壓縮應力係變大。亦即，可知當氬離子的碰撞能量變大時，碳膜的壓縮應力係變大。藉此，可推知碳膜的表面粗糙度(Rq)係降低。
圖9及圖10係顯示碳膜的表面粗糙度(Rq)及電阻率相對於每種放電方式(直線直流、脈衝直流、射頻)所測量的輸入功率之變化的實驗結果。碳膜的厚度設為30nm，脈衝直流放電的頻率設為20kHz，射頻放電的頻率設為13.56MHz，放電壓力設為0.6Pa。
如圖9所示，不論在任何一種放電中，當將輸入功率設小時，碳膜的電阻率係降低。在輸入功率為2kW以下之情形，脈衝直流放電係較直線直流放電還能降低電阻率， 而射頻放電係較脈衝直流放電更能降低電阻率。由此可知，相較於直線直流電源，藉由將輸入電源設定成脈衝電源或射頻電源等交流電源，能謀求碳膜的低電阻化。此外，電源頻率愈高愈能形成低電阻率的碳膜。
如圖9所示，當輸入功率為1kW時，在脈衝直流放電之情形能獲得0.7Ω‧cm的電阻率，在射頻放電之情形能獲得0.3Ω‧cm的電阻率。此外，當輸入功率為2kW時，在脈衝直流放電之情形能獲得1.2Ω‧cm的電阻率，在射頻放電之情形能獲得0.7Ω‧cm的電阻率。
另一方面，如圖10所示，在輸入功率為2kW以下之情形，不論是在脈衝直流放電及射頻放電的任一情形中表面粗糙度(Rq)皆能抑制至0.6nm以下。例如在輸入功率為2kW時，在脈衝直流放電之情形能獲得0.57nm的表面粗糙度(Rq)，在射頻放電之情形能獲得0.6nm的表面粗糙度(Rq)。此外，在輸入功率為1kW時，在脈衝直流放電之情形能獲得0.59nm的表面粗糙度(Rq)，在射頻放電之情形能獲得0.5nm的表面粗糙度(Rq)。
從上述結果可知，輸入功率愈小，則所成膜的碳膜的表面粗糙度(Rq)以及電阻率皆愈小。因此，輸入功率的下限並無特別限定，在能使電漿穩定產生之範圍內可適當地決定，例如可設為0.1kW。
此外，認為當輸入功率的交流頻率愈高，則所成膜的碳膜的表面粗糙度(Rq)及電阻率皆會降低。交流頻率的上限並無特別限定，可依據壓力條件或輸入功率適當地設定，例如可設為20kHz以上20MHz以下。
再者，如圖9所示，以脈衝直流放電所成膜的碳膜的電阻率約為以直線直流放電所成膜的碳膜的電阻率的1/2，以射頻放電所成膜的碳膜的電阻率約為以直線直流放電所成膜的碳膜的電阻率的1/3。由此可推知在放電壓力為0.3Pa以上1.2Pa以下且輸入功率為2kW以下的條件下，以脈衝直流放電或射頻放電所成膜的碳膜的電阻率皆能抑制至1.2Ω‧cm以下。
此外，以直線直流放電、脈衝直流放電以及射頻放電的任一種放電方式所成膜的碳膜，以XRD(X-ray diffraction；X射線繞射)測量的結果皆未確認到碳的結晶峰值。
如上所述，依據本實施形態，能形成具有0.6nm以下的表面粗糙度(Rq)及1.2Ω‧cm以下的電阻率之碳電極膜。
以上雖已說明本發明的實施形態，但本發明並未限定於上述實施形態，在未逸離本發明的精神之範圍內自然可 施予各種變化。
例如在以上的實施形態中，雖以射頻磁控放電型的濺射裝置為例進行說明，但亦可使用脈衝直流放電型的濺射裝置來形成碳電極膜。在此情形中，係連接於脈衝直流電源以取代阻隔電容器C1以及射頻電源14。脈衝直流電源的頻率係能設定成例如20kHz以上。
此外，在以上的實施形態中，雖以將本發明應用於相變化型記憶體元件200的碳電極膜203、205的成膜為例進行說明，但本發明亦可應用於僅形成下部電極側的碳電極膜203。
再者，在以上的實施形態中所說明的碳電極膜亦可以預定的基板溫度進行成膜處理，或者在成膜後以預定溫度施予退火處理。藉此能謀求表面粗糙度的控制以及電阻率進一步的降低。
此外，相變化型記憶體單元雖有具有相變化記憶體元件以及被稱為選擇器(selector)之選擇元件者，然而在以上的實施形態所說明的碳電極膜即使被採用於使用於該選擇器的電極，亦可達成相同的功效。此外，選擇器雖然有於上下具有電極且與相變化元件直列地形成者，然而其中任一者或兩者亦可由以上的實施形態中所說明的碳電極膜所 形成。此外，選擇器亦可設置於相變化記憶體元件的上部或下部。

Claims (7)

  1. 一種碳電極膜的形成方法，前述碳電極膜係具有0.6nm以下的表面粗糙度(Rq)及1.2Ω‧cm以下的電阻率，前述碳電極膜的形成方法係包括：將腔室內維持於0.3Pa以上1.2Pa以下的氬氣體環境；對配置於前述腔室內的碳製的靶施加頻率為20kHz以上20MHz以下且功率為0.1kW以上2kW以下的電源，藉此濺射前述靶，而於與前述靶相對向配置的基板上堆積碳粒子。
  2. 如請求項1所記載之碳電極膜的形成方法，其中前述靶的濺射方式為射頻磁控濺射法。
  3. 如請求項1所記載之碳電極膜的形成方法，其中前述靶的濺射方式為脈衝直流磁控濺射法。
  4. 一種相變化型記憶體元件的製造方法，係將腔室內維持於0.3Pa以上1.2Pa以下的氬氣體環境，並對配置於前述腔室內的碳製的靶施加頻率為20kHz以上20MHz以下且功率為0.1kW以上2kW以下的電源，藉此濺射前述靶，而於與前述靶相對向配置的基板上形成具有0.6nm以下的表面粗糙度(Rq)及1.2Ω‧cm以下的電阻率的第一碳電極膜；於前述第一碳電極膜上形成Ge-Sb-Te族的相變化記憶層。
  5. 如請求項4所記載之相變化型記憶體元件的製造方 法，其中係進一步將腔室內維持於0.3Pa以上1.2Pa以下的氬氣體環境，並對配置於前述腔室內的碳製的靶施加頻率為20kHz以上20MHz以下且功率為0.1kW以上2kW以下的電源，藉此濺射前述靶，而於前述相變化記憶層上形成具有0.6nm以下的表面粗糙度(Rq)及1.2Ω‧cm以下的電阻率的第二碳電極膜。
  6. 如請求項5所記載之相變化型記憶體元件的製造方法，其中係進一步於前述第二碳電極膜之上部具有選擇器；前述選擇器的電極係具有0.6nm以下的表面粗糙度(Rq)及1.2Ω‧cm以下的電阻率的碳電極膜，且係藉由以下方法而得：將腔室內維持於0.3Pa以上1.2Pa以下的氬氣體環境並對配置於前述腔室內的碳製的靶施加頻率為20kHz以上20MHz以下且功率為0.1kW以上2kW以下的電源，藉此濺射前述靶而得。
  7. 如請求項5所記載之相變化型記憶體元件的製造方法，其中係進一步於前述第一碳電極膜之下部具有選擇器；前述選擇器的電極係具有0.6nm以下的表面粗糙度(Rq)及1.2Ω‧cm以下的電阻率的碳電極膜，且係藉由以下方法而得：將腔室內維持於0.3Pa以上1.2Pa以下的氬氣體環境並對配置於前述腔室內的碳製的靶施加頻率為20kHz以上20MHz以下且功率為0.1kW以上2kW以下的電源，藉此濺射前述靶而得。
TW104104542A 2014-02-12 2015-02-11 碳電極膜的形成方法以及相變化型記憶體元件的製造方法 TWI645058B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2014024032 2014-02-12
JP2014-024032 2014-02-12

Publications (2)

Publication Number Publication Date
TW201542846A TW201542846A (zh) 2015-11-16
TWI645058B true TWI645058B (zh) 2018-12-21

Family

ID=53799911

Family Applications (1)

Application Number Title Priority Date Filing Date
TW104104542A TWI645058B (zh) 2014-02-12 2015-02-11 碳電極膜的形成方法以及相變化型記憶體元件的製造方法

Country Status (6)

Country Link
US (1) US20170051396A1 (zh)
JP (1) JP6298837B2 (zh)
KR (1) KR20160104013A (zh)
CN (1) CN105980593A (zh)
TW (1) TWI645058B (zh)
WO (1) WO2015122159A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2021014626A (ja) * 2019-07-16 2021-02-12 株式会社アルバック カーボン電極膜の形成方法及び相変化型メモリ素子の製造方法
CN111748789B (zh) * 2020-07-10 2022-06-24 哈尔滨工业大学 一种石墨阴极弧增强辉光放电沉积纯dlc的装置及其方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0959760A (ja) * 1995-08-25 1997-03-04 Kao Corp 炭素薄膜の製造方法
JP2002327271A (ja) * 2001-04-27 2002-11-15 Sumitomo Electric Ind Ltd 導電性硬質炭素皮膜
JP2006045675A (ja) * 2004-08-06 2006-02-16 Samsung Electronics Co Ltd スパッタリング装置とカルコゲン化合物スパッタリング蒸着方法、およびこれを利用した相変化記憶素子形成方法
US20090057655A1 (en) * 2007-09-03 2009-03-05 Sungkyunkwan University Foundation For Corporation Collaboration Organic thin film transistor comprising gate electrode of nanocrystalline conductive carbon layer, fabrication method thereof, and organic semiconductor device comprising the same

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6144705A (ja) * 1984-08-09 1986-03-04 Toshiba Corp 導電性炭素被膜の形成方法
JPH1087397A (ja) * 1996-09-06 1998-04-07 Sanyo Electric Co Ltd 硬質炭素被膜、及び該被膜を用いた電気シェーバー刃
US6086730A (en) * 1999-04-22 2000-07-11 Komag, Incorporated Method of sputtering a carbon protective film on a magnetic disk with high sp3 content
JP2001192206A (ja) * 2000-01-05 2001-07-17 Sumitomo Electric Ind Ltd 非晶質炭素被覆部材の製造方法
JPWO2002088415A1 (ja) * 2001-04-23 2004-08-19 ソニー株式会社 成膜方法
JP2010020951A (ja) * 2008-07-09 2010-01-28 Kaneka Corp 透明導電膜の製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0959760A (ja) * 1995-08-25 1997-03-04 Kao Corp 炭素薄膜の製造方法
JP2002327271A (ja) * 2001-04-27 2002-11-15 Sumitomo Electric Ind Ltd 導電性硬質炭素皮膜
JP2006045675A (ja) * 2004-08-06 2006-02-16 Samsung Electronics Co Ltd スパッタリング装置とカルコゲン化合物スパッタリング蒸着方法、およびこれを利用した相変化記憶素子形成方法
US20090057655A1 (en) * 2007-09-03 2009-03-05 Sungkyunkwan University Foundation For Corporation Collaboration Organic thin film transistor comprising gate electrode of nanocrystalline conductive carbon layer, fabrication method thereof, and organic semiconductor device comprising the same

Also Published As

Publication number Publication date
KR20160104013A (ko) 2016-09-02
JPWO2015122159A1 (ja) 2017-03-30
WO2015122159A1 (ja) 2015-08-20
US20170051396A1 (en) 2017-02-23
CN105980593A (zh) 2016-09-28
TW201542846A (zh) 2015-11-16
JP6298837B2 (ja) 2018-03-20

Similar Documents

Publication Publication Date Title
JP6673903B2 (ja) 高密度高Ｓｐ３含有層を実現するための高電力インパルスマグネトロンスパッタリング処理
JP5390715B2 (ja) 不揮発性記憶素子およびその製造方法
US20190051768A1 (en) Method for graded anti-reflective coatings by physical vapor deposition
KR102646228B1 (ko) 타겟 수명에 걸쳐 하나 또는 그 초과의 막 특성들을 제어하기 위한 오토 캐패시턴스 튜너 전류 보상
US10113228B2 (en) Method for controlling semiconductor deposition operation
TW202012669A (zh) 摻雜過渡金屬氧化物之物理氣相沉積及其非揮發性記憶體應用的後沉積處理
TWI645058B (zh) 碳電極膜的形成方法以及相變化型記憶體元件的製造方法
TWI699442B (zh) 成膜方法、薄膜電晶體的製造方法以及薄膜電晶體
KR20160073290A (ko) 플라즈마 처리 장치
US20200048760A1 (en) High power impulse magnetron sputtering physical vapor deposition of tungsten films having improved bottom coverage
US9029267B2 (en) Controlling temperature of a faraday shield
CN112020572A (zh) 在物理气相沉积腔室中沉积的层中的电阻区(ra)控制
US10400327B2 (en) Counter based time compensation to reduce process shifting in reactive magnetron sputtering reactor
JP5669422B2 (ja) 不揮発性記憶素子およびその製造方法
WO2018034771A1 (en) Pulse shape controller for sputter sources
JPH11279758A (ja) 金属化合物薄膜の形成方法および成膜装置
JP2021014626A (ja) カーボン電極膜の形成方法及び相変化型メモリ素子の製造方法
JP6799843B2 (ja) Ｒｕ成膜方法、Ｒｕ成膜装置
JP2011500959A (ja) 電圧可変型薄膜蒸着方法及び装置
US20180057929A1 (en) Method of Depositing Aluminum Oxide Film, Method of Forming the Same, and Sputtering Apparatus
JP7401313B2 (ja) 処理方法及びプラズマ処理装置
JP5978417B1 (ja) 酸化アルミニウム膜の成膜方法及び形成方法並びにスパッタリング装置
JP6078171B2 (ja) プラズマ補助物理気相蒸着源
Felmetsger et al. Stress control in AlN and Mo films for electro-acoustic devices
CN112863988A (zh) 清洁用的制程制作方法和清洁方法