TWI639181B - 積體電路結構之製造方法 - Google Patents

積體電路結構之製造方法 Download PDF

Info

Publication number
TWI639181B
TWI639181B TW106110275A TW106110275A TWI639181B TW I639181 B TWI639181 B TW I639181B TW 106110275 A TW106110275 A TW 106110275A TW 106110275 A TW106110275 A TW 106110275A TW I639181 B TWI639181 B TW I639181B
Authority
TW
Taiwan
Prior art keywords
layer
carbon
photoresist
dielectric
opening
Prior art date
Application number
TW106110275A
Other languages
English (en)
Other versions
TW201816845A (zh
Inventor
陳濬凱
許仲豪
周家政
柯忠祁
李資良
陳志壕
潘興強
Original Assignee
台灣積體電路製造股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 台灣積體電路製造股份有限公司 filed Critical 台灣積體電路製造股份有限公司
Publication of TW201816845A publication Critical patent/TW201816845A/zh
Application granted granted Critical
Publication of TWI639181B publication Critical patent/TWI639181B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H01L21/76813—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures involving a partial via etch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H01L21/7681—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures involving one or more buried masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H01L21/76811—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures involving multiple stacked pre-patterned masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76816—Aspects relating to the layout of the pattern or to the size of vias or trenches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/10—Applying interconnections to be used for carrying current between separate components within a device
    • H01L2221/1005—Formation and after-treatment of dielectrics
    • H01L2221/101—Forming openings in dielectrics

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)

Abstract

一種積體電路結構之製造方法包括：形成具有碳原子百分比大於25%的含碳層於一第一硬式罩幕層上方；形成一蓋層於含碳層上方；形成一第一光阻於蓋層上方；以及利用第一光阻作為一第一蝕刻罩幕來蝕刻蓋層及含碳層。接著去除第一光阻，於蓋層上方形成一第二光阻。利用第二光阻作為一第二蝕刻罩幕來蝕刻蓋層及含碳層，接著去除第二光阻。利用含碳層作為一蝕刻罩幕來蝕刻含碳層下方的一第三光阻，利用第三光阻作為一蝕刻罩幕來蝕刻第三光阻下方的一介電層，以形成介層開口。於介層開口內填入一導電材料。

Description

積體電路結構之製造方法
本發明實施例係關於一種半導體技術，且特別是關於一種積體電路結構之製造方法。
為了於晶圓上形成積體電路而採用微影製程。通常微影製程包括塗覆一光阻並對光阻定義圖案。光阻內的圖案係定義於一微影罩幕內，且透過微影罩幕內的透明部或不透明部來定義。接著光阻內的圖案經由一蝕刻步驟而轉移至其下方的特徵部件，其中圖案化的光阻係作為蝕刻罩幕。在進行蝕刻步驟後，將圖案化的光阻去除。
隨著積體電路不斷縮小尺寸，對於從微影罩幕轉移圖案至晶圓來說，光學鄰近效應成為日益嚴重的問題。當二個特徵部件彼此太過靠近，光學鄰近效應會使最終的特徵部件彼此相連。為了解決上述問題，採用雙重圖案化技術來增加特徵部件密度而不受到光學鄰近效應影響。其中一種雙重圖案化技術採用二圖案化二蝕刻(two-patterning-two-etching,2P2E)。緊密設置的特徵部件分隔成二個微影罩幕，以二個微影罩幕對相同的光阻或二個光阻進行曝光，使緊密設置的圖案可轉移至同一層，例如一低介電常數(low-k)介電層。在每一雙重圖案化微影罩幕中，特徵部件之間的距離比起其他單一 圖案化罩幕中特徵部件之間的距離較為增加，且當需要時可為兩倍。雙重圖案化微影罩幕中的距離大於光學鄰近效應臨界距離(threshold distance)，因而可至少降低或實質上排除光學鄰近效應。
根據一些實施例，本揭露提供一種積體電路結構之製造方法。上述方法包括：於一第一硬式罩幕層上方形成具有碳原子百分比大於25%的一含碳層；於含碳層上方形成一蓋層；於蓋層上方形成及圖案化一第一光阻；利用第一光阻作為一部分的一第一蝕刻罩幕來蝕刻蓋層及含碳層；去除第一光阻；於蓋層上方形成及圖案化一第二光阻；利用第二光阻作為一部分的一第二蝕刻罩幕來蝕刻蓋層及含碳層；去除第二光阻；利用含碳層作為一蝕刻罩幕來蝕刻含碳層下方的一第三光阻；蝕刻第三光阻下方的一介電層，以形成複數個介層開口，其中利用第三光阻作為一部分的一第三蝕刻罩幕；以及於介層開口內填入一導電材料。
根據一些實施例，本揭露提供一種積體電路結構之製造方法。上述方法包括於一第一硬式罩幕層上方形成一含碳層；於含碳層上方形成一蓋層；於蓋層上方形成及圖案化一第一光阻；利用第一光阻作為一部分的一第一蝕刻罩幕來蝕刻蓋層及含碳層；灰化第一光阻，其中在第一光阻灰化之後，餘留蓋層；蝕刻一光阻層，以將含碳層內的一開口延伸於光阻層內，其中在蝕刻光阻層的過程中去除含碳層；將光阻層內的開口延伸於一低介電常數介電層內，以形成一介層開口，其中介 層開口停止於低介電常數介電層的一中間層位；利用位於低介電常數介電層上方的一第二硬式罩幕層作為一蝕刻罩幕來蝕刻低介電常數介電層，以形成一溝槽，其中當形成溝槽時，介層開口延伸至低介電常數介電層的一底部；以及於溝槽及介層開口內填入一導電材料，以分別形成一金屬線及一介層連接窗。
根據一些實施例，本揭露提供一種積體電路結構之製造方法，上述方法包括：形成一第一氧化矽層；於第一氧化矽層上方形成一含碳有機層；於含碳有機層上方形成一第二氧化矽層；進行一第一圖案化，以於第二氧化矽層及含碳有機層內形成一第一開口；進行一第二圖案化，以於第二氧化矽層及含碳有機層內形成一第二開口；利用第二氧化矽層及含碳有機層作為一第一蝕刻罩幕，以將第一開口及第二開口延伸於第一氧化矽層內；以及利用第一氧化矽層作為一第二蝕刻罩幕，以將第一開口及第二開口延伸於第一氧化矽層下方的一光阻內。
10‧‧‧晶圓
12‧‧‧半導體基底
14‧‧‧特徵部件主動裝置
16、24‧‧‧介電層
22‧‧‧導電特徵部件
26‧‧‧low-k介電層
28‧‧‧抗反射層(ARL)
30‧‧‧罩幕層
34、72‧‧‧溝槽
36‧‧‧光阻
40‧‧‧LT氧化層
40’‧‧‧側壁
42‧‧‧高碳層
44‧‧‧蓋層
46、54、64‧‧‧底層
48、56、66‧‧‧中層
50、58、68‧‧‧上層
52、60、70‧‧‧開口
52’、60’、70’‧‧‧介層開口
80、80A、80B、80C‧‧‧介層連接窗
82、82A、82B‧‧‧導線
84‧‧‧導電襯層
86‧‧‧內部區/金屬材料
200‧‧‧製程流程
202、204、206、208、210、212、214、216、218、220、222‧‧‧步驟
α1、α2‧‧‧傾斜角
第1至16圖係繪示出根據本揭露一些實施例之形成金屬線及其下方介層連接窗的中間階段剖面示意圖。
第17圖係繪示出根據本揭露一些實施例之含碳層中碳百分比與介層連接窗的傾斜角之間關係的實驗結果。
第18圖係繪示出本揭露一些實施例之具有多重介層連接窗位於下方並連接至上方對應的金屬線之積體電路結構製程 流程圖。
以下的揭露內容提供許多不同的實施例或範例，以實施本發明的不同特徵部件。而以下的揭露內容是敘述各個構件及其排列方式的特定範例，以求簡化本揭露內容。當然，這些僅為範例說明並非用以限定本發明。舉例來說，若是以下的揭露內容敘述了將一第一特徵部件形成於一第二特徵部件之上或上方，即表示其包含了所形成的上述第一特徵部件與上述第二特徵部件是直接接觸的實施例，亦包含了尚可將附加的特徵部件形成於上述第一特徵部件與上述第二特徵部件之間，而使上述第一特徵部件與上述第二特徵部件可能未直接接觸的實施例。另外，本揭露內容在各個不同範例中會重複標號及/或文字。重複是為了達到簡化及明確目的，而非自行指定所探討的各個不同實施例及/或配置之間的關係。
再者，在空間上的相關用語，例如”下方”、”之下”、”下”、”上方”、”上”等等在此處係用以容易表達出本說明書中所繪示的圖式中元件或特徵部件與另外的元件或特徵部件的關係。這些空間上的相關用語除了涵蓋圖式所繪示的方位外，還涵蓋裝置於使用或操作中的不同方位。此裝置可具有不同方位(旋轉90度或其他方位)且此處所使用的空間上的相關符號同樣有相應的解釋。
此處根據不同的示例性實施例提供一種用於形成積體電路的內連接結構中緊密設置的介層連接窗的多重圖案化方法並說明形成介層連接窗的中間階段。此處也論及一些實 施例中的一些變化。在全文不同的示圖及解說實施例中，相同的標號係用於表示相同的部件。
第1至16圖係繪示出根據本揭露一些實施例之形成金屬線及其下方介層連接窗的中間階段剖面示意圖。第1至16圖所示的步驟也用於說明第18圖所示的製程流程200。
第1圖係繪示出晶圓10的剖面示意圖，其中繪示的部分為一部分的裝置晶片。根據本揭露的一些實施例，晶圓10為一裝置晶圓，其包括主動裝置(例如電晶體及/或二極體)及可能的被動裝置(例如電容、電感、電阻及/或類似的裝置)。根據本揭露的一些實施例，晶圓10包括一半導體基底12。半導體基底12可由矽、鍺、鍺化矽或III-V族化合物半導體，例如磷砷化鎵(GaAsP)、砷銦化鋁(AlInAs)、砷鎵化鋁(AlGaAs)、砷銦化鎵(GaInAs)、磷銦化鎵(GaInP)、或磷砷銦化鎵(GaInAsP)等等。半導體基底12也為塊材矽基底或絕緣層覆矽(silicon-on-insulator,SOI)基底。淺溝槽隔離(shallow trench isolation,STI)區域(未繪示)形成於半導體基底12內，以隔離半導體基底12內的主動區。雖然未繪示，然而可形成基底通孔電極(through substrate vias)(有時稱作矽通孔電極(through silicon vias))並延伸至半導體基底12內，其中基底通孔電極係用於電性內耦接位於晶圓10兩相對側的特徵部件主動裝置14(其可包括位於內部的電晶體)可形成於半導體基底12的上表面。
第1圖進一步繪示出介電層16，其可為內層介電(interlayer dielectric,ILD)層或金屬層間介電(inter-metal dielectric,IMD)層。根據本揭露的一些實施例，介電層16由低介電常數(low-k)介電材料所構成，其介電常數(k值)約低於3.0、低於2.5或更低。介電層16可由磷矽酸鹽玻璃(PSG)、硼矽酸鹽玻璃(BSG)、硼磷矽酸鹽玻璃(BPSG)、氟化矽酸鹽玻璃(FSG)、四乙氧基矽烷(tetraethoxysilane,TEOS)、黑鑽石(應用材料公司的註冊商標)、含碳low-k介電材料、含氫矽酸鹽類(hydrogen silsequioxane,HSQ)、甲基矽酸鹽類(methyl silsequioxane,MSQ)等等所構成。根據本揭露的一些實施例，介電層16的製造方法包括沉積含致孔劑(porogen)的介電材料，接著進行一固化製程以排出致孔劑，使介電層16保有多孔性。
導電特徵部件22形成於介電層16內。根據本揭露的一些實施例，導電特徵部件22為金屬線，每一金屬線包括擴散阻障層(未繪示)及位於擴散阻障層上的含銅區(未繪示)。擴散阻障層包括鈦、氮化鈦、鉭、氮化鉭等等且具有防止導電特徵部件22內的銅擴散進入介電層16內的功能。根據一些實施例，導電特徵部件22也可為接觸插塞或金屬介層連接窗。導電特徵部件22可具有單鑲嵌結構或雙鑲嵌結構。
介電層24形成於介電層16及導電特徵部件22上方。介電層24可作為一蝕刻停止層(etch stop layer,ESL)，因而全文中也稱作蝕刻停止層(ESL)24。蝕刻停止層(ESL)24可由氮化物、碳化矽基材料、碳摻雜氧化物及/或其組合所構成。形成方法包括電漿輔助化學氣相沉積(plasma enhanced CVD,PECVD)或其他方法(例如高密度電漿化學氣相沉積 (high density plasma CVD,HDPCVD)、原子層沉積(atomic layer deposition,ALD)等等)。根據一些實施例，介電層24也作為擴散阻障層以防止不必要的元素(例如銅)擴散進入後續形成的low-k介電層。蝕刻停止層(ESL)24可包括碳摻雜氧化物(carbon-doped oxide,CDO)、碳氧化矽(carbon-incorporated silicon oxide,SiOC)或氧摻雜碳化物(oxygen-doped carbide,ODC)。蝕刻停止層(ESL)24也可由氮摻雜碳化矽(nitrogen-doped silicon carbide，NDC)所構成。蝕刻停止層(ESL)24可為單層或多於一層。
介電層形成於蝕刻停止層(ESL)24上方。根據本揭露的一些示例性實施例，介電層由low-k介電材料所構成，且之後稱作low-k介電層26。low-k介電層26可由採用相同於形成介電層16所選擇的材料族群所構成。當選用相同的材料族群，介電層16及low-k介電層26的材料可彼此相同或不相同。根據一些實施例，low-k介電層26為含矽及碳的low-k介電材料。
根據一些實施例，膜層及罩幕層30形成於low-k介電層26上方。膜層可為抗反射層(anti-reflective coating layer,ARL)28。根據一些實施例，抗反射層(ARL)28可由SiOC所構成。根據一些實施例，抗反射層(ARL)28也可為無氮ARL(nitrogen-free ARL,NFARL)，其可由氧化物所構成。舉例來說，NFARL可包括利用PECVD所形成的氧化矽。
罩幕層30形成於抗反射層(ARL)28上方。罩幕層30後續也可稱作硬式罩幕層。根據本揭露的一些實施例，罩幕層(硬式罩幕層)30包括金屬，其可為金屬氮化物，例如氮化 鈦(TiN)。罩幕層30也可由非金屬的氮化物(例如氮化矽)、氮氧化物(例如氮氧化矽)等等所構成。
圖案化罩幕層30以形成溝槽34。根據本揭露的一些實施例，利用單微影單蝕刻(one-photo-one-etching,1P1E)製程形成溝槽34。根據其他實施例，利用雙重微影雙重蝕刻(two-photo-two-etching,2P2E)製程形成溝槽34，其中二個相鄰的溝槽34形成於不同的微影製程中，使相鄰的溝槽34彼此緊鄰但未發生光學鄰近效應。
請參照第2圖，光阻36形成於罩幕層30上方，且依些部分填入溝槽34(第1圖)內。光阻36可具有一平坦的上表面，使後續形成於光阻36上方的膜層可為平坦層，且非常薄(舉例來說，厚度為數百埃)而仍能維持順應性。
接著，形成LT氧化層40、高碳層42及蓋層44，其對應的步驟為第18圖所示的流程圖中步驟202。根據本揭露的一些實施例，LT氧化層40為低溫(low-temperature,LT)氧化層，其於低溫下沉積，例如低於100℃。根據一些實施例，利用ALD形成LT氧化層40。利用ALD形成LT氧化層40可使下方光阻36的損害降至最低，上述損害來自於電漿。然而，也可使用其他方法，諸如化學氣相沉積(chemical vapor deposition,CVD)、物理氣相沉積(physical vapor deposition,PVD)等等。
高碳層42形成於LT氧化層40上方。高碳層42包含碳及一或多個元素(包括矽、氧及/或氫)。根據一些實施例，高碳層42包括Si-C鍵及Si-CH3鍵且可為有機層或無機層。高碳層42內的碳原子百分比可大於25%(此處名稱為”高碳層”或 ”高C層”)且可大於30%。根據本揭露一些實施例，高碳層42內的碳原子百分比約在25%至35%之間，高碳層42內的氧原子百分比約在30%至35%之間，而高碳層42內的矽原子百分比約在35%至45%之間。高碳層42內的氫原子百分比約在0.5%至5%之間。
蓋層44形成於高碳層42上方。利用對於灰化光阻的氣體具有高抗性的材料來形成蓋層44，其中灰化氣體可包括氧(O2)、臭氧(O3)等等。根據一些實施例，蓋層44為氧化矽層。
三層結構(tri-layer)形成於蓋層44上方，上述三層結構包括底層(也稱為下層)46、位於底層46上方的中層48以及位於中層48上方的上層50。其對應的步驟為第18圖所示的流程圖中步驟204。根據本揭露的一些實施例，底層46及上層50由光阻所構成。中層48由無機材料(其可為碳化物(如，碳氧化矽)、氮化物(如，氮化矽)、氮氧化物(如，氮氧化矽)、氧化物(如，氧化矽)等等)所構成。舉例來說，當由碳化物所構成時，中層48可包括SiOC，其為碳原子百分比低於高碳層42的碳原子百分比的低碳層。根據一些實施例，低碳層48的碳原子百分比低於約15%或約為12%左右。中層48對於上層50及底層46具有高蝕刻選擇比，因而上層50可作為圖案化中層48的蝕刻罩幕，而中層48可作為圖案化底層46的蝕刻罩幕。圖案化上層50以形成開口52，其具有介層連接窗(via)80A(第16圖)的圖案。介層連接窗80A係於後續步驟中形成於low-k介電層26內。
接著，請參照第3圖，利用圖案化的上層50(第2圖)作為蝕刻罩幕來蝕刻中層48，使上層50的圖案轉移至中層48。在圖案化中層48過程中，至少局部或完全消耗上層50。在蝕穿中層48之後，圖案化底層46，其中以中層48作為蝕刻罩幕。若上層50在圖案化中層48時尚未完全耗盡，也將會在圖案化底層46過程中完全耗盡。
接著以底層46及位於上方的中層48作為蝕刻罩幕來蝕刻下方的蓋層44及高碳層42，此蝕刻製程稱作第一蝕刻製程。其對應的步驟為第18圖所示的流程圖中步驟206。第4圖係繪示出所得到的結構。開口52因而延伸於高碳層層42內，而LT氧化層40則露出於開口52。由於中層48及蓋層44兩者由無機材料所構成，因此彼此具有低蝕刻選擇比，中層48(第3圖)會消耗，而底層46則作為後續蝕刻蓋層44及高碳層42的蝕刻罩幕。在圖案化蓋層44及高碳層42的過程中，儘管底層46的蝕刻速率低於中層48及蓋層44及高碳層42，也還是會消耗。因此完成圖案化蓋層44及高碳層42時，會減少底層46的厚度。
在進行蝕刻之後，在一灰化製程中去除剩餘的底層46(其包括光阻)，其中以氧電漿(例如，O2或O3電漿)來去除底層46。第5圖係繪示出所得到的結構。
利用氧電漿所進行的灰化製程具有引發含碳介電層中損失碳的趨勢，舉例來說，形成氧化碳，其自對應的製程反應室排出。此造成所得到的含碳介電層具有較低的碳含量。若LT氧化層40中的碳在灰化製程中失去，所得到的材料主要包括矽與氧，其將會相似於下方LT氧化層40的材料組成。如此一 來，若碳損失時，將會使高碳層層42與LT氧化層40之間的蝕刻選擇比不必要地降低。這是件不利的事情，因為高碳層層42將會用作蝕刻LT氧化層40的蝕刻罩幕，高碳層層42與LT氧化層40之間需要具有高蝕刻選擇比。在本揭露的實施例中，有利的是以抗灰化蓋層44覆蓋並保護高碳層42，高碳層42中的碳百分比經過多重灰化製程仍大體上維持不變，且高碳層層42與LT氧化層40之間的高蝕刻選擇比經過多重灰化製程仍維持不變。
第6及8圖繪示出蓋層44及高碳層42的圖案化中的雙重微影雙重蝕刻製程。根據本揭露的一些實施例，如第6圖所示，一第二三層結構形成於蓋層44上方。第二三層結構包括底層54、位於底層54上方的中層56以及位於中層56上方的上層58。其對應的步驟為第18圖所示的流程圖中步驟208。根據一些實施例，底層54及上層58由光阻所構成。中層56可由無機材料所構成，其可為碳化物(例如，碳氧化矽)、氮化物(例如，氮化矽)、氮氧化物(例如，氮氧化矽)、氧化物(例如，氧化矽)等等。中層56對於上層58及底層54具有高蝕刻選擇比，因此上層58可作為圖案化中層56的蝕刻罩幕，而中層56可作為圖案化底層54的蝕刻罩幕。圖案化上層58，以形成開口60。
接著利用圖案化的上層58作為蝕刻罩幕來蝕刻中層56，使上層58的圖案轉移至中層56。在圖案化中層56的過程中，也會消耗上層58。在蝕穿中層56之後，圖案化底層54並接著蝕刻蓋層44。開口60因而延伸於蓋層44及高碳層42內，且LT氧化層40露出於開口60。其對應的步驟為第18圖所示的流程圖中步驟210。在進行蝕刻之後，於一灰化製程中去除餘留的底 層54(第6圖)(其包括光阻)。其中，利用氧電漿(由O2或O3所產生)來去除底層54。所得到的結構繪示於第7圖。如第7圖所示，高碳層42受到蓋層44的保護，因此不會在灰化製程中受損。
第8及9圖繪示出蓋層44及高碳層42的圖案化中的三重微影三重蝕刻製程。根據本揭露的一些實施例，如第8圖所示，一第三三層結構形成於蓋層44上方。第三三層結構包括底層64、位於底層64上方的中層66以及位於中層66上方的上層68。其對應的步驟為第18圖所示的流程圖中步驟212。底層64、中層66及上層68分別由相似於底層54、中層56及上層58的材料所形成。
接著，圖案化上層68，以形成開口70，其具有介層連接窗(via)80C(第16圖)(其形成於low-k介電層26內)的圖案。接著於多個蝕刻製程中將開口70延伸於蓋層44及高碳層42內，其中對應的製程相似於第6及7圖所繪示及相關說明。其對應的步驟為第18圖所示的流程圖中步驟214。所得到的結構繪示於第9圖，其中蓋層44及高碳層42形成於不同圖案化及蝕刻製程中的開口52、60及70。另外，在這些製程中，蓋層44防止下方的高碳層42在底層64(第8圖)的灰化過程中損失。
在後續製程中，進行多個蝕刻製程以將開口52、60及70延伸於光阻36內。其對應的步驟為第18圖所示的流程圖中步驟216。根據本揭露的一些實施例，高碳層42係作為蝕刻罩幕來蝕刻LT氧化層40。蓋層44會快速消耗，因其材質相似於LT氧化層40。舉例來說，兩者為氧化矽層。有利的是由於高碳 層42在進行多重圖案化及蝕刻製程中維持高碳百分比，因此高碳層層42與LT氧化層40之間具有高蝕刻選擇比，使得到的LT氧化層40具有垂直邊緣。另外，由於蓋層44保護高碳層42而免於遭受碳損失，因此先前形成的開口(例如，開口52)不會擴大並與後來形成的開口(例如，開口70)具有實質上相同的橫向尺寸。因此，晶圓10中各處的開口無論何時形成都具有一致的橫向尺寸。
請再參照第9圖，虛線40’所表示的是開口52、60及70向下延伸於LT氧化層40內的開口側壁。傾斜角α1為側壁40’的傾斜角。第17圖係繪示出對具有第9所示圖結構的矽晶圓進行實驗的結果曲線圖。在實驗中，形成的開口52、60及70止於光阻36的上表面，且40’表示其側壁。第17圖繪示出傾斜角α1與高碳層層42中碳原子百分比的函數關係。第17圖顯示出較高的碳原子百分比造成的較高的傾斜角α1。舉例來說，當碳原子百分比約為12%，傾斜角α1約為60度。當碳原子百分比增加至15%，傾斜角α1約為74度。當碳原子百分比增加至28%，傾斜角α1約為85度。當碳原子百分比增加至25%或以上，傾斜角α1趨近飽和增長。因此，高碳層層42中碳原子百分比可大於25%或大於30%，以得到所需的結果。
如第10圖所示，在異向性蝕刻製程中，開口52、60及70轉移至光阻36內，因而露出抗反射層(ARL)28。再者，開口52、60及70對準於罩幕層30內的開口(溝槽)。
第11及12圖繪示出轉移介層連接窗圖案(開口52、60及70)於low-k介電層26內。其對應的步驟為第18圖所 示的流程圖中步驟218。請參照第11圖，利用光阻36作為蝕刻罩幕來蝕刻抗反射層(ARL)28及low-k介電層26。根據本揭露的一些實施例，在進行蝕刻之後去除光阻36而留下露出的圖案化罩幕層30。根據其他實施例，在蝕刻low-k介電層26之後，光阻36的某些部分未去除，如第11圖所示。接著進行灰化製程，以去除餘留的光阻36，例如經由使用氧電漿或臭氧電漿的灰化製程來進行。所得到的結構繪示於第12圖。
請參照第12圖，露出罩幕層30且形成介層開口圖案。在後續說明中，low-k介電層26內的介層開口分別表示為52’、60’及70’。介層開口52’、60’及70’延伸至10w-k介電層26的中間層位。
接著如第13圖所示，進行異向性蝕刻，以蝕刻low-k介電層26，其中以罩幕層30作為蝕刻罩幕。其對應的步驟為第18圖所示的流程圖中步驟220。在進行異向性蝕刻過程中，介層開口52’、60’及70’進一步向下延伸至low-k介電層26的底部，且露出蝕刻停止層(ESL)24。溝槽72具有底部位於low-k介電層26的上表面與下表面之間的中間層位。
接著，去除罩幕層30，所得到的結構繪示於第14圖。在一後續步驟中，如第15圖所示，對蝕刻停止層(ESL)24進行蝕刻以露出下方的導電(金屬)特徵部件22。
第16圖係繪示出分別於介層開口52’、60’及70’(第15圖)內製作介層連接窗80A、80B及80C(一同稱作介層連接窗80)。導線82A及82B(一同稱作導線82)也形成於溝槽72(第15圖)內。其對應的步驟為第18圖所示的流程圖中步驟 222。介層連接窗80及導線82可包括導電襯層84。導電襯層84可為擴散阻障層及/或黏著層等等。導電襯層84可由鈦、氮化鈦、鉭、氮化鉭或其他替代性選擇所構成。介層連接窗80及導線82的內部區86包括導電材料，例如銅、銅合金、銀、金、鎢、鋁等等。根據一些實施例，介層連接窗80及導線82的製作包括：進行一毯覆式沉積，以形成導電襯層84；沉積由銅或銅合金所構成的一薄種子層於導電襯層84上方；以及將金屬材料86填入介層開口52’、60’及70’的其餘部分(舉例來說，透過電鍍、無電電鍍、沉積法等等)。接著進行一化學機械平坦化(chemical mechanical planarization,CMP)，以整平導線82的表面並自low-k介電層26的上表面去除多餘的導電材料。可在平坦化製程中或在平坦化後的蝕刻製程中去除膜層28(第15圖)。在後續的步驟中，形成一額外的介電蝕刻停止層(未繪示)，且多個低介電常數介電層、金屬線及介層接觸窗(未繪示)可形成於額外的介電蝕刻停止層上方。其製程步驟及所得到的結構相似於第1至16圖所繪示。
第1至16圖所示的製程步驟說明了製作三個介層接觸窗連接至位於上方的同一導線(金屬線)82A。其相同的步驟可用於形成多個介層接觸窗，且每一者連接至位於上方的多個金屬線的其中一者。可同時進行並共用上述製程步驟，如第1至16圖所示，並未加入額外的製程步驟。
第16圖係繪示出利用多重微影多重蝕刻來形成介層接觸窗的側壁的傾斜角α2。傾斜角α2受LT氧化層40(第9圖)內的傾斜角α1影響。舉例來說，增加傾斜角α1會造成傾斜角α2 增加，且反之亦然。因此，採用本揭露實施例具有使介層接觸窗的側壁更加垂直的效果。
本揭露實施例具有一些有利的特徵。藉由形成高碳介電層以維護多重微影多重蝕刻的圖案，上述圖案相較於使用低碳介電層，可更準確地轉移至下方的低介電常數介電材料。上述有利的特徵係由於高碳層與下方LT氧化層之間具有高蝕刻選擇比。再者，形成蓋層於高碳層上方具有保持碳原子百分比的有利特徵，因此蝕刻選擇比不會因為多重圖案化(及導致的多重灰化製程)而下降。如此一來，改善介層開口的橫向尺寸的均一性。舉例來說，從晶圓樣品得到的實驗結果指出利用根據本揭露實施例的多重微影多重蝕刻來形成介層開口，介層開口52’、60’及70’(第15圖)的橫向尺寸分別為52.4μm、52.5μm及53.1μm，其變動分別在1.7μm、1.1μm及1.5μm內。這些結果證實位於晶圓各處的介層開口具有高均一性。
根據本揭露一些實施例，一種積體電路結構之製造方法包括於一第一硬式罩幕層上方形成具有碳原子百分比大於25%的一含碳層；於含碳層上方形成一蓋層；於蓋層上方形成及圖案化一第一光阻；以及利用第一光阻作為一部分的一第一蝕刻罩幕來蝕刻蓋層及含碳層。接著去除該第一光阻。於蓋層上方形成及圖案化一第二光阻。利用第二光阻作為一部分的一第二蝕刻罩幕來蝕刻蓋層及含碳層。去除該第二光阻。利用含碳層作為一蝕刻罩幕來蝕刻含碳層下方的一第三光阻。蝕刻第三光阻下方的一介電層，以形成複數個介層開口，其中利用第三光阻作為一部分的一第三蝕刻罩幕。於介層開口內填入 一導電材料。
根據本揭露一些實施例，一種積體電路結構之製造方法包括於一第一硬式罩幕層上方形成一含碳層；於含碳層上方形成一蓋層；於蓋層上方形成及圖案化一第一光阻；利用第一光阻作為一部分的一第一蝕刻罩幕來蝕刻蓋層及含碳層以及灰化第一光阻。在第一光阻灰化之後，餘留蓋層。蝕刻一光阻層，以將含碳層內的一開口延伸於光阻層內。在蝕刻光阻層的過程中去除含碳層。將光阻層內的開口進一步延伸於一低介電常數介電層內，以形成一介層開口。介層開口停止於低介電常數介電層的一中間層位。利用位於低介電常數介電層上方的一第二硬式罩幕層作為一蝕刻罩幕來蝕刻低介電常數介電層，以形成一溝槽。當形成溝槽時，介層開口延伸至低介電常數介電層的一底部。於溝槽及介層開口內填入一導電材料，以分別形成一金屬線及一介層連接窗。
根據本揭露一些實施例，一種積體電路結構之製造方法包括形成一第一氧化矽層；於第一氧化矽層上方形成一含碳有機層；於含碳有機層上方形成一第二氧化矽層；進行一第一圖案化，以於第二氧化矽層及含碳有機層內形成一第一開口；進行一第二圖案化，以於第二氧化矽層及含碳有機層內形成一第二開口；利用第二氧化矽層及含碳有機層作為一第一蝕刻罩幕，以將第一開口及第二開口延伸於第一氧化矽層內；以及利用第一氧化矽層作為一第二蝕刻罩幕，以將第一開口及第二開口延伸於第一氧化矽層下方的一光阻內。
以上概略說明了本發明數個實施例的特徵，使所 屬技術領域中具有通常知識者對於本揭露的型態可更為容易理解。任何所屬技術領域中具有通常知識者應瞭解到可輕易利用本揭露作為其它製程或結構的變更或設計基礎，以進行相同於此處所述實施例的目的及/或獲得相同的優點。任何所屬技術領域中具有通常知識者也可理解與上述等同的結構並未脫離本揭露之精神和保護範圍內，且可在不脫離本揭露之精神和範圍內，當可作更動、替代與潤飾。

Claims (16)

  1. 一種積體電路結構之製造方法，包括：於一第一硬式罩幕層上方形成具有碳原子百分比大於25%的一含碳層；於該含碳層上方形成一蓋層；於該蓋層上方形成及圖案化一第一光阻；利用該第一光阻作為一部分的一第一蝕刻罩幕來蝕刻該蓋層及該含碳層；去除該第一光阻；於該蓋層上方形成及圖案化一第二光阻；利用該第二光阻作為一部分的一第二蝕刻罩幕來蝕刻該蓋層及該含碳層；去除該第二光阻；利用該含碳層作為一蝕刻罩幕來蝕刻該含碳層下方的一第三光阻；蝕刻該第三光阻下方的一介電層，以形成複數個介層開口，其中利用該第三光阻作為一部分的一第三蝕刻罩幕；以及於該等介層開口內填入一導電材料。
  2. 如申請專利範圍第1項所述之積體電路結構之製造方法，其中當開始蝕刻該第三光阻時，該蓋層餘留於該含碳層上方。
  3. 如申請專利範圍第1或2項所述之積體電路結構之製造方法，其中該碳原子百分比在25%至35%之間的範圍。
  4. 如申請專利範圍第1或2項所述之積體電路結構之製造方法，更包括利用位於該介電層上方的一第二硬式罩幕層作為一蝕刻罩幕來蝕刻該介電層，以形成複數個溝槽，其中當形成該等溝槽時，該等介層開口於該介電層內進一步延伸。
  5. 如申請專利範圍第1或2項所述之積體電路結構之製造方法，其中利用該第一蝕刻罩幕來蝕刻該蓋層以及利用該第二蝕刻罩幕來蝕刻該蓋層的步驟皆停止於該第一硬式罩幕層的一上表面。
  6. 一種積體電路結構之製造方法，包括：於一第一硬式罩幕層上方形成一含碳層；於該含碳層上方形成一蓋層；於該蓋層上方形成及圖案化一第一光阻；利用該第一光阻作為一部分的一第一蝕刻罩幕來蝕刻該蓋層及該含碳層；灰化該第一光阻，其中在該第一光阻灰化之後，餘留該蓋層；蝕刻一光阻層，以將該含碳層內的一開口延伸於該光阻層內，其中在蝕刻該光阻層的過程中去除該含碳層；將該光阻層內的該開口延伸於一低介電常數介電層內，以形成一介層開口，其中該介層開口停止於該低介電常數介電層的一中間層位；利用位於該低介電常數介電層上方的一第二硬式罩幕層作為一蝕刻罩幕來蝕刻該低介電常數介電層，以形成一溝槽，其中當形成該溝槽時，該介層開口延伸至該低介電常數介電層的一底部；以及於該溝槽及該介層開口內填入一導電材料，以分別形成一金屬線及一介層連接窗。
  7. 如申請專利範圍第6項所述之積體電路結構之製造方法，更包括：於該蓋層上方形成及圖案化一第二光阻；利用該第二光阻作為一部分的一第二蝕刻罩幕來蝕刻該蓋層及該含碳層，其中當形成該介層開口時，利用該第一蝕刻罩幕及該第二蝕刻罩幕形成於該含碳層內的複數個圖案同時轉移至該低介電常數介電層內；以及去除該第二光阻。
  8. 如申請專利範圍第7項所述之積體電路結構之製造方法，更包括：於該蓋層上方形成及圖案化一第三光阻；利用該第三光阻作為一部分的一第三蝕刻罩幕來蝕刻該蓋層及該含碳層，其中當形成該介電開口時，利用該第三蝕刻罩幕形成於該含碳層內的複數個圖案同時轉移至該低介電常數介電層內；以及去除該第三光阻。
  9. 如申請專利範圍第6、7或8項所述之積體電路結構之製造方法，其中形成該含碳層包括沉積含矽、碳及氧的一有機層或沉積具有碳原子百分比大於25%的一含碳介電層。
  10. 如申請專利範圍第6、7或8項所述之積體電路結構之製造方法，其中在灰化該第一光阻之後，該含碳層的碳原子百分比大體上未改變。
  11. 如申請專利範圍第1、2、6、7或8項所述之積體電路結構之製造方法，其中該第一蝕刻罩幕包括一三層結構，且該第一光阻為該三層結構的一底層。
  12. 一種積體電路結構之製造方法，包括：形成一第一氧化矽層；於該第一氧化矽層上方形成一含碳有機層；於含碳有機層上方形成一第二氧化矽層；進行一第一圖案化，以於該第二氧化矽層及該含碳有機層內形成一第一開口；進行一第二圖案化，以於該第二氧化矽層及該含碳有機層內形成一第二開口；利用該第二氧化矽層及該含碳有機層作為一第一蝕刻罩幕，以將該第一開口及該第二開口延伸於該第一氧化矽層內；以及利用該第一氧化矽層作為一第二蝕刻罩幕，以將該第一開口及該第二開口延伸於該第一氧化矽層下方的一光阻內。
  13. 如申請專利範圍第12項所述之積體電路結構之製造方法，其中進行該第一圖案化及進行該第二圖案化都利用一三層結構。
  14. 如申請專利範圍第12或13項所述之積體電路結構之製造方法，更包括利用該光阻將該第一開口及該第二開口轉移至位於該光阻下方的一低介電常數介電層內，以分別形成一第一介層開口及一第二介層開口。
  15. 如申請專利範圍第14項所述之積體電路結構之製造方法，其中該第一介層開口及該第二介層開口停止於該低介電常數介電層的一中間層位，且該方法更包括：利用位於該光阻下方的一硬式罩幕來蝕刻該低介電常數介電層，以形成一溝槽，其中當形成該溝槽時，該第一介層開口及該第二介層開口延伸至該低介電常數介電層的一底部。
  16. 如申請專利範圍第14項所述之積體電路結構之製造方法，其中該含碳有機層具有碳原子百分比大於25%。
TW106110275A 2016-07-29 2017-03-28 積體電路結構之製造方法 TWI639181B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/223,572 US9679804B1 (en) 2016-07-29 2016-07-29 Multi-patterning to form vias with straight profiles
US15/223,572 2016-07-29

Publications (2)

Publication Number Publication Date
TW201816845A TW201816845A (zh) 2018-05-01
TWI639181B true TWI639181B (zh) 2018-10-21

Family

ID=59009232

Family Applications (1)

Application Number Title Priority Date Filing Date
TW106110275A TWI639181B (zh) 2016-07-29 2017-03-28 積體電路結構之製造方法

Country Status (3)

Country Link
US (3) US9679804B1 (zh)
CN (1) CN107665857B (zh)
TW (1) TWI639181B (zh)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9679804B1 (en) * 2016-07-29 2017-06-13 Taiwan Semiconductor Manufacturing Company, Ltd. Multi-patterning to form vias with straight profiles
US10707123B2 (en) 2017-04-28 2020-07-07 Taiwan Semiconductor Manufacturing Co., Ltd. Etch profile control of interconnect structures
CN109755126B (zh) * 2017-11-07 2021-02-12 中芯国际集成电路制造(上海)有限公司 半导体器件的制造方法
KR102442096B1 (ko) 2017-11-22 2022-09-07 삼성전자주식회사 반도체 장치
US10515803B1 (en) * 2018-07-12 2019-12-24 Taiwan Semiconductor Manufacturing Company, Ltd. Multiple layer scheme patterning process
US10622301B2 (en) 2018-08-17 2020-04-14 International Business Machines Corporation Method of forming a straight via profile with precise critical dimension control
US11101175B2 (en) * 2018-11-21 2021-08-24 International Business Machines Corporation Tall trenches for via chamferless and self forming barrier
CN111446204B (zh) * 2019-01-17 2024-02-06 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
KR20210039194A (ko) 2019-10-01 2021-04-09 삼성전자주식회사 집적회로 소자의 제조 방법
US10978555B1 (en) * 2019-11-12 2021-04-13 Nanya Technology Corporation Semiconductor structure and method of forming the same
US20220102143A1 (en) * 2020-09-29 2022-03-31 Taiwan Semiconductor Manufacturing Co., Ltd. Metal Hard Masks for Reducing Line Bending
US11908731B2 (en) * 2021-05-13 2024-02-20 Taiwan Semiconductor Manufacturing Co., Ltd. Via-first self-aligned interconnect formation process
US11640947B2 (en) 2021-05-28 2023-05-02 Nxp B.V. Pre-resist island forming via method and apparatus
US11978668B2 (en) 2021-09-09 2024-05-07 Samsung Electronics Co., Ltd. Integrated circuit devices including a via and methods of forming the same

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6576980B1 (en) * 1999-11-30 2003-06-10 Agere Systems, Inc. Surface treatment anneal of hydrogenated silicon-oxy-carbide dielectric layer
JP3757213B2 (ja) * 2003-03-18 2006-03-22 富士通株式会社 半導体装置の製造方法
JP4507120B2 (ja) * 2005-11-11 2010-07-21 エルピーダメモリ株式会社 半導体集積回路装置の製造方法
US7378343B2 (en) * 2005-11-17 2008-05-27 United Microelectronics Corp. Dual damascence process utilizing teos-based silicon oxide cap layer having reduced carbon content
JP4257343B2 (ja) * 2006-06-02 2009-04-22 エルピーダメモリ株式会社 半導体装置の製造方法
EP2765728B1 (en) 2007-02-05 2018-04-18 Telefonaktiebolaget LM Ericsson (publ) Improved L1 control signaling for UTRAN HSDPA
JP2009164175A (ja) 2007-12-28 2009-07-23 Toshiba Corp 半導体装置の製造方法
JP5641681B2 (ja) * 2008-08-08 2014-12-17 ピーエスフォー ルクスコ エスエイアールエルＰＳ４ Ｌｕｘｃｏ Ｓ．ａ．ｒ．ｌ． 半導体装置の製造方法
JP5487748B2 (ja) * 2009-06-16 2014-05-07 東京エレクトロン株式会社 バリヤ層、成膜方法及び処理システム
JP2011228419A (ja) * 2010-04-19 2011-11-10 Renesas Electronics Corp 半導体集積回路装置および半導体集積回路装置の製造方法
DE102010041101B4 (de) * 2010-09-21 2018-05-30 Robert Bosch Gmbh Bauelement mit einer Durchkontaktierung und ein Verfahren zur Herstellung eines Bauelements mit einer Durchkontaktierung
CN103871959B (zh) * 2012-12-17 2017-11-03 中芯国际集成电路制造(上海)有限公司 互连结构及其制造方法
KR102033785B1 (ko) * 2012-12-24 2019-10-17 에스케이하이닉스 주식회사 매몰 금속실리사이드층을 갖는 반도체소자 및 그 제조방법
US8921226B2 (en) * 2013-01-14 2014-12-30 United Microelectronics Corp. Method of forming semiconductor structure having contact plug
US9391141B2 (en) * 2014-02-24 2016-07-12 Imec Vzw Method for producing fin structures of a semiconductor device in a substrate
US9355893B1 (en) 2015-01-20 2016-05-31 Taiwan Semiconductor Manufacturing Co., Ltd Method for preventing extreme low-K (ELK) dielectric layer from being damaged during plasma process
US9679804B1 (en) * 2016-07-29 2017-06-13 Taiwan Semiconductor Manufacturing Company, Ltd. Multi-patterning to form vias with straight profiles

Also Published As

Publication number Publication date
CN107665857A (zh) 2018-02-06
US20180033685A1 (en) 2018-02-01
CN107665857B (zh) 2020-07-10
US11049763B2 (en) 2021-06-29
US10510585B2 (en) 2019-12-17
US9679804B1 (en) 2017-06-13
US20200090984A1 (en) 2020-03-19
TW201816845A (zh) 2018-05-01

Similar Documents

Publication Publication Date Title
TWI639181B (zh) 積體電路結構之製造方法
US10340178B2 (en) Via patterning using multiple photo multiple etch
KR102087183B1 (ko) 상호접속 구조체 및 방법
US11171040B2 (en) Removing polymer through treatment
US10483161B2 (en) Multi-barrier deposition for air gap formation
TWI581326B (zh) 積體電路中的蝕刻停止層
US8298935B2 (en) Dual damascene process
TWI610399B (zh) 積體電路結構及其製造方法
TW201742227A (zh) 半導體結構的製造方法
TW201801181A (zh) 半導體裝置之形成方法
US20220310441A1 (en) Air Spacer Surrounding Conductive Features and Method Forming Same
JP5047504B2 (ja) ビアキャッピング保護膜を使用する半導体素子のデュアルダマシン配線の製造方法
CN108573912B (zh) 半导体结构及其形成方法
US20220367252A1 (en) Via-First Self-Aligned Interconnect Formation Process