TWI637496B

TWI637496B - 半導體元件及其製作方法

Info

Publication number: TWI637496B
Application number: TW104108605A
Authority: TW
Inventors: 陳政偉; 謝信學; 陳科廷; 周佑謙; 江文誠
Original assignee: 聯華電子股份有限公司
Priority date: 2015-03-18
Filing date: 2015-03-18
Publication date: 2018-10-01
Also published as: TW201635501A

Abstract

一種半導體元件，包括基材、介電層以及金屬銲墊。其中，基材具有邏輯區以及感測區。介電層覆蓋於基材上，具有位於感測區上方的第一開口，以及位於邏輯區上方的第二開口。金屬銲墊位於介電層中，並經由第二開口暴露於外；且第一開口的深度延伸超過金屬銲墊的下表面。

Description

半導體元件及其製作方法

本發明是有關於一種半導體元件及其製作方法，且特別是有關於一種具有邏輯區和感測區的半導體元件及其製作方法。

影像感測器，例如金屬-氧化物-半導體(Meta-Oxide-Semiconductor，MOS)影像感測器，是一種可將光學影像轉變成電子訊號的半導體元件。目前已廣泛地被使用於消費性電子產品，例如數位相機、個人通訊服務(Personal Communications Service，PCS)、遊戲機(game equipment)等高解析度要求較高的產品。目前常用的半導體影像感測器，包括前照式影像感測器(front side illuminated image sensor)及背照式影像感測器(backside illuminated image sensor)兩類。

由於前照式影像感測器的感測陣列(sensor array)係形成在半導體基材的正面，且感測陣列上方還形成有複數個相互堆疊的內層金屬層(inner-metal layer)。入射光必須先穿過堆疊的內層金屬層，方能到達感測陣列。受到內層金屬層阻擋，使得影像感測器的光量子效率(quanta efficiency)降低。相較於前照式影像感器，背照式影像感器光線由半導體基材的背面入射，不必穿過內層金屬層，即可到達感測陣列。因此，整個感測陣列都可用來感測光子，故背照式影像感測器具有比前照式影像感測器要好的光量子效率。

不過，製作背照式影像感測器的製程步驟通常需要薄化半導體基材。除了必須額外地在半導體基材上貼附承載晶圓(handle wafer)外，承載晶圓的存在也會阻擋內層金屬層形成銲墊。因此還必需在承載晶圓中形成通矽穿孔(Through-Silicon Via；TSV)，方可進行後續的佈線封裝。相對於前照式影像感元件，製程步驟相對複雜，製程成本更因此居高不下。

為了解決此一問題，目前已有技術，在前照式影像感元件的感測區形成凹室，將彩色濾光層(Color Filter，CF)嵌入感測區之中，以縮短入射光的傳播距離，並搭配微透鏡(micro lens)結構來增加光量子效率，可在較低製程成本下，達到與背照式影像感測器實質相同的光學效果。然而，此一作法仍然需要耗費額外的光罩與蝕刻製程，製作成本依然偏高。

因此有需要提供一種更先進的半導體元件及其製作方法，以改善習知技術所面臨的問題。

本發明的一個面向是有關於一種半導體元件，包括：基材、介電層以及金屬銲墊。其中，基材具有邏輯區以及感測區。介電層覆蓋於基材上，具有位於感測區上方的第一開口，以及位於邏輯區上方的第二開口。金屬銲墊位於介電層中，並經由第二開口暴露於外；且第一開口的深度延伸超過金屬銲墊的下表面。

本發明的另一個面向是有關於一種半導體元件的製作方法，包括下述步驟：首先，提供具有邏輯區以及感測區的一基材。接著，提供一介電層覆蓋於基材上，使其具有位於介電層中的一金屬銲墊。然後，進行蝕刻製程，於感測區上方形成第一開口，由介電層的上表面，向下延伸超過金屬銲墊的下表面；並且於邏輯區上方形成第二開口，穿過介電層將金屬銲墊暴露於外。

根據上述，本發明的實施例是揭露一種半導體元件及其製作方法。其係先提供具有邏輯區以及感測區的基材。再於基材上形成具有銲墊的介電層，並藉由同一個蝕刻製程在基材的邏輯區上方的介電層中形成一開口，將銲墊的上表面暴露出來，同時在基材的感測區上方的介電層中形成另一開口，由介電層的上表面向下延伸超過金屬銲墊的下表面。藉由整合感測區蝕刻製程(sensor region etch，SRE)與銲墊開口蝕刻製程(pad etch)，來節省光罩與蝕刻步驟，達到降低製作成本的目的。

100‧‧‧半導體元件

101‧‧‧基材

102‧‧‧邏輯區

103‧‧‧感測區

104‧‧‧感測單元

104a‧‧‧光電二極體

104b‧‧‧轉換閘極結構

105‧‧‧淺溝隔離結構

106‧‧‧介電層

106a‧‧‧介電層的上表面

107‧‧‧金屬銲墊

107a‧‧‧金屬銲墊的下表面

107b‧‧‧金屬銲墊的上表面

108‧‧‧內連線金屬層

109‧‧‧蝕刻製程

110‧‧‧第一開口

110a‧‧‧第一開口的底面

110b‧‧‧第一開口的側壁

111‧‧‧第二開口

112‧‧‧探針

113‧‧‧保護層

113a‧‧‧氮化矽層

113b‧‧‧矽氧化物層

114‧‧‧彩色濾光層

115‧‧‧平坦化層

116‧‧‧微透鏡

117‧‧‧合金熱處理製程

H1‧‧‧深度

H2‧‧‧距離

為了對本發明之上述實施例及其他目的、特徵和優點能更明顯易懂，特舉數個較佳實施例，並配合所附圖式，作詳細說明如下：第1A圖至第1F圖係根據本發明的一實施例所繪示的一系列製作半導體元件的製程結構剖面示意圖。

本發明是提供一種半導體元件及其製作方法，可改善習知半導體元件製作成本偏高的問題。為了對本發明之上述實施例及其他目的、特徵和優點能更明顯易懂，下文特舉一具有邏輯區和感測區的影像感測元件及其製作方法作為較佳實施例，並配合所附圖式作詳細說明。

但必須注意的是，這些特定的實施案例與方法，並非用以限定本發明。本發明仍可採用其他特徵、元件、方法及參數來加以實施。較佳實施例的提出，僅係用以例示本發明的技術特徵，並非用以限定本發明的申請專利範圍。該技術領域中具有通常知識者，將可根據以下說明書的描述，在不脫離本發明的精神範圍內，作均等的修飾與變化。在不同實施例與圖式之中，相同的元件，將以相同的元件符號加以表示。

請參照第1A圖至第1F圖，第1A圖至第1F圖係根據本發明的一實施例所繪示的一系列製作半導體元件100的製程結構剖面示意圖。在本發明的一些實施例之中，半導體元件100可以是一種影像感測元件，較佳為一種接觸式感光元件(Contact Image Sensor，CIS)元件，以下簡稱影像感測元件100。

在本實施例之中，製作影像感測元件100的方法包括下述步驟：首先，提供具有至少一個邏輯區102以及至少一個感測區103的基材101(如第1A圖所繪示)。在本發明的一些實施例之中，基材101可以是一種矽基材，例如矽晶圓。基材101上的邏輯區102以及感測區103則係藉由前段製程(Front-End-Of-Line；FEOL)，在基材101上所定義而成。

在本發明的一些實施例之中，感測區103包含由複數個感測單元104所構成的陣列結構。其中，每一個感測單元104至少包括一個光電二極體(photodiode)104a和至少一個轉換閘極(transfer gate)結構104b，且藉由淺溝隔離(Sallow Trench Isolation；STI)結構105彼此隔離。邏輯區102則位於基材101的週邊區，也藉由淺溝隔離結構105與感測區103隔離。

接著，在感測區103以及邏輯區102的上方，形成至少一層介電層106以覆蓋基材101；並且使介電層106中具有一個金屬銲墊107(如第1B圖所繪示)。在本發明的一些實施例之中，介電層106可以是藉由沉積製程在基材101表面所形成的二氧化矽(silicon dioxide，SiO₂)材質層、四乙氧基矽烷(tetraethyl orthosilicate，TEOS)沉積層或氟矽玻璃(Fluorosilicate glass，FSG)層。

在本發明的另一些實施例之中，介電層106也可以是藉由金屬內連線(metal interconnection)製程所形成的內層介電(Interlayer Dielectric，ILD)材質層。其中，介電層106中包埋有複數個彼此堆疊的內連線金屬層108；而金屬銲墊107可以是內連線金屬層108之最上層金屬層的一部分。其中，金屬銲墊107位於邏輯區102上方，用來與一外部導線(未繪示)電性連接。

然後，進行一次蝕刻製程109，移除位於感測區103上方一部分的介電層106，藉以在複數個感測單元104上方的介電層106中形成第一開口110，同時在邏輯區102上方的介電層106中形成第二開口111。其中，第一開口110由介電層106的上表面106a，向下延伸超過金屬銲墊107的下表面107a；第二開口111則穿過部分的介電層106將金屬銲墊107的上表面107b暴露於外。

在本發明的一些實施例之中，第一開口110的深度H1，由介電層106的上表面106a起算，實質大於10μm。而介電層106的上表面106a與金屬銲墊107的下表面107a的距離H2實質小於8μm。換句話說，以基材101的表面為基準，第一開口110的底面110a低於包埋於介電層106中之金屬銲墊107的下表面107a。

之後，對影像感測元件100進行一晶圓接受度測試(Wafer Acceptance Test，WAT)。在本發明的一些實施例之中，晶圓接受度測試係以探針112與金屬銲墊107的上表面107b接觸，藉以量測影像感測元件100的相關電子特性(如第1D圖所繪示)。另外，在進行一晶圓接受度測試之前，一般會對影像感測元件100進行一個可選擇性的熱製程，例如進行一個操作溫度實質大於450℃的合金熱處理(Alloy Annealing)製程117，使影像感測元件 100的電子特性符合預設標準(如第1C圖所繪示)。

在測試合格後，於介電層106上方依序形成一保護層113覆蓋介電層106、第一開口110的側壁110b和底面110a以及金屬銲墊107。在本發明的一些實施例之中，保護層113的形成方式包括下述步驟：先藉由沉積方式，例如操作溫度實質高於450℃化學氣相沉積(Chemical Vapor Deposition，CVD)或氣相沉積(Physical Vapor Deposition，PVD)，在介電層106上形成氮化矽(silicon nitride)層113a覆蓋介電層106、第一開口110的側壁110b和底面110a以及金屬銲墊107。之後，再於氮化矽層113a上沉積一層矽氧化物(silicon oxide)層113b(如第1E圖所繪示)。在發明的另一些實施例之中，前述的合金熱處理製程也可以在保護層113形成之後才進行。

接著，在第一開口110之中形成一彩色濾光層114，使其對準位於感測區103之中的感測單元104；並在彩色濾光層114上方形成一平坦化層(planarization layer)115，且填滿第一開口110。隨後對平坦化層115進行平坦化步驟；並於平坦化層115上方形成複數個微透鏡116(如第1F圖所繪示)。後續，進行一連串的後段製程，包括以蝕刻步驟將覆蓋在金屬銲墊107上的一部分保護層113移除(重新開口)，使金屬銲墊107再經由第二開口111暴露於外，並完成影像感測元件100的製備。

請再參照第1F圖，在本實施例中，影像感測元件100至少包括：基材101、感測單元104、介電層106、金屬銲墊 107、彩色濾光層114以及微透鏡116。其中，基材101具有邏輯區102以及感測區103。感測單元104位於感測區103之中。介電層106覆蓋於基材106上，具有位於感測區103上方的第一開口110，以及位於邏輯區102上方的第二開口111。金屬銲墊107位於邏輯區102上方的介電層106之中，並經由第二開口111暴露於外。其中，第一開口110的深度延伸超過金屬銲墊107的下表面107a。彩色濾光層114形成於第一開口110之中，並且對準感測單元104。微透鏡116形成於彩色濾光層114上。

根據上述，本發明的實施例是揭露一種半導體元件及其製作方法。其係先提供具有邏輯區以及感測區的基材。再於基材上形成具有銲墊的介電層，並藉由同一個蝕刻製程在基材的邏輯區上方的介電層中形成一開口，將銲墊的上表面暴露出來，同時在基材的感測區上方的介電層中形成另一開口，由介電層的上表面向下延伸超過金屬銲墊的下表面。藉由整合感測區蝕刻製程與銲墊開口蝕刻製程，來節省光罩與蝕刻步驟，達到降低製作成本的目的。

雖然本發明已以較佳實施例揭露如上，然其並非用以限定本發明，任何該技術領域中具有通常知識者，在不脫離本發明之精神和範圍內，當可作些許之更動與潤飾，因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。

Claims

一種半導體元件(100)，包括：一基材(101)具有一邏輯區(102)以及一感測區(103)；一介電層(106)，覆蓋於該基材上，具有位於該感測區上方的一第一開口(110)，以及位於該邏輯區上方的一第二開口(111)；以及一金屬銲墊(107)，位於該介電層中，且經由該第二開口暴露於外；且該第一開口具有延伸超過該金屬銲墊之一下表面(107a)的一深度(H1)；其中，該第一開口的深度大於該第二開口的深度。
如申請專利範圍第1項所述之半導體元件，其中該介電層具有一上表面(106a)，該第一開口的該深度由該上表面起算實質大於10μm。
如申請專利範圍第2項所述之半導體元件，其中該介電層係一二氧化矽材質層、一四乙氧基矽烷(TEOS)沉積層或一氟矽玻璃(Fluorosilicate glass,FSG)層。
如申請專利範圍第2項所述之半導體元件，其中該上表面和該下表面之間具有實質小於8μm的一距離(H2)。
如申請專利範圍第2項所述之半導體元件，更包括：一彩色濾光層(Color Filter，CF)(114)，位於該第一開口之中；以及一微透鏡層(micro lens)(116)，位於該彩色濾光層之上。
一種半導體元件(100)的製作方法，包括：提供一基材(101)，使其具有一邏輯區(102)以及一感測區(103)；提供一介電層(106)，覆蓋於該基材上，使其具有一金屬銲墊(107)，位於該介電層中；以及進行一蝕刻製程(109)，於該感測區上方形成一第一開口(110)，由該介電層的一上表面(106a)，向下延伸超過該金屬銲墊之一下表面(107a)；且於該邏輯區上方形成一第二開口(111)，穿過該介電層將該金屬銲墊暴露於外；其中，該第一開口的深度大於該第二開口的深度。
如申請專利範圍第6項所述之半導體元件的製作方法，更包括對該金屬銲墊進行一晶圓接受度測試(Wafer Acceptance Test，WAT)(117)。
如申請專利範圍第7項所述之半導體元件的製作方法，在該晶圓接受度測試之前，更包括：進行一熱製程(117)，其中該熱製程具有實質大於450℃的一溫度。
如申請專利範圍第8項所述之半導體元件的製作方法，其中該熱製程係一氮化矽(silicon nitride)沉積製程或一合金熱處理(Alloy Annealing)製程(117)。
如申請專利範圍第6項所述之半導體元件的製作方法，更包括：形成一保護層(113)，覆蓋該介電層、該第一開口的一側壁(110b)和一底面(110a)以及該金屬銲墊。
如申請專利範圍第10項所述之半導體元件的製作方法，其中形成該保護層的步驟，包括於該介電層、該第一開口的該側壁和該底面以及該金屬銲墊上沉積一氮化矽層(113a)；以及於該氮化矽保護層上形成一矽氧化物(silicon oxide)層(113b)。
如申請專利範圍第10項所述之半導體元件的製作方法，其中在形成該保護層之後還包括進行一合金熱處理製程(117)。
如申請專利範圍第6項所述之半導體元件的製作方法，更包括：於該第一開口之中形成一彩色濾光層(114)；以及於該彩色濾光層之上形成一微透鏡層(116)。
如申請專利範圍第6項所述之半導體元件的製作方法，其中該介電層具有一上表面(106a)，該第一開口的該深度由該上表面起算實質大於10μm。