TWI632771B - 阻抗校正裝置及其方法 - Google Patents

阻抗校正裝置及其方法 Download PDF

Info

Publication number
TWI632771B
TWI632771B TW106128108A TW106128108A TWI632771B TW I632771 B TWI632771 B TW I632771B TW 106128108 A TW106128108 A TW 106128108A TW 106128108 A TW106128108 A TW 106128108A TW I632771 B TWI632771 B TW I632771B
Authority
TW
Taiwan
Prior art keywords
switch
digital signal
contact
voltage
load
Prior art date
Application number
TW106128108A
Other languages
English (en)
Other versions
TW201914213A (zh
Inventor
詹政邦
吳健銘
雷良煥
林見儒
Original Assignee
瑞昱半導體股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 瑞昱半導體股份有限公司 filed Critical 瑞昱半導體股份有限公司
Priority to TW106128108A priority Critical patent/TWI632771B/zh
Priority to US15/985,653 priority patent/US10211831B1/en
Application granted granted Critical
Publication of TWI632771B publication Critical patent/TWI632771B/zh
Publication of TW201914213A publication Critical patent/TW201914213A/zh

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0005—Modifications of input or output impedance
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/017545—Coupling arrangements; Impedance matching circuits
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/0264—Arrangements for coupling to transmission lines
    • H04L25/0278—Arrangements for impedance matching
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/0264—Arrangements for coupling to transmission lines
    • H04L25/0298—Arrangement for terminating transmission lines

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Power Engineering (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Logic Circuits (AREA)
  • Dc Digital Transmission (AREA)

Abstract

本發明提供一種阻抗校正裝置，包括時序器、第一傳送器、第一可變電阻、第二可變電阻及第一接收器。第一可變電阻用於接收第一調整碼。第二可變電阻用於接收第二調整碼。其中，第一接收器根據第一接觸電壓產生第一接觸數位訊號，第一接收器根據第一終端電壓及第一調整碼產生第一終端數位訊號，第一接收器根據負載電壓及第二調整碼產生第一負載數位訊號，時序器根據第一接觸數位訊號、第一終端數位訊號及第一負載數位訊號動態調整第一調整碼及第二調整碼。

Description

阻抗校正裝置及其方法
一種校正裝置，尤指一種阻抗校正裝置及其方法。
半導體製程中，會造成部分程度的製程偏移，而製程偏移會造成積體電路中各種電子元件的參數改變，參數例如是阻抗的電感值或是電阻值會偏移。在通訊系統中，嚴格規範傳送端及接收端之間必須阻抗匹配，若無法形成阻抗匹配則可能導致訊號失真或是斷訊的缺點。先前技術中，以微調的方式修正電阻值，或是以製程控制來降低製程偏移。以微調的方式修正電阻值會增加測試時間及成本。以製程控制會增加積體電路的成本。
本發明提出一種阻抗校正裝置及其方法，透過加入少量的電子元件，以及利用調整碼來調整可變電阻的阻抗值，透過數位轉類比的方式，找出最佳的阻抗匹配數位訊號。
本發明實施例提供一種阻抗校正裝置，具有時序器、第一通道、第一開關、第一接觸電阻及負載電阻。時序器耦接第一通道，負載電阻的一端用於耦接第一開關的一端，負載電阻的另一端接地，第一開關的另一端用於耦接第一接觸電阻的一端且具有負載電壓。阻抗校正裝置包括第一傳送器、第一可變電阻及第一接收器。第一可變電阻的一端耦接第一傳送器且具有第一終端電壓， 第一可變電阻用於接收第一調整碼，第一接觸電阻的另一端耦接第一可變電阻的另一端且具有第一接觸電壓。第一接收器具有第一輸入端、第二輸入端、第三輸入端及第一輸出端。第一輸入端用於耦接第二開關的一端，第二開關的另一端為第一終端電壓，第二輸入端用於耦接第三開關的一端，第三開關的另一端為第一接觸電壓，第三輸入端用於耦接第四開關的一端。其中，第二可變電阻的一端用於耦接第四開關的另一端，第二終端電阻用於接收第二調整碼。其中，第一接收器根據第一接觸電壓產生第一接觸數位訊號，第一接收器根據第一終端電壓及第一調整碼產生第一終端數位訊號，第一接收器根據負載電壓及第二調整碼產生第一負載數位訊號。時序器根據第一接觸數位訊號、第一終端數位訊號及第一負載數位訊號動態調整第一調整碼及第二調整碼。
本發明實施例提供一種阻抗校正方法，適用於阻抗校正裝置，具有第一通道，阻抗校正裝置包括時序器、第一接收器、第一可變電阻、第二可變電阻、第一接觸電阻、負載電阻及第一傳送器。第一可變電阻用於接收第一調整碼，第二可變電阻用於接收第二調整碼。第一接收器具有第一輸入端、第二輸入端、第三輸入端及第一輸出端，第一輸入端用於耦接第二開關的一端，第二開關的另一端為第一終端電壓，第二輸入端用於耦接第三開關的一端，第三開關的另一端為第一接觸電壓，第三輸入端用於耦接第四開關的一端。阻抗校正方法包括：第一接收器根據第一接觸電阻的第一接觸電壓產生第一接觸數位訊號；第一接收器根據第一可變電阻的第一終端電壓及第一調整碼產生第一終端數位訊號；第一接收器根據負載電阻的負載電壓及第二調整碼產生第一負載數位訊號；以及時序器根據第一接觸數位訊號、第一終端數位訊號及第一負載數位訊號動態調整第一調整碼及第二調整碼。
為使能更進一步瞭解本發明之特徵及技術內容，請參閱以下有關本發明之詳細說明與附圖，但是此等說明與所附圖式僅係用 來說明本發明，而非對本發明的權利範圍作任何的限制。
1、2、3‧‧‧阻抗校正裝置
110‧‧‧第一傳送器
120‧‧‧第一接收器
121、241、361、381‧‧‧第一輸入端
122、242、362、382‧‧‧第二輸入端
123、243、363、383‧‧‧第三輸入端
124‧‧‧第一輸出端
244‧‧‧第二輸出端
364‧‧‧第三輸出端
384‧‧‧第四輸出端
131‧‧‧第一開關
132‧‧‧第二開關
133‧‧‧第三開關
134‧‧‧第四開關
235‧‧‧第五開關
236‧‧‧第六開關
237‧‧‧第七開關
338‧‧‧第八開關
339‧‧‧第九開關
310‧‧‧第十開關
311‧‧‧第十一開關
312‧‧‧第十二開關
313‧‧‧第十三開關
230‧‧‧第二傳送器
240‧‧‧第二接收器
350‧‧‧第三傳送器
360‧‧‧第三接收器
370‧‧‧第四傳送器
380‧‧‧第四接收器
CH1~CH4‧‧‧第一通道~第四通道
RT1~4code‧‧‧第一調整碼~第四調整碼
RTX1~4‧‧‧第一可變電阻~第四可變電阻
RC1~4‧‧‧第一接觸電阻~第四接觸電阻
RL‧‧‧負載電阻
VTX1~4‧‧‧第一終端電壓~第四終端電壓
VC1~4‧‧‧第一接觸電壓~第四接觸電壓
VL‧‧‧負載電壓
DC1~4‧‧‧第一接觸數位訊號~第四接觸數位訊號
DTX1~4‧‧‧第一終端數位訊號~第四終端數位訊號
DL1~4‧‧‧第一負載數位訊號~第四負載數位訊號
S405‧‧‧根據第一接觸電壓產生第一接觸數位訊號
S410‧‧‧根據第一終端電壓及第一調整碼產生第一終端數位訊號
S415‧‧‧根據負載電壓及第二調整碼產生第一負載數位訊號
S420‧‧‧根據第一接觸數位訊號、第一終端數位訊號及第一負載數位訊號動態調整第一調整碼及第二調整碼
S505‧‧‧根據第二接觸電壓產生第二接觸數位訊號
S510‧‧‧根據第二終端電壓及第二調整碼產生第二終端數位訊號
S515‧‧‧根據負載電壓及第二調整碼產生第二負載數位訊號
S520‧‧‧根據第二接觸數位訊號、第二終端數位訊號及第二負載數位訊號透過時序器動態調整第二調整碼
S605‧‧‧根據第三接觸電壓產生第三接觸數位訊號
S610‧‧‧根據第三終端電壓及第三調整碼產生第三終端數位訊號
S615‧‧‧根據負載電壓及第四調整碼產生第三負載數位訊號
S620‧‧‧根據第三接觸數位訊號、第三終端數位訊號及第三負載數位訊號透過時序器動態調整第三調整碼及第四調整碼
S705‧‧‧根據第四接觸電壓產生第四接觸數位訊號
S710‧‧‧根據第四終端電壓及第四調整碼產生第四終端數位訊號
S715‧‧‧根據負載電壓及第四調整碼產生第四負載數位訊號
S720‧‧‧根據第四接觸數位訊號、第四終端數位訊號及第四負載數位訊號動態調整第四調整碼
圖1為本發明實施例之阻抗校正裝置之電路圖。
圖2為本發明實施例之另一阻抗校正裝置之電路圖。
圖3為本發明實施例之又一阻抗校正裝置之電路圖。
圖4為本發明實施例之阻抗校正方法之方法流程圖。
圖5為本發明實施例之另一阻抗校正方法之方法流程圖。
圖6為本發明實施例之又一阻抗校正方法之方法流程圖。
圖7為本發明實施例之再一阻抗校正方法之方法流程圖。
在量產測試機台中，一般具有終端電阻、接觸電阻及負載電阻來測試電路的電性參數，終端電阻、接觸電阻及負載電阻形成串聯結構，分別具有終端電壓、接觸電壓及負載電壓。終端電阻為可變電阻。負載電阻設定約為50歐姆，接觸電阻設定約為0歐姆，當終端電阻等於負載電阻時，接觸電壓及負載電壓的相加值等於終端電壓，以形成阻抗匹配。以下實施例說明即提出本發明透過在阻抗校正裝置內設有至少一傳送器、至少一接收器、多個開關及多個可變電阻，透過類比轉數位的方式，達成自動阻抗校正。
請參閱圖1所示，圖1為本發明實施例之阻抗校正裝置之電路圖。阻抗校正裝置1包括時序器(圖未示)、第一傳送器110、第一接收器120、第一開關131、第二開關132、第三開關133、第四開關134、第一可變電阻RTX1、第二可變電阻RTX2、第一接觸電阻RC1及負載電阻RL。第一接收器120更包括第一輸入端121、第二輸入端122、第三輸入端123及第一輸出端124。阻抗校正裝置1具有第一通道CH1。時序器耦接第一通道CH1。
第一可變電阻RTX1的一端耦接第一傳送器110且具有第一終端電壓VTX1，第一可變電阻RTX1用於接收第一調整碼RT1code，以調整第一可變電阻RTX1的阻抗值。第一接觸電阻RC1的一端耦接第一可變電阻RTX1的另一端且具有第一接觸電壓VC1。第一開關131的一端用於耦接接觸電阻RC1的另一端且具有負載電壓VL。負載電阻RL的一端用於耦接第一開關131的另一端，負載電阻RL的另一端接地。第一輸入端121用於耦接第二開關132的一端，第二開關132的另一端為第一終端電壓VTX1。第二輸入端122用於耦接第三開關133的一端，第三開關133的另一端為第一接觸電壓VC1。第三輸入端123耦接第四開關134的一端。第二可變電阻RTX2的一端用於耦接第四開關134的另一端，第二可變電阻RTX2用於接收第二調整碼RT2code，以調整第二可變電阻RTX2的阻抗值。
當第三開關133導通，第二開關132及第四開關134開啟時，第一接收器120根據第一接觸電壓VC1產生第一接觸數位訊號DC1並輸出至第一輸出端124。當第三開關133導通，第一開關131、第二開關132及第四開關134開啟時，第一接收器120根據第一終端電壓VTX1及第一調整碼RT1code產生第一終端數位訊號DTX1。
第一開關131開啟以使負載電阻RL形成開路，第一調整碼RT1code可以將第一可變電阻RTX1的阻抗值調整為0，此時第一終端電壓VTX1及第一接觸電壓VC1形成等電位，第一接收器120的第三開關133接收到第一終端電壓VTX1。第一接收器120可以為類比數位轉換器，將第一終端電壓VTX1的類比訊號轉換為第一終端數位訊號DTX1。
當第四開關134導通，第二開關132及第三開關133開啟時。第一接收器120根據負載電壓VL及第二調整碼RT2code產生第一負載數位訊號DL1。進一步來說，第二開關132開啟以使第一可 變電阻RTX1形成開路，第三開關133開啟以使第一接觸電路RC1形成開路，第二調整碼RT2code可以將第二可變電阻RTX2的阻抗值調整為0，此時負載電壓VL1及第四開關134形成等電位，第一接收器120的第四開關134接收到負載電壓VL1。第一接收器120將負載電壓VL1的類比訊號轉換為第一負載數位訊號DL1。
時序器根據第一接觸數位訊號DC1、第一終端數位訊號DTX1及第一負載數位訊號DL1動態調整第一調整碼RT1code及第二調整碼RT2code。第一調整碼RT1code及第二調整碼RT2code可以根據查表法來調整第一可變電阻RTX1的阻抗值及第二可變電阻RTX2的阻抗值。第一調整碼RT1code及第二調整碼RT2code也可以根據迭代法來調整第一可變電阻RTX1的阻抗值及第二可變電阻RTX2的阻抗值。舉例來說，第一調整碼RT1code及第二調整碼RT2code的位元數為6bit，第一接收器120根據第一接觸電壓VC1、第一終端電壓VTX1及第一負載電壓VL1轉換出的第一接觸數位訊號DC1、第一終端數位訊號DTX1及第一負載數位訊號DL1的數位碼分別為0~63。阻抗校正裝置1根據查找法或迭代法來動態調整第一可變電阻RTX1的阻抗值及第二可變電阻RTX2的阻抗值，以令第一終端數位訊號DTX1等於第一接觸數位訊號DC1及第一負載數位訊號DL1的相加值來達成阻抗匹配。其中，第一接觸數位訊號DC1及第一負載數位訊號DL1分別等於第一終端數位訊號DTX1的一半為最佳解。
請參閱圖2所示。圖2為本發明實施例之另一阻抗校正裝置之電路圖。阻抗校正裝置2包括第一傳送器110、第一接收器120、第一開關131、第二開關132、第三開關133、第四開關134、第五開關235、第六開關236、第七開關237、第一可變電阻RTX1、第二可變電阻RTX2、第一接觸電阻RC1、負載電阻RL、時序器(圖未示)、第二傳送器230、第二接收器240及第二接觸電阻RC2。第二接收器240更包括第四輸入端241、第五輸入端242、第六輸入 端243及第二輸出端244。阻抗校正裝置2具有第二通道CH2。其中，第一傳送器110、第一接收器120、第一開關131、第二開關132、第三開關133、第四開關134、第一可變電阻RTX1及第一接觸電阻RC的詳細說明請參考圖1的實施例說明，在此不再贅述。
時序器耦接第一通道CH1及第二通道CH2，用於輸入不同的時序碼來分別控制第一調整碼RT1code及第二調整碼RT2code，時序器控制第一通道CH1及第二通道CH2的作動時間為相異。進一步來說，當第四開關134導通，第二開關132及第三開關133開啟時。第一接收器120根據負載電壓VL及第二調整碼RT2code產生第一負載數位訊號DL1。此時，第一通道CH1對第一負載數位訊號DL1取樣時需根據第二調整碼RT2code。換句話說，第一通道CH1對第一負載數位訊號DL1取樣時需占用第二通道CH2中第二可變電阻RTX2的第二調整碼RT2code。因此，第一通道CH1對各數位訊號取樣的時間範圍裡，第二通道CH2中的第二傳送器230及第二接收器240可視為關閉。
第二接觸電阻RC2的一端耦接第二可變電阻RTX2的另一端，第二接觸電阻RC2的另一端用於耦接負載電阻RL。第四輸入端241耦接第五開關235的一端，第五開關235的另一端為第二終端電壓VTX2，第五輸入端242用於耦接第六開關236的一端，第六開關236的另一端為第二接觸電壓VC2，第六輸入端243用於耦接第七開關237的一端，第七開關237的另一端耦接第一通道CH1。
當第六開關236導通，第五開關235及第七開關237開啟時，第二接收器240根據第二接觸電壓VC2產生第二接觸數位訊號DC2。當第六開關236導通，第一開關313、第五開關235及第七開關237開啟時，第一開關131開啟以使負載電阻RL形成開路，第二調整碼RT2code可以將第二可變電阻RTX2的阻抗值調整為0，此時第二終端電壓VTX2及第二接觸電壓VC2形成等電位，第二接收器240的第六開關236接收到第二終端電壓VTX2，第二接收器240 根據第二終端電壓VTX2及第二調整碼RT2code產生第二終端數位訊號DTX2。
當第五開關235導通，第一開關131、第六開關236及第七開關237開啟時，第一開關131開啟以使負載電阻RL形成開路，第二調整碼RT2code可以將第二可變電阻RTX2的阻抗值調整為0。此時第二終端電壓VTX2、第二接觸電壓VC2及負載電壓VL形成等電位，第二接收器240的第五開關235接收到負載電壓VL。第二接收器240根據負載電壓VL及第二調整碼RT2code產生第二負載數位訊號DL2。時序器根據第二接觸數位訊號DC2、第二終端數位訊號DTX2及第二負載數位訊號DL2動態調整第二調整碼RT2code。
請參閱圖3所示，圖3為本發明實施例之又一阻抗校正裝置之電路圖。阻抗校正裝置3包括時序器(圖未示)、第一通道CH1、第二通道CH2、第三通道CH3及第四通道CH4。第一通道CH1、第二通道CH2、第三通道CH3及第四通道CH4分別耦接時序器，並接收時序器所傳送的時序碼。其中，第一通道CH1及第二通道CH2的詳細說明，請參考圖1及圖2的實施例說明，在此不再贅述。阻抗校正裝置3更包括第三傳送器350、第三可變電阻RTX3、第三接觸電阻RC3、第三接收器360、第四傳送器370、第四可變電阻RTX4、第四接觸電阻RC4及負載電阻RL。第三接收器360具有第七輸入端361、第八輸入端362、第九輸入端363及第三輸出端364。第四接收器380具有第十輸入端381、第十一輸入端382、第十二輸入端383及第四輸出端384。
第三可變電阻RTX3的一端耦接第三傳送器350，第三可變電阻RTX3的一端具有第三終端電壓VTX3，第三可變電阻RTX3用於接收第三調整碼RT3code，第三調整碼RT3code用於調整第三可變電阻RTX3的電阻值。第三接觸電阻RC3的一端耦接第三可變電阻RTX3的另一端，第三接觸電阻RC3的一端具有第三接觸電壓VC3，第三接觸電阻RC3的另一端用於耦接負載電阻RL。第七輸入端361用 於耦接第八開關338的一端，第八開關388的另一端為第三終端電壓VTX3，第八輸入端362用於耦接第九開關339的一端，第九開關339的另一端為第三接觸電壓VC3，第九輸入端363用於耦接第十開關310的一端。其中，第四可變電阻RTX4的一端用於耦接第十開關310的另一端，第四可變電阻RTX4用於接收第四調整碼RT4code。
當第九開關339導通，第八開關338及第十開關310開啟時，第三接收器360根據第三接觸電壓VC3產生第三接觸數位訊號DC3。當第九開關339導通，第一開關131、第八開關338及第十開關310開啟時，第一開關131開啟以使負載電阻RL形成開路，第三調整碼RT3code可以將第三可變電阻RTX3的阻抗值調整為0，此時第三終端電壓VTX3及第三接觸電壓VC3形成等電位，第三接收器360根據第三終端電壓VTX3及第三調整碼RT3code產生第三終端數位訊號DTX3。
當第十開關導通310，第八開關338及第九開關339開啟時，第四調整碼RT4code可以將第四可變電阻RTX4的阻抗值調整為0，第三接收器360根據負載電壓VL及第四調整碼RT4code產生第三負載數位訊號DL3。時序器根據第三接觸數位訊號DC3、第三終端數位訊號DTX3及第三負載數位訊號DL3動態調整第三調整碼RT3code及第四調整碼RT4code。進一步來說，第一通道CH1在進行阻抗校正時，第二通道CH2視為關閉。第三通道CH3在進行阻抗校正時，第四通道CH4視為關閉。因此，時序器可以控制第一通道CH1及第三通道CH3的作動時間為相同。
第四傳送器370耦接第四可變電阻RTX4的一端。第四接觸電阻RC4的一端耦接第四可變電阻RTX4的另一端，第四接觸電阻RC4的另一端用於耦接負載電阻RL。第十輸入端381用於耦接第十一開關311的一端，第十一開關311的另一端為第四終端電壓VTX4。第十一輸入端382用於耦接第十二開關312的一端，第十二開關 312的另一端為第四接觸電壓VC4，第十二輸入端383用於耦接第十三開關313的一端，第十三開關313的另一端耦接第三通道CH3。
當第十二開關312導通，第十一開關311及第十三開關313開啟時，第四接收器380根據第四接觸電壓VC4產生第四接觸數位訊號DC4。當第十二開關312導通，第一開關131、第十一開關311及第十三開關313開啟時，第四接收器380根據第四終端電壓VTX4及第四調整碼RT4code產生第四終端數位訊號DTX4。當第十一開關311導通，第一開關131、第十二開關312及第十三開關313開啟時，第四接收器380根據負載電壓VL及第四調整碼RT4code產生第四負載數位訊號DL4。時序器根據第四接觸數位訊號DC4、第四終端數位訊號DTX4及第四負載數位訊號DL4動態調整第四調整碼RT4code。
請同時參閱圖1及圖4，圖4為本發明實施例之阻抗校正方法之方法流程圖。在步驟S405中，第一接收器120根據第一接觸電阻RC1的第一接觸電壓VC1產生第一接觸數位訊號DC1。在步驟S410中，第一接收器120根據第一可變電阻RTX1的第一終端電壓VTX1及第一調整碼RT1code產生第一終端數位訊號DTX1。在步驟S415中，第一接收器120根據負載電阻RL的負載電壓VL及第二調整碼RT2code產生第一負載數位訊號DL。在步驟S420中，時序器根據第一接觸數位訊號DC1、第一終端數位訊號DTX1及第一負載數位訊號DL1動態調整第一調整碼RT1code及第二調整碼RT2code。
當第三開關133導通，第二開關132及第四開關134開啟時，第一接收器120根據第一接觸電壓VC1產生第一接觸數位訊號DC1並輸出至第一輸出端124。當第三開關133導通，第一開關131、第二開關132及第四開關134開啟時，第一接收器120根據第一終端電壓VTX1及第一調整碼RT1code產生第一終端數位訊號DTX1 。當第四開關134導通，第二開關132及第三開關133開啟時。第一接收器120根據負載電壓VL及第二調整碼RT2code產生第一負載數位訊號DL1。第一調整碼RT1code及第二調整碼RT2code可以根據查表法來調整第一可變電阻RTX1的阻抗值及第二可變電阻RTX2的阻抗值。第一調整碼RT1code及第二調整碼RT2code也可以根據迭代法來調整第一可變電阻RTX1的阻抗值及第二可變電阻RTX2的阻抗值。
請同時參閱圖2及圖5，圖5為本發明實施例之另一阻抗校正方法之方法流程圖。在步驟S505中，第二接收器240根據第二接觸電阻RC2的第二接觸電壓VC2產生第二接觸數位訊號DC2。在步驟S510中，第二接收器240根據第二可變電阻RTX2的第二終端電壓VTX2及第二調整碼RT2code產生第二終端數位訊號DTX2。在步驟S515中，第二接收器240根據負載電阻RL的負載電壓VL及第二調整碼RT2code產生第二負載數位訊號DL2。在步驟S520中，時序器根據第二接觸數位訊號DC2、第二終端數位訊號DTX2及第二負載數位訊號DL動態調整第二調整碼RT2code。
請同時參閱圖3及圖6，圖6為本發明實施例之又一阻抗校正方法之方法流程圖。在步驟S605中，第三接收器360根據第三接觸電阻RC3的第三接觸電壓VC3產生第三接觸數位訊號DC3。在步驟S610中，第三接收器360根據第三可變電阻RTX3的第三終端電壓VTX3及第三調整碼RT3code產生第三終端數位訊號DTX3。在步驟S615中，第三接收器360根據負載電阻RL的負載電壓VL及第四調整碼RT4code產生第三負載數位訊號DL3。在步驟S620中，時序器根據第三接觸數位訊號DC3、第三終端數位訊號DTX3及第三負載數位訊號DL3動態調整第三調整碼RT3code及第四調整碼RT4code。其中，時序器控制第一通道CH1及第三通道CH3的作動時間為相同。
請同時參閱圖3及圖7，圖7為本發明實施例之再一阻抗校正 方法之方法流程圖。在步驟S705中，第四接收器380根據第四接觸電阻RC4的第四接觸電壓VC4產生第四接觸數位訊號DC4。在步驟S710中，第四接收器380根據第四可變電阻RTX4的第四終端電壓VTX4及第四調整碼RT4code產生第四終端數位訊號DTX4。在步驟S715中，第四接收器380根據負載電阻RL的負載電壓VL及第四調整碼RT4code產生第四負載數位訊號DL4。在步驟S720中，時序器根據第四接觸數位訊號DC4、第四終端數位訊號DTX4及第四負載數位訊號DL4動態調整第四調整碼RT4code。
綜上所述，本發明所提出之一種阻抗校正裝置，利用自動校正阻抗值的方式，以達到阻抗匹配。將調整碼輸入至可變電阻，以調整可變電阻的阻抗值，透過查表法或迭代法找出最佳組合，使終端數位訊號等於接觸數位訊號及負載數位訊號的相加值來達成阻抗匹配。本發明所提出的阻抗校正裝置可以應於在類比前端電路，將類比訊號轉換成數位訊號以找出阻抗差值或阻抗比例。本發明只需加入少量硬體元件(例如開關)即可自動校正阻抗值，可以降低製造成本。
以上所述僅為本發明的實施例，其並非用以限定本發明的專利保護範圍。任何熟習相像技藝者，在不脫離本發明的精神與範圍內，所作的更動及潤飾的等效替換，仍為本發明的專利保護範圍內。

Claims (10)

  1. 一種阻抗校正裝置，具有一時序器、一第一通道、一第一開關、一第一接觸電阻及一負載電阻，該時序器耦接該第一通道，該負載電阻的一端用於耦接該第一開關的一端，該負載電阻的另一端接地，該第一開關的另一端用於耦接該第一接觸電阻的一端且具有一負載電壓，該阻抗校正裝置包括：一第一傳送器；一第一可變電阻，一端耦接該第一傳送器且具有一第一終端電壓，該第一可變電阻用於接收一第一調整碼，該第一接觸電阻的另一端耦接該第一可變電阻的另一端且具有一第一接觸電壓；以及一第一接收器，具有一第一輸入端、一第二輸入端、一第三輸入端及一第一輸出端，該第一輸入端用於耦接一第二開關的一端，該第二開關的另一端為該第一終端電壓，該第二輸入端用於耦接一第三開關的一端，該第三開關的另一端為該第一接觸電壓，該第三輸入端用於耦接一第四開關的一端；其中，一第二可變電阻的一端用於耦接該第四開關的另一端，該第二終端電阻用於接收一第二調整碼；其中，該第一接收器根據該第一接觸電壓產生一第一接觸數位訊號，該第一接收器根據該第一終端電壓及該第一調整碼產生一第一終端數位訊號，該第一接收器根據該負載電壓及該第二調整碼產生一第一負載數位訊號，該時序器根據該第一接觸數位訊號、該第一終端數位訊號及該第一負載數位訊號動態調整該第一調整碼及該第二調整碼。
  2. 如請求項1所述之阻抗校正裝置，其中該第一接收器根據該第一接觸電壓產生該第一接觸數位訊號時，該第三開關會導通，第二、四開關會開啟。
  3. 如請求項1所述之阻抗校正裝置，其中該第一接收器根據該第一終端電壓及該第一調整碼產生該第一終端數位訊號時，第三開關會導通，第一、二、四開關會開啟。
  4. 如請求項1所述之阻抗校正裝置，其中該第一接收器根據該負載電壓及該第二調整碼產生該負載數位訊號時，該第四開關會導通，第二、三開關會開啟。
  5. 如請求項1所述之阻抗校正裝置，該第一調整碼及該第二調整碼根據查表法來調整該第一可變電阻的阻抗值及該第二可變電阻的阻抗值。
  6. 如請求項1所述之阻抗校正裝置，該第一調整碼及該第二調整碼根據迭代法來調整該第一可變電阻的阻抗值及該第二可變電阻的阻抗值。
  7. 如請求項1所述之阻抗校正裝置，具有一第二通道及一第二接觸電阻，該第二接觸電阻的一端耦接該第二可變電阻的另一端，該第二接觸電阻的另一端用於耦接該負載電阻，該時序器耦接該第二通道，該時序器控制該第一通道及該第二通道的作動時間為相異，該阻抗校正裝置更包括：一第二傳送器；以及一第二接收器，具有一第四輸入端、一第五輸入端、一第六輸入端及一第二輸出端，該第四輸入端用於耦接一第五開關的一端，該第五開關的另一端為一第二終端電壓，該第五輸入端用於耦接一第六開關的一端，該第六開關的另一端為一第二接觸電壓，該第六輸入端用於耦接一第七開關的一端，該第七開關的另一端耦接第一通道；其中，該第二接收器根據該第二接觸電壓產生一第二接觸數位訊號，該第二接收器根據該第二終端電壓及該第二調整碼產生一第二終端數位訊號，該第二接收器根據該負載電壓及該第二調整碼產生一第二負載數位訊號，該時序器根 據該第二接觸數位訊號、該第二終端數位訊號及該第二負載數位訊號動態調整該第二調整碼。
  8. 如請求項7所述之阻抗校正裝置，具有一第三通道及一第三接觸電阻，該第三接觸電阻的一端用於耦接該負載電阻，該時序器耦接該第三通道，該阻抗校正裝置包括：一第三傳送器；一第三可變電阻，一端耦接該第三傳送器且具有一第三終端電壓，該第三可變電阻用於接收一第三調整碼，該第三接觸電阻的另一端耦接該第三可變電阻的另一端且具有一第三接觸電壓；一第三接收器，具有一第七輸入端、一第八輸入端、一第九輸入端及一第三輸出端，該第七輸入端用於耦接一第八開關的一端，該第八開關的另一端為該第三終端電壓，該第八輸入端用於耦接一第九開關的一端，該第九開關的另一端為該第三接觸電壓，該第九輸入端用於耦接一第十開關的一端；以及其中，一第四可變電阻的一端用於耦接該第十開關的另一端，該第四可變電阻用於接收一第四調整碼；其中，該第三接收器根據該第三接觸電壓產生一第三接觸數位訊號，該第三接收器根據該第三終端電壓及該第三調整碼產生一第三終端數位訊號，該第三接收器根據該負載電壓及該第四調整碼產生一第三負載數位訊號，該時序器根據該第三接觸數位訊號、該第三終端數位訊號及該第三負載數位訊號動態調整該第三調整碼及該第四調整碼；該時序器控制該第一通道及該第三通道的作動時間為相同。
  9. 如請求項8所述之阻抗校正裝置，具有一第四通道及一第四接觸電阻，該第四接觸電阻的一端耦接該第四可變電阻的另一端，該第四接觸電阻的另一端用於耦接該負載電阻，該時序器耦 接該第四通道，該阻抗校正裝置包括：一第四傳送器，耦接該第四可變電阻的一端；以及一第四接收器，具有一第十輸入端、一第十一輸入端、一第十二輸入端及一第四輸出端，該第十輸入端用於耦接一第十一開關的一端，該第十一開關的另一端為一第四終端電壓，該第十一輸入端用於耦接一第十二開關的一端，該第十二開關的另一端為一第四接觸電壓，該第十二輸入端用於耦接一第十三開關的一端，該第十三開關的另一端耦接第三通道；其中，該第四接收器根據該第四接觸電壓產生一第四接觸數位訊號，該第四接收器根據該第四終端電壓及該第四調整碼產生一第四終端數位訊號，該第四接收器根據該負載電壓及該第四調整碼產生一第四負載數位訊號，該時序器根據該第四接觸數位訊號、該第四終端數位訊號及該第四負載數位訊號動態調整該第四調整碼。
  10. 一種阻抗校正方法，適用於一阻抗校正裝置，具有一第一通道，該阻抗校正裝置包括一時序器、一第一接收器、一第一可變電阻、一第二可變電阻、一第一接觸電阻、一負載電阻及一第一傳送器，該第一可變電阻用於接收一第一調整碼，該第二可變電阻用於接收一第二調整碼，第一接收器具有一第一輸入端、一第二輸入端、一第三輸入端及一第一輸出端，該時序器耦接該第一通道，該第一輸入端用於耦接一第二開關的一端，該第二開關的另一端為一第一終端電壓，該第二輸入端用於耦接一第三開關的一端，該第三開關的另一端為該第一接觸電壓，該第三輸入端用於耦接一第四開關的一端，該阻抗校正方法包括：該第一接收器根據該第一接觸電阻的該第一接觸電壓產生一第一接觸數位訊號； 該第一接收器根據該第一可變電阻的該第一終端電壓及該第一調整碼產生一第一終端數位訊號；該第一接收器根據該負載電阻的一負載電壓及該第二調整碼產生一第一負載數位訊號；以及該時序器根據該第一接觸數位訊號、該第一終端數位訊號及該第一負載數位訊號動態調整該第一調整碼及該第二調整碼。
TW106128108A 2017-08-18 2017-08-18 阻抗校正裝置及其方法 TWI632771B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW106128108A TWI632771B (zh) 2017-08-18 2017-08-18 阻抗校正裝置及其方法
US15/985,653 US10211831B1 (en) 2017-08-18 2018-05-21 Impedance calibration device and method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW106128108A TWI632771B (zh) 2017-08-18 2017-08-18 阻抗校正裝置及其方法

Publications (2)

Publication Number Publication Date
TWI632771B true TWI632771B (zh) 2018-08-11
TW201914213A TW201914213A (zh) 2019-04-01

Family

ID=63959701

Family Applications (1)

Application Number Title Priority Date Filing Date
TW106128108A TWI632771B (zh) 2017-08-18 2017-08-18 阻抗校正裝置及其方法

Country Status (2)

Country Link
US (1) US10211831B1 (zh)
TW (1) TWI632771B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111564175A (zh) * 2019-02-13 2020-08-21 慧荣科技股份有限公司 存储器接口的阻抗配置方法及计算机可读取存储介质

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6307424B1 (en) * 1999-09-07 2001-10-23 Samsung Electronics Co., Ltd. Programmable impedance control output circuit and programmable impedance control method thereof in semiconductor device
US6734702B1 (en) * 2002-11-12 2004-05-11 Texas Instruments Incorporated Impedance calibration circuit
US7148720B2 (en) * 2003-12-09 2006-12-12 Prolific Technology Inc. Impedance matching circuit and method
TWI528713B (zh) * 2014-09-30 2016-04-01 瑞昱半導體股份有限公司 用於自動校正阻抗匹配的傳輸線驅動電路

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101094984B1 (ko) * 2010-03-31 2011-12-20 주식회사 하이닉스반도체 반도체 집적회로의 임피던스 조정 장치
US8963577B2 (en) * 2013-04-24 2015-02-24 Advanced Micro Devices, Inc. Termination impedance apparatus with calibration circuit and method therefor
US9369128B1 (en) * 2014-08-15 2016-06-14 Altera Corporation Circuits and methods for impedance calibration
KR102529968B1 (ko) * 2016-05-11 2023-05-08 삼성전자주식회사 반도체 메모리 장치의 임피던스 조정 회로, 반도체 메모리 장치 및 반도체 메모리 장치의 동작 방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6307424B1 (en) * 1999-09-07 2001-10-23 Samsung Electronics Co., Ltd. Programmable impedance control output circuit and programmable impedance control method thereof in semiconductor device
US6734702B1 (en) * 2002-11-12 2004-05-11 Texas Instruments Incorporated Impedance calibration circuit
US7148720B2 (en) * 2003-12-09 2006-12-12 Prolific Technology Inc. Impedance matching circuit and method
TWI528713B (zh) * 2014-09-30 2016-04-01 瑞昱半導體股份有限公司 用於自動校正阻抗匹配的傳輸線驅動電路

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111564175A (zh) * 2019-02-13 2020-08-21 慧荣科技股份有限公司 存储器接口的阻抗配置方法及计算机可读取存储介质
CN111564175B (zh) * 2019-02-13 2022-05-31 慧荣科技股份有限公司 存储器接口的阻抗配置方法及计算机可读取存储介质

Also Published As

Publication number Publication date
TW201914213A (zh) 2019-04-01
US20190058472A1 (en) 2019-02-21
US10211831B1 (en) 2019-02-19

Similar Documents

Publication Publication Date Title
US8711952B2 (en) Analog to digital converter with increased sub-range resolution
US9250642B2 (en) Constant current generating circuit using on-chip calibrated resistor and related method thereof
CN101534131B (zh) 校准电路以及相应方法
CN101990071B (zh) 可自动校准输出的解调器、方法及其电视接收器
CN102497341B (zh) 一种本振泄露校准方法及系统
CN105684368B (zh) 总线系统的用户站和减少总线系统中的有线发射的方法
TWI632771B (zh) 阻抗校正裝置及其方法
US20120170735A1 (en) Communication apparatus for rapidly adjusting analog echo cancellation circuit and related echo cancellation method
WO2019242358A1 (en) Resistor calibration
US10985769B2 (en) Transceiver with in-phase and quadrature-phase coupling correction
KR20230086734A (ko) 임피던스 교정 회로 및 방법
Song et al. A 13.5-mW 10-Gb/s 4-PAM Serial Link Transmitter in 0.13-$\mu\hbox {m} $ CMOS Technology
TWI514782B (zh) 接收器
US11063628B2 (en) Communication device capable of echo cancellation
US20150207356A1 (en) Calibration of a bst capacitor control circuit
TW202008737A (zh) 能夠抵銷內部訊號洩漏的無線收發機
CN109428563B (zh) 阻抗校正装置及其方法
CN108667438B (zh) 可补偿带宽的电子装置及相关方法
KR20160146403A (ko) 임피던스 교정회로
US20140029699A1 (en) Reception Circuit
WO2019091300A1 (en) Dc control circuit for controlling resistance of rf transistor
TWI783717B (zh) 前饋式回波消除裝置
CN212571308U (zh) 一种定向耦合器、合路器及通信设备
TWI672915B (zh) 雙路徑類比前端電路與雙路徑訊號接收器
CN104579378B (zh) 一种电容实现预加重电路的低压差分发送器