TWI630644B - 半導體結構及其製作方法 - Google Patents

半導體結構及其製作方法 Download PDF

Info

Publication number
TWI630644B
TWI630644B TW105125200A TW105125200A TWI630644B TW I630644 B TWI630644 B TW I630644B TW 105125200 A TW105125200 A TW 105125200A TW 105125200 A TW105125200 A TW 105125200A TW I630644 B TWI630644 B TW I630644B
Authority
TW
Taiwan
Prior art keywords
source
active region
feature
drain
drain feature
Prior art date
Application number
TW105125200A
Other languages
English (en)
Other versions
TW201738943A (zh
Inventor
劉書豪
蔡彥明
魏仲廷
方子韋
張志維
陳建豪
張惠政
Original Assignee
台灣積體電路製造股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 台灣積體電路製造股份有限公司 filed Critical 台灣積體電路製造股份有限公司
Publication of TW201738943A publication Critical patent/TW201738943A/zh
Application granted granted Critical
Publication of TWI630644B publication Critical patent/TWI630644B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7831—Field effect transistors with field effect produced by an insulated gate with multiple gate structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System
    • H01L21/28518—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System the conductive layers comprising silicides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823814—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the source or drain structures, e.g. specific source or drain implants or silicided source or drain structures or raised source or drain structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H01L29/456—Ohmic electrodes on silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/665—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using self aligned silicidation, i.e. salicide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66636—Lateral single gate silicon transistors with source or drain recessed by etching or first recessed by etching and then refilled
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7842—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate
    • H01L29/7848—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate the means being located in the source/drain region, e.g. SiGe source and drain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76855—After-treatment introducing at least one additional element into the layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System
    • H01L29/161—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System including two or more of the elements provided for in group H01L29/16, e.g. alloys
    • H01L29/165—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System including two or more of the elements provided for in group H01L29/16, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66545—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using a dummy, i.e. replacement gate in a process wherein at least a part of the final gate is self aligned to the dummy gate

Abstract

本揭露提供一方法，在具有第一主動區和第二主動區之半導體基板；於半導體基板上第一主動區中形成第一閘極，而第二主動區中形成第二閘極。第一主動區內的半導體基板上形成具有n型摻雜劑的半導體材料的第一源/汲特徵；而在第二主動區內的半導體基板上形成具有P型摻雜劑的半導體材料的第二源/汲特徵。上述第一與第二半導體主動區的材料成分不同。本揭露，其製程包含對第一源與第二源/汲特徵形成金屬矽化物層，與對金屬矽化物特徵區和源/汲特徵區執行物種的植入製程，以利將物種導入至金屬矽化物層與源/汲特徵之接面。

Description

半導體結構及其製作方法
本揭露是關於一種半導體的製程方法，特別是關於如何降低接觸電阻的製程方法。
隨著積體電路工業的技藝不斷精進，半導體元件的臨界尺寸變得越來越小，進而需要各種新成分及結構不斷被發明並採用。例如，高介電常數材料及金屬用於形成場效電晶體(field-effect transister；FET)的閘極堆疊，此場效電晶體諸如金屬氧化物半導體場效電晶體(metal-oxide-semiconductor FET；MOSFET)，亦可被使用於三維的鰭式場效電晶體(FinFET)。接觸電阻對於促進元件Ion/Ioff表現扮演著重要角色，特別是在10奈米與其之後的世代。即便在源極和汲極上形成金屬矽化物以降低接觸電阻，也無法有效的降低接觸電阻並同時維持其他元件的參數以及元件整體的表現，特別是當元件尺度微縮使接觸面積被嚴重壓縮。為了增加摻雜濃度所使用的高劑量離子植入可以降低接觸電阻，但高濃度摻雜劑可能會擴散至通道中並導致閥值電壓偏 移。
為致力於解決上述的問題，迫切需要的是一有效降低接觸電阻的半導體結構及其製造方法。
依據本揭露之一部分實施例，提供一方法包含提供具有第一主動區及第二主動區的半導體基板；在半導體基板上形成第一主動區內的第一閘極和第二主動區內的第二閘極；在第一主動區內的半導體基板中，以n型摻雜劑形成第一半導體材料的第一源/汲極特徵；在第二主動區內的半導體基板中，以p型摻雜劑形成第二半導體材料的第二源/汲極特徵。上述第一與第二半導體主動區的材料成分不同。本揭露，其製程包含對第一源與第二源/汲特徵形成金屬矽化物層，與對金屬矽化物特徵區和源/汲特徵區執行物種的植入製程，以利將物種導入至金屬矽化物層與源/汲特徵之接面。
本揭露依據部分實施例提供一方法。此方法包含提供具有第一主動區及第二主動區的半導體基板；在第一主動區內的半導體基板中，以n型摻雜劑形成第一半導體材料的第一摻雜特徵；在第二主動區內的半導體基板中，以p型摻雜劑形成第二半導體材料的第二摻雜特徵，上述第一與第二半導體主動區的材料成分不同；接著使用鐿對第一主動區及第二主動區執行離子植入製程，由此將鐿導入至位於第一深度的第一摻雜區和位於第二深度的第二摻雜區，其中第二深度大於第一深度。
本揭露依據部分實施例提供一半導體結構。此半導體結構包含提供具有第一主動區及第二主動區的半導體基板；形成在第一主動區內的半導體基板之第一源/汲極特徵，其中第一源/汲極特徵包含具有n型摻雜劑的第一半導體材料；形成在第二主動區內的半導體基板之第二源/汲極特徵，其中第二源/汲極特徵包含具有p型摻雜劑的第二半導體材料，且上述第一與第二半導體主動區的材料成分不同；以及配置在第一與第二源/汲極特徵上的金屬矽化物層，並對此金屬矽化物層和源/汲極特徵層疊區利用摻雜物種進行離子佈植。
20‧‧‧方法
22‧‧‧操作
24‧‧‧操作
26‧‧‧操作
28‧‧‧操作
30‧‧‧操作
32‧‧‧操作
34‧‧‧操作
36‧‧‧操作
38‧‧‧操作
40‧‧‧操作
45‧‧‧鰭結構
50‧‧‧半導體結構
52‧‧‧基板
54‧‧‧主動區
56‧‧‧主動區
58‧‧‧淺溝槽隔離特徵
60‧‧‧p型井
62‧‧‧n型井
64‧‧‧閘極堆疊
66‧‧‧介電層
68‧‧‧導電層
70‧‧‧內介面層
72‧‧‧閘極間隔層
74‧‧‧源/汲極特徵
76‧‧‧源/汲極特徵
78‧‧‧層間介電質
80‧‧‧接觸孔
82‧‧‧非晶區
84‧‧‧金屬矽化物
86‧‧‧金屬矽化物
88‧‧‧金屬層
88A‧‧‧薄膜
88B‧‧‧薄膜
92‧‧‧金屬物種包含特徵
94‧‧‧金屬物種包含特徵
96‧‧‧接觸孔
100‧‧‧方法
102‧‧‧操作
110‧‧‧方法
120‧‧‧方法
122‧‧‧操作
124‧‧‧操作
126‧‧‧操作
128‧‧‧操作
150‧‧‧方法
152‧‧‧操作
154‧‧‧操作
156‧‧‧操作
158‧‧‧操作
160‧‧‧操作
162‧‧‧操作
164‧‧‧操作
200‧‧‧半導體結構
210‧‧‧基板
212‧‧‧淺溝槽隔離特徵
214‧‧‧主動區
216‧‧‧鰭結構
218‧‧‧摻雜井
220‧‧‧閘極堆疊
222‧‧‧介電層
222A‧‧‧介電層
222B‧‧‧內介面層
224‧‧‧導電層
226‧‧‧封端層
230‧‧‧源/汲極
232‧‧‧汲極特徵
234‧‧‧閘極間隔層
236‧‧‧溝槽
240‧‧‧層間介電質
242‧‧‧溝槽
250‧‧‧閘極堆疊
252‧‧‧內介面層
256‧‧‧導電層
256A‧‧‧封端層
256B‧‧‧阻障層
256C‧‧‧功函數金屬層
256D‧‧‧阻障層
256E‧‧‧金屬填補層
閱讀以下詳細敘述並搭配對應之圖示，可了解本揭露之多個態樣。應注意，根據業界中的標準做法，圖示中各個特徵區並非按比例繪製。事實上，這些特徵區之尺寸可任意增加或減少以利於討論的清晰性。
第1圖為依據部分實施例之半導體元件的製作方法之流程圖。
第2A、3、4、5和6圖為依據部分實施例之半導體元件在各製程階段的剖面圖。
第2B圖為依據另一部分實施例之半導體元件在製程階段的剖面圖。
第7圖和第8圖為依據部分實施例，圖示第6圖之半導體元件的部分之剖面圖。
第9圖為依據部分實施例之半導體元件的製程方法之流程圖。
第10圖為依據部分實施例之半導體元件的製程方法之流程圖。
第11圖為依據部分實施例之半導體元件的製程方法之流程圖。
第12圖為依據部分實施例之半導體元件的製程方法之流程圖。
第13、14、15、16、17、18及19圖為依據部分實施例之半導體元件在各製程階段的剖面圖。
第20圖為依據部分實施例，圖示第19圖之半導體元件的部分之剖面圖。
以下揭露提供眾多不同的實施例或範例，用於實施本案提供的主要內容之不同特徵。下文描述一特定範例之組件及配置以簡化本揭露。當然，此範例僅為示意性，且並不擬定限制僅止於此案例。舉例而言，以下描述「第一特徵形成在第二特徵之上方或之上」，於實施例中可包括第一特徵與第二特徵直接接觸，且亦可包括在第一特徵與第二特徵之間形成額外特徵使得第一特徵及第二特徵無直接接觸。
第1圖為方法20的一實施例之流程圖，方法20為依據本揭露之態樣，製造具有n型及p型場效元件的半導體結構。第2A，2B圖及第3至8圖為依據部分實施例， 圖示半導體結構50在各製程階段的剖面圖。半導體結構50及方法20的製造可合併參考第1，2A，2B及3至8圖之描述。
方法20自操作22開始，提供半導體基板52，如第2A圖所示。半導體基板52包含矽，磷，硼等元素。或者，半導體基板52包含鍺或矽鍺。在其他實施例中，基板52可使用另一半導體材料諸如鑽石，碳化矽(SiC)，砷化鎵(GaAs)，磷砷化鎵(GaAsP)，砷化銦鋁(AlInAs)，鋁砷化鎵(AlGaAs)，磷化銦鎵(GaInP)，或上述各者之適合組合。
半導體基板52包含用於一個或多個N型場效電晶體的第一主動區54，及用於一個或多個P型場效電晶體的第二主動區56。第一主動區54及第二主動區56藉由多種隔離特徵區分隔彼此，諸如形成在半導體基板52中的淺溝槽隔離(shallow trench isolation；STI)特徵區58。淺溝槽隔離層的形成可包含在基板內蝕刻溝槽並藉由絕緣材料(如氧化矽，氮化矽，或氮氧化矽)填補溝槽。填補的溝槽可具有多層結構諸如使用氮化矽填補溝槽的熱氧化物襯墊層。在一實施例中，淺溝槽隔離結構可使用連續製程形成，諸如生長氧化物襯墊；形成低壓化學氣相沉積(low pressure chemical vapor deposition；LPCVD)氮化物層；使用光阻劑及遮罩圖案化淺溝槽隔離之開口；在基板內蝕刻溝槽；選擇性地生長熱氧化物溝槽襯墊層以改良溝槽介面；以化學氣相沉積氧化物填補溝槽；並使用化學機械研磨(chemical mechanical planarization；CMP)來研磨及平坦化。
在部分實施例中，半導體基板52的頂表面及淺溝槽隔離特徵區58的頂表面實質上為共平面，形成一共同的表面，並可歸類為平面結構。在其他實施例中，半導體基板52的頂表面及淺溝槽隔離特徵58的頂表面並非為共平面，形成三維結構，如第2B圖所繪製的鰭結構45。在具有鰭式場效電晶體的三維結構中，主動區(54及56)延伸出淺溝槽隔離特徵58之上。鰭結構45可由多種技術形成。在部分實施例中，鰭結構45藉由開鑿，並加深淺溝槽隔離特徵區58形成，如選擇性蝕刻。在部分其他實施例中，鰭結構45藉由選擇性磊晶生長(selective epitaxy growth；SEG)形成。在選擇性磊晶生長製程中，鰭的主動區54(或56)可用與基板52相同之半導體材料(如矽)，也可使用不同材料以達到其他功能(例如：應變效應)。下方之大多數圖式仍使用平面結構以利於簡化。然而，此揭露將不受限制任何晶體結構。
繼續參照第2A圖，半導體基板52亦包含多種摻雜特徵，諸如n型井及p型井，藉由適合之技術(如離子植入)形成。在部分實施例中，第一主動區54包含由p型摻雜劑(如硼，鋁或鎵)摻雜的p型井60；而第二主動區56包含由n型摻雜劑(如磷或砷)摻雜的n型井62。在部分實施例中，設計第一主動區54以形成一個或多個p型場效電晶體(pFET)；及設計第二主動區56以形成一個或多個n型場效電晶體(nFET)。p型(或n型)摻雜劑透過遮罩層之開口，藉由適合的摻雜製程(如一個或多個離子植入)導入至相對應的主動區54(或56)。淺溝槽隔離特徵58進一步用於界定所需 的主動區的摻雜劑。在本實施例中，n型場效電晶體及p型場效電晶體兩者形成在基板52上，如互補式金氧半導體(Complementary Metal-Oxide-Semiconductor；CMOS)電路。
請參照第3圖，方法20繼續進行操作24，形成一個或多個閘極堆疊64在半導體基板52上。閘極堆疊64包含介電層66及閘極導電層68。閘極堆疊64的形成包含沉積以及圖案化。圖案化進一步包含微影製程及蝕刻。硬質遮罩層可進一步使用於圖案化閘極堆疊64。在部分實施例中，閘極介電層66包含形成在半導體基板52之高介電常數(high k)介電材料層。在部分實施例中，閘極導電層68包含金屬、多晶矽或其餘適合之傳導材料或上述各者之組合。閘極堆疊64可進一步包含內介面層(interfacial layer；IL)70，插入在半導體基板52及高介電常數介電層66之間。在部分實施例中，閘極堆疊64更包含一個或多個介電材料的閘極間隔層72，形成在閘極堆疊64的側壁上。在不同實施例中，閘極堆疊64的製造可為閘極先製，閘極後製，高介電常數層後製製程。例如，在高介電常數層後製製程中，先形成虛設閘極，而具有金屬閘電極及高介電常數介電層的新閘極堆疊在隨後的製造步驟中取代虛設閘極。應注意，第一主動區54的閘極堆疊及第二主動區56的閘極堆疊的形成可具有不同成分或配置結構以匹配功函數及增強元件效能。
繼續參照第3圖，方法20包含操作26以在半導體基板52中形成源極和汲極特徵區。在操作26中，源/汲極特徵區形成在基板上且從對應的閘極堆疊64旁插入。
在部分範例中，源極和汲極特徵包含由適當之技術導入摻雜物種，諸如原位摻雜(in-situ doping)的磊晶生長，或磊晶生長加上離子植入。特別地，第一源/汲極特徵74形成在第一主動區54內而第二源/汲極特徵76形成在第二主動區56內。第一源/汲極特徵74包含摻雜n型摻雜劑(如磷或砷)的第一半導體材料。第二源/汲極特徵76包含摻雜p型摻雜劑(如硼)的第二半導體材料。第一與第二半導體材料在成份上有所不同。在部分實施例中，第一半導體材料為矽或碳化矽以及其他矽與五族元素混和材料。在部分實施例中，第二半導體材料為矽鍺或矽以及其他矽與三族元素混和材料。第一半導體材料及第二半導體材料中至少有一個不同於半導體基板52的半導體材料。亦可設計源/汲極特徵以產生應變效應而由此分別對n型場效電晶體通道和p型場效電晶體通道增加載子遷移率。源/汲極特徵的形成包含適合之製造程序。在部分實施例中，源/汲極特徵74的形成包含蝕刻以在源極和汲極區內的半導體基板開槽；並使用原位摻雜劑磊晶生長第一半導體材料，其中用於磊晶生長的氣體包含含有第一半導體材料的化學物質和含有n型摻雜劑的化學物質。源/汲極特徵76的形成為類似的程序，但使用的化學物質須適用於第二半導體材料和p型摻雜劑。在部分實施例中，源/汲極特徵76可包含輕摻雜汲極(light doped drain； LDD)特徵和重摻雜源/汲極特徵，可統稱為源/汲極特徵。重摻雜源/汲極可分別由離子植入形成。隨後進行一個或多個熱退火製程以活化摻雜物種。源/汲極特徵的形成可根據不同實施例而包含額外操作或替代方案，並將會在之後的步驟中描述。
繼續參照第3圖，方法20持續進行到操作28，在基板52和閘極堆疊64上形成層間介電質(interlayer dielectric；ILD)78。層間介電質78藉由適合之技術沉積，諸如化學氣相沉積。層間介電質78包含介電材料(如氧化矽)、低介電常數材料或其之組合。隨後運用化學機械研磨製程以平坦化層間介電質78的表面。在一範例中，閘極堆疊64藉由化學機械研磨製程曝露，以用於接下來的製程步驟。在另一範例中，用於圖案化閘極堆疊64的硬質遮罩未在先前的操作中移除，而此步驟之化學機械研磨製程亦會移除硬質遮罩。或者化學機械研磨製程在硬質遮罩上停止，而隨後的蝕刻製程將移除硬質遮罩。
繼續參照第3圖，方法20更包含操作30，以金屬閘極分別取代閘極堆疊64。在此情況下，閘極堆疊64為虛設閘極。操作30包含移除部分或全部的虛設閘極，產生閘極溝槽；以一個或多個金屬填補閘極溝槽；利用化學機械研磨或其他適合之研磨技術以磨去過多的金屬。在操作30中，虛設閘極的移除包含一個或多個蝕刻步驟以選擇性地移除閘極導電層68或藉由適合的蝕刻製程，如一個或多個溼式蝕刻、乾式蝕刻或組合，替換閘極堆疊64。在操作30中， 各個閘極材料層藉由沉積填補至溝槽，諸如化學氣相沉積、物理氣相沉積、電鍍、原子層沉積，或其他適合之技術。在部分實施例諸如高介電常數後製製程，閘極材料層包含閘極介電層和閘極導電層(或閘極電極)。閘極介電層包含高介電常數材料。閘極導電層包含金屬。在部分實施例中，閘極導電層包含多層結構，諸如封端層、功函數金屬層、阻障層及填補金屬層(如鋁或鎢)。閘極材料層可進一步包含內介面層，諸如氧化矽，插入在基板52及高介電常數介電材料之間。內介面層為閘極介電層的一部分。在取代閘極後，閘極堆疊的成分已與虛設閘極不同。
請參照第4圖，方法20繼續進行至操作32以形成接觸孔80於層間介電質78中。接觸孔80的形成包含蝕刻層間介電質78材料使得源/汲極特徵74和76在接觸孔80中曝露。接觸孔80的配置要對準源/汲極特徵74和76。蝕刻製程可包含設計一個或多個蝕刻步驟，諸如溼式蝕刻或乾式蝕刻或上述之組合，以選擇性蝕刻層間介電質78。在部分實施例中，形成遮罩在層間介電質78上並包含界定接觸孔區域的開口。遮罩可為硬質遮罩(諸如介電材料。例如氧化矽或氮化矽)或軟質遮罩(諸如光阻劑)，遮罩藉由光微影製程形成。隨後，將遮罩作為蝕刻遮罩，在層間介電質材料上應用蝕刻製程。在部分實施例中，接觸孔80由自對準接觸(self-aligned contact；SAC)製程形成。在自對準接觸製程中，以閘極作為硬質遮罩，於對層間介電質78進行蝕刻製程使得接觸孔自對準源/汲極特徵。在進一步的實施例中，閘 極堆疊(或用於形成閘極的閘極硬質遮罩)及閘極間隔層合併作為蝕刻遮罩。在此情況下，由於層間介電質的材料不同於閘極間隔層和閘極硬質遮罩的材料，使得蝕刻具有選擇性。接觸孔藉自對準接觸製程形成，其範圍界定在相鄰的閘極堆疊之間且從閘極間隔層至閘極間隔層間跨越。在部分實施例中，硬質遮罩與自對準接觸製程結合。特別地，硬質遮罩藉由微影製程形成以界定接觸孔的定位，此定位沿著與各閘極之連線平行的第一方向。閘極堆疊和閘極間隔層額外功用係作為蝕刻遮罩以界定接觸孔沿著與第一方向垂直的方向。
請參照第5圖，方法20繼續進行至操作34，利用第一物種對源/汲極特徵(74及76)執行離子預先非晶化植入(pre-amorphorized implantation；PAI)製程，由此產生非晶區82以利形成較佳之金屬矽化物。預先非晶化植入製程應用在半導體基板52上，並使用閘極堆疊64、層間介電質材料及淺溝槽隔離特徵58合併作為植入遮罩，使得非晶區82的製造可對準並形成在源/汲極特徵74和76之內。在部分實施例中，預先非晶化植入製程包含使用第一物種的離子植入製程，第一物種由矽，鍺，或上述之組合中挑選。第一物種不能改變摻雜區的導電度。預先非晶化植入製程的設計具有多種條件，調控此些條件以有效的將植入區轉換為非晶區。在替代實施例中，預先非晶化植入製程僅應用在第二主動區56。例如，在半導體結構50上形成遮罩(硬質遮罩，諸如介電層；或軟質遮罩，諸如光阻層)並經圖案化，使得第一主動區54覆蓋在遮罩內而第二主動區56曝露在遮罩的開 口外，隨後對遮罩的開口應用預先非晶化植入製程使非晶區形成在第二主動區56內，但不形成在第一主動區54內。
繼續參照第5圖，方法20繼續進行至操作36，執行離子植入製程以導入第二物種至第一源/汲極特徵74及第二源/汲極特徵76。設計操作36之目的為減少第一源/汲極特徵74及第二源/汲極特徵76的接觸電阻。在部分實施例中，操作36中的離子植入製程同時應用在第一主動區54內的第一源/汲極特徵74及在第二主動區56內的第二源/汲極特徵76，而不須要進一步的圖案化。由於第二物種的特性，第一和第二源/汲極特徵的接觸電阻可有效的降低。第二物種包含具有適當的電負度的金屬。相較於自對準植入製程中為半導體材料的第一物種，第二物種亦可稱為金屬物種。在部分實施例中，第二物種為鐿(Yb)。在其他實施例中，第二物種為其他金屬，諸如鉺(Er)，釔(Y)，鉑(Pt)，鋇(Ba)。
由於鐿的偶極效應及第一和第二源/汲極特徵區中的不同半導體材料，鐿不同程度地擴散至第一和第二源/汲極特徵區中。鐿在第二源/汲極特徵中的擴散快於在第一源/汲極特徵中的擴散。特別地，透過方法20的製程，鐿最終分別分布在第一主動區及第二主動區中不同的高度水平，且將會在之後的步驟中清晰說明。
鐿離子植入製程包含導入鐿或包含鐿的離子，並作用在源/汲極特徵上。若鐿的劑量太高，將會破壞通道及源/汲極特徵，產生若干問題諸如閾值電壓偏移及汲極誘發能障降低(Drain-induced barrier lowering；DIBL)退化。若 鐿的劑量太低，將不會有效的改變接觸電阻。離子植入製程的設計需考量上述狀況。在本範例中，鐿離子植入具有能量範圍0.5keV至2.5keV之間與劑量範圍5×1013cm-2至1015cm-2之間。在其他實施例中，第二物種可替換為鉺(Er)，釔(Y)，硒(Se)，鉑(Pt)，鋇(Ba)，或上述之組合。
在部分實施例中，操作36更包含退火製程，設計之目的為擴散第二物種；降低自操作34及36中引入的缺陷；並進一步活化源/汲極。在部分實施例中，退火製程為毫秒退火(millisecond annealing；MSA)製程，其用途在於降低熱退火所造成的副作用。在部分實施例中，退火製程包含退火溫度範圍自500℃至1000℃。在退火製程後，第二物種在第一主動區和第二主動區內重新分布。
請參照第6圖，方法20繼續進行到操作38，在源/汲極74及76上形成金屬矽化物特徵區。金屬矽化物層可進一步形成在源極和汲極區域上以降低接觸電阻。在部分實施例中，金屬矽化物特徵的形成可藉由一種技術稱為自對準矽化物製程，包含沉積金屬(如鈦，鉭或鎳)在矽基板上，並執行熱退火使金屬與矽反應形成金屬矽化物，且可進一步包含蝕刻以移除未反應的金屬。
在本範例中，沉積金屬層88包含兩薄膜：鈦薄膜88A及鈦薄膜上的氮化鈦(TiN)薄膜88B，如第7圖所示。為了方便描述，第6圖中的半導體結構50僅有部分(虛線圓圈內)圖示於第7圖。在金屬沉積後(本實施例為鈦及氮化鈦)，執行退火製程使金屬和源/汲極的矽反應，由此產生金 屬矽化物特徵84及金屬矽化物特徵86，如第8圖所示。在本範例中，矽化鈦(TiSi)特徵形成在第一及第二源/汲極特徵上。在實施例中，當執行預先非晶植入，非晶區82增加了金屬矽化物特徵的形成。在本實施例中，非晶區82可完全消耗以形成金屬矽化物特徵層。特別地，非晶區82實質上分別轉換成金屬矽化物特徵區84及86。形成在第一主動區54內的金屬矽化物特徵84係來自於第一源/汲特徵74內的第一半導體材料(如碳化矽或矽)，而形成在第二主動區56內的金屬矽化物特徵86係來自於第二源/汲特徵76內的第二半導體材料(如矽鍺)。或者，金屬矽化物特徵區可由其他金屬形成，諸如鉭，鎳或鈷。
然而，如上述所提及，第二物種(如鐿)的擴散行為在第一主動區54和第二主動區56中有所不同，由於第二物種的特性(如偶極效應)且更由於第一和第二半導體材料在成份上的不同。第二物種在第二半導體材料中的擴散速度高於在第一半導體材料中的擴散速度。因此，第二物種在第一主動區54及第二主動區56中具有不同分布。包含第二物種(如鐿)的部分稱為金屬物種包含(metal species-containing；MSC)特徵，分別在第一主動區54中表示為第一金屬物種包含特徵區92而在第二主動區56中表示為第二金屬物種包含特徵區94，如第7圖所示。由於第二物種鐿在第一主動區54中擴散速度慢於在第二主動區56中之擴散速度，第一主動區54內的第一金屬物種包含特徵區92和第二主動區56內的第二金屬物種包含特徵區94位在不 同的高度水平。第二金屬物種包含特徵區94之高度水平低於第一金屬物種包含特徵區92。不同情況下，相較於第二金屬物種包含特徵區94，第一金屬物種包含特徵區92距離基板52更遠；且第一金屬物種包含特徵92實質上分布在第一主動區54內的非晶區82中。因此，非晶區82在第一主動區54及第二主動區56分別轉換成金屬矽化物特徵後，第二物種實質上分布在第一主動區54內的金屬矽化物特徵區84中且實質上分布在第二主動區56內的第二源/汲極特徵76中。第一金屬物種包含特徵92實質上形成在第一主動區54內金屬矽化物特徵區84中，而第二金屬物種包含特徵94實質上形成在第二主動區56內的第二源/汲極特徵76中。第一主動區54中的矽化物內的第二物種(如鐿)的分布和第二源/汲極特徵76中的鐿將會降低各區的接觸電阻。因此，不須經過圖案化，藉由使用第二物種(如鐿)執行金屬離子植入製程，n型場效電晶體的第一源/汲極特徵74之接觸電阻和p型場效電晶體的第二源/汲極特徵76之接觸電阻皆被降低，並強化各區元件的效能。在上述描述中，「實質上分布在一區(或特徵)」意指金屬物種的濃度尖峰位在該區(或特徵)。在部分實施例中，「實質上分布在」意指超過70%的第二物種位於該區。在部分實施例中，在上述描述中，「實質上分布在」意指超過90%的第二物種位於該區。「第二金屬物種包含特徵94之高度水平低於第一金屬物種包含特徵92」意指第二金屬物種包含特徵94之濃度中心低於第一金屬物 種包含特徵92之濃度中心。金屬物種包含特徵之濃度中心為金屬物種的質量中心(對應到各自的金屬物種包含特徵)。
返回參照第1圖，方法20可進一步包含其他操作40，可在上述之操作之前、期間和之後執行。例如，方法20可包含藉由一個或多個導電材料(如鎢、鋁或其他適合之導電材料)以形成接觸孔96內的接觸特徵，如第8圖所示。接觸特徵可進一步包含應用化學機械研磨製程以移除沉積在層間介電質78上之過多的導電材料。在另一範例中，方法20更包含形成互連接結構的一部分。互連接結構包含多種導電特徵(諸如金屬線和通孔)，配置以耦接半導體基板52上之不同元件(諸如第一主動區54內的n型場效電晶體和第二主動區56內的p型場效電晶體)以形成功能電路。
第9圖為依據部分實施例之方法100的流程圖。方法100之部分操作與方法20類似，且這些操作將不在此重複以利於簡化。方法100將在下方描述，以第2圖至第9圖作為參考。方法100自操作22開始，提供一個具有第一主動區54及第二主動區56的半導體基板52。方法100包含操作24，在第一主動區54及第二主動區56上形成閘極堆疊64。方法100包含操作26，在第一主動區54內形成第一源/汲極特徵74及在第二主動區56內形成第二源/汲極特徵76。方法100包含操作28，形成層間介電質78，且可包含操作30，利用高介電常數介電材料及金屬，分別以閘極取代閘極堆疊。此閘極堆疊可由不同步驟形成，諸如閘極後製製程或高介電常數後製製程。因此閘極在第一和第二主動區 內54和56可具有不同成分並配置於匹配功函數並強化元件效能。方法100亦包含操作32，在層間介電質中形成接觸孔。在部分範例中，接觸孔藉由自對準接觸製程形成。方法100更包含操作34，使用第一物種(如矽、鍺或上述之組合)執行預先非晶植入製程。
方法100包含操作102，藉由使用第二物種，諸如鐿、鉺、釔、硒、鉑，對第一主動區54及第二主動區56分別執行金屬離子植入製程。操作102不同於操作36。操作102中之金屬離子植入製程分別包含應用在第一主動區54之第一金屬離子植入以及應用在第二主動區56之第二金屬離子植入。在特殊範例中，第一金屬離子植入應用在第一主動區54及第二主動區56兩者；於是在半導體結構上形成遮罩(硬質遮罩或軟質遮罩)並覆蓋第一主動區54，而第二主動區則自遮罩的開口內曝露；將此遮罩作為植入遮罩並在在第二主動區56執行第二金屬離子植入。第二金屬離子植入設計為高偏壓功率使得第二物種(如鐿)被導入第二源/汲極特徵76的較深水平面。或者或另外，另一遮罩形成在半導體結構50上且經圖案化以覆蓋第二主動區56，同時第一主動區54自對應的遮罩開口中曝露。將此遮罩作為植入遮罩，並在半導體結構50上執行第一金屬離子植入，使得第一金屬離子植入僅作用在第一主動區54的第一源/汲特徵74。第一金屬離子植入設計為低偏壓功率使得第二物種被導入至第一源/汲特徵74中的較淺水平面。在部分實施例中，第一和第二金屬離子植入設計為不同劑量以優化元件效能。
在金屬植入製程之後，退火製程諸如毫秒退火，其目的在於消除或降低半導體結構50中的缺陷，諸如離子植入所造成的缺陷。方法100亦繼續進行至操作38，形成金屬矽化物特徵於第一和第二主動區內的源/汲極特徵上且可進一步包含其他製造操作40。
第10圖為依據部分實施例之方法110的流程圖。方法110之部分操作與方法20類似，且這些操作將不在此重複以利於簡化。方法110將在下面描述，以第2至8圖及第10圖作為參考。方法110自操作22開始，提供一個具有第一主動區54及第二主動區56的半導體基板52。方法110包含操作24，在第一主動區54及第二主動區56上形成閘極堆疊64。方法110包含操作26，在第一主動區54內形成第一源/汲極特徵74及在第二主動區56內形成第二源/汲極特徵76。
接著方法110繼續進行至操作36，使用第二物種執行金屬離子植入。在此案例中，使用閘極堆疊64和淺溝槽隔離特徵58合併作為離子植入遮罩，將金屬離子導入至源/汲極。方法110繼續進行至操作34，利用第一物種(如矽、鍺或上述之組合)執行預先非晶植入製程。方法110可包含退火製程諸如毫秒退火，其目的在於消除或降低半導體結構50中的缺陷，諸如在操作36之後或操作36及34之後的離子植入所造成的缺陷。
隨後，方法110繼續進行至操作28，形成層間介電質78。操作28可包含沉積和化學機械研磨。方法110 可進一步包含操作30，分別以具有高介電常數介電材料及金屬電極之金屬閘極取代閘極堆疊。方法110亦包含操作32，在層間介電質78中形成接觸孔80。在部分實施例中，接觸孔藉由自對準接觸製程形成。隨後，方法110繼續進行至操作38，在第一和第二主動區內的源/汲極上形成矽化物特徵且可進一步包含其他製造操作40。在操作38中，執行退火製程使金屬和矽反應以形成金屬矽化物。特別是第二物種將會因為擴散而重新分布，尤其是在退火製程期間。第二物種在第二半導體材料(諸如矽鍺)中的擴散速度大於第一半導體材料(諸如矽)的擴散速度。第二物種將實質上分布在第一主動區54內的金屬矽化物特徵中，並實質上分布在第二主動區56的第二源/汲極特徵中。亦即，第一金屬物種包含特徵92將會高於第二金屬物種包含特徵94，如第8圖所示。
第11圖為依據部分實施例之方法120的流程圖。方法120之部分操作與方法20類似，且這些操作不在此重複以利於簡化。方法120將在下面描述，以第2至8圖及第11圖作為參考。方法120自操作22開始，提供一個具有第一主動區54及第二主動區56的半導體基板52。方法120包含操作24，在第一主動區54及第二主動區56上形成閘極堆疊64。
方法120包含操作122，在第一主動區54內形成第一源/汲極特徵74。第一源/汲極74的形成類似於方法20中第一源/汲極74的形成。例如，第一源/汲極特徵74中的第一半導體材料不同於半導體基板52中的半導體材料 時，第一源/汲極特徵74的形成藉由一包含蝕刻的步驟以在第一主動區中開槽半導體基板；並磊晶生長第一半導體材料(如碳化矽)於凹槽中。n型摻雜劑可在磊晶生長期間原位引入第一源/汲極特徵。
方法120亦包含操作124，使用第二物種(如鐿)，對第一源/汲極特徵74執行第一金屬離子植入。由於第一金屬離子植入的設計僅執行在第一源/汲極特徵74，植入深度藉由植入偏壓功率控制使得第二物種分布在第一源/汲極特徵74的較淺部分。在部分實施例中，經圖案化的遮罩藉由微影圖案化和蝕刻形成在半導體基板52上。經圖案化的遮罩覆蓋第二主動區56並包含一開口以曝露第一主動區54，以利於第一離子植入之執行。
在另一實施例中，第二物種在操作122的磊晶生長期間導入至第一源/汲極74。在此案例中，用於操作122的磊晶生長之氣體亦包含具有第二物種的化學物質。因此操作122及124結合在一起。最後，在磊晶生長期間，所使用之氣體包含：含有第一半導體材料的第一化學物質；含有n型摻雜劑的第二化學物質；以及含有第二物種的第三化學物質。
方法120包含操作126，在第二主動區56內形成第二源/汲極特徵76。第二源/汲極特徵76的形成方法類似於方法20中第二源/汲極76的形成方法。例如，第二源/汲極特徵76中的第二半導體材料不同於半導體基板52中的半導體材料時，第二源/汲極特徵76的形成藉由一包含蝕刻 的步驟以在第二主動區中開槽半導體基板；並磊晶生長第二半導體材料(如矽鍺)於凹槽中。p型摻雜劑可在磊晶生長期間原位引入第二源/汲極特徵76。在本實施例中，第二半導體材料包含矽鍺。
方法120亦包含操作128，使用第二物種(如鐿)，對第二源/汲極特徵76執行第二金屬離子植入。由於第二金屬離子植入的設計僅應用在第二源/汲極特徵76，植入深度藉由植入偏壓功率控制使得第二物種分布在第二源/汲極特徵76的較深部分。在部分實施例中，經圖案化的遮罩藉由微影圖案化和蝕刻形成在半導體基板52上。經圖案化的遮罩覆蓋第一主動區54並包含一開口以曝露第二主動區56，用於第二離子植入之執行。
在部分實施例中，第二物種在操作126的磊晶生長期間導入至第二源/汲極特徵76。在此案例中，用於操作126的磊晶生長之氣體亦包含具有第二物種的化學物質。因此操作126及128結合在一起。最後，在磊晶生長期間，所使用之氣體包含：含有第二半導體材料的第一化學物質；含有p型摻雜劑的第二化學物質；以及含有第二摻雜物種的第三化學物質。
在部分實施例中，第二金屬離子植入使用之摻雜物種不同於第一金屬離子植入之摻雜物種。適當的挑選第二金屬離子植入之摻雜物種以調整其功函數。
在部分其他實施例中，操作122至128具有不同順序。例如，操作126及128在操作122及124前執行。 在部分實施例中，操作124及126中僅有一者被執行。例如，若僅磊晶生長第二源/汲極特徵76，則使用第二p型摻雜劑和第二物種(如鐿)進行原位摻雜。
隨後方法120繼續進行至操作34，使用第一物種(如矽，鍺，或上述之組合)執行預先非晶植入製成。方法120亦可包含退火製程(如毫秒退火)，其目的在於消除或降低半導體結構50內的缺陷，諸如操作122-128之後或操作34之後的離子植入所造成的缺陷。
隨後，方法120繼續進行至操作28，形成層間介電質78。操作28可包含沉積和化學機械研磨。方法120可進一步包含操作30，分別以具有高介電常數介電材料及金屬電極之金屬閘極取代閘極堆疊。方法120亦包含操作32，在層間介電質78中形成接觸孔80。在部分範例中，接觸孔由自對準接觸製程形成。隨後，方法110繼續進行至操作38，形成矽化物特徵在第一和第二主動區內的源/汲極上且可進一步包含其他製造操作40。在操作38中，執行退火製程使金屬和矽反應以形成矽化物。特別是摻雜物種將會在磊晶生長期間直接引入；或各自分開使用離子植入至第一及第二源/汲極特徵；或甚至具有不同摻雜物種以調控第一和第二主動區內各自的功函數。
即便本揭露之方法(20，100，110或120)伴隨著多種實施例，論述半導體結構50具有降低接觸電阻的接觸特徵及其製造方法，其他半導體結構50之成分(諸如閘 極，和源/汲極特徵)可具有不同配置且可由其他技術形成，如以下描述。
第12圖為依據部分實施例，圖示製造半導體元件之方法150的一實施例之流程圖。第12至19圖為依據部份實施例，圖示半導體結構200在各製造階段的剖面圖。半導體結構200僅繪製一個閘極堆疊。然而，需了解半導體結構200包含至少一個n型場效電晶體的第一主動區及至少一個p型場效電晶體的第二主動區。方法150包含多種途徑(諸如方法20，100，110及120所描述)以將金屬摻雜物種(如鐿)導入至n型場效電晶體及p型場效電晶體中的源/汲極特徵，以用於降低n型場效電晶體及p型場效電晶體中的接觸電阻。相似之描述將不重複以提供形成其他組件之更多細節，諸如半導體結構的閘極堆疊和源/汲極特徵。第20圖為依據部分實施例之半導體結構200內的閘極堆疊之剖面圖。半導體結構200及其製造方法150將以第12圖至第20圖合併描述。
請參照第13圖，方法150自操作152開始，提供半導體基板210。半導體基板210包含矽。或者，半導體基板210包含鍺或矽鍺。在其他實施例中，半導體基板210可使用另一半導體材料諸如鑽石、碳化矽、砷化鎵、磷砷化鎵(GaAsP)、砷化銦鋁(AlInAs)、鋁砷化鎵(AlGaAs)、磷化銦鎵(GaInP)，或上述各者之適合組合。
半導體基板210亦包含多種摻雜區諸如n型井或p型井，並藉由適當技術(如離子植入)形成。半導體基板 210亦包含多種隔離特徵，諸如淺溝槽隔離特徵212，形成在基板中以定義主動區214和區隔主動區上之眾多元件。淺溝槽隔離之形成可包含在基板內蝕刻溝槽並藉由絕緣材料(如氧化矽，氮化矽，氮氧化矽)填補溝槽。經填補的溝槽可具有多層結構如使用氮化矽填補溝槽的熱氧化襯墊層。在一實施例中，淺溝槽隔離結構可使用製程依序製造諸如：生長氧化物襯墊；形成低壓化學氣相氮化物層；使用光阻劑或遮罩圖案化淺溝槽隔離之開口；在基板內蝕刻溝槽；選擇性地成長熱氧化物溝槽襯墊層以提升溝槽介面；以化學氣相沉積氧化物填補溝槽；使用化學機械研磨以磨平和平坦化。
在部分實施例中，半導體基板210的頂表面及淺溝槽隔離特徵212之頂表面實質上為共平面，形成一共同頂表面，可歸類為平面結構。在其他實施例中，半導體基板210的頂表面及淺溝槽隔離特徵212的頂表面並非為共平面，形成三維結構，如鰭結構216，如第14圖所示。主動區214延伸出淺溝槽隔離特徵212之上，稱作鰭式結構。藉此可形成眾多元件在鰭結構216上。特別地，場效電晶體形成在鰭結構216上且場效電晶體之對應閘極耦接至鰭結構的多個表面(頂表面及側壁)，藉此強化元件效能。相應地，形成在鰭結構216上之場效電晶體可稱為鰭式場效電晶體。本揭露之半導體結構200及其製作方法150優化了積體電路，特別是鰭式場效電晶體。
鰭結構216可由不同技術形成。在部分實施例中，可藉由開鑿淺溝槽特徵212形成鰭結構216，如藉由選 擇性蝕刻。在部分其他實施例中，鰭結構216由選擇性磊晶生長型成。在選擇性磊晶生長中，鰭結構216使用與半導體基板210相同之半導體材料(如矽)或使用不同之材料(如矽鍺或碳化矽)以進一步達到其他功能(如應變效應)。下方之大多數圖示仍使用平面結構以利於簡化。然而，此結構將不限制於平面結構。
繼續參照第13圖，可在一個或多個主動區214上形成摻雜井218。在部分實施例中，設計主動區214以形成場效電晶體，諸如n型場效電晶體或p型場效電晶體。在部分範例中，p型場效電晶體形成在主動區214上，而摻雜井218包含n型摻雜劑，諸如磷。在部分範例中，n型場效電晶體形成在主動區214上，而摻雜井218包含分布在主動區內的P型摻雜劑(如硼)。摻雜劑透過遮罩層之開口，藉由適合的摻雜製程(如一個或多個離子植入)導入至摻雜井218。淺溝槽隔離特徵212進一步用於界定所欲之主動區的摻雜劑。在部分實施例中，n型場效電晶體及p型場效電晶體兩者形成在基板210上，構成互補式金氧半導體電路。
繼續參照第13圖，方法150繼續進行至操作154，在半導體基板210上形成一個或多個閘極堆疊220。閘極堆疊220包含閘極介電層222及閘極導電層224。閘極堆疊220的形成包含沉積以及圖案化。圖案化進一步包含微影製程及蝕刻。硬質遮罩層可進一步使用於圖案化閘極堆疊220。
在部分實施例中，如第13圖之左側所示之更多細節，閘極介電層222包含形成在半導體基板210之高介電常數(high k)介電層222A。封端層226可形成於閘極介電層222A上。作為閘極導電層之多晶矽層形成在封端層226上。閘極介電層222更包含內介面層222B，插入在半導體基板210及高介電常數介電層222A之間。
在進一步的實施例中，在形成高介電常數介電層222A前，內介面層222B形成在半導體基板210上。內介面層222B可包含氧化矽，藉由適當之技術形成，諸如原子層沉積、熱氧化或紫外光臭氧(UV-Ozone)氧化。內介面層具有小於10埃的厚度。
高介電常數介電層222A包含介電材料具有高於熱氧化矽的介電常數，約3.9。高介電常數介電層222A藉由適合之製程(如原子層沉積)形成。其他形成高介電常數介電層之方法包含有機金屬化學氣相沉積(metal organic chemical vapor deposition；MOCVD)，物理氣相沉積(physical vapor deposition；PVD)，紫外光臭氧氧化或分子束磊晶(molecular beam epitaxy；MBE)。在一實施例中，高介電常數介電材料包含二氧化鉿。或者，高介電常數介電層222A包含金屬氮化物、金屬矽化物或其他金屬氧化物。
封端層226形成在高介電常數介電層222A上。在一實施例中，封端層226包含氮化鈦。在另一實施例中，氮化鈦層的厚度範圍約5埃至20埃。封端層226可替 代地或額外地包含其他適合之材料。封端層226藉由適合之技術形成，諸如物理氣相沉積。
閘極導電層224形成在封端層226上。閘極導電層224藉由適合之技術形成，諸如化學氣相沉積。在一範例中，閘極導電層224為未摻雜。在另一範例中，閘極導電層224的厚度範圍約500埃至1000埃。
圖案化遮罩可進一步形成在多閘極材料層之上且作為形成閘極堆疊220之遮罩。圖案化遮罩形成在閘極導電層224上。圖案化遮罩界定不同閘極區和不同開口，此開口曝露欲移除的閘極堆疊材料。圖案化遮罩包含硬質遮罩，諸如氮化矽及/或氧化矽，或替代的光阻劑。在一實施例中，圖案化遮罩層包含具有氮化矽及氧化矽之圖案化硬質遮罩。如一範例所述，氮化矽層藉由低壓化學氣相沉積製程沉積在多晶矽層上。氮化矽及氧化矽層藉由光微影製程進一步圖案化以形成圖案化光阻層，並執行蝕刻製程以蝕刻圖案化光阻層之開口內的氮化矽及氧化矽。或者，可使用其他介電材料作為硬質遮罩。在另一實施例中，圖案化遮罩層包含由光微影製程形成的圖案化光阻層。示意性的光微影製程可包含製程步驟：光阻劑塗佈，軟烘烤，遮罩對準，曝光，曝光後烘烤，顯影光阻劑及硬烘烤。亦可由適合之方法執行或取代光微影曝光製程，諸如無遮罩光微影，電子束刻寫(electron-beam writing)，離子束刻寫(ion-beam writing)，及分子刻印(molecular imprint)。
此方法包含圖案化閘極材料層。透過圖案化遮罩的開口，在閘極材料層上執行一個或多個蝕刻製程。蝕刻製程可包含濕式蝕刻、乾式蝕刻或上述之組合。在其他範例中，蝕刻製程可包含多個步驟以有效的蝕刻不同閘極材料層。
在部分其他實施例中，諸如在高介電常數後製製程中，高介電常數介電層未形成在虛設閘極堆疊220中。在此案例中，閘極介電層222包含氧化矽而閘極導電層224包含多晶矽。沉積製程與圖案化製程與上述的製程類似。
請參照第15圖，方法150包含操作156以在基板210內形成源/汲極230。在操作106中，閘極間隔層234可形成在閘極堆疊220的側壁。源/汲極230形成在基板210上並由閘極堆疊220旁插入。
在又另一實施例中，半導體結構200可進一步包含輕摻雜汲極特徵232形成在基板210上，並具有相同導電度和較低的摻雜濃度。輕摻雜汲極特徵232及源/汲極230分別藉由離子植入形成，隨後執行一個或多個熱退火製程以活化摻雜物種。
閘極間隔層234包含一個或多個介電材料，諸如氧化矽、氮化矽、氮氧化矽或上述之組合。在一實施例中，閘極間隔層234包含沉積在閘極堆疊之側壁上的密封間隔層以及沉積在密封間隔層上的主間隔層，分別藉由包含沉積和蝕刻的步驟形成。
在部分範例中，源/汲極230包含經摻雜的摻雜物種，藉由適合之技術導入半導體基板210，諸如離子植入。 在一實施例中，閘極堆疊220配置在n型場效電晶體的主動區，源極和汲極的摻雜劑為n型摻雜劑，諸如磷或砷。在另一實施例中，閘極堆疊220配置在p型場效電晶體的主動區，源極和汲極的摻雜劑為p型摻雜劑，諸如硼或鎵。在又一實施例中，源/汲極230包含輕摻雜汲極特徵及重摻雜源極/汲極特徵，統稱源極和汲極特徵。輕摻雜汲極特徵及重摻雜源極/汲極特徵分別藉由離子植入形成。隨後執行一個或多個熱退火製程以活化摻雜物種。
在部分實施例中，源/汲極230特徵藉由磊晶生長形成以強化元件效能，諸如增加遷移率的應變效應。在進一步實施例中，源/汲極230的形成包含選擇性蝕刻基板210以形成溝槽236，如第16圖所示；在溝槽236磊晶生長半導體材料以形成源/汲極230，如第15圖所示。
溝槽236的形成可藉由如濕式(及/或乾式)蝕刻製程並選擇性地蝕刻半導體基板210的材料。在進一步實施例中，閘極堆疊220，閘極間隔層234，淺溝槽隔離特徵212合併作為蝕刻硬質遮罩，由此在源極和汲極區內形成溝槽236。在部分範例中，蝕刻劑諸如四氟化碳(CF4)、四甲基氫氧化銨(THMA)、其他適合之蝕刻劑，或上述之組合可用於形成溝槽236。
隨後，以晶體結構的型態磊晶生長源/汲極230，藉此由半導體材料填補溝槽236。磊晶生長可包含以適合之摻雜劑進行原位摻雜以形成源極和汲極特徵。在部分實施例中，磊晶生長為選擇性沉積製程，在磊晶生長期間包 含蝕刻，使得半導體材料實質上生長在溝槽236內的半導體表面上。特別地，選擇性沉積製程包含氯，以用於蝕刻效率和使沉積具有選擇性。對磊晶生長的選擇性沉積製程進行設計及調控，使得形成在溝槽236內的源/汲極230具有晶體結構的半導體材料。半導體材料與基板210的材料不同。例如，半導體材料包含碳化矽或矽鍺，而基板210為矽基板。在部分實施例中，挑選半導體材料使通道區內造成適當的應變效應使對應的載子遷移率上升。在一範例中，主動區214用於p型場效電晶體，用於源/汲極230的半導體材料為摻雜硼的矽鍺，而基板210為矽基板。在另一實施例中，主動區214用於n型場效電晶體，用於源/汲極230的半導體材料為摻雜磷的碳化矽，而基板210為矽基板。
請參照第17圖，方法150繼續進行至操作158，在基板210和閘極堆疊220上形成層間介電質240。層間介電質240藉由適當之技術沉積，如化學氣相沉積。層間介電質240包含介電質材料，諸如氧化矽、高介電常數介電材料或其之組合。隨後應用化學機械研磨製程以平坦化層間介電質240的表面。在一範例中，閘極堆疊藉由化學機械研磨製程曝露以用於後續製程步驟。在另一範例中，圖案化閘極堆疊220的硬質遮罩未在先前操作中移除，此步驟之化學機械研磨製程亦會移除之。或者化學機械研磨製程停止在硬質遮罩而硬質遮罩隨後藉由蝕刻製程移除。
請參照第18圖，方法150繼續進行至操作160，部分或全部移除閘極堆疊220，產生閘極溝槽242。操 作110包含一個或多個蝕刻步驟，藉由適合的蝕刻製程(諸如一個或多個濕式蝕刻、乾式蝕刻或其組合)以選擇性移除閘極導電層224或閘極堆疊220。
請參照第19圖，方法150繼續進行至操作162，形成一個或多個閘極堆疊250。操作162包含在閘極溝槽242內填補多個閘極材料層，並執行化學機械研磨製程以移除過多的閘極材料，由此在閘極溝槽242內形成閘極堆疊250。在部分實施例中，如高介電常數後製製程，閘極材料層包含閘極介電層254及閘極導電層256。閘極介電層254包含高介電常數介電材料。閘極導電層256包含金屬。在部分實施例中，閘極導電層256包含多層，諸如封端層、功函數金屬層、阻障層和金屬填補層(如鋁或鎢)。閘極材料層可進一步包含內介面層252，如氧化矽，插入至半導體基板210及高介電常數介電材料間。內介面層252為閘極介電層的一部分。填補至閘極溝槽242內的多個閘極材料層藉由化學氣相沉積、物理氣相沉積、原子層沉積或適合之技術形成。
高介電常數介電層254包含介電材料，此介電材料具有高於熱氧化矽之介電常數，約3.9。高介電常數介電層254藉由適合之製程形成，如原子層沉積。形成高介電常數介電層之其他方法包含有機金屬化學氣相沉積、物理氣相沉積、紫外線臭氧氧化或分子束磊晶。在一實施例中，高介電常數介電材料包含二氧化鉿。或者高介電常數介電層254包含金屬氮化物、金屬矽化物或其他金屬氧化物。
在一實施例中，如第20圖所示之剖面圖，閘極導電層256包含封端層256A、阻障層256B、功函數金屬層256C、另一阻障層256D及金屬填補層256E。在進一步實施例中，封端層256A包含氮化鈦、氮化鉭，或其他適合之材料，並藉由適當之沉積技術沉積，如原子層沉積。阻障層256B包含氮化鈦，氮化鉭，或其他適合之材料，並藉由適當之沉積技術沉積，如原子層沉積。
功函數金屬層256C包含具有適合之功函數的金屬導電層或金屬合金使得對應的場效電晶體之元件效能增強。用於p型場效電晶體和n型場效電晶體之功函數金屬層256C不同，分別稱為n型功函數金屬和p型功函數金屬。功函數金屬的挑選係依據形成在主動區214上的場效電晶體而決定。例如，半導體結構200包含用於n型場效電晶體的第一主動區214及用於p型場效電晶體的另一主動區，相應地，n型功函數金屬和p型功函數金屬分別形成在對應的閘極堆疊中。特別地，n型功函數金屬具有第一功函數使得相連的n型場效電晶體之閾值電壓降低。n型功函數金屬接近矽的傳導帶能量(Ec)或較低之功函數，使電子脫離較為容易。例如，n型功函數金屬具有約4.2eV或較低的功函數。p型功函數金屬具有第二功函數使得相連的p型場效電晶體之閾值電壓降低。p型功函數金屬接近矽的價帶能量(Ev)或較高之功函數，使原子核具有強電子鍵結能量。例如，p型功函數金屬具有約5.2eV或較高的功函數。
在部分實施例中，n型功函數金屬包含鉭。在其他實施例中，n型功函數金屬包含鈦鋁(TiAl)、氮化鈦鋁(TiAlN)，或上述之組合。在其他實施例中，n型金屬包含鈦、鈦鋁、氮化鈦鋁、氮化鎢，或上述之組合。n型功函數金屬可包含不同金屬基薄膜作為堆疊以優化元件效能及製程相容性。在部分實施例中，p型型功函數金屬包氮化鈦或氮化鉭。在其他實施例中，p型金屬包含氮化鈦、氮化鉭、氮化鎢、鈦鋁，或上述之組合。p型型功函數金屬可包含不同金屬基薄膜作為堆疊以優化元件效能及製程相容性。功函數金屬可藉由適合之技術沉積，如物理氣相沉積。
阻障層256D包含氮化鈦、氮化鉭或其他適合材料，藉由適合之技術形成，如原子層沉積。在不同實施例中，金屬填補層256E包含鋁、鎢或其他適合之金屬。金屬填補層256E藉由適合之技術沉積，如物理氣相沉積或電鍍。
方法150繼續進行至操作164，形成接觸特徵。操作164包含形成接觸孔(如第一圖中方法20之操作32)，藉由導入金屬摻雜物種至源/汲極特徵以降低接觸電阻(如依據部分實施例，金屬物種包含特徵92及94之形成)，形成矽化物特徵(如第一圖中方法20之操作38)，及在接觸孔內形成金屬栓塞(plug)，如藉由金屬沉積和化學機械研磨。特別地，導入金屬摻雜物種至源/汲極特徵之執行可為方法(20，100，110及120)之其中一種。例如，金屬物種包含特徵之形成可藉由方法20之操作36；方法100之操作102；方法110之操作36；或方法120之操作124及128。
其他製程步驟可隨後執行以形成功能電路。例如，形成互連接結構至基板上並設計以耦接多種電晶體和其他元件以形成功能電路。互連接結構包含多種導電特徵，諸如用於水平連接之金屬線和用於垂直連接之接觸點/孔。多種互連接特徵可使用多種導電材料包含銅、鎢和矽化物。在一範例中，使用鑲嵌製程以形成銅基多層互連接結構。在另一實施例中，使用鎢以在接觸孔內形成鎢栓塞。
即便僅有一個閘極堆疊250在圖中示意，然而，多個閘極堆疊形成在基板210、多個對應之n型場效電晶體、p型場效電晶體上，且其他電路元件形成在基板210上。在部分實施例中，閘極堆疊250為鰭式場效電晶體之一部分且形成在三維鰭主動區上。
本揭露並不限制於包含場效電晶體半導體結構的應用，諸如金屬氧化物半導體(metal oxide semiconductor；MOS)電晶體，且可延伸至其他具有閘極堆疊之積體電路。例如半導體結構200可包含動態隨機存取記憶體(dynamic random access memory；DRAM)單元，單電子電晶體(single electron transistor，SET)，及/或其他微電子元件(在此統稱為微電子元件)。在另一實施例中，半導體結構200包含鰭式場效電晶體。當然，本揭露之製作流程亦可應用及/或立即適用於其他形式之電晶體，且可用於多種不同應用，包含感應器單元，記憶體單元，邏輯單元，和其他。
雖然本揭露之實施例已詳細描述，本技術領域具有通常知識者，可在不脫離本揭露之精神及範疇的情況下對本文內容進行各種變化、替代及更改。在一實施例中，閘極電極可替代性或額外使用其他適合之金屬。基礎程序亦可額外執行其他有效的清潔程序。本揭露方法用於形成但不限於一電晶體，如n型金屬氧化物半導體場效電晶體。例如，複數個n型金屬氧化物半導體場效電晶體及複數個p型金屬氧化物半導體場效電晶體形成在同一基板上，n型金屬氧化物半導體場效電晶體及p型金屬氧化物半導體場效電晶體以合併的步驟形成，其中部分特徵為分別形成。在一特例中，n型功函數金屬形成在n型金屬氧化物半導體場效電晶體區內，而p金屬氧化物半導體場效電晶體區被n型金屬的沉積覆蓋。
在另一實施例中，半導體基板可包含磊晶層。例如，基板可具有磊晶層座落在塊體半導體上。此外，基板可包含絕緣體上半導體(semiconductor-on-insulator；SOI)結構諸如埋入介電質層。或者基板可包含埋入介電質層諸如埋入氧化物(buried oxide；BOX)層，其中埋入氧化物層由稱作氧植入隔絕(separation by implantation of oxygen(SIMOX)的技術、晶圓接合、選擇性蝕刻生長，或其他適當之方法來形成。
本揭露提供半導體基板及其製作方法。半導體結構包含n型場效電晶體及p型場效電晶體及接觸特徵分別配置在源/汲極特徵上。此方法包含導入金屬物種至用於n型 場效電晶體之第一源/汲極特徵上的第一矽化物特徵，以及導入金屬物種至用於p型場效電晶體之第二源/汲極特徵上的第二矽化物特徵，且皆可降低接觸電阻。金屬物種包含鐿、鉺、釔、硒、鉑、鋇或上述之組合。在部分實施例中，金屬物種藉由一離子植入導入至n型場效電晶體及p型場效電晶體，由於不同半導體材料內之金屬物種的偶極效應及不同擴散行為，此金屬物種可自擴散至n型場效電晶體及p型場效電晶體的不同水平位。
方法20(或100，或110，或120)之一個或多個實施例可具有諸多優點。例如，藉由對n型場效電晶體及p型場效電晶體區執行一離子植入製程，且不額外圖案化，可以降低接觸電阻並降低花費。在另一實施例中，揭露方法及對應之結構可應用至先進技術世代，諸如10奈米或更低儘管現今方法在先進技術世代中歷經了諸多問題(如閾值電壓偏移及有限接觸區域的壓縮)。
因此，本揭露依據部分實施例提供一方法。此方法包含提供具有第一主動區及第二主動區的半導體基板；在半導體基板上形成第一主動區內的第一閘極和第二主動區內的第二閘極；並在第一主動區內的半導體基板中，以n型摻雜劑形成第一半導體材料的第一源/汲極特徵；在第二主動區內的半導體基板中，以p型摻雜劑形成第二半導體材料的第二源/汲極特徵。上述第一與第二半導體主動區的材料成分不同。本揭露，其製程包含對第一源與第二源/汲特徵形成金屬矽化物層，與對金屬矽化物特徵區和源/汲特徵區執行物種 的植入製程，以利將物種導入至金屬矽化物層與源/汲特徵之接面。
本揭露依據部分實施例提供一方法。此方法包含提供具有第一主動區及第二主動區的半導體基板；在第一主動區內的半導體基板中，以n型摻雜劑形成第一半導體材料的第一摻雜特徵；在第二主動區內的半導體基板中，以p型摻雜劑形成第二半導體材料的第二摻雜特徵，上述第一與第二半導體主動區的材料成分不同；以及使用鐿執行離子植入製程至第一主動區及第二主動區，由此將鐿導入至位於第一深度的第一摻雜區和位於第二深度的第二摻雜區中，其中第二深度大於第一深度。
本揭露依據部分實施例提供一半導體結構。此半導體結構包含提供具有第一主動區及第二主動區的半導體基板；形成在第一主動區內的半導體基板之第一源/汲極特徵，其中第一源/汲極特徵包含具有n型摻雜劑的第一半導體材料；形成在第二主動區內的半導體基板之第二源/汲極特徵，其中第二源/汲極特徵包含具有p型摻雜劑的第二半導體材料，上述第一與第二半導體主動區的材料成分不同。以及配置在第一源/汲極特徵上的第一矽化物特徵和配置在第二源/汲極特徵上的第二矽化物特徵，其中第一矽化物特徵與第二源/汲極特徵藉由摻雜物種摻雜而第二源/汲極特徵藉由摻雜物種摻雜。
上文概述若干實施例之特徵，使得本技術領域具有通常知識者可更佳理解本揭露之樣態。本技術領域具有 通常知識者應瞭解，可輕易使用本揭露作為基礎來設計或修改其他製程及結構，以便實施本文所介紹之實施例的相同目的及/或實現相同優勢。熟習此項技術者亦應認識到，此類等效結構並未脫離本揭露之精神及範疇，且可在不脫離本揭露之精神及範疇的情況下對本文內容進行各種變化、替代及更改。

Claims (10)

  1. 一種半導體結構的製作方法，包含：提供具有一第一主動區及一第二主動區的一半導體基板；形成該第一主動區內的一第一閘極和該第二主動區內的一第二閘極於該半導體基板上；在該第一主動區內的該半導體基板中，利用n型摻雜劑形成一第一半導體材料的第一源/汲特徵；其中該第一源/汲極特徵從該第一閘極旁插入；在該第二主動區內的該半導體基板中，利用p型摻雜劑形成一第二半導體材料的第二源/汲極特徵；其中該第二源/汲特徵從該第二閘極旁插入，且該第二半導體材料與該第一半導體材料在成份上不相同；形成一第一矽化物特徵至該第一源/汲極特徵及形成一第二矽化物特徵至該第二源/汲極特徵；以及對該第一主動區及該第二主動區執行一物種的一離子植入製程，藉以導入該物種至第一矽化物特徵及該第二源/汲極特徵。
  2. 如請求項1所述之方法，其中對該第一主動區及該第二主動區執行該物種的該離子植入製程包含：在該第一主動區內的該第一源/汲極特徵中，該物種的擴散較慢，而在該第二主動區內的該第二源/汲極特徵中，該物種的擴散較快。
  3. 如請求項2所述之方法，其中對該第一主動區及該第二主動區執行該物種的該離子植入製程包含：執行一退火製程以活化該第一源/汲極特徵及該第二源/汲極特徵並擴散該物種。
  4. 如請求項1所述之方法，更包含對該第一源/汲極特徵及該第二源/汲極特徵執行一預先非晶化植入(PAI)製程，且優先於對該第一主動區及該第二主動區執行的該物種的該離子植入製程。
  5. 如請求項1所述之方法，其中形成該第一矽化物特徵至該第一源/汲極特徵及形成該第二矽化物特徵至該第二源/汲極特徵包含：沉積一鈦薄膜於該第一源/汲極特徵及該第二源/汲極特徵上；沉積一氮化鈦薄膜於該鈦薄膜之上；以及將該鈦薄膜與該第一主動區內之該第一半導體材料及該第二主動區內之該第二半導體材料進行反應，由此形成該第一矽化物特徵於該第一源/汲極特徵上及形成該第二矽化物特徵於該第二源/汲極特徵上。
  6. 如請求項1所述之方法，其中形成該第一半導體材料的該第一源/汲極特徵包含：由矽及碳化矽所組成的群組中挑選該第一半導體材料來形成該第一源/汲極特徵；以及由矽鍺及矽所組成的群組中挑選該第二半導體材料來形成該第二半導體材料的該第二源/汲極特徵。
  7. 如請求項1所述之方法，更包含使用一自對準接觸製程形成對準該第一源/汲極特徵及該第二源/汲極特徵之接觸孔，該自對準接觸製程包含：使用一閘極硬質遮罩及一閘極間隔層作為一合併蝕刻遮罩來執行一蝕刻製程。
  8. 一種半導體結構的製作方法，包含：提供具有一第一主動區及一第二主動區的一半導體基板；在該第一主動區內的該半導體基板中，利用n型摻雜劑形成一第一半導體材料的一第一摻雜特徵；在該第二主動區內的該半導體基板中，利用p型摻雜劑形成一第二半導體材料的一第二摻雜特徵，其中該第二半導體材料的成分不同於該第一半導體材料之成分；以及使用鐿對該第一主動區及該第二主動區執行一離子植入製程，由此將鐿導入位於一第一深度的該第一摻雜特徵以及位於一第二深度的該第二摻雜特徵，其中該第二深度大於該第一深度。
  9. 如請求項8所述之方法，更包含：在使用鐿執行該離子植入製程之前，對該半導體基板執行一預先非晶化植入製程；以及在使用鐿執行該離子植入製程之後，對該半導體基板執行一毫秒退火製程。
  10. 一種半導體結構，包含：一半導體基板，具有一第一主動區及一第二主動區；一第一源/汲極特徵，形成在該第一主動區內的該半導體基板中，其中該第一源/汲極特徵包含具有一n型摻雜劑的一第一半導體材料；一第二源/汲極特徵，形成在該第二主動區內的該半導體基板中，其中該第二源/汲極特徵包含具有一p型摻雜劑的一第二半導體材料，且該第二半導體材料之成分不同於該第一半導體材料之成份；以及一第一矽化物特徵，沉積在該第一源/汲極特徵上，及一第二矽化物特徵，沉積在該第二源/汲極特徵上，其中該第一矽化物特徵藉由一摻雜物種進行摻雜而該第二源/汲極特徵藉由該摻雜物種進行摻雜。
TW105125200A 2016-02-03 2016-08-08 半導體結構及其製作方法 TWI630644B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/014,318 2016-02-03
US15/014,318 US9812451B2 (en) 2016-02-03 2016-02-03 Field effect transistor contact with reduced contact resistance

Publications (2)

Publication Number Publication Date
TW201738943A TW201738943A (zh) 2017-11-01
TWI630644B true TWI630644B (zh) 2018-07-21

Family

ID=59387089

Family Applications (1)

Application Number Title Priority Date Filing Date
TW105125200A TWI630644B (zh) 2016-02-03 2016-08-08 半導體結構及其製作方法

Country Status (3)

Country Link
US (5) US9812451B2 (zh)
CN (1) CN107039531B (zh)
TW (1) TWI630644B (zh)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10490459B2 (en) * 2017-08-25 2019-11-26 Taiwan Semiconductor Manufacturing Co., Ltd. Method for source/drain contact formation in semiconductor devices
US9812451B2 (en) 2016-02-03 2017-11-07 Taiwan Semiconductor Manufacturing Company, Ltd Field effect transistor contact with reduced contact resistance
US10115624B2 (en) 2016-06-30 2018-10-30 Taiwan Semiconductor Manufacturing Co., Ltd. Method of semiconductor integrated circuit fabrication
US10008418B2 (en) 2016-09-30 2018-06-26 Taiwan Semiconductor Manufacturing Co., Ltd. Method of semiconductor integrated circuit fabrication
CN109216278B (zh) * 2017-07-03 2021-06-08 中芯国际集成电路制造(北京)有限公司 半导体结构及其形成方法
KR102391512B1 (ko) * 2017-08-17 2022-04-27 삼성전자주식회사 반도체 소자
US10164048B1 (en) * 2017-11-29 2018-12-25 Taiwan Semiconductor Manufacturing Co., Ltd. Method for forming source/drain contacts
US10756114B2 (en) 2017-12-28 2020-08-25 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor circuit with metal structure and manufacturing method
US11257672B2 (en) * 2018-05-14 2022-02-22 Globalfoundries U.S. Inc. Semiconductor devices including active regions in RAM areas with deposition determined pitch
US10658510B2 (en) 2018-06-27 2020-05-19 Taiwan Semiconductor Manufacturing Company, Ltd. Source/drain structure
US11107707B2 (en) * 2018-11-26 2021-08-31 Taiwan Semiconductor Manufacturing Co., Ltd. Wet etch apparatus and method of using the same
US11107690B2 (en) * 2018-11-30 2021-08-31 Taiwan Semiconductor Manufacturing Company, Ltd. Fin field-effect transistor device and method of forming the same
US11195923B2 (en) * 2018-12-21 2021-12-07 Applied Materials, Inc. Method of fabricating a semiconductor device having reduced contact resistance
US11145726B2 (en) * 2019-10-16 2021-10-12 Applied Materials, Inc. Doped through-contact structures
US11349005B2 (en) * 2020-05-22 2022-05-31 Taiwan Semiconductor Manufacturing Company, Ltd. Silicide structures in transistors and methods of forming
US11817485B2 (en) * 2020-06-23 2023-11-14 Taiwan Semiconductor Manufacturing Company Limited Self-aligned active regions and passivation layer and methods of making the same
US20220310398A1 (en) * 2021-03-26 2022-09-29 Taiwan Semiconductor Manufacturing Co., Ltd. Contact Resistance Reduction for Transistors
US20230326926A1 (en) * 2022-04-11 2023-10-12 Samsung Electronics Co., Ltd. Vertical pn connection in multi-stack semiconductor device

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070023822A1 (en) * 2005-07-30 2007-02-01 Taiwan Semiconductor Manufacturing Co., Ltd. Programmable non-volatile memory (PNVM) device
US20070221981A1 (en) * 2006-03-14 2007-09-27 Oki Electric Industry Co., Ltd. Semiconductor memory and semiconductor device with nitride memory elements
US20130299919A1 (en) * 2012-05-14 2013-11-14 Taiwan Semiconductor Manufacturing Company, Ltd. MOS Devices with Mask Layers and Methods for Forming the Same

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7179700B2 (en) * 2004-07-21 2007-02-20 Freescale Semiconductor, Inc. Semiconductor device with low resistance contacts
US7667271B2 (en) 2007-04-27 2010-02-23 Taiwan Semiconductor Manufacturing Company, Ltd. Fin field-effect transistors
US7910453B2 (en) 2008-07-14 2011-03-22 Taiwan Semiconductor Manufacturing Company, Ltd. Storage nitride encapsulation for non-planar sonos NAND flash charge retention
US8310013B2 (en) 2010-02-11 2012-11-13 Taiwan Semiconductor Manufacturing Company, Ltd. Method of fabricating a FinFET device
US8399931B2 (en) 2010-06-30 2013-03-19 Taiwan Semiconductor Manufacturing Company, Ltd. Layout for multiple-fin SRAM cell
US8729627B2 (en) 2010-05-14 2014-05-20 Taiwan Semiconductor Manufacturing Company, Ltd. Strained channel integrated circuit devices
US8816444B2 (en) 2011-04-29 2014-08-26 Taiwan Semiconductor Manufacturing Company, Ltd. System and methods for converting planar design to FinFET design
CN102856177B (zh) * 2011-06-27 2015-01-28 中芯国际集成电路制造(北京)有限公司 半导体器件和用于制造半导体器件的方法
US8466027B2 (en) 2011-09-08 2013-06-18 Taiwan Semiconductor Manufacturing Company, Ltd. Silicide formation and associated devices
US8723272B2 (en) 2011-10-04 2014-05-13 Taiwan Semiconductor Manufacturing Company, Ltd. FinFET device and method of manufacturing same
US8377779B1 (en) 2012-01-03 2013-02-19 Taiwan Semiconductor Manufacturing Company, Ltd. Methods of manufacturing semiconductor devices and transistors
US8735993B2 (en) 2012-01-31 2014-05-27 Taiwan Semiconductor Manufacturing Company, Ltd. FinFET body contact and method of making same
US8785285B2 (en) 2012-03-08 2014-07-22 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor devices and methods of manufacture thereof
US8716765B2 (en) 2012-03-23 2014-05-06 Taiwan Semiconductor Manufacturing Company, Ltd. Contact structure of semiconductor device
US8860148B2 (en) 2012-04-11 2014-10-14 Taiwan Semiconductor Manufacturing Company, Ltd. Structure and method for FinFET integrated with capacitor
US8736056B2 (en) 2012-07-31 2014-05-27 Taiwan Semiconductor Manufacturing Company, Ltd. Device for reducing contact resistance of a metal
US8823065B2 (en) 2012-11-08 2014-09-02 Taiwan Semiconductor Manufacturing Company, Ltd. Contact structure of semiconductor device
US8772109B2 (en) 2012-10-24 2014-07-08 Taiwan Semiconductor Manufacturing Company, Ltd. Apparatus and method for forming semiconductor contacts
US9236300B2 (en) 2012-11-30 2016-01-12 Taiwan Semiconductor Manufacturing Company, Ltd. Contact plugs in SRAM cells and the method of forming the same
US9954067B2 (en) * 2015-02-26 2018-04-24 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor device and manufacturing method thereof
CN104916545A (zh) * 2015-04-30 2015-09-16 上海华力微电子有限公司 一种半导体器件的制作方法
US9812451B2 (en) 2016-02-03 2017-11-07 Taiwan Semiconductor Manufacturing Company, Ltd Field effect transistor contact with reduced contact resistance

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070023822A1 (en) * 2005-07-30 2007-02-01 Taiwan Semiconductor Manufacturing Co., Ltd. Programmable non-volatile memory (PNVM) device
US20070221981A1 (en) * 2006-03-14 2007-09-27 Oki Electric Industry Co., Ltd. Semiconductor memory and semiconductor device with nitride memory elements
US20130299919A1 (en) * 2012-05-14 2013-11-14 Taiwan Semiconductor Manufacturing Company, Ltd. MOS Devices with Mask Layers and Methods for Forming the Same

Also Published As

Publication number Publication date
US20170221894A1 (en) 2017-08-03
US11289482B2 (en) 2022-03-29
US20180053763A1 (en) 2018-02-22
US20200126984A1 (en) 2020-04-23
US10269799B2 (en) 2019-04-23
US10515963B2 (en) 2019-12-24
US9812451B2 (en) 2017-11-07
US20220216204A1 (en) 2022-07-07
US20190252381A1 (en) 2019-08-15
TW201738943A (zh) 2017-11-01
CN107039531A (zh) 2017-08-11
CN107039531B (zh) 2019-12-27

Similar Documents

Publication Publication Date Title
TWI630644B (zh) 半導體結構及其製作方法
KR102105116B1 (ko) 유전체 게이트 위의 콘택트를 갖는 finfet 디바이스를 위한 구조체 및 방법
KR101887255B1 (ko) 3D FinFET 금속 게이트를 위한 구조물 및 방법
US8012817B2 (en) Transistor performance improving method with metal gate
US8679926B2 (en) Local charge and work function engineering on MOSFET
US8373199B2 (en) Semiconductor device having a SiGe feature and a metal gate stack
US8039901B2 (en) Epitaxial source/drain transistor
US8361848B2 (en) Precise resistor on a semiconductor device
US8791001B2 (en) N2 based plasma treatment and ash for HK metal gate protection
KR102082445B1 (ko) FinFET을 위한 하이브리드 방위를 갖는 집적 회로 구조물 및 방법
TW202109630A (zh) 半導體裝置的製造方法
TW202107618A (zh) 半導體裝置形成方法
US20100041236A1 (en) Novel method to integrate gate etching as all-in-one process for high k metal gate
CN109904231B (zh) 半导体器件及其制造方法
US11631745B2 (en) Semiconductor device structure with uneven gate profile
US20230253470A1 (en) Semiconductor Device Structure with Uneven Gate Profile
TWI777605B (zh) 半導體裝置與其形成方法