TWI629642B - 模擬系統及模擬方法與包括該模擬系統之計算系統 - Google Patents

模擬系統及模擬方法與包括該模擬系統之計算系統 Download PDF

Info

Publication number
TWI629642B
TWI629642B TW103109064A TW103109064A TWI629642B TW I629642 B TWI629642 B TW I629642B TW 103109064 A TW103109064 A TW 103109064A TW 103109064 A TW103109064 A TW 103109064A TW I629642 B TWI629642 B TW I629642B
Authority
TW
Taiwan
Prior art keywords
input
deviation
value
simulation
boundary
Prior art date
Application number
TW103109064A
Other languages
English (en)
Other versions
TW201447765A (zh
Inventor
李珍寧
韓昌虎
Original Assignee
三星電子股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 三星電子股份有限公司 filed Critical 三星電子股份有限公司
Publication of TW201447765A publication Critical patent/TW201447765A/zh
Application granted granted Critical
Publication of TWI629642B publication Critical patent/TWI629642B/zh

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/44—Arrangements for executing specific programs
    • G06F9/455—Emulation; Interpretation; Software simulation, e.g. virtualisation or emulation of application or operating system execution engines
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/20—Design optimisation, verification or simulation
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/36—Circuit design at the analogue level
    • G06F30/367—Design verification, e.g. using simulation, simulation program with integrated circuit emphasis [SPICE], direct methods or relaxation methods
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2111/00—Details relating to CAD techniques
    • G06F2111/08—Probabilistic or stochastic CAD

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Software Systems (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Management, Administration, Business Operations System, And Electronic Commerce (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

在一種模擬系統及其方法中，模擬包括：當用於一輸入之一標稱點(NP)的一函數值為一第一值時，於該輸入上運行一第一模擬；以及當用於該輸入之該NP的該函數值為不同於該第一值之一第二值時，於該輸入上運行一第二模擬。此處，該第二模擬之該運行可包括(a)將針對該第二值的一輸入分佈之一邊界設定為一第一分佈值，(b)在該輸入分佈之該設定邊界內產生輸入樣本，(c)藉由對該等產生之輸入樣本執行機器學習來獲得用於該輸入之一最壞情況點(WCP)，以及(d)在移位該輸入分佈之該邊界時重複執行該等步驟(a)至(c)，直至該輸入分佈之該邊界達到一最小臨界值。

Description

模擬系統及模擬方法與包括該模擬系統之計算系統 參考相關申請案
本申請案主張2013年5月27日在韓國智慧產權局申請之韓國專利申請案第10-2013-0059878號之優先權。
發明領域
本發明概念之實施例係關於一種模擬系統及模擬方法與包括該模擬系統之計算系統。
發明背景
當系統(例如，轉移功能)具有超過預定等級的相關聯之複雜性時，輸入與輸出關係之解譯對於理解該系統係必要的。可藉由當針對系統之解譯量測輸入分佈時分析給定輸出(合格、不合格)之機率使用模擬來分析真實系統之可靠性，而不需要系統之實際實體實施例。
然而，隨著系統之複雜性增加，用於模擬的所需之計算資源可顯著增加，以及時間及成本亦增加。在一些情況下，在一年之時間跨度內，甚至經由超級計算，仍可 能獲得不了模擬結果。舉例而言，當待分析的分佈之範圍相對於中心值大於或等於6σ時，需要數十億之模擬。
發明概要
本發明概念之實施例提供一種模擬系統，其具有輸入之增大的分析速度及改良之可靠性。
本發明概念之實施例亦提供一種模擬方法，其具有輸入之增大的分析速度及改良之可靠性。
本發明概念之實施例亦提供一種包括該模擬系統之計算系統。
本發明概念之此等及其他目標將在實施例之以下描述中描述或自實施例之以下描述顯而易見。
根據本發明概念之一態樣，提供一種使用包括一或多個處理器之一計算系統之模擬方法，該模擬方法包含：當用於一輸入之一標稱點(NP)的一函數值為一第一值時，於該輸入上運行一第一模擬；以及當用於該輸入之該NP的該函數值為不同於該第一值之一第二值時，於該輸入上運行一第二模擬；其中該第二模擬之該運行包含：(a)將針對該第二值的一輸入分佈之一邊界設定為一第一分佈值；(b)藉由該輸入分佈之該設定邊界產生輸入樣本；(c)藉由對該等產生之輸入樣本執行機器學習獲得用於該輸入之一最壞情況點(WCP)；以及(d)在移位該輸入分佈之該邊界時重複執行該等步驟(a)至(c)，直至該輸入分佈之該邊界達到一最小臨界值。
在一些實施例中，該第一模擬包括一蒙地卡羅(Monte Carlo)模擬。
在一些實施例中，該第二模擬包括一重要性取樣。
在一些實施例中，在該輸入分佈之該設定邊界內的該等輸入樣本之該產生包含使用均勻分佈取樣在該輸入分佈之該設定邊界內產生該等輸入樣本。
在一些實施例中，該第一值對應於一不合格條件，且其中該第二值對應於一合格條件。
根據本發明概念之一態樣，提供一種使用包括一或多個處理器之一計算系統之模擬方法，該模擬方法包含：(a)將一輸入分佈之一邊界設定為一第一分佈值；(b)在該輸入分佈之該設定邊界內產生輸入樣本；(c)針對該等各別產生之輸入樣本獲得函數值；(d)藉由對該等各別產生之輸入樣本執行機器學習來獲得一邊界平面；(e)判定在該邊界平面上用於該輸入之一最差情況點(WCP)；以及(f)在移位該輸入分佈之該邊界時重複執行該等步驟(a)至(e)，直至該輸入分佈之該邊界達到一最小臨界值。
在一些實施例中，該輸入分佈之該邊界之該移位包含將該輸入分佈之該邊界自該第一分佈值改變至一第二分佈值。
在一些實施例中，該第二分佈值小於該第一分佈值。
在一些實施例中，該最小臨界值、該第一分佈值 及該第二分佈值中之至少一者為可由一使用者設定之一值。
在一些實施例中，在該輸入分佈之該設定邊界內的該等輸入樣本之該產生包含使用均勻分佈取樣在該輸入分佈之該設定邊界內產生該等輸入樣本。
在一些實施例中，藉由對該等輸入樣本及該等函數值執行機器學習而對該邊界平面之該獲得包含使用一支援向量機(SVM)獲得該邊界平面。
在一些實施例中，判定在該邊界平面上用於該輸入之該WCP包含使用一演進式演算法(EA)判定該WCP。
根據本發明概念之另一態樣，提供一種模擬系統，其包含：一主模擬模組，其基於一提供之分佈之一中心運行一模擬操作；一判定模組，當用於一輸入之一標稱點(NP)的一函數值為一第一值時，該判定模組將用於該輸入之一零點(ZP)提供至該主模擬模組，且當用於該輸入之該NP的該函數值為不同於該第一值之一第二值時，該判定模組於該輸入上運行一第二模擬；以及一最差情況點(WCP)判定模組，其藉由在移位針對該第二值的一輸入分佈之一邊界時在該輸入分佈之一設定邊界內重複執行產生輸入樣本來獲得用於該輸入之一WCP，且將該獲得之WCP提供至該主模擬模組。
在一些實施例中，該模擬操作包括一蒙地卡羅模擬。
在一些實施例中，在該輸入分佈之該設定邊界內 的該等輸入樣本之該產生包含使用均勻分佈取樣在該輸入分佈之該設定邊界內產生該等輸入樣本。
在一些實施例中，該WCP判定模組藉由在移位針對該第二值的一輸入分佈之一邊界時在該輸入分佈之該設定邊界內重複執行產生輸入樣本來獲得用於該輸入之該WCP包含：(a)將針對該第二值的一輸入分佈之一邊界設定為一第一分佈值；(b)在該輸入分佈之該設定邊界內產生輸入樣本；(c)獲得用於該等各別產生之輸入樣本的函數值；(d)藉由對該等各別產生之輸入樣本執行機器學習來獲得一邊界平面；(e)判定在該邊界平面上用於該輸入之一最壞情況點(WCP)；以及(f)在移位該輸入分佈之該邊界時重複執行該等步驟(a)至(e)，直至該輸入分佈之該邊界達到一最小臨界值。
在一些實施例中，該輸入分佈之該邊界之該移位包含將該輸入分佈之該邊界自該第一分佈值改變至一第二分佈值。
在一些實施例中，該第二分佈值小於該第一分佈值。
在一些實施例中，該最小臨界值、該第一分佈值及該第二分佈值中之至少一者為可由一使用者設定之一值。
在一些實施例中，藉由對該等輸入樣本及該等函數值執行機器學習而對該邊界平面之該獲得包含使用一支援向量機(SVM)獲得該邊界平面。
在一些實施例中，該WCP判定模組使用一演進式演算法(EA)判定在該邊界平面上用於該輸入之該WCP。
在一些實施例中，該主模擬模組、該判定模組及該WCP判定模組由一或多個處理器驅動。
在一些實施例中，該第一值對應於一不合格條件，且其中該第二值對應於一合格條件。
根據本發明概念之一態樣，提供一種計算系統，其包含：一或多個處理器；以及一儲存單元，其中儲存用於使用該等處理器運行針對一輸入之一模擬的程式碼，其中當用於該輸入之一標稱點(NP)的一函數值為一第一值時，運行針對該輸入之一第一模擬，且當用於該輸入之該NP的該函數值為不同於該第一值之一第二值時，運行針對該輸入之一第二模擬，該第二模擬之該運行包含：(a)將針對該第二值的一輸入分佈之一邊界設定為一第一分佈值；(b)在該輸入分佈之該設定邊界內產生輸入樣本；(c)藉由對該等產生之輸入樣本執行機器學習來獲得用於該輸入之一最壞情況點(WCP)；以及(d)在移位該輸入分佈之該邊界時重複執行該等步驟(a)至(c)，直至該輸入分佈之該邊界達到一最小臨界值。
在一些實施例中，該第一模擬包括一蒙地卡羅模擬且該第二模擬包括一重要性取樣。
在一些實施例中，該輸入分佈之該邊界之該移位包含將該輸入分佈之該邊界自該第一分佈值改變至一第二分佈值，且在該輸入分佈之該設定邊界內的該等輸入樣本 之該產生包含使用均勻分佈取樣在該輸入分佈之該設定邊界內產生該等輸入樣本。
在一些實施例中，該第二分佈值小於該第一分佈值。
在一些實施例中，該第一值對應於一不合格條件，且其中該第二值對應於一合格條件。
根據本發明概念之另一態樣，提供一種用於包括一或多個處理器之一計算系統之模擬方法，該模擬方法包含：基於一提供之輸入分佈執行作為一第一模擬及一第二模擬中之一者的一主模擬；在用於該輸入分佈之一標稱點的一函數值為一第一值之一情況下，將用於該輸入分佈之一零點(ZP)提供至該主模擬，且該主模擬回應於此提供而執行該第一模擬；以及在用於該輸入分佈之該標稱點的該函數值為不同於該第一值之一第二值之一情況下，藉由在移位該輸入分佈之一邊界時，藉由在該輸入分佈之一設定邊界內重複執行產生輸入樣本，執行針對該輸入分佈之一最壞情況點(WCP)判定，將該判定之最壞情況點(WCP)值提供至該主模擬，且該主模擬回應於此提供而執行該第二模擬。
在一些實施例中，執行該最壞情況點判定進一步包含：(a)將一輸入分佈之該邊界設定為一第一分佈值；(b)在該輸入分佈之該設定邊界內產生輸入樣本；(c)針對該等各別產生之輸入樣本獲得函數值；(d)藉由對該等各別產生之輸入樣本執行機器學習來獲得邊界平面；(e)判定在該邊 界平面上用於該輸入之該最差情況點(WCP)；以及(f)在移位該輸入分佈之該邊界時重複執行該等步驟(a)至(e)，直至該輸入分佈之該邊界達到一最小臨界值。
在一些實施例中，該輸入分佈之該邊界之該移位包含將該輸入分佈之該邊界自該第一分佈值改變至一第二分佈值。
在一些實施例中，該第二分佈值小於該第一分佈值。
在一些實施例中，該最小臨界值、該第一分佈值及該第二分佈值中之至少一者為可由一使用者設定之一值。
在一些實施例中，在該輸入分佈之該設定邊界內的該等輸入樣本之該產生包含使用均勻分佈取樣在該輸入分佈之該設定邊界內產生該等輸入樣本。
在一些實施例中，藉由對該等輸入樣本及該等函數值執行機器學習而對該邊界平面之該獲得包含使用一支援向量機(SVM)獲得該邊界平面。
在一些實施例中，判定在該邊界平面上用於該輸入之該WCP包含使用一演進式演算法(EA)判定該WCP。
在一些實施例中，該第一模擬包括一蒙地卡羅模擬。
在一些實施例中，該第二模擬包括一重要性取樣。
100‧‧‧模擬系統
110‧‧‧判定模組
120‧‧‧最壞情況點(WCP)搜尋模組
140‧‧‧主模擬模組
1000‧‧‧中央處理單元(CPU)
1001‧‧‧計算系統
1010‧‧‧加速圖形埠(AGP)控制器
1020‧‧‧匯流排
1040‧‧‧儲存體
1050‧‧‧印表機控制器
1060‧‧‧鍵盤控制器
1100‧‧‧主記憶體
NP‧‧‧標稱點
P‧‧‧不合格機率
P1、P2‧‧‧候選點
PL‧‧‧邊界平面
S100、S110、S120、S130、S140、S150、S160、S170、S180‧‧‧步驟
W‧‧‧校準係數
WCP‧‧‧最壞情況點
WCP1‧‧‧第一WCP
WCP2‧‧‧第二WCP
WCP3‧‧‧第三WCP
WCP4‧‧‧第四WCP
Xi‧‧‧輸入
ZP‧‧‧零點
本發明概念之以上及其他特徵及優勢將藉由參看附圖詳細描述其實施例而變得更顯而易見，其中：圖1為根據本發明概念之一些實施例的模擬系統之方塊圖；圖2為圖1中展示的模擬系統之詳細方塊圖；圖3為用於解釋根據本發明概念之一些實施例的模擬方法之流程圖；圖4A至圖10說明根據本發明概念之一些實施例的模擬方法；以及圖11說明根據本發明概念之一些實施例的使用模擬系統之一示範性計算系統。
較佳實施例之詳細說明
藉由參照以下實施例之詳細描述及隨附圖式，可更易於理解本發明概念之優勢及特徵及其實現方法。然而，本發明概念可以許多不同形式體現，且不應被解釋為限於本文中所闡明之實施例。相反，提供此等實施例使得本發明將透徹且完整，且將對熟習此項技術者充分傳達本發明概念之概念，且本發明概念將僅由隨附申請專利範圍界定。在圖式中，為了清晰起見，誇示了層及區域之厚度。
應理解，當一元件或層被稱作在另一元件或層「上」或「連接至」另一元件或層時，其可直接在另一元件或層上或連接至另一元件或層，或可存在插入元件或層。相比之下，當一元件被稱作「直接在另一元件或層上」或 「直接連接至」另一元件或層時，不存在插入元件或層。貫穿全文，相同數字指相同元件。如本文中所使用，術語「及/或」包括相關聯之列舉項中的一或多者之任何及全部組合。
術語「一」及「該(等)」及類似提及物在描述本發明概念之上下文中(尤其在以下申請專利範圍之上下文中)的使用應被解釋為涵蓋單數及複數，除非本文中另有指示或明顯與上下文相矛盾。術語「包含」、「具有」、「包括」及「含有」應被解釋為開端式術語(亦即，意謂「包括，但不限於」)，除非另有指出。
應理解，雖然術語第一、第二等可在本文中用以描述各種元件，但此等元件不應受到此等術語限制。此等術語僅用以將一元件與另一元件區分開。因此，舉例而言，在不脫離本發明概念之教示的情況下，以下論述之第一元件、第一組件或第一區段可被稱為第二元件、第二組件或第二區段。
除非另有定義，否則本文中使用之所有技術及科學術語具有與一般熟習本發明概念屬於之技術者通常所理解相同的意義。注意，本文中提供的任何及所有實例或示範性術語之使用僅意欲更好地說明本發明概念，且並非對本發明概念之範疇的限制，除非另有指定。另外，除非另有定義，否則可不過度解譯在通用詞典中定義之所有術語。
圖1為根據本發明概念之一些實施例的模擬系統 之方塊圖，且圖2為圖1中展示的模擬系統之詳細方塊圖。
參看圖1，可將具有任意平均數(μ)及偏差(σ)之n個輸入X1至Xn(此處，n為自然數)提供至根據本發明概念之一些實施例的模擬系統100。n個輸入可為有必要用來分析特定電路之n個輸入參數。
舉例而言，若根據本發明概念之一些實施例的模擬系統100為用於分析動態隨機存取記憶體(DRAM)胞元之良率的系統(如圖1中所展示)，則可將用於判定DRAM胞元之特性的多個參數(例如，接線對照表、特性值等)及具有任意平均數(μ)及偏差(σ)之n個輸入X1至Xn提供至模擬系統100。n個輸入X1至Xn之實例可包括(例如)胞元電晶體(CTR)之閘極氧化膜的厚度、臨限電壓等等，但本發明概念之態樣不限於此情形。
同時，模擬系統100對n個輸入X1至Xn執行模擬，且可在以下等式(1)中指示結果值y：y=f(x)...(1)
此處，輸入X1至Xn經由轉移函數(f)導出結果值y，且結果值y為實數。為了定義結果值y指示合格狀態或是不合格狀態，如由以下等式(2)表達，定義指示函數I(y)，藉由該等式，計算指示函數值，且分析一組特性值之機率：
其中F意謂一組不合格狀態，指示函數I(y)之函數值1意謂不合格狀態，且指示函數I(y)之函數值-1意謂合格狀態。
亦即，模擬系統100可基於n個輸入X1至Xn輸出DRAM胞元之不合格機率(P)。除非另有定義，否則本文中使用之術語「函數值」將被理解為指示函數值，但本發明概念之態樣不限於此情形。
模擬系統100可包括一判定模組110、一最壞情況點(WCP)搜尋模組120及一主模擬模組140。
如本文中所使用，「單元」或「模組」可指執行預定功能之軟體元件或硬體元件(諸如，場可規劃閘陣列(FPGA)或特殊應用積體電路(ASIC))，或兩者。然而，單元或模組未必具有限於軟體或硬體之意義。在一些實施例中，模組可經建構以儲存於可定址儲存媒體中，或在一些實施例中，以執行一或多個處理器，或兩者。因此，模組包括(例如)軟體元件、物件導向式軟體元件、類別元件或任務元件、處理程序、函式、屬性、程序、次常式、程式碼之片段、驅動程式、韌體、微碼、電路、資料、資料庫、資料結構、資料表、陣列及參數。由該等模組提供之元件及功能可組合成較小數目個元件或模組，或分成較大數目個元件或模組。
判定模組110可根據用於輸入(Xi)(X1XiXn)之標稱點(NP)的指示函數值I(Xi)之值判定針對該輸入Xi之模擬方法。更詳細地，當用於輸入Xi之NP(此處，在本實施例中，NP值可為(例如)輸入Xi之平均值(μi))的指示函數值 I(XiNP)為第一值(例如，1)時，判定模組110可將用於輸入Xi(X1XiXn)之零點(ZP)提供至主模擬模組140以鑒於該ZP執行針對輸入Xi(X1XiXn)之主模擬。當用於輸入Xi之NP的指示函數值I(XiNP)為第二值(例如，-1)時，判定模組110可將輸入Xi提供至WCP搜尋模組120以針對該輸入Xi搜尋WCP。
當任意輸入Xi之NP對應於(例如)不合格狀態時，亦即，當指示函數值I(XiNP)為1時，可產生充分大的數目個不合格輸入Xi，甚至藉由相對小的數目個取樣。然而，當任意輸入Xi之NP對應於(例如)合格狀態時，亦即，當指示函數值I(XiNP)為-1時，不可能知曉需要執行多少取樣以產生許多不合格輸入Xi。在極端情況下，例如，若相對於NP，不合格輸入Xi的分佈大於或等於6σ時，應執行380/z(-6)(=3.85*1011)次取樣或模擬。
因此，根據本發明概念之一些實施例的模擬系統100包括判定模組110，其經組配以根據用於輸入Xi之NP的指示函數值I(Xi)之值判定針對輸入Xi之模擬方法，可避免需要執行大量取樣之極端情況。亦即，由於判定模組110可根據輸入Xi之輸入分佈PDF(Xi)可變地判定針對輸入Xi之模擬方法，因此可避免執行模擬之次數極端增加的情況。因此，可改良模擬系統100之總體分析速度。
WCP搜尋模組120可經組配以藉由在移位針對輸入Xi的輸入分佈之邊界時在輸入分佈之設定邊界內重複執行產生輸入樣本來獲得用於該輸入Xi之WCP，且可將獲 得之WCP提供至主模擬模組140。在本發明概念之一些實施例中，為了針對輸入Xi準確地搜尋WCP。在減小用於輸入Xi之分佈邊界時，WCP搜尋模組120可在輸入分佈之設定邊界內重複執行輸入樣本之產生。以此方式，若在減小用於輸入Xi之分佈邊界時，重複執行在輸入分佈之設定邊界內的輸入樣本之產生，則可更準確地針對輸入Xi搜尋WCP，此將在本文中作更詳細地描述。
同時，在本發明概念之一些實施例中，由WCP搜尋模組120執行之取樣可包括(例如)均勻分佈取樣，此將亦在本文中作更詳細地描述。
主模擬模組140可經組配以基於提供之分佈中心(例如，輸入Xi之ZP或WCP)執行預定模擬。此處，預定模擬可包括(例如)蒙地卡羅模擬。亦即，主模擬模組140可藉由對輸入Xi執行蒙地卡羅模擬來輸出存在特定函數值(例如，-1)之機率P。同時，當獲得針對提供之輸入Xi的WCP時，主模擬模組140考慮在搜尋WCP之過程中產生的校準係數(W)對輸入Xi執行蒙地卡羅模擬。本文中將更詳細地描述主模擬模組140。
下文，將參看圖3至圖10描述根據本發明概念之一些實施例的模擬系統及方法。
圖3為用於解釋根據本發明概念之一些實施例的模擬方法之流程圖，且圖4A至圖10說明根據本發明概念之一些實施例的模擬方法。
首先，參看圖3，判定用於輸入之NP的函數值是 否不合格(S100)。結果，當用於輸入之NP的函數值對應於不合格狀態時，執行針對輸入之主模擬(S180)。
詳細地，參看圖2，當用於輸入分佈PDF(Xi)之NP的函數值I(XiNP)對應於不合格狀態(例如，1)時，判定模組110可將零點ZP作為輸入Xi之分佈之中心提供至主模擬模組140。回應地，在一些實施例中，主模擬模組140可基於提供之分佈的中心對輸入Xi執行(例如)蒙地卡羅模擬。
更具體言之，當用於輸入(Xj,Xk)之NP的函數值對應於不合格狀態時(如圖4A中所示)，判定模組110可將ZP作為輸入(Xj,Xk)之分佈之中心提供至主模擬模組140，且主模擬模組140可對輸入(Xj,Xk)執行(例如)蒙地卡羅模擬。
在本發明概念之一些實施例中，輸入(Xi,Xk)之標稱點NP與輸入(Xi,Xk)之零點ZP可彼此相等，但本發明概念之態樣不限於此情形。在修改之實施例中，輸入(Xi,Xk)之NP與輸入(Xi,Xk)之ZP可不同於彼此。
圖4A將兩個輸入(Xj,Xk)說明為模擬系統100之輸入，但本發明概念之態樣不限於此情形。亦即，圖4A僅說明兩個輸入(Xj,Xk)，然而，其係僅為了根據本發明概念之實施例的模擬方法之更好理解而提供。與在說明之實施例中不同，提供至模擬系統100的輸入之數目可變化。舉例而言，若將三個輸入提供至模擬系統100，則由三個輸入參數形成的區域可為立體空間，而非圖4A中展示之平面。
再次參看圖3，當用於輸入之NP的函數值對應於 合格條件時，若對輸入執行蒙地卡羅模擬，則在最壞情況下，執行取樣或模擬之次數急劇增加，以便不實際上處理。在此情況下，在本實施例中，使用(例如)重要性取樣執行模擬。
為了實施重要性取樣，判定輸入(Xj,Xk)之WCP或移位向量。因此，當用於輸入(Xj,Xk)之NP的函數值對應於合格狀態時(如圖4B中所示)，判定模組110可將輸入(Xj,Xk)提供至WCP搜尋模組120以允許WCP搜尋模組120針對輸入(Xj,Xk)搜尋WCP。在一些實施例中，WCP搜尋模組120可經由以下過程來針對輸入(Xj,Xk)搜尋WCP。
參看圖3，首先，將輸入(Xj,Xk)之分佈邊界設定至第一分佈值Si(S110)。在本發明概念之一些實施例中，例如，可選擇8σ作為第一分佈值Si，但本發明概念之態樣不限於此情形。另外，在本發明概念之一些實施例中，第一分佈值Si可為具有座標之二維或二維以上值，但本發明概念之態樣不限於此情形。
接下來，參看圖3，在設定分佈邊界內產生輸入樣本(S120)。在本發明概念之一些實施例中，例如，可在輸入樣本(Xj,Xk)之產生中使用均勻分佈取樣。若以此方式使用均勻分佈取樣產生輸入樣本(Xj,Xk)，則輸入樣本(Xj,Xk)可具有均勻分佈，如圖5中所示。在圖5中，由三角形指示之輸入樣本(Xj,Xk)意謂用於各別輸入(Xj,Xk)之函數值尚未獲得，且輸入(Xj,Xk)之邊界可分別為-8σ及8σ。
接下來，參看圖3，將轉移函數應用至輸入(Xi,Xk) 中之每一者，且獲得針對各別產生之輸入(Xj,Xk)的函數值(S130)。詳細地，可使用由等式(2)給出之上述指示函數I(y)獲得針對各別產生之輸入(Xj,Xk)的函數值。圖6說明使用由等式(2)給出之上述指示函數I(y)獲得針對各別產生之輸入(Xj,Xk)的函數值。此處，由「X」指示之樣本意謂不合格狀態，亦即，函數值為1，且由「O」指示之樣本意謂合格狀態，亦即，函數值為-1。
接下來，參看圖3，對產生之輸入樣本及獲得之函數值執行機器學習以獲得邊界平面(S140)。在本發明概念之一些實施例中，可在獲得邊界平面過程中使用支援向量機(SVM)。另外，在本發明概念之一些實施例中，邊界平面可為(例如)彎曲平面，但本發明概念之態樣不限於此情形。
圖7說明藉由使用SVM執行機器學習獲得用於定義獲得之函數值的邊界平面PL所藉之實施例。雖然圖7說明邊界平面PL為彎曲的，但在一些實施例中，邊界平面PL可根據所獲得之函數值而為線性的。在一些實施例中，若存在比圖7中所說明數目大的輸入樣本(Xj,Xk)，則邊界平面PL可為立體(三維)平面。
接下來，參看圖3，在獲得之邊界平面上執行針對輸入之最差情況點(WCP)(S150)。在本實施例中，舉例而言，可在於獲得之邊界平面PL上針對輸入(Xj,Xk)搜尋WCP過程中使用演進式演算法(EA)。詳細地，參看圖8，在邊界平面PL上之候選點(P1、P2)間，可將來自ZP(0,0)之最 短點選擇為WCP。
再次參看圖3，判定輸入分佈之設定邊界是否為最小臨限值(S160)。結果，若輸入分佈之設定邊界不在最小臨限值St內，則輸入分佈之邊界減小至第二分佈值(Si/2)(S170)。其後，重複執行上述步驟S120至S160，直至輸入分佈之邊界達到最小臨界值St。在本發明概念之一些實施例中，最小臨界值St可為有理數，但本發明概念之態樣不限於此情形。
在本發明概念之一些實施例中，可將輸入(Xj,Xk)之分佈邊界之最小臨界值St設定至σ。如所示，輸入(Xj,Xk)之分佈邊界可逐漸減小。下文，將更詳細地描述經由上述程序搜尋WCP之過程。
首先，參看圖9A，將輸入(Xj,Xk)之分佈邊界設定至8σ(S110)。接著，執行上述步驟S120及S130，藉以允許將輸入(Xj,Xk)之函數值排列於相對於ZP(0,0)之8σ內。此處，藉由執行上述步驟S140及S150來搜尋第一WCP(WCP1)。
接下來，參看圖9B，輸入(Xj,Xk)之邊界分佈自第一WCP(圖9A之WCP1)減小至4σ(S170)，且執行上述步驟S120及S130。接著，將輸入(Xj,Xk)之函數值排列於自第一WCP(圖9A之WCP1)之4σ內。此處，藉由執行上述步驟S140及S150來搜尋第二WCP(WCP2)。
接下來，參看圖9C，輸入(Xj,Xk)之邊界分佈自第二WCP(圖9B之WCP2)減小至2σ(S170)，且執行上述步 驟S120及S130。接著，將輸入(Xj,Xk)之函數值排列於自第二WCP(圖9B之WCP2)之2σ內。此處，藉由執行上述步驟S140及S150來搜尋第三WCP(WCP3)。
接下來，參看圖9D，輸入(Xj,Xk)之邊界分佈自第三WCP(圖9C之WCP3)減小至σ(S170)，且執行上述步驟S120及S130。接著，將輸入(Xj,Xk)之函數值排列於自第三WCP(圖9C之WCP3)之σ內及σ。此處，藉由執行上述步驟S140及S150來搜尋第四WCP(WCP4)。
既然輸入(Xj,Xk)之分佈邊界為σ(其為最小臨界值St)，因此搜尋之第四WCP(WCP4)為輸入(Xj,Xk)之最終WCP。因此，參看圖2，WCP搜尋模組120取決於輸入分佈之中心之移位將搜尋之WCP及校準係數W提供至主模擬模組140。
在本發明概念之一些實施例中，最小臨界值St、第一分佈值Si及藉由減小第一分佈值Si而設定之第二分佈值Si/2中的至少一者可視情況由使用者設定。
在上述實施例中，已說明自第一分佈值Si減小第二分佈值Si/2，但本發明概念之態樣不限於此情形。在本發明概念之一些實施例中，第二分佈值Si/2可經設定以自第一分佈值Si增大。另外，在本發明概念之一些其他實施例中，可將第二分佈值Si/2與第一分佈值Si設定為彼此相等。在各別情況下，可以各種方式不同地設定最小臨界值St。
返回參看圖3，執行主模擬(S170)。詳細地，接下來，參看圖2及圖10，主模擬模組140基於搜尋之WCP執 行(例如)針對輸入(Xj,Xk)之蒙地卡羅模擬。此處，可基於自WCP搜尋模組120提供之校準係數W對模擬結果執行校準。
如上所述，在根據本發明概念之實施例的模擬系統及方法中，考慮到輸入之特性，針對輸入之模擬方法可變化。詳細地，當針對輸入之NP的函數值對應於不合格狀態時，可甚至藉由相對小的數目個取樣來產生充分大的數目個不合格輸入Xi。因此，基於作為輸入分佈之中心的輸入之ZP執行蒙地卡羅模擬。當針對輸入之NP的函數值對應於合格狀態時，為了避免極端增大之模擬時間，使用重要性取樣對輸入執行模擬。因此，可根據輸入之特性防止模擬時間極端增大。
下表1展示為了考量根據本發明概念之一些實施例的上述模擬系統(圖1之100)之效能，需要根據輸入之不合格率執行的取樣或模擬次數之比較之實驗結果。
此處，設定輸入(1)至(5)，使得輸入之分佈為正常分佈，且將實驗之可靠性等級設定至95%。在表1中，X指示對輸入(1)至(5)執行的蒙地卡羅模擬之結果，Y指示對輸入(1)至(5)執行的根據本發明概念之一些實施例的上述模擬方法之結果，且Z指示使用叢集(對本發明概念之模擬方法的一替代方法)的其他模擬方法之結果。
參看表1，隨著輸入之不合格率降低，x模擬之數目按指數規律增加，而Y模擬之數目增加極少。同時，對於具有實質上相同不合格率之輸入，X模擬之數目小於Y模擬之數目。亦即，根據根據本發明概念之一些實施例的上述模擬系統及方法，可藉由根據輸入之特性修改模擬來防止模擬時間極端增加。
同時，為了有效率地執行重要性取樣，針對輸入搜尋WCP。因此，在本實施例中，為了準確地針對輸入搜尋WCP，在逐漸減小輸入分佈之邊界時針對輸入搜尋WCP。因此搜尋之WCP具有增加得多之準確性，且模擬結果之可靠性因此大大地改良。
下文，將參看圖11描述根據本發明概念之一些實施例的使用模擬系統之計算系統。
圖11說明根據本發明概念之一些實施例的使用模擬系統之一示範性計算系統。
參看圖11，根據本發明概念之一些實施例的上述模擬系統(圖1之100)可實施為(例如)軟體，以使用至圖11中展示之計算系統1001。
計算系統1001可包括一中央處理單元(CPU)1000、一加速圖形埠(AGP)控制器1010、一主記憶體1100、一儲存體1040(例如，SSD、HDD等)、一匯流排1020、一鍵盤控制器1060及一印表機控制器1050。在圖11中，僅說明計算系統1001之一些組件，但本發明概念之態樣不限於此 情形。可自圖11中展示之組配添加或省略計算系統1001之組件。
在一些實施例中，圖11中展示之計算系統1001可包含用於半導體模擬之辦公室電腦或筆記型電腦。另外，在本發明概念之一些其他實施例中，圖11中展示之計算系統1001可為由多處理器環境中之多個處理器驅動的計算系統，但本發明概念之態樣不限於此情形。可以各種方式修改計算系統1001之實例。
在計算系統1001中，CPU 1000、AGP控制器1010、主記憶體1100、儲存體1040、鍵盤控制器1060、印表機控制器1050及其他周邊裝置可連接至匯流排1020，但本發明概念之態樣不限於此情形。匯流排1020可經修改以併入至CPU 1000內。
在一些實施例中，AGP可具有匯流排規格以提供3D圖形表示之快速實施。AGP控制器1010可包括用於監視器影像之播放的視訊卡。
在一些實施例中，CPU 1000可經組配以執行對於驅動計算系統1001所需之各種操作，且可執行作業系統(OS)及應用程式。在圖11中，僅說明一CPU 1000，但CPU 1000之數目可根據應用而變化。
在一些實施例中，主記憶體1100可自儲存體1040載入執行CPU 1000之操作所需的資料，且可儲存載入之資料。主記憶體1100之一示範性記憶體可包含DRAM，但本發明概念之態樣不限於此情形。
在一些實施例中，儲存體1040可包含儲存資料之大容量資料儲存裝置，且可由(例如)電腦可讀記錄媒體(諸如，HDD或SSD)來實施，但本發明概念之態樣不限於此情形。另外，在根據本發明概念之實施例的計算系統1001中，儲存體1040連接至匯流排1020，但本發明概念之態樣不限於此情形。亦即，儲存體1040可經修改以直接連接至CPU 1000。
當根據本發明概念之實施例的計算系統1001使用使用軟體等實施之模擬系統(圖1之100)時，模擬系統(圖1之100)可儲存於(例如)儲存體1040中，如圖11中所示。
詳細地，構成根據本發明概念之一些實施例的模擬系統(圖1之100)之判定模組(圖2之110)、WCP搜尋模組(圖2之120)及主模擬模組(圖2之140)可經獨立地實施以接著儲存於儲存體1040中。
儲存於儲存體1040中之各別模組110、120及140經載入至主記憶體1100且接著由CPU 1000處理，藉此將機率值(圖1之P)作為模擬系統(圖1之100)之最終輸出而輸出。
現將描述根據本發明概念之一些實施例的程式可記錄記錄媒體。
用於實施根據本發明概念之一些實施例的模擬方法之程式可記錄記錄媒體之實例可包括電腦硬碟、軟碟、3.5吋磁碟、電腦儲存帶、磁鼓、SRAM胞元、DRAM胞元、電可抹除記憶體(諸如，EEPROM胞元、EPROM胞元或快閃 胞元)、非依電性胞元、鐵電記憶體、磁性隨機存取記憶體、緊密光碟(CD)、雷射光碟、光碟等等，但本發明概念之態樣不限於此情形。實際上，可將可使用電腦讀取的任一類型或形式之儲存媒體用作用於實施根據本發明概念之一些實施例的模擬方法之程式可記錄記錄媒體。
雖然本發明概念已經參照其示範性實施例而特定地展示及描述，但一般熟習此項技術者應理解，在不脫離如由以下申請專利範圍界定的本發明概念之精神及範疇之情況下，可在本文中進行形式及細節之各種改變。因此需要在所有方面將本實施例視為例示性且非限制性，對隨附申請專利範圍而非前述描述進行參照以指示本發明概念之範疇。

Claims (30)

  1. 一種使用包括一或多個處理器之一計算系統之模擬方法，該模擬方法包含：當用於一輸入之一標稱點(NP)的一函數值為一第一值時，於該輸入上運行一第一模擬，其中該輸入為一電路設計之一特性；以及當用於該輸入之該NP的該函數值為不同於該第一值之一第二值時，於該輸入上運行一第二模擬；其中該第二模擬之該運行包含：(a)將針對該第二值的一輸入偏差之一邊界設定為一第一偏差值，其中該輸入偏差為該電路設計之該特性的一偏差；(b)在該輸入偏差之該設定邊界內產生該輸入的多個樣本；(c)藉由對產生之該輸入的該等樣本執行機器學習來獲得用於該輸入之一最壞情況點(WCP)；以及(d)在藉由減小該輸入偏差來移位該輸入偏差之該邊界時重複執行該等步驟(a)至(c)，直至該輸入偏差達到一最小臨界值。
  2. 如請求項1之模擬方法，其中該第一模擬包括一蒙地卡羅(Monte Carlo)模擬。
  3. 如請求項2之模擬方法，其中該第二模擬包括一重要性取樣。
  4. 如請求項1之模擬方法，其中在該輸入偏差之該設定邊界內的該輸入的該等樣本之該產生，包含使用均勻分佈取樣在該輸入偏差之該設定邊界內產生該輸入的該等樣本。
  5. 如請求項1之模擬方法，其中該第一值對應於一不合格條件，且其中該第二值對應於一合格條件。
  6. 一種使用包括一或多個處理器之一計算系統之模擬方法，該模擬方法包含：(a)將一輸入偏差之一邊界設定為一第一偏差值，其中該輸入偏差為一電路設計之一特性的一偏差；(b)在該輸入偏差之該設定邊界內產生該輸入的多個樣本，其中該輸入為該電路設計之該特性；(c)針對各別產生之該輸入的該等樣本獲得函數值；(d)藉由對各別產生之該輸入的該等樣本執行機器學習來獲得一邊界平面；(e)判定在該邊界平面上用於該輸入之一最差情況點(WCP)；以及(f)在藉由減小該輸入偏差來移位該輸入偏差之該邊界時重複執行該等步驟(a)至(e)，直至該輸入偏差達到一最小臨界值。
  7. 如請求項6之模擬方法，其中該輸入偏差之該邊界之該移位包含將該輸入偏差之該邊界自該第一偏差值改變至一第二偏差值。
  8. 如請求項7之模擬方法，其中該第二偏差值小於該第一偏差值。
  9. 如請求項7之模擬方法，其中該最小臨界值、該第一偏差值及該第二偏差值中之至少一者為可由一使用者設定之一值。
  10. 如請求項6之模擬方法，其中在該輸入偏差之該設定邊界內的該等輸入樣本之該產生包含，使用均勻偏差取樣在該輸入偏差之該設定邊界內產生該等輸入樣本。
  11. 如請求項6之模擬方法，其中藉由對該輸入的該等樣本及該等函數值執行機器學習而對該邊界平面之該獲得，包含使用一支援向量機(SVM)獲得該邊界平面。
  12. 如請求項6之模擬方法，其中判定在該邊界平面上用於該輸入之該WCP包含使用一演進式演算法(EA)判定該WCP。
  13. 一種模擬系統，其包含：一儲存單元，其中儲存複數個模組程式碼；一或多個處理器，其經組配以執行該等複數個模組程式碼；以及其中該等複數個模組程式碼包含：一主模擬模組，其基於一輸入偏差之一中心運行一模擬操作，其中該輸入偏差為一電路設計之一特性的一偏差；一判定模組，當用於一輸入之一標稱點(NP)的一函數值為一第一值時，該判定模組將用於該輸入之一零點(ZP)提供至該主模擬模組，且當用於該輸入之該NP的該函數值為不同於該第一值之一第二值時，該判定模組於該輸入上運行一第二模擬，其中該輸入為該電路設計之該特性；以及一最差情況點(WCP)判定模組，其在藉由減小該輸入偏差來移位針對該第二值的該輸入偏差之一邊界直至該輸入偏差達到一最小臨界值時，藉由在該輸入偏差之一設定邊界內重複執行產生該輸入的多個樣本來獲得用於該輸入之一WCP，且將該獲得之WCP提供至該主模擬模組。
  14. 如請求項13之模擬系統，其中該模擬操作包括一蒙地卡羅(Monte Carlo)模擬。
  15. 如請求項13之模擬系統，其中在該輸入偏差之該設定邊界內的該輸入的該等樣本之該產生，包含使用均勻分佈取樣在該輸入偏差之該設定邊界內產生該輸入的該等樣本。
  16. 如請求項13之模擬系統，其中該WCP判定模組藉由在移位針對該第二值的該輸入偏差之一邊界時，在該輸入偏差之該設定邊界內重複執行產生該輸入的該等樣本來獲得用於該輸入之該WCP包含：(a)將針對該第二值的一輸入偏差之一邊界設定為一第一偏差值；(b)在該輸入偏差之該設定邊界內產生該輸入的該等樣本；(c)針對各別產生之該輸入的該等樣本獲得函數值；(d)藉由對各別產生之該輸入的該等樣本執行機器學習來獲得一邊界平面；(e)判定在該邊界平面上用於該輸入之一最差情況點(WCP)；以及(f)在藉由減小該輸入偏差來移位該輸入偏差之該邊界時重複執行該等步驟(a)至(e)，直至該輸入偏差達到一最小臨界值。
  17. 如請求項16之模擬系統，其中該輸入偏差之該邊界之該移位包含將該輸入偏差之該邊界自該第一偏差值改變至一第二偏差值。
  18. 如請求項17之模擬系統，其中該第二偏差值小於該第一偏差值。
  19. 如請求項16之模擬系統，其中該最小臨界值、該第一偏差值及該第二偏差值中之至少一者為可由一使用者設定之一值。
  20. 如請求項16之模擬系統，其中藉由對該輸入的該等樣本及該等函數值執行機器學習而對該邊界平面之該獲得，包含使用一支援向量機(SVM)獲得該邊界平面。
  21. 如請求項16之模擬系統，其中該WCP判定模組使用一演進式演算法(EA)判定在該邊界平面上用於該輸入之該WCP。
  22. 如請求項13之模擬系統，其中該主模擬模組、該判定模組及該WCP判定模組由一或多個處理器驅動。
  23. 如請求項13之模擬系統，其中該第一值對應於一不合格條件，且其中該第二值對應於一合格條件。
  24. 一種計算系統，其包含：一或多個處理器；以及一儲存單元，其中儲存用於使用該等處理器執行針對一輸入之一模擬的程式碼，其中該輸入為一電路設計之一特性，其中當用於該輸入之一標稱點(NP)的一函數值為一第一值時，藉由該一或多個處理器來運行針對該輸入之一第一模擬，且當用於該輸入之該NP的該函數值為不同於該第一值之一第二值時，藉由該一或多個處理器來運行針對該輸入之一第二模擬，該第二模擬之該運行包含：(a)將針對該第二值的一輸入偏差之一邊界設定為一第一偏差值，其中該輸入偏差為該電路設計之該特性的一偏差；(b)在該輸入偏差之該設定邊界內產生該輸入的多個樣本；(c)藉由對產生之該輸入的該等樣本執行機器學習來獲得用於該輸入之一最壞情況點(WCP)；以及(d)在藉由減小該輸入偏差來移位該輸入偏差之該邊界時重複執行該等步驟(a)至(c)，直至該輸入偏差達到一最小臨界值。
  25. 如請求項24之計算系統，其中該第一模擬包括一蒙地卡羅(Monte Carlo)模擬且該第二模擬包括一重要性取樣。
  26. 如請求項24之計算系統，其中該輸入偏差之該邊界之該移位，包含將該輸入偏差之該邊界自該第一偏差值改變至一第二偏差值，且在該輸入偏差之該設定邊界內的該輸入的該等樣本之該產生，包含使用均勻分佈取樣在該輸入偏差之該設定邊界內產生該輸入的該等樣本。
  27. 如請求項26之計算系統，其中該第二偏差值小於該第一偏差值。
  28. 如請求項24之計算系統，其中該第一值對應於一不合格條件，且其中該第二值對應於一合格條件。
  29. 一種用於包括一或多個處理器之一計算系統之模擬方法，該模擬方法包含：基於一輸入偏差執行作為一第一模擬及一第二模擬中之一者的一主模擬，其中該輸入偏差為一電路設計之一特性的一偏差；在用於該輸入偏差之一標稱點的一函數值為一第一值之一情況下，將用於該輸入偏差之一零點(ZP)提供至該主模擬，且該主模擬回應於此提供而執行該第一模擬；以及在用於該輸入偏差之該標稱點的該函數值為不同於該第一值之一第二值之一情況下，在藉由減小該輸入偏差來移位該輸入偏差之一邊界直至該輸入偏差達到一最小臨界值時，藉由在該輸入偏差之一設定邊界內重複執行產生一輸入的多個樣本，執行針對該輸入偏差之一最壞情況點(WCP)判定，將該判定之最壞情況點(WCP)值提供至該主模擬，且該主模擬回應於此提供而執行該第二模擬，其中該輸入為該電路設計之該特性。
  30. 如請求項29之模擬方法，其中執行該最壞情況點判定進一步包含：(a)將該輸入偏差之該邊界設定為一第一偏差值；(b)在該輸入偏差之該設定邊界內產生該輸入的該等樣本；(c)針對各別產生之該輸入的該等樣本獲得函數值；(d)藉由對各別產生之該輸入的該等樣本執行機器學習來獲得邊界平面；(e)判定在該邊界平面上用於該輸入之該最差情況點(WCP)；以及(f)在藉由減小該輸入偏差來移位該輸入偏差之該邊界時重複執行該等步驟(a)至(e)，直至該輸入偏差達到一最小臨界值。
TW103109064A 2013-05-27 2014-03-13 模擬系統及模擬方法與包括該模擬系統之計算系統 TWI629642B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020130059878A KR102061763B1 (ko) 2013-05-27 2013-05-27 시뮬레이션 시스템 및 방법, 상기 시스템을 포함하는 컴퓨팅 시스템
??10-2013-0059878 2013-05-27

Publications (2)

Publication Number Publication Date
TW201447765A TW201447765A (zh) 2014-12-16
TWI629642B true TWI629642B (zh) 2018-07-11

Family

ID=51935935

Family Applications (1)

Application Number Title Priority Date Filing Date
TW103109064A TWI629642B (zh) 2013-05-27 2014-03-13 模擬系統及模擬方法與包括該模擬系統之計算系統

Country Status (5)

Country Link
US (1) US9846753B2 (zh)
JP (1) JP6381962B2 (zh)
KR (1) KR102061763B1 (zh)
CN (1) CN104182268B (zh)
TW (1) TWI629642B (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120046929A1 (en) * 2010-08-20 2012-02-23 International Business Machines Corporation Statistical Design with Importance Sampling Reuse
US10025897B2 (en) * 2015-02-10 2018-07-17 Thalia Design Automation Ltd. Generation of circuit design populations for analog circuit design optimization
US11003737B2 (en) * 2017-04-12 2021-05-11 Samsung Electronics Co., Ltd. Generic high-dimensional importance sampling methodology
US10915684B2 (en) * 2018-08-23 2021-02-09 Palo Alto Research Center Incorporated Automatic redesign of digital circuits
US11768986B2 (en) 2019-03-14 2023-09-26 Xenergic Ab High-dimensional multi-distributed importance sampling for circuit yield analysis
US11829861B2 (en) 2019-07-17 2023-11-28 Unist (Ulsan National Institute Of Science And Technology) Methods and apparatus for extracting data in deep neural networks
CN114341889A (zh) * 2019-07-17 2022-04-12 蔚山科学技术院 深度学习内部数据的提取方法及装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7380225B2 (en) * 2006-03-14 2008-05-27 International Business Machines Corporation Method and computer program for efficient cell failure rate estimation in cell arrays
US20110295573A1 (en) * 2010-06-01 2011-12-01 Fujitsu Limited Model expression generation method and apparatus
US8155938B2 (en) * 2008-03-28 2012-04-10 Carnegie Mellon University Method and apparatus for sampling and predicting rare events in complex electronic devices, circuits and systems
US8374839B2 (en) * 2008-12-11 2013-02-12 Jedat Inc. System for creating parameter information, system for estimating yields, program and recording medium

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5974248A (en) * 1996-12-23 1999-10-26 Lsi Logic Corporation Intermediate test file conversion and comparison
US6941531B1 (en) 2002-01-31 2005-09-06 Cadence Design Systems, Inc. Method and apparatus for performing extraction on an integrated circuit design
JP3926296B2 (ja) 2003-06-24 2007-06-06 株式会社ルネサステクノロジ 半導体集積回路の性能分散系算出装置及びその算出方法
KR20050078071A (ko) * 2004-01-30 2005-08-04 삼성전자주식회사 몬테카를로 시뮬레이션용 모델 파라미터 집합의 추출 방법
US20060203581A1 (en) 2005-03-10 2006-09-14 Joshi Rajiv V Efficient method and computer program for modeling and improving static memory performance across process variations and environmental conditions
US8005660B2 (en) 2005-12-12 2011-08-23 Anova Solutions, Inc. Hierarchical stochastic analysis process optimization for integrated circuit design and manufacture
WO2007091359A1 (ja) 2006-02-08 2007-08-16 Nec Corporation ばらつきシミュレーション・システム、ばらつき決定モデル方法と装置ならびにプログラム
US8046200B2 (en) 2006-09-05 2011-10-25 Colorado State University Research Foundation Nonlinear function approximation over high-dimensional domains
US8229727B2 (en) * 2007-01-09 2012-07-24 International Business Machines Corporation System and method for incorporating design behavior and external stimulus in microprocessor emulation model feedback using a shared memory
US20100076741A1 (en) 2007-02-19 2010-03-25 Kiyoshi Takeuchi System, method and program for determining worst condition of circuit operation
CN101425020A (zh) * 2007-10-31 2009-05-06 国际商业机器公司 对mmu仿真进行加速的方法、装置和全系统仿真器
US7908518B2 (en) * 2008-02-08 2011-03-15 International Business Machines Corporation Method, system and computer program product for failure analysis implementing automated comparison of multiple reference models
US8190543B2 (en) 2008-03-08 2012-05-29 Tokyo Electron Limited Autonomous biologically based learning tool
US8290761B1 (en) 2008-06-06 2012-10-16 Carnegie Mellon University Method and apparatus for rapidly modeling and simulating intra-die statistical variations in integrated circuits using compressed parameter models
US8417754B2 (en) 2009-05-11 2013-04-09 Empire Technology Development, Llc Identification of integrated circuits
US8219355B2 (en) 2009-12-23 2012-07-10 Cadence Design Systems, Inc. Methods and systems for high sigma yield estimation
KR20110116563A (ko) 2010-04-19 2011-10-26 목포대학교산학협력단 주성분 분석과 마르코프 연쇄 몬테카를로 기법을 결합한 퍼지 군집화 방법
US20120046929A1 (en) 2010-08-20 2012-02-23 International Business Machines Corporation Statistical Design with Importance Sampling Reuse
US8352895B2 (en) * 2010-12-21 2013-01-08 Globalfoundries Inc. Model library implementation and methodology for worst case performance modeling for SRAM cells
JP2012203714A (ja) 2011-03-25 2012-10-22 Toshiba Corp モンテカルロ解析実行制御方法、およびモンテカルロ解析実行制御装置
US8494670B2 (en) 2011-04-06 2013-07-23 Solido Design Automation Inc. Monte-Carlo based accurate corner extraction
US8589852B1 (en) * 2011-12-15 2013-11-19 Cadence Design Systems, Inc. Statistical corner extraction using worst-case distance
US8595664B2 (en) * 2011-12-16 2013-11-26 International Business Machines Corporation Guiding design actions for complex failure modes
CN102663176B (zh) * 2012-03-28 2014-05-14 北京航空航天大学 针对高可靠机械产品的主动可靠性分析评价方法
US9461876B2 (en) * 2012-08-29 2016-10-04 Loci System and method for fuzzy concept mapping, voting ontology crowd sourcing, and technology prediction
CN102929686A (zh) * 2012-09-28 2013-02-13 杭州中天微系统有限公司 一种片上多核处理器功能验证方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7380225B2 (en) * 2006-03-14 2008-05-27 International Business Machines Corporation Method and computer program for efficient cell failure rate estimation in cell arrays
US8155938B2 (en) * 2008-03-28 2012-04-10 Carnegie Mellon University Method and apparatus for sampling and predicting rare events in complex electronic devices, circuits and systems
US8374839B2 (en) * 2008-12-11 2013-02-12 Jedat Inc. System for creating parameter information, system for estimating yields, program and recording medium
US20110295573A1 (en) * 2010-06-01 2011-12-01 Fujitsu Limited Model expression generation method and apparatus

Also Published As

Publication number Publication date
CN104182268A (zh) 2014-12-03
KR102061763B1 (ko) 2020-01-03
JP2014229311A (ja) 2014-12-08
US20140350900A1 (en) 2014-11-27
US9846753B2 (en) 2017-12-19
JP6381962B2 (ja) 2018-08-29
CN104182268B (zh) 2019-01-18
TW201447765A (zh) 2014-12-16
KR20140139343A (ko) 2014-12-05

Similar Documents

Publication Publication Date Title
TWI629642B (zh) 模擬系統及模擬方法與包括該模擬系統之計算系統
Gaboardi et al. Differentially private chi-squared hypothesis testing: Goodness of fit and independence testing
JP6162350B1 (ja) 性能を最大化し、チップ温度および電力を低減する好ましいコア順序付けのためのアルゴリズム
US11231760B1 (en) Techniques for accurately determining the temperature at various locations of an operating integrated circuit
WO2015138082A1 (en) Alternative training distribution data in machine learning
EP3115939A1 (en) Alternative training distribution based on density modification
Jenssen et al. The Laplacian PDF distance: A cost function for clustering in a kernel feature space
CN114596909A (zh) 测试记忆体的方法及内建自我测试电路
Lin et al. A novel method for solving time-dependent 2D advection-diffusion-reaction equations to model transfer in nonlinear anisotropic media
CN115544257B (zh) 网盘文档快速分类方法、装置、网盘及存储介质
CN116911223A (zh) 用于集成电路的超低失效率上界估计方法、装置及介质
CN116953478A (zh) 用于集成电路的超低失效率分析方法、装置和计算设备
WO2020142251A1 (en) Prediction for time series data using a space partitioning data structure
Kim et al. An efficient and effective wrapper based on paired t-test for learning naive bayes classifiers from large-scale domains
Hamla et al. A hybrid feature selection based on fisher score and SVM-RFE for microarray data
US20160239589A1 (en) Automatic calibration of thermal models
US20210073651A1 (en) Model generating method and model generating apparatus
Jiang et al. Multi-objective optimal input design for grey-box identification modelling of ship manoeuvring motion
Ycart et al. Checking False Discovery Rates on Pvplots
Hu et al. Regularized t t distribution: definition, properties, and applications
US20240061345A1 (en) Methods and systems of detecting defects of wafer
Kim A MA-plot-based Feature Selection by MRMR in SVM-RFE in RNA-Sequencing Data
Song et al. Sampling-based RBDO using probabilistic sensitivity analysis and virtual support vector machine
EP4432154A1 (en) Program, proposal device, and proposal method
Gunturu et al. Load scheduling strategies for parallel DNA sequencing applications