TWI626460B - 凸塊良率預判及重配置方法及電腦可讀取儲存媒體 - Google Patents

凸塊良率預判及重配置方法及電腦可讀取儲存媒體 Download PDF

Info

Publication number
TWI626460B
TWI626460B TW106136690A TW106136690A TWI626460B TW I626460 B TWI626460 B TW I626460B TW 106136690 A TW106136690 A TW 106136690A TW 106136690 A TW106136690 A TW 106136690A TW I626460 B TWI626460 B TW I626460B
Authority
TW
Taiwan
Prior art keywords
region
area
probability
bump
successful connection
Prior art date
Application number
TW106136690A
Other languages
English (en)
Other versions
TW201917400A (zh
Inventor
李其翰
蒯定明
林昌賜
李懿玹
Original Assignee
財團法人工業技術研究院
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 財團法人工業技術研究院 filed Critical 財團法人工業技術研究院
Priority to TW106136690A priority Critical patent/TWI626460B/zh
Priority to US15/831,232 priority patent/US10339253B2/en
Application granted granted Critical
Publication of TWI626460B publication Critical patent/TWI626460B/zh
Publication of TW201917400A publication Critical patent/TW201917400A/zh

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • G06F30/392—Floor-planning or layout, e.g. partitioning or placement
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F17/00—Digital computing or data processing equipment or methods, specially adapted for specific functions
    • G06F17/10—Complex mathematical operations
    • G06F17/18—Complex mathematical operations for evaluating statistical data, e.g. average values, frequency distributions, probability functions, regression analysis
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2119/00—Details relating to the type or aim of the analysis or the optimisation
    • G06F2119/06—Power analysis or power optimisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05005—Structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/1601—Structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H01L2224/171—Disposition
    • H01L2224/1712—Layout
    • H01L2224/1713—Square or rectangular array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H01L2224/171—Disposition
    • H01L2224/1712—Layout
    • H01L2224/1716—Random layout, i.e. layout with no symmetry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H01L2224/171—Disposition
    • H01L2224/1712—Layout
    • H01L2224/17177—Combinations of arrays with different layouts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H01L2224/171—Disposition
    • H01L2224/1712—Layout
    • H01L2224/17179—Corner adaptations, i.e. disposition of the bump connectors at the corners of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/37—Effects of the manufacturing process
    • H01L2924/37001—Yield
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/38—Effects and problems related to the device integration
    • H01L2924/381—Pitch distance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/38—Effects and problems related to the device integration
    • H01L2924/384—Bump effects
    • H01L2924/3841—Solder bridging

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Data Mining & Analysis (AREA)
  • Mathematical Analysis (AREA)
  • Mathematical Optimization (AREA)
  • Pure & Applied Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Computational Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Bioinformatics & Computational Biology (AREA)
  • Algebra (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Evolutionary Biology (AREA)
  • Bioinformatics & Cheminformatics (AREA)
  • Software Systems (AREA)
  • Operations Research (AREA)
  • Probability & Statistics with Applications (AREA)
  • Databases & Information Systems (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Architecture (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

一種凸塊良率預判及重配置方法，適用於一晶片。晶片具有複數區域，每一區域透過一凸塊電性連接一基板。藉由預測每一區域的成功連接機率，在晶片上劃分出一信號區以及一短路區。重新安排凸塊的位置，將信號凸塊置於信號區並將電源凸塊置於短路區。

Description

凸塊良率預判及重配置方法及電腦可讀取儲存媒體
本發明係有關於一種凸塊配置方法，特別是有關於一種凸塊良率預判及重配置方法。
第1圖為經封裝製程後的一積體電路(IC)的剖面示意圖。如圖所示，積體電路100具有一晶片(die)110以及一基板(substrate)120。晶片110具有許多電路(未顯示)以及複數金屬焊墊(pad)131~134。金屬焊墊131~134分別透過凸塊(bump)141~144電性連接基板120。基板120再將一外部電路的信號及/或電源位準，透過凸塊141~144以及金屬焊墊131~134提供予晶片110的電路，或是將晶片110的電路所提供的信號及/或電源位準透過凸塊141~144以及金屬焊墊131~134輸出予該外部電路，其中該外部電路係設置於積體電路100之外。
然而，由於封裝程序的高溫影響，晶片110與基板120可能發生翹曲(warpage)現象。如圖所示，在晶片110的中央處，因晶片110與基板120之間的距離過遠，故凸塊142無法電性連接基板120，因而造成一開路現象。另外，在晶片110的右側，因晶片110與基板120之間的距離過近，故凸塊143與144彼此電性連接，因而造成一短路現象。當晶片110與基板120之間發生短路或開路 現象時，基板120將無法與外部電路進行正常的信號及/或電源位準的傳輸，因而使得晶片110無法正常運作。
本發明提供一種凸塊良率預判及重配置方法，適用於一晶片。晶片具有複數區域。每一區域透過一凸塊電性連接一基板。凸塊良率預判及重配置之方法包括，計算每一區域發生翹曲的機率，用以得知每一區域的一成功連接機率；根據成功連接機率，將部分區域作為一短路區，其中位於短路區的區域的成功連接機率不位於一預設區間內；將位於短路區的區域以及位於晶片角落的區域以外的區域依相對應成功連接機率從高至低作遞減排列；從遞減排列的區域中，將部分區域作為一信號區，其中位於信號區的區域的成功連接機率大於一預設值；將短路區劃分出至少一電源區以及至少一接地區；判斷電源區的區域數量是否小於一第一要求值，以及判斷接地區的區域數量是否小於一第二要求值。當電源區的區域數量小於第一要求值時，從該等遞減排列的區域中，將至少一區域歸入電源區，其中歸入於電源區的區域的成功連接機率小於預設值。當接地區的區域數量小於第二要求值時，從該等遞減排列的區域中，將至少一區域歸入接地區，其中被歸入接地區的區域的成功連接機率小於預設值。
本發明另提供一種電腦可讀取儲存媒體，儲存一電腦程式，用以執行一凸塊良率預判及重配置方法，該凸塊良率預判及重配置方法用以定義複數凸塊的功能，該等凸塊用以電性連接一晶片的複數區域與一基板，該凸塊良率預判及重配置方法包括，計算該晶片的每一區域發生翹曲的機率，用以得知每一區域 的一成功連接機率；將成功連接的機率不位於一預設區間內的區域劃分成一短路區；將該短路區的區域以及位於該晶片角落的區域以外的區域依成功連接的機率從高至低作遞減排列；從該等遞減排列的區域中，將成功連接機率大於一預設值的區域作為一信號區；將該短路區劃分成至少一電源區以及至少一接地區；判斷該電源區的區域數量是否小於一第一要求值，以及判斷該接地區的區域數量是否小於一第二要求值；當該電源區的區域數量小於該第一要求值時，從該等遞減排列的區域中，將成功連接機率小於該預設值的至少一區域劃分成該電源區；當該接地區的區域數量小於該第二要求值時，從該等遞減排列的區域中，將成功連接機率小於該預設值的至少一區域劃分成該接地區。
100‧‧‧積體電路
110、402‧‧‧晶片
120、404‧‧‧基板
131~134、406‧‧‧金屬焊墊
141~144、408‧‧‧凸塊
S211~S218、S311~S313‧‧‧步驟
410、412‧‧‧厚度
414‧‧‧間距
510、520、530、540‧‧‧部分
1~36‧‧‧區域
第1圖為一積體電路的剖面示意圖。
第2圖為本發明之凸塊良率預判及重配置方法的一可能流程示意圖。
第3圖係為本發明之成功連接機率的一可能計算流程示意圖。
第4圖僅顯示部分的晶片、凸塊與基板，但並非用以限制本發明。
第5圖為晶片的短路集合、開路集合及成功連接集合的劃分示意圖。
第6圖為本發明之晶片的一可能區域配置圖。
為讓本發明之目的、特徵和優點能更明顯易懂，下文特舉出實施例，並配合所附圖式，做詳細之說明。本發明說明書提供不同的實施例來說明本發明不同實施方式的技術特徵。其中，實施例中的各元件之配置係為說明之用，並非用以限制本發明。另外，實施例中圖式標號之部分重覆，係為了簡化說明，並非意指不同實施例之間的關聯性。
第2圖為本發明之凸塊良率預判及重配置方法的一可能流程示意圖。凸塊良率預判及重配置方法適用於一晶片。該晶片具有複數區域。每一區域透過一凸塊電性連接一基板。在一可能實施例中，晶片具有複數金屬焊墊。每一金屬焊墊透過一凸塊電性連接基板。
首先，計算晶片的每一區域發生翹曲的機率，用以得知每一區域的一成功連接機率(步驟S211)。在本實施例中，成功連接機率係指晶片的每一區域的金屬焊墊透過凸塊成功連接至基板的機率。本發明並不限定如何計算每一區域的成功連接機率。第3圖係為本發明之成功連接機率的一可能計算流程示意圖。首先，根據晶片、基板及凸塊的物理特性，定義出至少一翹曲參數(warpage parameter)(步驟S311)。第4圖為本發明之翹曲參數的示意圖。為方便說明，第4圖僅顯示部分的晶片、凸塊與基板，但並非用以限制本發明。如圖所示，晶片402具有金屬焊墊406。金屬焊墊406透過凸塊408電性連接基板404。在本實施例中，金屬焊墊406的厚度410可視為一第一翹曲參數。凸塊408的厚度412可視為一第二翹曲參數。在一可能實施例中，當凸塊408的厚度412較大 時，在封裝製程時，凸塊408容易與相鄰的凸塊短路在一起。當凸塊408的厚度較小時，在封裝製程後，凸塊408與基板404之間容易發生開路現象。
另外，凸塊408的間距(pitch)414可視為一第三翹曲參數。在一可能實施例中，間距414係為兩凸塊的兩中心點之間的距離。當間距414較小時，凸塊408易和相鄰的凸塊發生短路現象。另外，晶片402的尺寸可視為一第四翹曲參數，而基板404的尺寸可視為一第五翹曲參數。當晶片402及基板404的尺寸較小時，易發生翹曲現象。在其它實施例中，任何會造成晶片發生翹曲的因素，均可作為一翹曲參數。
接著，將上述翹曲參數轉換成一封裝翹曲數學模型，並進行計算，用以得知晶片的每一區域的翹曲程度(步驟S312)。下式為一封裝翹曲數學模型：z=f(x,y)=ax2+by2+cx+dy+e；其中a、b、c、d、e均為常數，並與製程有關。舉例而言，在相同的製程中，每一晶片的封裝翹曲數學模型的常數a、b、c、d、e均相同。另外，x、y、z係為晶片的每一區域的三維座標。在本實施例中，凸塊體積可例具有10%的誤差，但並非以此為限。
根據每一區域的翹曲程度，將晶片的所有區域劃分成一短路集合、一開路集合以及一成功連接集合(步驟S313)。在本實施例中，由步驟S312可得知晶片的每一區域的一短路機率、一開路機率以及一成功連接機率。在步驟S313中，將短路機率較高的區域歸類成一短路集合，並將開路機率較高的區域歸類成一 開路集合，並將成功連接機率較高的區域歸類成一成功連接集合。
第5圖為晶片的短路集合、開路集合及成功連接集合的劃分示意圖。在本實施例中，由於位於晶片的角落部分510及520的區域的短路機率較高，故將位於晶片的角落部分510及520的區域歸類成一短路集合。另外，位於晶片的中間部分530的區域的開路機率較高，故將位於中間部分530的區域歸類成一開路集合。角落部分510及520以及中間部分530以外的部分540的區域具有較高的成功連接機率，故位於部分540的區域被歸類成一成功連接集合。
請回到第2圖，接著，將成功連接機率不位於一預設區間內的區域作為一短路區(步驟S212)。第6圖為本發明之晶片的區域示意圖。假設，區域2~4、7、13、18、19、24、25及30的成功連接的機率不位於一預設區間內，故區域2~4、7、13、18、19、24、25及30作為一短路區。在其它實施例中，步驟S212更模組化短路區。在一可能實施例中，區域2~4均位於晶片的上邊緣，故區域2~4被劃分成一第一模組。另外，區域7、13、19及25均位於晶片的左邊緣，故作為一第二模組，而區域18、24及30均位於晶片的右邊緣，作為一第三模組。在此例中，由於第一、第二及第三模組彼此並未相鄰，故在封裝程序中，對應於第一模組的凸塊並不會與對應於第二或第三模組的凸塊發生短路。同樣地，對應於第二模組的凸塊並不會與對應於第三模組的凸塊短路在一起。因此，電路佈局人員可將晶片裡的不同位準的電源走線配置在不同的模組中。舉例而言，電路佈局人員將用以傳送第一位準的電 源走線設置於第一模組所包含的區域中(如區域2、3或4)，並將傳送第二位準的電源走線設置於第二模組所包含的區域中(如區域7、13、19或25)。在此例中，第一位準不同於第二位準。舉例而言，第一位準係為一高位準，第二位準係為一接地位準。
排除被劃分成短路區的區域以及位於晶片角落的區域，從剩餘的區域中，依照區域的成功連接機率從高至低作遞減排列(步驟S213)。在本實施例中，由於區域2~4、7、13、18、19、24、25及30為短路區，故步驟S213不排列區域2~4、7、13、18、19、24、25及30。另外，區域1、6、31及36位於晶片的角落，故步驟S213也不排列區域1、6、31及36。扣除短路區及角落區域，剩餘的區域為8~12、14~17、20~23、26~29以及32~35。步驟S213將剩餘的區域依成功連接機率從高至低作遞減排列。假設，成功連接的機率從高至低的區域分別為15、16、10、23、28、27、21、33、29、20、9、17、11、14、8、26、32、34、12、5、35、4、3、13、19、18、24、7、25、22、30及2。在其它實施例中，步驟S213將剩餘的區域依成功連接機率從低至高作遞增排列。
從該等遞減排列的區域中，選擇部分區域作為一信號區(步驟S214)。在一可能實施例中，步驟S214將成功連接機率大於一預設值的區域劃入信號區。假設，該晶片需要13個區域作信號凸塊以傳送信號。在此例中，排列在前13個區域(如區域15、16、10、23、28、27、21、33、29、20、9、17、11)被劃分成一信號區。在其它實施例中，當步驟S213係將成功連接機率從低至高排列時，則選擇後13個區域作為信號區。
將該短路區的區域劃分成至少一電源區以及至少一 接地區(步驟S215)。在一可能實施例中，區域2~4所構成的第一模組以及區域18、24及30所構成的第三模組被劃分成一電源區，並且區域7、13、19及25所構成的第二模組被劃分成一接地區，但並非用以限制本發明。在其它實施例中，第一模組作為一第一電源區，第二模組作為一第二電源區，並且第三模組作為一接地區，其中第一電源區所傳送的電源位準可能相同或不同於第二電源區所傳送的電源位準。
判斷電源區的區域數量是否小於一第一要求值，以及判斷接地區的區域數量是否小於一第二要求值(步驟S216)。在一可能實施例中，第一要求值係為晶片所需要的電源凸塊數量，第二要求值係為晶片所需要的接地凸塊數量。
當電源區的區域數量或是接地區的區域數量小於第一或第二要求值時，從步驟S213所排列的區域中，將至少一區域劃入電源區或接地區(步驟S217)。假設，晶片需要9個區域作電源凸塊以傳送電源位準、9個區域作接地凸塊以傳送接地位準。在此例中，第一及第二要求值均為9。
由於第一及第三模組為電源區，並且第一及第三模組共具有6個區域，而晶片需要9個區域作電源凸塊，故從步驟S213所排列的區域中，選擇3個區域劃入電源區。在一可能實施例中，排列在較後面的3個區域(如14、26及34)被劃入電源區。另外，由於第二模組係為接地區並具有4個區域，但晶片需要9個區域作接地凸塊，故從步驟S213所排列的區域中，選擇排列在後面5個區域歸入接地區。在一可能實施例中，區域8、32、12、5及35被劃入接地區。在其它實施例中，已被劃入電源區的區域就不能 再被劃入接地區。
在其它實施例中，步驟S217更從步驟S213所排列的區域中，選擇至少一區域作為空閒區(dummy)。在一可能實施例中，步驟S217將晶片的角落區域(如1、6、31及31)作為空閒區。
當電源區及接地區的區域數量符合第一及第二要求值時，結束晶片的區域配置(步驟S218)。在本實施例中，藉由第2圖的凸塊良率預判及重配置方法，將已知或預期可能出現翹曲及平場度不均的狀況經由數值分析後，得知晶片的所有位置發生開路、短路或成功連接現象的機率，用以得知一開路集合、一短路集合以及一成功連接集合。利用三種集合進行凸塊位置的重新分，用以在翹曲及平坦度不均的狀況下，使凸塊得以發揮最大的功能，如作為接地用、或是傳送信號用。
舉例而言，晶片的電路佈局(layout)人員根據第2圖的凸塊良率預判及重配置方法，得知晶片的每一區域的成功連接機率，故可事先將電路裡的信號線安排在信號區，並將電源線安排在短路區。因此，即使在封裝製程中，發生了翹曲現象，也不會影響到信號及電源位準的傳輸。
本發明之凸塊良率預判及重配置方法，或特定型態或其部份，可以以程式碼的型態存在。程式碼可儲存於電腦可讀取儲存媒體中，如軟碟、光碟片、硬碟、或是任何其他機器可讀取(如電腦可讀取)儲存媒體，亦或不限於外在形式之電腦程式產品，其中，當程式碼被機器，如電腦載入且執行時，此機器變成用以參與本發明之裝置。程式碼也可透過一些傳送媒體，如電線或電纜、光纖、或是任何傳輸型態進行傳送，其中，當程式碼被 機器，如電腦接收、載入且執行時，此機器變成用以參與本發明之裝置。當在一般用途處理單元實作時，程式碼結合處理單元提供一操作類似於應用特定邏輯電路之獨特裝置。
除非另作定義，在此所有詞彙(包含技術與科學詞彙)均屬本發明所屬技術領域中具有通常知識者之一般理解。此外，除非明白表示，詞彙於一般字典中之定義應解釋為與其相關技術領域之文章中意義一致，而不應解釋為理想狀態或過分正式之語態。
雖然本發明已以較佳實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明之精神和範圍內，當可作些許之更動與潤飾。舉例來，本發明實施例所系統、裝置或是方法可以硬體、軟體或硬體以及軟體的組合的實體實施例加以實現。因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。

Claims (10)

  1. 一種凸塊良率預判及重配置方法，適用於一晶片，該晶片具有複數區域，每一區域透過一凸塊電性連接一基板，該凸塊良率預判及重配置之方法包括：計算每一區域發生翹曲的機率，用以得知每一區域的一成功連接機率；根據該等成功連接機率，將部分區域作為一短路區，其中該短路區的區域的成功連接機率不位於一預設區間內；將該短路區的區域以及位於該晶片角落的區域以外的區域依相對應成功連接機率從高至低作遞減排列；從該等遞減排列的區域中，將部分區域作為一信號區，其中該信號區的該等區域的成功連接機率大於一預設值；將該短路區劃分出至少一電源區以及至少一接地區；判斷該電源區的區域數量是否小於一第一要求值，以及判斷該接地區的區域數量是否小於一第二要求值；當該電源區的區域數量小於該第一要求值時，從該等遞減排列的區域中，將至少一區域歸入該電源區，其中被歸入該電源區的區域的成功連接機率小於該預設值；以及當該接地區的區域數量小於該第二要求值時，從該等遞減排列的區域中，將至少一區域歸入該接地區，其中被歸入該接地區的區域的成功連接機率小於該預設值。
  2. 如申請專利範圍第1項所述之凸塊良率預判及重配置方法，其中計算該晶片的每一區域發生翹曲的機率，用以得知每一區域的該成功連接機率的步驟包括：根據該晶片、該基板及該凸塊的物理特性，計算該等區域之每一者的一翹曲程度。
  3. 如申請專利範圍第2項所述之凸塊良率預判及重配置方法，其中該晶片的物理特性包括該晶片的尺寸以及該金屬焊墊的厚度。
  4. 如申請專利範圍第2項所述之凸塊良率預判及重配置方法，其中該基板的物理特性包括該基板的尺寸。
  5. 如申請專利範圍第2項所述之凸塊良率預判及重配置方法，其中該凸塊的物理特性包括該凸塊的間距及該凸塊的厚度。
  6. 如申請專利範圍第2項所述之凸塊良率預判及重配置方法，其中計算該晶片的每一區域發生翹曲的機率，用以得知每一區域的該成功連接機率的步驟更包括：根據該等翹曲程度及該等凸塊的體積，計算每一區域透過相對應凸塊成功連接到該基板的機率，用以求得該成功連接機率。
  7. 如申請專利範圍第1項所述之凸塊良率預判及重配置方法，其中將該短路區劃分成該電源區以及該接地區的步驟包括：模組化該短路區裡的該等區域，用以產生一第一模組以及一第二模組，其中該第一模組裡的區域彼此相鄰，該第二模組裡的區域彼此相鄰；將該第一模組的區域作為該電源區；以及將該第二模組的區域作為該接地區。
  8. 一種電腦可讀取儲存媒體，儲存一電腦程式，用以執行一凸塊良率預判及重配置方法，該凸塊良率預判及重配置方法用以定義複數凸塊的功能，該等凸塊用以電性連接一晶片的複數區域與一基板，該凸塊良率預判及重配置方法包括，計算該晶片的每一區域發生翹曲的機率，用以得知每一區域的一成功連接機率；將成功連接的機率不位於一預設區間內的區域劃分成一短路區；將該短路區的區域以及位於該晶片角落的區域以外的區域依成功連接的機率從高至低作遞減排列；從該等遞減排列的區域中，將成功連接機率大於一預設值的區域作為一信號區；將該短路區劃分成至少一電源區以及至少一接地區；判斷該電源區的區域數量是否小於一第一要求值，以及判斷該接地區的區域數量是否小於一第二要求值；當該電源區的區域數量小於該第一要求值時，從該等遞減排列的區域中，將成功連接機率小於該預設值的至少一區域劃分成該電源區；當該接地區的區域數量小於該第二要求值時，從該等遞減排列的區域中，將成功連接機率小於該預設值的至少一區域劃分成該接地區。
  9. 如申請專利範圍第8項所述之電腦可讀取儲存媒體，其中計算該晶片的每一區域發生翹曲的機率，用以得知每一區域的該成功連接機率的步驟包括：根據該晶片、該基板及該凸塊的物理特性，計算該等區域之每一者的一翹曲程度；以及根據該等翹曲程度及該等凸塊的體積，計算每一區域透過相對應凸塊成功連接到該基板的機率，用以求得該成功連接機率。
  10. 如申請專利範圍第8項所述之電腦可讀取儲存媒體，其中該晶片的物理特性包括該晶片的尺寸以及該金屬焊墊的厚度，該基板的物理特性包括該基板的尺寸，該凸塊的物理特性包括該凸塊的間距及該凸塊的厚度。
TW106136690A 2017-10-25 2017-10-25 凸塊良率預判及重配置方法及電腦可讀取儲存媒體 TWI626460B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW106136690A TWI626460B (zh) 2017-10-25 2017-10-25 凸塊良率預判及重配置方法及電腦可讀取儲存媒體
US15/831,232 US10339253B2 (en) 2017-10-25 2017-12-04 Method of yield prejudgment and bump re-assignment and computer readable storage medium

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW106136690A TWI626460B (zh) 2017-10-25 2017-10-25 凸塊良率預判及重配置方法及電腦可讀取儲存媒體

Publications (2)

Publication Number Publication Date
TWI626460B true TWI626460B (zh) 2018-06-11
TW201917400A TW201917400A (zh) 2019-05-01

Family

ID=63256025

Family Applications (1)

Application Number Title Priority Date Filing Date
TW106136690A TWI626460B (zh) 2017-10-25 2017-10-25 凸塊良率預判及重配置方法及電腦可讀取儲存媒體

Country Status (2)

Country Link
US (1) US10339253B2 (zh)
TW (1) TWI626460B (zh)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI259545B (en) * 2005-03-04 2006-08-01 Advanced Semiconductor Eng Solder bump manufacturing method of avoiding wafer warpage
US7601559B2 (en) * 2007-01-25 2009-10-13 Texas Instruments Incorporated Apparatus and method for identifying proper orientation and electrical conductivity between a semiconductor device and a socket or contactor
CN101581573B (zh) * 2008-05-12 2012-06-27 财团法人工业技术研究院 软性元件挠曲特性的检测方法及其系统
US8365611B1 (en) * 2009-11-30 2013-02-05 Amkor Technology, Inc. Bend test method and apparatus for flip chip devices
CN105488263A (zh) * 2015-11-24 2016-04-13 广州兴森快捷电路科技有限公司 预测封装基板阻焊后翘曲的方法
TWI579942B (zh) * 2015-07-14 2017-04-21 台灣積體電路製造股份有限公司 執行凸塊量測的方法與執行基材量測的方法及其系統

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090057866A1 (en) 2007-08-27 2009-03-05 Chow Linda L W Microelectronic Package Having Second Level Interconnects Including Stud Bumps and Method of Forming Same
JP5392533B2 (ja) 2008-10-10 2014-01-22 ソニー株式会社 固体撮像素子、光学装置、信号処理装置及び信号処理システム
US20110156304A1 (en) * 2009-12-31 2011-06-30 Bryant Walker Die Tool Production Methods Utilizing Additive Manufacturing Techniques
CN102683221B (zh) * 2011-03-17 2017-03-01 飞思卡尔半导体公司 半导体装置及其组装方法
US8782585B2 (en) 2011-07-13 2014-07-15 The Regents Of The University Of California Methods for integrated circuit C4 ball placement
US8980691B2 (en) 2013-06-28 2015-03-17 Stats Chippac, Ltd. Semiconductor device and method of forming low profile 3D fan-out package

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI259545B (en) * 2005-03-04 2006-08-01 Advanced Semiconductor Eng Solder bump manufacturing method of avoiding wafer warpage
US7601559B2 (en) * 2007-01-25 2009-10-13 Texas Instruments Incorporated Apparatus and method for identifying proper orientation and electrical conductivity between a semiconductor device and a socket or contactor
CN101581573B (zh) * 2008-05-12 2012-06-27 财团法人工业技术研究院 软性元件挠曲特性的检测方法及其系统
US8365611B1 (en) * 2009-11-30 2013-02-05 Amkor Technology, Inc. Bend test method and apparatus for flip chip devices
TWI579942B (zh) * 2015-07-14 2017-04-21 台灣積體電路製造股份有限公司 執行凸塊量測的方法與執行基材量測的方法及其系統
CN105488263A (zh) * 2015-11-24 2016-04-13 广州兴森快捷电路科技有限公司 预测封装基板阻焊后翘曲的方法

Also Published As

Publication number Publication date
US10339253B2 (en) 2019-07-02
US20190121930A1 (en) 2019-04-25
TW201917400A (zh) 2019-05-01

Similar Documents

Publication Publication Date Title
US11914940B2 (en) System for designing a semiconductor device, device made, and method of using the system
US8316337B2 (en) Method and system for optimally placing and assigning interfaces in a cross-fabric design environment
US7472367B1 (en) Method of optimizing interconnect distribution to improve signal integrity
US8527929B2 (en) Method and system for optimally connecting interfaces across multiple fabrics
JP2007052591A (ja) 半導体集積回路の電源電圧分布シミュレーション方法およびシミュレーションプログラム
Hu et al. A multilevel multilayer partitioning algorithm for three dimensional integrated circuits
US20140365148A1 (en) Methods And Systems For Test Power Analysis
US8479134B2 (en) Method and system for specifying system level constraints in a cross-fabric design environment
CN104459366A (zh) 电子装置、效能分类系统与方法、电压自动校正系统
US11495577B2 (en) Semiconductor devices having through-stack interconnects for facilitating connectivity testing
CN111797586A (zh) 半导体封装的设计方法和半导体封装设计系统
US8863062B2 (en) Methods and apparatus for floorplanning and routing co-design
US8875083B2 (en) Routing method for flip chip package and apparatus using the same
TWI626460B (zh) 凸塊良率預判及重配置方法及電腦可讀取儲存媒體
TWI472941B (zh) 晶片輸出入設計的方法
US7594210B2 (en) Timing variation characterization
US8732647B1 (en) Method for creating physical connections in 3D integrated circuits
CN109841532A (zh) 制造半导体装置的方法
Meister et al. Novel pin assignment algorithms for components with very high pin counts
US20220051981A1 (en) Power supply conductive trace structure of semiconductor device and power supply conductive trace layout method of semiconductor device
Barnett et al. Estimating burn-in fall-out for redundant memory
TWI789179B (zh) 佈局方法與相關非暫態電腦可讀媒體
US10733353B2 (en) System and method for forming integrated device
Chang et al. Design migration from peripheral ASIC design to area-I/O flip-chip design by chip I/O planning and legalization
Fujita et al. Quick Prototyping Design for More than Moore era