TWI625631B - 用於提供藉由狀態機器引擎所接收之資料之方法及裝置 - Google Patents

Abstract

本發明揭示一種裝置，其可包含經組態以自一處理器(12)接收一資料串流(170)之一第一部分之一第一狀態機器引擎(14)及經組態以自該處理器(12)接收該資料串流(170)之一第二部分之一第二狀態機器引擎(14)。該裝置包含經組態以實現該等第一與第二狀態機器引擎(14)之間的資料傳送之一緩衝器介面(136)。該緩衝器介面(136)包含耦合至該等第一及第二狀態機器引擎(14)之一介面資料匯流排(376)。該緩衝器介面(136)經組態以在該等第一與第二狀態機器引擎(14)之間提供資料。

Description

用於提供藉由狀態機器引擎所接收之資料之方法及裝置 相關申請案交叉參考

本申請案係於2013年3月15日提出申請之美國專利申請案第61/788,364號之一非臨時申請案。

本發明之實施例大體而言係關於電子器件，且更具體而言在某些實施例中係關於具有用於資料分析之平行器件之電子器件。

複雜資料分析(例如，型樣辨識)在一基於馮諾伊曼(von Neumann)之習用電腦上執行起來效率低下。然而，一生物大腦，特定而言一人類大腦擅長執行複雜資料分析。當前研究表明，一人類大腦使用大腦新皮質中之一系列以階層方式組織之神經元層來執行資料分析。階層之較低層中之神經元分析來自(舉例而言)感覺器官之「原始信號」，而較高層中之神經元分析來自較低層級中之神經元之信號輸出。大腦新皮質中之此階層系統，可能與大腦之其他區域組合，實現複雜資料分析，此使得人類能夠執行高階功能，諸如空間推理、意識思考及複雜語言。

在計算領域中，舉例而言，型樣辨識任務越來越具有挑戰性。電腦之間傳輸不斷變大的資料量，且用戶希望偵測之型樣的數目日益增加。舉例而言，通常藉由搜尋一資料串流中之型樣(例如，程式碼 之特定片語或片段)來偵測垃圾郵件或惡意軟體。型樣數目隨著垃圾郵件及惡意軟體之多樣化而增加，此乃因可實施新型樣以搜尋新變型。針對此等型樣中之每一者搜尋一資料串流可形成一計算瓶頸。通常，在接收到資料串流時，針對每一型樣一次一個地搜尋資料串流。在系統準備搜尋資料串流之下一部分之前的延遲隨著型樣數目而增加。因此，型樣辨識可使資料之接收減慢。

已設計用以針對型樣搜尋一資料串流之硬體，但此硬體通常不能夠在給定之一時間量中處理充分資料量。經組態以搜尋一資料串流的某些器件藉由在複數個電路當中散佈資料串流來搜尋資料串流。該等電路各自判定該資料串流是否匹配一型樣之一部分。通常，大量電路並行操作，每一者在大體相同時間搜尋資料串流。然而，尚不存在實際上允許以更相當於一生物大腦之方式之一方式執行複雜資料分析。此一系統之研發係期望的。

10‧‧‧系統

12‧‧‧處理器

14‧‧‧狀態機器引擎/第一狀態機器引擎/第二狀態機器引擎/第三狀態機器引擎/第四狀態機器引擎/第五狀態機器引擎/實體狀態機器引擎

16‧‧‧記憶體

18‧‧‧外部儲存器

20‧‧‧編譯器

22‧‧‧輸入器件

24‧‧‧輸出器件/顯示器

26‧‧‧網路介面器件

30‧‧‧有限狀態機器晶格/第一有限狀態機器晶格/第二有限狀態機器晶格/晶格

30A‧‧‧第一有限狀態機器晶格/有限狀態機器晶格

30B‧‧‧第二有限狀態機器晶格/有限狀態機器晶格

32‧‧‧區塊陣列/區塊

34‧‧‧狀態機器元件/第一狀態機器元件

36‧‧‧狀態機器元件/第二狀態機器元件

38‧‧‧列

40‧‧‧區塊間交換元件/可組態交換元件

42‧‧‧區塊內交換元件可組態交換元件

44‧‧‧列內交換元件/組態交換元件

46‧‧‧導體

48‧‧‧緩衝器

50‧‧‧緩衝器

52‧‧‧輸入區塊/資料輸入區塊/第一資料輸入區塊/第二資料輸入區塊

54‧‧‧輸出區塊

56‧‧‧程式化介面

58‧‧‧特殊用途元件/計數器/12位元可組態計數器/12位元計數器

60‧‧‧元件對/個一群組

62‧‧‧第一輸入/輸入/輸入線

64‧‧‧第二輸入/輸入/輸入線

66‧‧‧輸出/共同輸出

68‧‧‧列互連導體

70‧‧‧列互連導體

72‧‧‧輸出/輸出線

74‧‧‧輸出/輸出線

76‧‧‧「或」閘

78‧‧‧3對1多工器

79‧‧‧交換元件

80‧‧‧記憶體單元/第一記憶體單元

82‧‧‧偵測線/記憶體單元

84‧‧‧資料串流線

86‧‧‧偵測單元

90‧‧‧圖

92‧‧‧根節點/節點/上游節點

94‧‧‧節點/上游節點

96‧‧‧節點

98‧‧‧邊緣

100‧‧‧階層結構/層級階層

102‧‧‧輸出信號

130‧‧‧第三代雙倍資料速率匯流排介面/匯流排介面

132‧‧‧資料緩衝器

133‧‧‧指令緩衝器

134‧‧‧程序緩衝器

136‧‧‧排間匯流排與程序緩衝器介面

138‧‧‧解壓縮器

140‧‧‧壓縮器

141‧‧‧狀態向量系統

142‧‧‧狀態向量快取記憶體

144‧‧‧狀態向量記憶體緩衝器

146‧‧‧狀態向量中間輸入緩衝器

148‧‧‧狀態向量中間輸出緩衝器

150‧‧‧匹配結果記憶體

152‧‧‧匹配緩衝器

154‧‧‧控制與狀態暫存器

156‧‧‧還原與程式化緩衝器

158‧‧‧保存與修復映射緩衝器

159‧‧‧資料緩衝器系統

162‧‧‧邏輯群組A/邏輯群組

164‧‧‧邏輯群組B/輯群組

166‧‧‧邏輯群組C/輯群組

168‧‧‧邏輯群組D/輯群組

170‧‧‧資料串流

172‧‧‧資料區塊/第一資料區塊/區塊

174‧‧‧第二資料區塊/資料區塊/區塊

176‧‧‧第三資料區塊/資料區塊/區塊

178‧‧‧第四資料區塊/資料區塊/區塊

180‧‧‧資料分段/資料分段A

182‧‧‧資料分段/資料分段B

184‧‧‧資料分段/資料分段C

186‧‧‧資料分段/資料分段D

188‧‧‧資料分段/資料分段E

190‧‧‧資料分段/資料分段F

192‧‧‧資料分段/資料分段G

194‧‧‧資料分段/資料分段H

196‧‧‧資料分段/資料分段I

198‧‧‧資料分段/資料分段J

200‧‧‧資料分段/資料分段K

202‧‧‧資料填補

204‧‧‧資料填補

206‧‧‧資料填補

208‧‧‧資料填補

210‧‧‧資料填補

212‧‧‧資料填補

214‧‧‧資料填補

216‧‧‧資料填補

218‧‧‧資料填補

220‧‧‧資料填補

222‧‧‧區/第一區

224‧‧‧區/第二區

226‧‧‧區/第三區

228‧‧‧區/第四區

230‧‧‧區/第五區

232‧‧‧區/第六區

234‧‧‧區/第七區

236‧‧‧區/第八區

238‧‧‧位元組

240‧‧‧位元組

242‧‧‧位元組

244‧‧‧位元組

246‧‧‧位元組

248‧‧‧位元組

250‧‧‧位元組

252‧‧‧位元組

254‧‧‧位元組

256‧‧‧位元組

258‧‧‧位元組

260‧‧‧位元組

262‧‧‧位元組

264‧‧‧位元組

266‧‧‧位元組

268‧‧‧位元組

270‧‧‧位元組

272‧‧‧位元組

274‧‧‧位元組

276‧‧‧位元組

278‧‧‧位元組

280‧‧‧位元組

282‧‧‧位元組

284‧‧‧位元組

286‧‧‧位元組

288‧‧‧位元組

290‧‧‧位元組

292‧‧‧位元組

294‧‧‧位元組

296‧‧‧位元組

298‧‧‧位元組

300‧‧‧位元組

302‧‧‧位元組

304‧‧‧位元組

306‧‧‧位元組

308‧‧‧位元組

310‧‧‧位元組

312‧‧‧位元組

314‧‧‧位元組

316‧‧‧位元組

318‧‧‧位元組

340‧‧‧模組

342‧‧‧第三代雙倍資料速率位址匯流排

343‧‧‧資料匯流排

344‧‧‧資料線

346‧‧‧資料線

348‧‧‧資料線

350‧‧‧資料線

352‧‧‧資料線

354‧‧‧資料線

356‧‧‧資料線

358‧‧‧資料線

360‧‧‧控制線

362‧‧‧控制線

364‧‧‧控制線

366‧‧‧控制線

368‧‧‧控制線

370‧‧‧控制線

372‧‧‧控制線

374‧‧‧控制線

376‧‧‧排間資料匯流排/介面資料匯流排

378‧‧‧控制線

380‧‧‧排同步化線

382‧‧‧匯流排資料有效線

384‧‧‧第一排間匯流排資料選通線

386‧‧‧第二排間匯流排資料選通線

388‧‧‧時間

390‧‧‧時間

392‧‧‧時間

394‧‧‧時間

396‧‧‧時間

397‧‧‧時間

398‧‧‧時間

399‧‧‧時間

400‧‧‧時間

401‧‧‧時間

402‧‧‧時間

403‧‧‧時間

404‧‧‧時間

405‧‧‧時間

406‧‧‧時間

407‧‧‧時間

408‧‧‧時間

409‧‧‧時間

410‧‧‧表

412‧‧‧寫入計數行

414‧‧‧位元組編號行

416‧‧‧資料緩衝器位址行/第一資料緩衝器位址/第二資料緩衝器位址/第三資料緩衝器位址

418‧‧‧目標行

421‧‧‧表

426‧‧‧位元組編號行

428‧‧‧程序緩衝器A列

430‧‧‧程序緩衝器B列

432‧‧‧表

434‧‧‧表

IRDV‧‧‧排間匯流排資料有效線

IRDQS‧‧‧第一排間匯流排資料選通線

IRDQS#‧‧‧第二排間匯流排資料選通線

RSYNC‧‧‧排同步化線

圖1圖解說明根據本發明之各種實施例之具有一狀態機器引擎之系統之一實例。

圖2圖解說明根據本發明之各種實施例之圖1之狀態機器引擎之一有限狀態機器(FSM)晶格之一實例。

圖3圖解說明根據本發明之各種實施例之圖2之FSM晶格之一區塊之一實例。

圖4圖解說明根據本發明之各種實施例之圖3之區塊之一列之一實例。

圖5圖解說明根據本發明之各種實施例之圖4之列中之兩者之群組之一實例。

圖6圖解說明根據本發明之各種實施例之一有限狀態機器圖之一實例。

圖7圖解說明根據本發明之各種實施例之實施有FSM晶格之兩層級階層之一實例。

圖8圖解說明根據本發明之各種實施例之用於一編譯器將原始程式碼轉換成用於程式化圖2之FSM晶格之一二進制檔案之一方法之一實例。

圖9圖解說明根據本發明之各種實施例之一狀態機器引擎。

圖10圖解說明根據本發明之各種實施例之配置成一排器件之多個實體狀態機器引擎之一實例。

圖11圖解說明根據本發明之各種實施例之欲提供至狀態機器引擎之分組成資料區塊之資料分段之一實例。

圖12圖解說明根據本發明之各種實施例之插入於圖11之資料區塊之資料分段之間的資料填補之一實例。

圖13圖解說明根據本發明之各種實施例之在圖12之資料區塊之資料分段之後插入之資料填補之一實例。

圖14圖解說明根據本發明之各種實施例之經組織用於傳輸至狀態機器引擎之一資料緩衝系統之圖13之資料區塊之一實例。

圖15圖解說明根據本發明之各種實施例之配置成一排器件且藉由一排間(IR)匯流排與程序緩衝器介面耦合在一起之多個實體狀態機器引擎之一實例。

圖16圖解說明根據本發明之各種實施例之耦合至多個實體狀態機器引擎之一IR匯流排與程序緩衝器介面之信號之一實例。

圖17圖解說明根據本發明之各種實施例之一IR匯流排與程序緩衝器介面之信號之一時序圖之一實例。

圖18圖解說明根據本發明之各種實施例之儲存於經組織成多個邏輯群組之多個實體狀態機器引擎之資料緩衝器中之資料之一實例。

圖19圖解說明根據本發明之各種實施例之儲存於經組織成多個 邏輯群組之多個實體狀態機器引擎之程序緩衝器中之資料之一實例。

圖20圖解說明根據本發明之各種實施例之經組織成一個邏輯群組之多個實體狀態機器引擎之資料緩衝器中之資料之一實例。

圖21圖解說明根據本發明之各種實施例之儲存於經組織成一個邏輯群組之多個實體狀態機器引擎之程序緩衝器中之資料之一實例。

現在翻至圖，圖1圖解說明一基於處理器之系統(通常由元件符號10指定)之一實施例。系統10(例如，資料分析系統)可係各種類型中之任一者，諸如一桌上型電腦、膝上型電腦、傳呼機、蜂巢式電話、個人記事薄、可攜式音訊播放器、控制電路、相機等。系統10亦可係一網路節點，諸如一路由器、一伺服器或一用戶端(例如，先前所闡述類型之電腦中之一者)。系統10可係某一其他類別之電子器件，諸如，一複印機、一掃描器、一印表機、一遊戲控制臺、一電視機、一機上視訊散佈或記錄系統、一纜線轉換器、一個人數位媒體播放器、一工廠自動化系統、一汽車電腦系統或一醫療器件。(用以闡述系統之此等各種實例之術語(如同本文中所用之諸多其他術語)可共用某些參照物，且因此不應狹隘地憑藉所列舉之其他物項來理解)。

在一典型基於處理器之器件(諸如，系統10)中，諸如一微處理器之一處理器12控制系統10中之系統功能及請求之處理。此外，處理器12可包括共用系統控制之複數個處理器。處理器12可直接或間接耦合至系統10中之元件中之每一者，以使得處理器12藉由執行可儲存於系統10內或在系統10外部之指令來控制系統10。

根據本文中所闡述之實施例，系統10包含可在處理器12之控制下操作之一狀態機器引擎14。如本文中所使用，狀態機器引擎14係指一單個器件(例如，單一晶片)。狀態機器引擎14可採用任何自動機理論。舉例而言，狀態機器引擎14可採用若干個狀態機器架構中之一 者，包含但不限於米利(Mealy)架構、莫耳(Moore)架構、有限狀態機器(FSM)、確定性FSM(DFSM)、位元平行狀態機器(BPSM)等。儘管可使用各種架構，但出於論述目的，本申請案係指FSM。然而，熟習此項技術者將瞭解，使用各種狀態機器架構中之任何一者可採用所闡述技術。

如下文進一步論述，狀態機器引擎14可包含若干個(例如，一或多個)有限狀態機器(FSM)晶格(例如，狀態機器引擎14之核心)。出於本申請案之目的，術語「晶格」係指元件(例如，布林單元、計數器單元、狀態機器元件、狀態轉變元件)之一組織框架(例如，路由矩陣、路由網路、訊框)。此外，「晶格」可具有任何適合形狀、結構或階層組織(例如，柵格、立方體、球面、級聯)。每一FSM晶格可實施各自並列接收及分析相同資料之多個FSM。此外，FSM晶格可配置成群組(例如，叢集)，以使得FSM晶格叢集可並列分析相同輸入資料。此外，狀態機器引擎14之FSM晶格之叢集可配置成一階層結構，其中來自階層結構之一較低層級上之狀態機器晶格之輸出可用作一較高層級上之狀態機器晶格之輸入。藉由透過階層結構串聯級聯狀態機器引擎14之平行FSM晶格之叢集，可分析(例如，評估、搜尋等)越來越複雜之型樣。

此外，基於狀態機器引擎14之階層平行組態，狀態機器引擎14可用於利用高出了速度之系統中之複雜資料分析(例如，型樣辨識)。舉例而言，本文中所闡述之實施例可併入於具有1Gbyte/sec(十億位元組/秒)之處理速度之系統中。因此，利用狀態機器引擎14，可快速分析來自高速記憶體器件或其他外部器件之資料。狀態機器引擎14可大約同時(例如，在一單個器件循環期間)根據數個準則(例如，搜尋項)分析一資料串流。狀態機器引擎14之一層級上之一FSM叢集內之FSM晶格中之每一者可各自大約同時自資料串流接收相同搜尋項，且平行FSM晶格中 之每一者可判定該項是否使狀態機器引擎14前進至處理準則中之下一狀態。狀態機器引擎14可根據相對大數目之準則(例如，100個以上、1000個以上或10,000個以上)來分析項。由於其並行操作，因此其可將準則應用於具有一相對高頻寬之一資料串流(例如，大於或大體等於1十億位元組/秒之一資料串流)而不使資料串流減慢。

在一項實施例中，狀態機器引擎14可經組態以辨識(例如，偵測)一資料串流中之大量型樣。舉例而言，狀態機器引擎14可用於偵測一使用者或其他實體可希望分析之各種類型之資料串流中之一或多者中之一型樣。舉例而言，狀態機器引擎14可經組態以分析經由一網路接收之一資料串流，諸如，經由網際網路接收之封包或經由一蜂巢式網路接收之語音或資料。在一項實例中，狀態機器引擎14可經組態以對一資料串流進行垃圾郵件或惡意軟體方面分析。資料串流可作為串列資料串流接收，其中資料係以具有意義之一次序(諸如，以一在時間上、在詞法上或在語義上有效的次序)被接收。另一選擇係，資料串流可平行地或無序地被接收，且然後(例如)藉由重新排序經由網際網路接收之封包轉換成一串列資料串流。在某些實施例中，資料串流可以串列方式呈現項，但表達該等項中之每一者的位元可並行地被接收。資料串流可自系統10外部之一源接收，或可藉由訊問一記憶體器件(諸如記憶體16)並由儲存於記憶體16中之資料形成資料串流來形成。在其他實例中，狀態機器引擎14可經組態以辨識拼寫某一字之一字元序列、規定一基因之一遺傳鹼基對序列、形成一影像之一部分之一圖片或視訊檔案中之一位元序列、形成一程式之一部分之一可執行檔案中之一位元序列或形成一歌曲或一口語片語之一部分之一音訊檔案中之一位元序列。欲分析之資料串流可包含呈一種二進制格式或其他格式(例如，十進制、ASCII等)之多個資料位元。串流可對具有一單個數字或多個數字(例如，數個二進制數字)的資料進行編碼。

如將瞭解，系統10可包含記憶體16。記憶體16可包含揮發性記憶體，諸如動態隨機存取記憶體(DRAM)、靜態隨機存取記憶體(SRAM)、同步DRAM(SDRAM)、雙倍資料速率DRAM(DDR SDRAM)、DDR2 SDRAM、DDR3 SDRAM等。記憶體16亦可包含非揮發性記憶體，諸如唯讀記憶體(ROM)、PC-RAM、矽-氧化物-氮化物-氧化物-矽(SONOS)記憶體、金屬-氧化物-氮化物-氧化物-矽(MONOS)金屬、基於多晶矽浮動閘極記憶體及/或其他類型之各種架構之快閃記憶體(例如，NAND記憶體、NOR記憶體等)以結合揮發性記憶體使用。記憶體16可包含可提供欲由狀態機器引擎14分析之資料之一或多個記憶體器件，諸如DRAM器件。如本文中所使用，術語「提供」可通常係指引導、輸入、插入、發送、傳送、傳輸、產生、賦予、輸出、放置、寫入等。此等器件可稱作或包含固態硬碟(SSD)、MultiMediaCard(MMC)、SecureDigital(SD)卡、CompactFlash(CF)卡或任何其他適合器件。此外，應瞭解，此等器件可經由任何適合介面(諸如通用串列匯流排(USB)、周邊組件互連(PCI)、快速PCI(PCI-E)、小型電腦系統介面(SCSI)、IEEE 1394(Firewire)或任何其他適合介面)耦合至系統10。為促進記憶體16之操作，諸如快速記憶體器件，系統10可包含一記憶體控制器(未圖解說明)。如將瞭解，記憶體控制器可係一獨立器件或其可與處理器12成整體。另外，系統10可包含一外部儲存器18，諸如一磁性儲存器件。外部儲存器亦可將輸入資料提供至狀態機器引擎14。

系統10可包含若干個額外元件。舉例而言，一編譯器20可用於組態狀態機器引擎14，如關於圖8更詳細闡述。一輸入器件22亦可耦合至處理器12以允許一使用者將資料輸入至系統10中。舉例而言，一輸入器件22可用於將資料輸入至記憶體16中以供用於由狀態機器引擎14進行之稍後分析。舉例而言，輸入器件22可包含按鈕、交換元件、 一鍵盤、一光筆、一尖筆、一滑鼠及/或一語音辨識系統。諸如一顯示器之一輸出器件24亦可耦合至處理器12。舉例而言，顯示器24可包含一LCD、一CRT、LED及/或一音訊顯示器。該系統亦可包含用於與一網路(諸如網際網路)之介接之一網路介面器件26，諸如一網路介面卡(NIC)。如將瞭解，系統10可包含諸多其他組件，取決於系統10之應用。

圖2至圖5圖解說明一FSM晶格30之一實例。在一實例中，FSM晶格30包括一區塊陣列32。如將闡述，每一區塊32可包含對應於一FSM中之複數個狀態之複數個可選擇性耦合之硬體元件(例如，可組態元件及/或特殊用途元件)。類似於一FSM中之一狀態，一硬體元件可分析一輸入串流並基於該輸入串流啟動一下游硬體元件。

可組態元件可經組態(例如，程式化)以實施諸多不同功能。舉例而言，可組態元件可包含以階層方式組織成列38(圖3及圖4中所示)及區塊32(圖2及圖3中所示)之狀態機器元件(SME)34、36(圖5中所示)。SME亦可視為狀態轉變元件(STE)。為了在以階層方式組識之SME 34、36之間路由信號，可使用可組態交換元件之一階層，包含區塊間交換元件40(圖2及圖3中所展示)、區塊內交換元件42(圖3及圖4中所展示)及列內交換元件44(圖4中所展示)。

如下文所闡述，交換元件可包含路由結構及緩衝器。一SME 34、36可對應於FSM晶格30所實施之一FSM的一狀態。可藉由使用下文所述的可組態交換元件將SME 34、36耦合在一起。因此，可藉由組態SME 34、36以對應於狀態之功能且藉由選擇性地將SME 36、34耦合在一起以對應於FSM中之狀態之間的轉變而在FSM晶格30上實施一FSM。

圖2圖解說明一FSM晶格30之一實例之一整體視圖。FSM晶格30包含可與可組態區塊間交換元件40選擇性耦合在一起之複數個區塊 32。區塊間交換元件40可包含導體46(例如，導線、跡線等)及緩衝器48及50。在一實例中，緩衝器48及50經包含以控制信號去往/來自區塊間交換元件40之連接及時序。如下文進一步所闡述，緩衝器48可經提供以緩衝在區塊32之間發送之資料，同時緩衝器50可經提供以緩衝在區塊間交換元件40之間發送之資料。另外，區塊32可選擇性耦合至一輸入區塊52(例如，一資料輸入埠)用於接收信號(例如，資料)及將資料提供至區塊32。區塊32亦可選擇性耦合至一輸出區塊54(例如，一輸出埠)用於將來自區塊32之信號提供至一外部器件(例如，另一FSM晶格30)。FSM晶格30亦可包括一程式化介面56以組態(例如，經由一影像、程式)FSM晶格30。該影像可組態(例如，設定)SME 34、36之狀態。亦即，該影像可組態SME 34、36以便以某一方式對輸入區塊52處之一給定輸入做出反應。舉例而言，一SME 34、36可經設定以在輸入區塊52處接收到字元「a」時輸出一高信號。

在一實例中，可將輸入區塊52、輸出區塊54及/或程式化介面56實施為暫存器以使得至該等暫存器之寫入或自其之讀取將資料提供至各別元件或自該等各別元件提供資料。因此，可將來自存儲於對應於程式化介面56之暫存器中之影像之位元載入於SME 34、36上。儘管圖2圖解說明一區塊32、輸入區塊52、輸出區塊54與一區塊間交換元件40之間的某一數目個導體(例如，導線、跡線)，但應理解在其他實例中可使用更少或更多導體。

圖3圖解說明一區塊32之一實例。一區塊32可包含可與可組態區塊內交換元件42選擇性耦合在一起之複數個列38。另外，一列38可藉助區塊間交換元件40選擇性耦合至另一區塊32內之另一列38。一列38包含複數個SME 34、36，該等SME經組成若干元件對(在本文中稱作兩者之群組(GOT)60)。在一實例中，一區塊32包括十六(16)個列38。

圖4圖解說明一列38之一實例。一GOT 60可藉由可組態列內交換 元件44選擇性地耦合到列38內之其他GOT 60及任何其他元件(例如，一特殊用途元件58)。一GOT 60亦可藉助區塊內交換元件42耦合至其他列38中之其他GOT 60，或藉助一區塊間交換元件40耦合至其他區塊32中之其他GOT 60。在一實例中，一GOT 60具有一第一輸入62及一第二輸入64以及一輸出66。第一輸入62耦合至GOT 60之一第一SME 34且第二輸入64耦合至GOT 60之一第二SME 36，如參考圖5將進一步圖解說明。

在一實例中，行38包含第一複數個列互連導體68及第二複數個列互連導體70。在一實例中，一GOT 60之一輸入62、64可耦合至一或多個以上列互連導體68、70，且一輸出66可耦合至一或多個列互連導體68、70。在一實例中，第一複數個列互連導體68可耦合到列38內之每一GOT 60的每一SME 34、36。第二複數個列互連導體70可耦合至列38內之每一GOT 60之僅一個SME 34、36，但不可耦合至GOT 60之另一SME 34、36。在一實例中，第二複數個列互連導體70之一第一半體可耦合至一列38內之SME 34、36之第一半體(來自每一GOT 60之一個SME 34)且第二複數個列互連導體70之一第二半體可耦合至一列38內之SME 34、36之一第二半體(來自每一GOT 60之另一SME 34、36)，如關於圖5將較佳圖解說明。第二複數個列互連導體70與SME 34、36之間的有限連接性在本文中稱作「同位性」。在一實例中，列38亦可包含一特殊用途元件58，諸如一計數器、一可組態布林邏輯元件、查找表、RAM、一場可組態閘陣列(FPGA)、一特殊應用積體電路(ASIC)、一可組態處理器(例如，一微處理器)或用於執行一專用功能之其他元件。

在一實例中，特殊用途元件58包括一計數器(在本文中也稱作計數器58)。在一實例中，計數器58包括一12位元可組態遞減計數器。12位元可組態計數器58具有一計數輸入、一重設輸入及零計數輸出。 計數輸入在被確證時使計數器58之值遞減1。重設輸入在被確證時致使計數器58自一相關聯暫存器載入一初始值。對於12位元計數器58而言，可載入多達12位元之一數值作為該初始值。當計數器58之值遞減至零(0)時，確證零計數輸出。計數器58亦具有至少兩種模式，脈衝及保持。當計數器58經設定為脈衝模式時，當計數器58達到零且時脈循環時確證零計數輸出。在計數器58之下一時脈循環期間確證零計數輸出。導致計數器58在時間方面自時脈循環位移。在下一時脈循環出，不再確證零計數輸出。當計數器58設定至保持模式時，在計數器58遞減至零時於時脈循環期間確證零計數輸出，且保持確證直至計數器58由被確證之重設輸入重設為止。

在一實例中，特殊用途元件58包括布林邏輯。舉例而言，布林邏輯可用於執行邏輯函數，諸如AND、OR、NAND、NOR、積之和(SoP)、否定輸出積之和(NSoP)、否定輸出和項積(NPoS)及和項積(PoS)函數。此布林邏輯可用於自FSM晶格30中之終端狀態SME(對應於一FSM之終端節點，如本文中稍後論述)提取資料。所提取資料可用於將狀態資料提供至其他FSM晶格30及/或提供用於重新組態FSM晶格30或重新組態另一FSM晶格30之組態資料。

圖5圖解說明一GOT 60之一實例。GOT 60包含一第一SME 34及一第二SME 36，第一SME 34及第二SME 36具有輸入62、64且具有耦合至一「或」閘76及一3對1多工器78之其輸出72、74。3對1多工器78可經設定以將GOT 60之輸出66耦合至第一SME 34、第二SME 36或「或」閘76。「或」閘76可用於將兩個輸出72、74耦合在一起以形成GOT 60之共同輸出66。在一實例中，第一SME 34及第二SME 36展現同位性，如上文所論述，其中第一SME 34之輸入62可耦合至某些列互連導體68且第二SME 36之輸入64可耦合至其他列互連導體70，可產生可克服同位性問題之共同輸出66。在一實例中，一GOT 60內之 兩個SME 34、36可藉由設定交換元件79中之任一者或兩者而級聯及/或迴圈回至自身。SME 34、36可藉由將SME 34、36之輸出72、74耦合至其他SME 34、36之輸入62、64而級聯。SME 34、36可藉由將輸出72、74耦合至其特有輸入62、64而迴圈回至自身。因此，第一SME 34之輸出72可耦合至第一SME 34之輸入62及第二SME 36之輸入64中無一者、一者或兩者。

在一實例中，一狀態機器元件34、36包括並聯耦合至一偵測線82之複數個記憶體單元80，諸如通常用於動態隨機存取記憶體(DRAM)中之彼等記憶體單元。一個此等記憶體單元80包括可設定至一資料狀態(諸如對應於一高值或一低值(例如，一1或0)之一個資料狀態)之一記憶體單元。記憶體單元80之輸出耦合至偵測線82且至記憶體單元80之輸入基於資料串流線84上之資料而接收信號。在一實例中，輸入區塊52上之一輸入經解碼以選擇記憶體單元80中之一或多者。選定記憶體單元80將其所存儲之資料狀態作為一輸出提供至偵測線82上。舉例而言，可將在輸入區塊52處所接收之資料提供至一解碼器(未展示)且該解碼器可選擇資料串流線84中之一或多者。在一實例中，該解碼器可將一8位元ACSII字元轉換成256個資料串流線84中之對應1者。

因此，在一記憶體單元80經設定至一高值且資料串流線84上之資料選擇記憶體單元80時，記憶體單元80輸出一高信號至偵測線82。當資料串流線84上之資料選擇記憶體單元80且記憶體單元80經設定至一低值時，記憶體單元80輸出一低信號至偵測線82。來自偵測線82上之記憶體單元80之輸出由一偵測單元86發送。

在一實例中，一輸入線62、64上之信號將個別偵測單元86設定至一作用或非作用狀態。當設定至非作用狀態時，不管各別偵測線82上之信號如何，偵測單元86在各別輸出72、74上輸出一低信號。當設 定至一作用狀態時，偵測單元86在自各別SME 34、36之記憶體單元82中之一者偵測到一高信號時在各別輸出線72、74上輸出一高信號。當處於作用狀態中時，偵測單元86在來自各別SME 34、36之全部記憶體單元82之信號為低時在各別輸出線72、74上輸出一低信號。

在一實例中，一SME 34、36包含256個記憶體單元80且每一記憶體單元80耦合至一不同資料串流線84。因此，一SME 34、36可經程式化以在資料串流線84中之選定一或多者在其上具有一高信號時輸出一高信號。舉例而言，SME 34可使一第一記憶體單元80(例如，位元0)設定為高且使全部其他記憶體單元80(例如，位元1至255)設定為低。當各別偵測電路86處於活動狀態中時，SME 34在對應於位元0之資料串流線84在其上具有一高信號時在輸出72上輸出一高信號。在其他實例中，可藉由將適當記憶體單元80設定至一高值來設定SME 34以在多個資料串流線84中之一者在其上具有一高信號時輸出一高信號。

在一實例中，可藉由自一相關聯暫存器讀取位元而將一記憶體單元80設定至一高值或低值。因此，可藉由將編譯器20所創建之一影像儲存至暫存器中並將該等暫存器中之位元載入至相關聯記憶體單元80中來程式化SME 34。在一實例中，編譯器20所創建之影像包含高與低(例如，1與0)位元之一個二進制影像。影像可組態FSM晶格30以藉由級聯SME 34、36而實施一FSM。舉例而言，可藉由將偵測單元86設定為作用狀態而將第一SME 34設定為一作用狀態。第一SME 34可經設定以在對應於位元0之資料串流線84在其上具有一高信號時輸出一高信號。第二SME 36可最初設定至一非作用狀態，但可在作用時經設定以在對應於位元1之資料串流線84在其上具有一高信號時輸出一高信號。第一SME 34與第二SME 36可藉由設定第一SME 34之輸出72以耦合至第二SME 36之輸入64來級聯。因此，當在對應於位元0 之資料串流線84上感測到一高信號時，第一SME 34在輸出72上輸出一高信號且將第二SME 36之偵測單元86設定為一作用狀態。當在對應於位元1之資料串流線84上感測到一高信號時，第二SME 36在輸出74上輸出一高信號以啟動另一SME 36或供從FSM晶格30輸出。

在一實例中，在一單個實體器件上實施一單個FSM晶格30，然而在其他實例中可在一單個實體器件(例如，實體晶片)上實施兩個或兩個以上FSM晶格30。在一實例中，每一FSM晶格30可包含一不同資料輸入區塊52、一不同輸出區塊54、一不同程式化介面56及一不同可組態元件組。此外，每一可組態元件組可對在其對應資料輸入區塊52處之資料起反應(例如，輸出一高或低信號)。舉例而言，對應於一第一FSM晶格30之一第一可組態元件組可對對應於第一FSM晶格30之一第一資料輸入區塊52處之資料起反應。對應於一第二FSM晶格30之一第二可組態元件組可對對應於第二FSM晶格30之一第二資料輸入區塊52起反應。因此，每一FSM晶格30包含一組可組態元件，其中不同可組態元件組可對不同輸入資料起反應。類似地，每一FSM晶格30及每一對應可組態元件組可提供一不同輸出。在某些實例中，來自一第一FSM晶格30之一輸出區塊54可耦合至一第二FSM晶格30之一輸入區塊52，以使得第二FSM晶格30之輸入資料可包含來自一串列FSM晶格30之一階層配置中之第一FSM晶格30之輸出資料。

在一實例中，用於載入至FSM晶格30上之一影像包括用於組態FSM晶格30內之可組態元件、可組態交換元件及特殊用途元件之複數個位元之資料。在一實例中，影像可載入至FSM晶格30上以組態FSM晶格30以基於某些輸入提供一所要輸出。輸出區塊54可基於可程式化元件對資料輸入區塊52處之資料之反應而提供來自FSM晶格30之輸出。來自輸出區塊54之一輸出可包含指示一給定型樣之一匹配之一單個位元、包含指示與複數個型樣之匹配及不匹配之複數個位元之一字 組及對應於所有或某些可組態元件在給定時刻的狀態之一狀態向量。如所闡述，若干個FSM晶格30可包含於一狀態機器引擎(諸如狀態機器引擎14)中以執行資料分析，諸如圖案辨識(例如，語音辨識、影像辨識等)信號處理、成像、電腦視覺、密碼編譯及其他。

圖6圖解說明可由FSM晶格30實施之一有限狀態機器(FSM)之一實例性模型。FSM晶格30可經組態(例如，程式化)為一FSM之一實體實施方案。一FSM可表示為一圖90(例如，有向圖、無方向圖、偽圖)，其含有一或多個根節點92。除了根節點92之外，該FSM亦可由透過一或多個邊緣98連接至根節點92及其他標準節點94之若干個標準節點94及終端節點96構成。一節點92、94、96對應於該FSM中之一狀態。邊緣98對應於該等狀態之間的轉變。

節點92、94、96中的每一者可處於活動或不活動狀態中。當處於不活動狀態中時，節點(92、94、96)不對輸入資料做出反應(例如，響應)。當處於活動狀態中時，節點(92、94、96)可對輸入資料做出反應。一上游節點92、94可在輸入資料匹配由上游節點92、94與下游節點94、96之間的一邊緣98規定之標準時藉由啟動節點下游之一節點94、96而對輸入資料起反應。舉例而言，規定字元「b」之一第一節點94將在第一節點94係作用且字元「b」經接受為輸入資料時將啟動由一邊緣98連接至第一節點94之一第二節點94。如本文中所使用，「上游」係指一或多個節點之間的一關係，其中在一或多個其他節點上游(或在一迴圈或回饋組態之情形中，在其自身上游)之一第一節點係指其中第一節點可啟動一或多個其他節點(或在一迴圈之情形中，可啟動其自身)之情形。類似地，「下游」是指其中在一或多個其他節點下游(在一迴圈之情形中，在其自身下游)之第一節點可由一或多個其他節點啟動(或在一迴圈之情形中，可由其自身啟動)之一關係。因此，本文使用術語「上游」及「下游」係指一或多個節點之間的關 係，但此等術語不排除在節點當中使用迴圈或其他非線性路徑。

在圖90中，根節點92可經初始啟動且可在輸入資料匹配來自根節點92之一邊緣98時啟動下游節點94。節點94可在輸入資料匹配來自節點94之一邊緣98時啟動節點96。貫穿圖90之節點94、96可在接收輸入資料時以此方式啟動。一終端節點96對應於輸入資料與所關注序列之一匹配。因此，啟動一終端節點96指示已接收到一所關注序列作為輸入資料。在實施一型樣辨識功能的FSM晶格30之內容脈絡中，到達一終端節點96可指示已在輸入資料中偵測到特定所關注型樣。

在一實例中，每一根節點92、標準節點94及終端節點96可對應於FSM晶格30中之一可組態元件。每一邊緣98可對應於可組態元件之間的連接。因此，過渡至另一標準節點94或一端部節點96(例如，具有連接至另一標準節點94或一端部節點96之一邊緣98)一標準節點94對應於過渡至另一可組態元件(例如，將一輸出提供至另一可組態元件)之一可組態元件。在某些實例中，根節點92不具有一對應可組態元件。

如將瞭解，儘管節點92經闡述為一根節點，且節點96經闡述為終端節點，但可不必存在一特定「開始」或根節點且可不必存在一特定「結束」或輸出節點。換言之，任何節點可係一開始點且任何節點可提供輸出。

當FSM晶格30經程式化時，可組態元件中之每一者亦可處於一作用或非作用狀態。一給定可組態元件(當非作用時)不對一對應資料輸入區塊52處之輸入資料起反應。一作用可組態元件可對在資料輸入區塊52處之輸入資料起反應，且可在輸入資料匹配可組態元件之設定時啟動一下游可組態元件。當一可組態元件對應於一終端節點96時，可組態元件可耦合至輸出區塊54以將一匹配之一指示提供至一外部器件。

經由程式化介面56載入至FSM晶格30上之一影像可組態可組態元件及特殊用途元件以及可組態元件與特殊用途元件之間的連接，以使得基於對資料輸入區塊52處之資料的反應而透過節點之順序啟動來實施一所要FSM。在一實例中，一可組態元件保持作用達一單個資料循環(例如，一單個字元、一組字元、一單個時脈循環)且除非被一上游可組態元件重新啟動否則接著變成非作用。

可認為一終端節點96儲存一經壓縮之過去事件歷史。舉例而言，到達一終端節點96所需要之輸入資料之一或多個型樣可由彼終端節點96之啟動表示。在一實例中，一終端節點96所提供之輸出係二進制的，亦即該輸出指示是否已匹配所關注型樣。圖90中之終端節點96對標準節點94之比率可相當小。換言之，儘管在FSM中可存在一高複雜度，但比較而言該FSM之輸出可較小。

在一實例中，FSM晶格30之輸出可包括一狀態向量。狀態向量包括FSM晶格30之可組態元件之狀態(例如，經啟動或未經啟動)。在另一實例中，狀態向量可包含可組態元件是否對應於一終端節點96之可組態元件之全部或一子組之狀態。在一實例中，狀態向量包含關於對應於終端節點96之可組態元件之狀態。因此，輸出可包含由一圖90之所有終端節點96提供之指示之一收集。狀態向量可表示為一字組，其中由每一終端節點96提供之二進制指示包括該字組之一個位元。終端節點96之此編碼可提供關於FSM晶格30之偵測狀態(例如，是否已偵測到所關注序列及已偵測到所關注哪些序列)之一有效指示。

如上文所提及，FSM晶格30可經程式化以實施一型樣辨識功能。舉例而言，FSM晶格30可經組態以辨識輸入資料中之一或多個資料序列(例如，簽章、型樣)。當FSM晶格30辨識出所關注之一資料序列時，可在輸出區塊54處提供彼辨識之一指示。在一實例中，型樣辨識可辨識一串符號(例如，ASCII字元)以(舉例而言)識別網路資料中之惡 意軟體或其他資料。

圖7圖解說明階層結構100之一實例，其中兩個FSM晶格30層級串聯耦合且用於分析資料。具體而言，在所圖解說明實施例中，階層結構100包含串聯配置之一第一FSM晶格30A及一第二FSM晶格30B。每一FSM晶格30包含用以接收資料輸入之一各別資料輸入區塊52、用以接收組態信號之一程式化界面區塊56及一輸出區塊54。

第一FSM晶格30A經組態以在一資料輸入區塊處接收輸入資料，舉例而言，原始資料。第一FSM晶格30A對如上文所闡述之輸入資料起反應且在一輸出區塊處提供一輸出。將來自第一FSM晶格30A之輸出發送至第二FSM晶格30B之一資料輸入區塊。第二FSM晶格30B可然後基於由第一FSM晶格30A提供之輸出起反應且提供階層結構100之一對應輸出信號102。兩個FSM晶格30A及30B串聯之此階層耦合提供用以將關於一壓縮字組中之過去事件之資料自一第一FSM晶格30A提供至一第二FSM晶格30B之一構件。所提供之資料可實際上係由第一FSM晶格30A記錄之複雜事件(例如，所關注序列)之一總結。

圖7中所展示之FSM晶格30A、30B之兩個層級階層100允許兩個獨立程式基於同一資料串流而操作。兩級階層可類似於經建模為不同區之一生物大腦中之視覺辨識。在此模型下，該等區實際上係不同型樣辨識引擎，每一型樣辨識引擎執行一類似計算功能(型樣匹配)但使用不同程式(簽章)。通過將多個FSM晶格30A、30B連接在一起，可獲得關於資料串流輸入之增加之知識。

舉例而言，該階層之第一層級(由第一FSM晶格30A實施)可直接對一原始資料串流執行處理。亦即，一原始資料串流可在第一FSM晶格30A之一輸入區塊52處被接收且第一FSM晶格30A之可組態元件可對原始資料串流起反應。該階層之第二層級(由第二FAM晶格30B實施)可處理來自第一層級之輸出。亦即，第二FSM晶格30B在第二FSM 晶格30B之一輸入區塊52處接收來自第一FSM晶格30A之一輸出區塊54之輸出且第二FSM晶格30B之可組態元件可對第一FSM晶格30A之輸出起反應。因此，在此實例中，第二FSM晶格30B不接收原始資料串流作為一輸入，而是接收由如由第一FSM晶格30A判定之原始資料串流匹配之所關注之型樣之指示。第二FSM晶格30B可實施辨識來自第一FSM晶格30A之輸出資料串流中之型樣之一FSM。應瞭解，除了接收來自FSM晶格30A之輸出外，第二FSM晶格30B亦可接收來自多個其他FSM晶格之輸入。同樣地，第二FSM晶格30B可接收來自其他器件之輸入。第二FSM晶格30B可組合此等多個輸入以產生輸出。

圖8圖解說明用於一編譯器以將原始程式碼轉換成用於組態一FSM晶格(諸如晶格30)以實施一FSM之一影像之一方法110之一實例。方法110包含將原始程式碼剖析成一語法樹(區塊112)，將該語法樹轉換成一自動機(區塊114)，最佳化該自動機(區塊116)，將該自動機轉換成一網路連線表(區塊118)，將該網路連線表放置於硬體上(區塊120)，路由該網路連線表(區塊122)及發佈所得影像(區塊124)。

在一實例中，編譯器20包含允許軟體開發者創建用於在FSM晶格30上實施FSM之影像之一應用程式設計介面(API)。編譯器20提供用以將原始程式碼中之一輸入規則運算式集轉換成經組態以組態FSM晶格30之一影像之方法。可藉由用於具有馮諾伊曼架構之一電腦的指令來實施編譯器20。此等指令可導致電腦上之一處理器12實施編譯器20之功能。舉例而言，指令在由處理器12執行時，可導致處理器12對可由處理器12存取之原始程式碼執行方塊112、114、116、118、120、122及124中所闡述之動作。

在一實例中，原始程式碼描述用於識別一符號群組內之符號之型樣之搜尋字串。為描述搜尋字串，原始程式碼可包含複數個規則運算式(regex)。一regex可係用於描述一符號搜尋型樣之一字串。regex 廣泛地用於各種電腦領域中，諸如程式設計語言、文字編輯器、網路安全及其他領域。在一實例中，編譯器所支援之規則運算式包含用於分析未建立的資料之準則。未建立的資料可包含自由形式之資料且不具有應用於該資料內之字組之索引。字組可包含該資料內之位元組(其可列印及不可列印)之任一組合。在一實例中，編譯器可支援多種不同原始程式碼語言以供用於實施包含Perl(例如，Perl相容規則運算式(PCRE)、PHP、Java及NET語言)之regex。

在框112處，編譯器20可剖析原始程式碼以形成關係連接的運算子之一配置，其中不同類型之運算子對應於原始程式碼所實施之不同函數(例如，原始程式碼中的regex所實施之不同函數)。剖析原始程式碼可創建原始程式碼之一通用表示。在一實例中，通用表示包括呈稱作一語法樹之一樹形圖之形式之原始程式碼中之regex之一經編碼表示。本文所述之實例係指作為一語法樹(亦稱作一「抽象語法樹」)之配置，然而在其他實例中可使用一具體語法樹或其他配置。

如上文所提及，由於編譯器20可支援原始程式碼之多種語言，因此剖析不管語言如何將原始程式碼轉換成一非語言特定表示(例如，一語法樹)。因此，不管原始程式碼的語言如何，由編譯器20進行的進一步處理(方塊114、116、118、120)均可自一共用輸入結構起作用。

如上所述，語法樹包含關係連接之複數個運算子。一語法樹可包含多種不同類型之運算子。亦即，不同運算子可對應於原始程式碼中之regex所實施之不同函數。

在區塊114處，語法樹轉換成一自動機。一自動機包括一FSM之一軟體模型且可因此分類為確定性的及非確定性的。一確定性自動機在一給定時間具有一單個執行路徑，而一非確定性自動機具有多個同時執行路徑。該自動機包括複數個狀態。為了將語法樹轉換成一自動 機，語法樹中之運算子及運算子之間的關係轉換成狀態，其中該等狀態之間具有轉變。在一實例中，該自動機可部分地基於FSM晶格30之硬體而轉換。

在一實例中，用於自動機之輸入符號包括字母、數字0至9及其他可列印字元等符號。在一實例中，輸入符號係由位元組值0至255(包括0及255)表示。在一實例中，一自動機可表示為一有向圖，其中該圖之節點對應於該組狀態。在一實例中，一輸入符號α(亦即δ(p,α))上自狀態p至狀態q之一轉變係由自節點p至節點q之一有向連接展示。在一實例中，一自動機之一倒轉產生一新自動機，其中某一符號α上之每一轉變p→q在同一符號上倒轉q→p。在一倒轉中，開始狀態變成一最終狀態且最終狀態變成開始狀態。在一實例中，由一自動機所辨識(例如，匹配)之語言係當依序輸入至該自動機中時將到達最終狀態的所有可能字元字串之集。由自動機所辨識之語言中的每一字串追蹤從開始狀態至一或多個最終狀態之一路徑。

在區塊116處，在建構自動機之後，該自動機經最佳化以除其他之外亦減小其複雜度及大小。可藉由組合冗餘狀態來最佳化該自動機。

在區塊118處，經最佳化之自動機轉換成一網路連線表。將該自動機轉換成一網路連線表將該自動機之每一狀態映射至FSM晶格30上之一硬體元件(例如，SME 34、36，其他元件)，並判定該等硬體元件之間的連接。

在區塊120處，該網路連線表經放置以選擇目標器件之對應於該網路連線表之每一節點之一特定硬體元件(例如，SME 34、36，特殊用途元件58)。在一實例中，放置基於FSM引擎30之一般輸入及輸出約束條件來選擇每一特定硬體元件。

在方塊122處，所放置之網路連線表經路由以判定用於可組態交 換元件(例如，區塊間交換元件40、區塊內交換元件42及列內交換元件44)之設定，以便將選定硬體元件耦合在一起以達成由網路連線表所描述的連接。在一實例中，藉由判定FSM晶格30之將用以連接選定硬體元件及用於可組態交換元件之設定之特定導體來判定用於可組態交換元件之設定。相比於方塊120處之放置，路由可能考量硬體元件之間的連接的更特定限制。因此，假定對FSM晶格30上之導體之實際限制，路由可調整如由全域放置所判定之硬體元件中之某些硬體元件之位置以便進行適當連接。

一旦網路連線表經放置及路由，經放置及路由之網路連線表可經轉換成用於組態一FSM晶格30之複數個位元。複數個位元在本文中稱作一影像(例如，二進制影像)。

在方塊124處，一影像由編譯器20發佈。影像包括用於組態FSM晶格30之一特定硬體元件之複數個位元。位元可載入至FSM晶格30上以組態SME 34、36，特殊用途元件58及可組態交換元件之狀態，以使得經程式化FSM晶格30實施具有由原始程式碼描述之功能性之一FSM。放置(方塊120)及路由(方塊122)可將FSM晶格30中之特定位置處的特定硬體元件映射到自動機中之特定狀態。因此，該影像中之位元可組態特定硬體元件以實施期望功能。在一實例中，可藉由將機器碼保存至一電腦可讀媒體來發佈該影像。在另一實例中，可藉由將該影像顯示於一顯示器件上來發佈該影像。在又另一實例中，可藉由將該影像發送至另一器件(諸如用於將該影像載入至FSM晶格30上之一組態器件)來發佈該影像。在又另一實例中，可藉由將該影像載入至一FSM晶格(例如，FSM晶格30)上來發佈該影像。

在一實例中，可藉由將來自該影像之位元值直接載入至SME 34、36及其他硬體元件或藉由將影像載入至一或多個暫存器中且然後將該等位元值自暫存器寫入至SME 34、36及其他硬體元件來將一影 像載入至FSM晶格30上。在一實例中，FSM晶格30之硬體元件(例如，SME34、36、特殊用途元件58、可組態交換元件40、42、44)經記憶體映射以使得一組態器件及/或電腦可通過將圖像寫入至一或多個記憶體位址而將影像載入至FSM晶格30上。

本文所述之方法實例可係至少部分地機器或電腦實施的。某些實例可包含藉助指令編碼之一電腦可讀媒體或機器可讀媒體，該等指令可操作以組態一電子器件以執行以上實例中所述之方法。此等方法之一實施方案可包含程式碼，諸如微碼、組合語言碼、一較高層級語言碼或諸如此類。此程式碼可包含電腦可讀指令以供用於執行各種方法。該程式碼可形成電腦程式產品之部分。此外，該碼可在執行期間或在其他時間有形地儲存於一或多個揮發性或非揮發性電腦可讀媒體上。此等電腦可讀媒體可包含(但不限於)硬碟、可抽換式磁碟、可抽換式光碟(例如，光碟及數位視訊碟)、盒式磁帶、記憶卡或棒、隨機存取記憶體(RAM)、唯讀記憶體(ROM)及諸如此類。

現在參考圖9，圖解說明狀態機器引擎14(例如，一單一晶片上之一單個器件)之一實施例。如先前所闡述，狀態機器引擎14經組態以經由一資料匯流排自一來源(諸如記憶體16)接收資料。在所圖解說明實施例中，資料可透過一匯流排介面(諸如一第三代雙倍資料速率(DDR3)匯流排介面130)發送至狀態機器引擎14。DDR3匯流排介面130可能夠以大於或等於1十億位元組/秒之一速率交換(例如，提供及接收)資料。此一資料交換速率可大於由狀態機器引擎14分析資料之一速率。如將瞭解，取決於欲分析之資料之來源，匯流排介面130可係用於交換資料至狀態機器引擎14及自一資料源至狀態機器引擎14之任何適合匯流排介面，諸如一NAND快閃記憶體介面、周邊組件互連(PCI)介面、十億位元媒體度量介面(GMII)等。如先前所闡述，狀態機器引擎14包含經組態以分析資料之一或多個FSM晶格30。每一FSM 晶格30可劃分成兩個半晶格。在所圖解說明實施例中，每一半晶格可包含24K SME(例如，SME 34、36)，以使得晶格30包含48K SME。晶格30可包括任何所要數目個SME，如先前關於圖2至圖5所闡述配置。此外，雖然僅圖解說明一個FSM晶格30，狀態機器引擎14可包含多個FSM晶格30，如先前所闡述。

欲分析之資料可在匯流排介面130處被接收且透過若干個緩衝器及緩衝器介面而被提供至FSM晶格30。在所圖解說明之實施例中，資料路徑包含資料緩衝器132、一指令緩衝器133、程序緩衝器134及一排間(IR)匯流排與程序緩衝器介面136。資料緩衝器132經組態以接收及暫時儲存欲分析資料。在一項實施例中，存在兩個資料緩衝器132(資料緩衝器A及資料緩衝器B)。資料可儲存於兩個資料緩衝器132中之一者，同時資料自其他資料緩衝器132清空，供由FSM晶格30進行分析。匯流排介面130可經組態以將欲分析之資料提供至資料緩衝器132直至資料緩衝器132已滿。在資料緩衝器132已滿之後，匯流排介面130可經組態以自由用於其他用途(例如，提供來自一資料串流之其他資料直至資料緩衝器132可用於接收欲分析之額外資料)。在所圖解說明之實施例中，資料緩衝器132可各自係32千個位元組，而在其他實施例中，資料緩衝器132可係任何適合大小(例如，4千個位元組、8千個位元組、16千個位元組、64千個位元組等)。指令緩衝器133經組態以經由匯流排介面130自處理器12接收指令，諸如對應於欲分析之資料之指令及對應於組態狀態機器引擎14之指令。IR匯流排與程序緩衝器介面136可促進將資料提供至程序緩衝器134。IR匯流排與程序緩衝器介面136可用於確保資料由FSM晶格30按次序處理。IR匯流排與程序緩衝器介面136可協調資料之交換，時序資料、包裝指令等，以使得正確地接收及分析資料。通常，IR匯流排與程序緩衝器介面136允許使用一器件排中之多個器件。器件排中之多個器件共用資料以使 得多個器件之全部以正確次序接收所有共用資料。舉例而言，多個實體器件(例如狀態機器引擎14、晶片、單獨器件)可經配置於一排中且可經由IR匯流排與程序緩衝器介面136將資料提供至彼此。出於本申請案之目的，術語「排」係指連接至相同晶片選擇之一組狀態機器引擎14。在所圖解說明實施例中，IR匯流排與程序緩衝器介面136可包含一8位元資料匯流排。

在所圖解說明實施例中狀態機器引擎14亦包含一解壓縮器138及一壓縮器140以有助於將資料提供至狀態機器引擎14及自狀態機器引擎14提供資料。如可瞭解，壓縮器140及解壓縮器138可使用相同壓縮演算法來簡化軟體及/或硬體設計；然而，壓縮器140及解壓縮器138亦可使用不同演算法。藉由壓縮資料，可使匯流排介面130(例如，DDR3匯流排介面)利用時間最小化。在本實施例中，壓縮器140可用於壓縮狀態向量資料，組態資料(例如，程式化資料)及在由FSM晶格30分析之後獲得之匹配結果資料。在一項實施例中，壓縮器140及解壓縮器138可停用(例如，關斷)以使得流動至壓縮器140及解壓縮器138及/或自其流動之資料未經修改(例如，既未經壓縮亦未經解壓縮)。

壓縮器140及解壓縮器138亦可經組態以處置多個資料集，且每一資料集可係變化長度。藉由「填補」壓縮資料且包含關於每一壓縮區何時結束之一指示符，壓縮器140可透過狀態機器引擎14改良整個處理速度。

狀態機器引擎14包含一狀態向量系統141，該狀態向量系統具有一狀態向量快取記憶體142、一狀態向量記憶體緩衝器144、一狀態向量中間輸入緩衝器146及一狀態向量中間輸出緩衝器148。狀態向量系統141可用於儲存FSM晶格30之多個狀態向量，以將狀態向量移動至狀態機器引擎14上或自其移動離開，且將一狀態向量提供至FSM晶格 30以還原FSM晶格30至對應於所提供狀態向量之一狀態。舉例而言，每一狀態向量可暫時儲存於狀態向量快取記憶體142中。亦即，每一SME 34、36之狀態可儲存，以使得狀態可經還原且用於一稍後時間之進一步分析，同時使SME 34、36自由以供用於分析一新資料集(例如，搜尋項)。如同一典型快取記憶體，狀態向量快取記憶體142允許儲存狀態向量以供用於快速擷取及使用(此處，舉例而言，由FSM晶格30)。在所圖解說明之實施例中，狀態向量快取記憶體142可儲存高達512個狀態向量。每一狀態向量包括FSM晶格30之SME 34、36之狀態(例如，經啟動或未經啟動)及計數器58之動態(例如，當前)計數。

如將瞭解，狀態向量資料可在一排中之不同狀態機器引擎14(例如，晶片)之間交換。出於諸如以下之各種目的，狀態向量資料可在不同狀態機器引擎14之間交換：使FSM晶格30之SME 34、36之狀態及計數器58之動態計數同步化、跨越多個狀態機器引擎14執行相同功能、跨越多個狀態機器引擎14再現結果、跨越多個狀態機器引擎14級聯結果、儲存用於分析透過多個狀態機器引擎14級聯之資料之SME 34、36之狀態及計數器58之動態計數之一歷史紀錄等等。此外，應注意，在一狀態機器引擎14內，狀態向量資料可用於快速還原狀態向量。舉例而言，狀態向量資料可用於將SME 34、36之狀態及計數器58之動態計數還原至一初始化狀態(例如，搜尋一新搜尋項)，將SME 34、36之狀態及計數器58之動態計數還原至先前狀態(例如，搜尋一先前經搜尋搜尋項)及改變SME 34、36之狀態及計數器58之動態計數以經組態用於一級聯組態(例如，在一級聯搜尋中搜尋一搜尋項)。在某些實施例中，狀態向量可經提供至匯流排介面130以使得狀態向量資料可經提供至處理器12(例如，用於分析狀態向量資料、重新組態狀態向量資料以應用修改、重新組態狀態向量資料以改良效率等等)。

舉例而言，在某些實施例中，狀態機器引擎14可將經快取狀態向量資料(例如，由狀態向量系統141儲存之資料)自FSM晶格30提供至一外部器件。外部器件可接收狀態向量資料，修改狀態向量資料及將經修改狀態向量資料提供至狀態機器引擎14以供用於還原FSM晶格30(例如，重設、初始化)。因此，外部器件可修改狀態向量資料以使得狀態機器引擎14可視需要跳過狀態(例如，在各狀態之間跳躍)。

狀態向量快取記憶體142可自任何適合器件接收狀態向量資料。舉例而言，狀態向量快取記憶體142可自FSM晶格30、另一FSM晶格30(例如，經由IR匯流排與程序緩衝器介面136)、解壓縮器138及諸如此類接收一狀態向量。在所圖解說明之實施例中，狀態向量快取記憶體142可經由狀態向量記憶體緩衝器144自其他器件接收狀態向量。此外，狀態向量快取記憶體142可將狀態向量資料提供至任何適合器件。舉例而言，狀態向量快取記憶體142可將狀態向量資料提供至狀態向量記憶體緩衝器144、狀態向量中間輸入緩衝器146及狀態向量中間輸出緩衝器148。

額外緩衝器(諸如狀態向量記憶體緩衝器144、狀態向量中間輸入緩衝器146及狀態向量中間輸出緩衝器148)可結合狀態向量快取記憶體142用於適應狀態向量之迅速擷取及儲存，同時透過狀態機器引擎14處理具有交錯封裝之單獨資料集。在所圖解說明實施例中，狀態向量記憶體緩衝器144、狀態向量中間輸入緩衝器146及狀態向量中間輸出緩衝器148中之每一者可經組態以暫時儲存一個狀態向量。狀態向量記憶體緩衝器144可用於自任何適合器件接收狀態向量資料及將狀態向量資料提供至任何適合器件。舉例而言，狀態向量記憶體緩衝器144可用於自FSM晶格30、另一FSM晶格30(例如，經由IR匯流排與程序緩衝器介面136)、解壓縮器138及狀態向量快取記憶體142接收一狀態向量。作為另一實例，狀態向量記憶體緩衝器144可用於將狀態向 量資料提供至IR匯流排與程序緩衝器介面136(例如，用於其他FSM晶格30)、壓縮器140及狀態向量快取記憶體142。

同樣，狀態向量中間輸入緩衝器146可用於自任何適合器件接收狀態向量資料及將狀態向量資料提供至任何適合器件。舉例而言，狀態向量中間輸入緩衝器146可用於自一FSM晶格30接收一狀態向量(例如，經由IR匯流排與程序緩衝器介面136)、解壓縮器138及狀態向量快取記憶體142。作為另一實例，狀態向量中間輸入緩衝器146可用於將一狀態向量提供至FSM晶格30。此外，狀態向量中間輸出緩衝器148可用於自任何適合器件接收一狀態向量及將一狀態向量提供至任何適合器件。舉例而言，狀態向量中間輸出緩衝器148可用於自FSM晶格30及狀態向量快取記憶體142接收一狀態向量。作為另一實例，狀態向量中間輸出緩衝器148可用於將一狀態向量提供至一FSM晶格30(例如，經由IR匯流排與程序緩衝器介面136)及壓縮器140。

一旦所關注之一結果由FSM晶格30產生，匹配結果可儲存於一匹配結果記憶體150中。舉例而言，指示一匹配(例如，所關注之一型樣之偵測)之一「匹配向量」可儲存於匹配結果記憶體150中。舉例而言，匹配結果可然後發送至一匹配緩衝器152供用於經由匯流排介面130傳輸至處理器12。如先前所闡述，匹配結果可經壓縮。

額外暫存器及緩衝器亦可提供於狀態機器引擎14中。舉例而言，狀態機器引擎14可包含控制與狀態暫存器154。另外，還原與程式化緩衝器156可經提供供用於初始地組態FSM晶格30之SME 34、36，或在分析期間還原FSM晶格30中之SME 34、36之狀態。類似地，保存與修復映射緩衝器158亦可經提供用於儲存設置及用途之保存與修復映射。

圖10圖解說明配置成一器件排之多個實體狀態機器引擎14之一實例。如可瞭解，狀態機器引擎14與處理器12之間的介面(例如， DDR3匯流排介面130)可使得狀態機器引擎14能夠使用來自處理器12之所有資料線自處理器12接收資料。舉例而言，若處理器12具有64個資料線且每一狀態機器引擎14具有八個資料線，則八個狀態機器引擎14可耦合至64個資料線以自處理器12之所有資料線接收資料。因此，處理器12可快速地且使用一標準介面將資料提供至狀態機器引擎14。此外，狀態機器引擎14可經組態以一起協調以使得將由狀態機器引擎14共同接收之所有資料以一有序方式提供至所有狀態機器引擎14。

如先前所闡述，欲分析之資料在匯流排介面130處被接收。匯流排介面130將資料引導至每一狀態機器引擎14(例如，F0、F1、F2、F3、F4、F5、F6、F7)之一資料緩衝器系統159，資料緩衝器系統159包含資料緩衝器132及指令緩衝器133。資料緩衝器132經組態以接收及暫時儲存欲分析之資料。在所圖解說明之實施例中，每一狀態機器引擎14中存在兩個資料緩衝器132(例如，資料緩衝器A及資料緩衝器B)。資料可儲存於兩個資料緩衝器132中之一者中，同時資料自另一資料緩衝器132清除，供用於由一FSM晶格30進行之分析。如先前所論述，指令緩衝器133經組態以經由匯流排介面130自處理器12接收指令，諸如對應於欲分析之資料之指令。自資料緩衝器系統159，欲分析之資料及對應於該資料之指令經由IR匯流排與程序緩衝器介面136提供至FSM晶格30中之一或多個。在本實施例中，實體FSM晶格30經配置成邏輯群組。具體而言，狀態機器引擎14 F0及F1之FSM晶格30經配置成一邏輯群組A 162、狀態機器引擎14 F2及F3之FSM晶格30經配置成一邏輯群組B 164、狀態機器引擎14 F4及F5之FSM晶格30經配置成一邏輯群組C 166，且狀態機器引擎14 F6及F7之FSM晶格30經配置成一邏輯群組D 168。在其他實施例中，實體FSM晶格30可配置成任何適合數目個邏輯群組(例如，1、2、3、4、5、6、7、8)。此外，如將瞭解，資料可經由IR匯流排與程序緩衝器介面136在狀態機器引 擎14之間交換。舉例而言，IR匯流排與程序緩衝器介面136可用於在狀態機器引擎14(例如，F0、F1、F2、F3、F4、F5、F6、F7)中之任何者之間交換資料。儘管圖解說明八個狀態機器引擎14，但器件排可具有任何適合數目個狀態機器引擎14(例如，1、2、4、8等等)。如將瞭解，每一狀態機器引擎14之IR匯流排與程序緩衝器介面136可包含用於接收資料(例如，自其特有資料緩衝器系統159及自其他狀態機器引擎14之IR匯流排與程序緩衝器介面136)之輸入。同樣，每一狀態機器引擎14之IR匯流排與程序緩衝器介面136可包含用於發送資料之輸出(例如，發送至FSM晶格30及其他狀態機器引擎14之IR匯流排與程序緩衝器介面136)。

匯流排介面130可以經裁適以高效使用資料之一格式接收欲分析之資料。具體而言，圖11至圖14圖解說明資料可如何由處理器12指派(例如，分組)成經由匯流排介面130提供至狀態機器引擎14之資料區塊之實例。

現在參考圖11，圖解說明由處理器12指派至欲提供至狀態機器引擎14之資料區塊中之資料分段(例如，資料集、搜尋項)之一實例。在本實施例中，多個資料分段經指派至一單個資料區塊中。每一資料區塊經指派以由FSM晶格30(在一狀態機器引擎14排中之一或多個狀態機器引擎14上)之一單個邏輯群組(例如，162、164、166、168)進行分析。舉例而言，一資料串流170(例如，欲由處理器12發送至狀態機器引擎14之大量資料)由處理器12指派至以下各項中：對應於意欲用於邏輯群組A 162之資料之一第一資料區塊172、對應於意欲用於邏輯群組B 164之資料之一第二資料區塊174、對應於意欲用於邏輯群組C 166之資料之一第三資料區塊176及對應於意欲用於邏輯群組D 168之資料之一第四資料區塊178。具體而言，資料串流170係由處理器12自資料分段180、182、184、186、188、190、192、194、196、198及 200組譯。如將瞭解，資料分段180、182、184、186、188、190、192、194、196、198及200中之每一者可表示欲由一FSM晶格30分析之一資料集。如將瞭解，出於任何適合原因，處理器12可將資料分段180、182、184、186、188、190、192、194、196、198及200指派至資料區塊172、174、176及178。舉例而言，處理器12可基於每一資料集之一長度及/或資料集欲分析之一次序將資料分段指派至特定資料區塊以高效地處理資料集。

資料分段180、182、184、186、188、190、192、194、196、198及200可使用任何適合方式指派至資料區塊172、174、176及178中。舉例而言，資料分段180、182、184、186、188、190、192、194、196、198及200可經指派至資料區塊172、174、176及178中以使得使資料區塊172、174、176及178中之位元組數目最小化。作為另一實例，資料分段180、182、184、186、188、190、192、194、196、198及200可經指派至資料區塊172、174、176及178中以使得某些資料分段耦合在一起。

如所圖解說明，第一資料區塊172包含資料分段A 180、資料分段F 190及資料分段I 196。第二資料區塊174包含資料分段B 182及資料分段K 200。此外，第三資料區塊176包含資料分段C 184、資料分段E 188及資料分段G 192。第四資料區塊178包含資料分段D 186、資料分段H 194及資料分段J 198。

如將瞭解，為高效處理資料區塊，資料區塊可全部具有相等量之資料。此外，資料區塊內之資料分段可在資料區塊內以預定間隔(例如，位元組、字組)開始及/或停止以使得處理器件可判定何時資料分段開始及停止。然而，資料分段可不具有正確量之以預定間隔開始及/或停止之資料。因此，資料填補可插入於某些資料分段之間以使得資料在資料區塊內以預定間隔開始及/或停止。另外，資料填補可 添加至一資料區塊之末端以使得所有資料區塊具有相等量之資料。

現在參考圖12，圖解說明插入於圖11之資料區塊172、174、176及178之資料分段之間的資料填補之一實例。舉例而言，在第一資料區塊172中，資料填補202可插入於資料分段A 180與資料分段F 190之間。此外，資料填補204可插入於資料分段F 190與資料分段I 196之間。作為另一實例，在第二資料區塊174中，資料填補206可插入於資料分段B 182與資料分段K 200之間。在第三資料區塊176中，資料填補208可插入於資料分段C 184與資料分段E 188之間。同樣地，資料填補210可插入於資料分段E 188與資料分段G 192之間。作為另一實例，在第四資料區塊178中，資料填補212可插入於資料分段D 186與資料分段H 194之間。另外，資料填補214可插入於資料分段H 194與資料分段J 198之間。

資料填補202、204、206、208、210、212及214可包含尚未經分析之任何適合數目個位元組之資料(例如，無效資料、垃圾郵件、填料資料、廢棄資料等)。在一項實施例中，用作資料填補之位元組之數目可係當添加至前一資料分段之位元組之一數目時達到一總字組邊界之一位元組數目(亦即，前一資料分段之位元組之一數目加用作資料填補之位元組之數目可由總字組邊界平分)。舉例而言，資料填補202之位元組之一數目可使得資料填補202及資料分段A 180(亦即，前一資料分段)之位元組之總和數目可由總字組邊界平分(例如，無餘數)。在所圖解說明實施例中，總字組邊界可係八個位元組。在其他實施例中，總字組邊界可係任何適合數目個位元組或位元。如此，在所圖解說明之實施例中，若資料分段A 180將包含63個位元組資料，則資料填補202將包含一個位元組之資料(例如，以在資料分段A 180與資料填補202之間產生64個組合位元組之資料，其中64可由八個位元組平分)。作為另一實例，若資料分段A 180包含60個位元組之資料 (例如，其不可被八平分)，則資料填補202將包含四個位元組之資料。作為又一實例，若資料分段A 180包含64個位元組之資料，則資料填補202將包含零個位元組之資料，或換言之，資料分段A 180與資料分段F 190之間將不需要資料填補202。如將瞭解，每一資料填補202、204、206、208、210、212及214可以一類似方式操作。

現在參考圖13，圖解說明資料填補插入於圖12之資料區塊172、174、176及178之資料分段之後的一實例。具體而言，資料填補可視需要插入於每一資料區塊172、174、176及178之末端處以使每一資料區塊172、174、176及178中之位元組之數目相等。此外，可使用每一資料區塊172、174、176及178之末端處之資料填補以使得每一資料區塊172、174、176及178達到一總字組邊界，如先前所闡述。在圖解說明之實施例中，資料填補216插入於資料分段I 196之後，資料填補218插入於資料分段G 192之後，且資料填補220插入於資料分段J 198之後。因此，資料區塊172、174、176及178中之每一者包含相等數目個位元組且資料區塊172、174、176及178中之每一者達到一總字組邊界。

對FSM晶格30而言可難以將資料填補與有效資料區分開。因此，指令可伴隨資料區塊172、174、176及178以使得在分析有效資料期間資料填補可由FSM晶格30識別並摒棄。此等指令可藉由處理器12經由匯流排介面130發送至狀態機器引擎14且可由狀態機器引擎14之指令緩衝器160接收、儲存及提供。為產生該等指令，處理器12可將資料串流170邏輯地劃分成區222、224、226、228、230、232、234及236。區222、224、226、228、230、232、234及236之結束邊界可經形成以使得每一區在任何資料填補結束時結束。舉例而言，第一區222在資料填補208結束時結束。作為另一實例，第五區230在資料填補204結束時結束。

伴隨資料區塊172、174、176及178之指令可包含關於每一區 222、224、226、228、230、232、234及236之總位元組之一數目且關於每一區內之每一資料區塊172、174、176及178之有效位元組之一數目(例如，不包含位元組填補之位元組之數目)。舉例而言，指令可包含：對應於第一區222之位元組238之一數目、對應於第一區222內之第一資料區塊172之有效位元組之位元組240之一數目、對應於第一區222內之第二資料區塊174之有效位元組之位元組242之一數目、對應於第一區222內之第三資料區塊176之有效位元組之位元組244之一數目及對應於第一區222內之第四資料區塊178之有效位元組之位元組246之一數目。應注意，在此實例中，由238、240、242及246表示之位元組之數目係相等的，此乃因在資料分段A1、B1及D1之後無填補。

同樣，指令可包含：對應於第二區224之位元組248、250、252、254及256之數目，對應於第三區226之位元組258、260、262、264及266之數目，對應於第四區228之位元組268、270、272、274及276之數目，對應於第五區230之位元組278、280、282、284及286之數目，對應於第六區232之位元組288、290、292、294及296之數目，對應於第七區234之位元組298、300、302、304及306之數目及對應於第八區236之位元組308、310、312、314及316之數目。應注意，指令可包含關於每一區222、224、226、228、230、232、234、236中之每一資料分段之有效位元組之一數目。因此，針對第七區234，邏輯群組A 162可包含零個之有效位元組300之一數目。此外，針對第八區236，邏輯群組A 162可包含零個之有效位元組310之一數目。因此，使用指令，FSM晶格30可識別關於資料分段所插入之資料填補。儘管本文中已呈現一個特定類型之指令，但應注意，包含有在資料區塊172、174、176及178之群組之指令可係允許FSM晶格30將有效資料與資料填補(亦即，無效資料)區分開之任何適合指令群組。

現在參考圖14，圖解說明用於傳輸至狀態機器引擎14之資料緩 衝器系統159之由處理器12組織之圖13之資料區塊172、174、176及178之一實例。資料區塊172、174、176及178中之每一者配置有具有等效於一整個字組長度之位元組318之一數目之資料列。在所圖解說明之實例中，整個字組長度係八個位元組，由一位元組表示狀態機器引擎14中之每一者(例如，F0、F1、F2、F3、F4、F5、F6及F7)。來自資料分段中之每一者之第一位元組在每一資料區塊172、174、176及178之右側處開始且朝向每一資料區塊之左側增加以使得資料分段A 180之第一位元組在行F0中且資料分度A 180之第八位元組在行F7中。如將瞭解，行F0表示將初始儲存於F0狀態機器引擎14之資料緩衝器132中之資料，行F1表示將初始儲存於F1狀態機器引擎14之資料緩衝器132中之資料，等等。此外，資料分段自頂部至底部放置於列中。如所圖解說明，一資料分段及資料填補之每一組合在行F7中結束(亦即，其各自延長一整個字組長度)。此外，每一資料區塊172、174、176及178在大小上相等。如將瞭解，在操作期間，資料區塊172、174、176及178可依序自處理器12提供至狀態機器引擎14。

一給定區塊(172、174、176及178)之資料經提供至一器件排中之所有狀態機器引擎14之資料緩衝器系統159且跨越其儲存以使得意欲用於對應邏輯群組(分別162、164、166或168)之資料跨越排之狀態機器引擎14之資料緩衝器系統159擴散。資料可以此方式被接收並儲存以使得資料能夠經由匯流排介面130快速提供至資料緩衝器系統159。在某些實施例中，資料緩衝器系統159之資料緩衝器132可經組態以自匯流排介面130鎖存資料(例如，以預定間隔)。在其他實施例中，資料緩衝器系統159之資料緩衝器132可基於資料緩衝器132與匯流排介面130之間的連接接收資料之一有限部分。如下文詳細闡釋，儲存於資料緩衝器系統159中之資料在將資料經由IR匯流排與程序緩衝器介面136自資料緩衝器系統159提供至程序緩衝器134時揀出。

圖15圖解說明配置成一器件排且藉由IR匯流排與程序緩衝器介面136耦合在一起之多個實體狀態機器引擎14之一實例。具體而言，在所圖解說明之實例中，八個狀態機器引擎14(F0、F1、F2、F3、F4、F5、F6及F7)經配置於一單個印刷電路板上以形成一模組340。在某些實施例中，模組340可以類似於一雙行記憶體模組(DIMM)之一方式配置。舉例而言，一單一晶片可包含一個狀態機器引擎14。此外，各自具有一個狀態機器引擎14之多個晶片可耦合(例如，電、光學或其他可操作方式耦合)至模組340之印刷電路板。舉例而言，印刷電路板可包含各自包含一個狀態機器引擎14之1、2、4、8、16或16個以上晶片。此外，在某些實施例中，模組340可包含用於將模組340耦合至一系統(諸如一電腦、工作站或伺服器)之72、100、144、168、184、200、240個更少或更多接腳或連接元件。舉例而言，模組340可包含240個接腳且可經組態以插入至一伺服器中之狹槽中。

模組340之接腳耦合至DDR3匯流排介面130以促進處理器12與模組340之間的資料傳送。此外，模組340之接腳使用印刷電路板之路由線耦合至具有狀態機器引擎14之晶片(例如，F0、F1、F2、F3、F4、F5、F6及F7)之接腳。DDR3匯流排介面130包含一DDR3位址匯流排342以使得處理器12能夠選擇每一狀態機器引擎14之資料緩衝器系統159之一記憶體位址。如所圖解說明，DDR3位址匯流排342包含16個位址線；然而，在其他實施例中，DDR3位址匯流排342可包含少於或多於16個位址線。DDR3位址匯流排342中之每一位址線耦合至每一狀態機器引擎14之資料緩衝器系統159。因此，處理器12可一起選擇每一狀態機器引擎14之資料緩衝器系統159之一位址。

如可瞭解，狀態機器引擎14與處理器12之間的DDR3匯流排介面130可使得狀態機器引擎14能夠使用來自處理器12之所有資料線自處理器12接收資料。舉例而言，若處理器12具有64個資料線且每一狀態 機器引擎14具有八個資料線，八個狀態機器引擎14可耦合至64個資料線以自處理器12之所有資料線接收資料。因此，處理器12可快速且使用一標準介面將資料提供至狀態機器引擎14。此外，狀態機器引擎14可經組態以一起協調以使得將由狀態機器引擎14共同接收之所有資料以一有序方式提供至所有狀態機器引擎14。在所圖解說明之實施例中，DDR3匯流排介面130包含具有耦合至每一狀態機器引擎14之資料線344、346、348、350、352、354、356及358組之一資料匯流排343。如所圖解說明，單獨資料線耦合至每一狀態機器引擎14。舉例而言，在某些實施例中，資料匯流排343包含64個資料線且模組340包含八個狀態機器引擎14。在此一實施例中，八個資料線可耦合及/或單獨專用於八個狀態機器引擎14中之每一者。因此，使用資料匯流排343及DDR3位址匯流排342，一各別位元組之資料可同時提供至每一狀態機器引擎14之資料緩衝器系統159之一選定位址。在某些實施例中，少於或多於八個資料線可將狀態機器引擎14耦合至資料匯流排343。此外，DDR3匯流排介面130可包含少於或多於64個資料線。以下表(表1)圖解說明具有規定數目個資料線之DDR3匯流排介面130之組態及耦合至狀態機器引擎14之DDR3匯流排介面130之資料線之一數目之各種實例。

如表1中所圖解說明，若資料匯流排343包含八個資料線，則八個資料線可耦合至具有八個線之一輸入資料匯流排寬度之一個狀態機器引擎14。作為另一實例，若資料匯流排343包含16個資料線，則16個資料線可耦合至具有八個線之一輸入資料匯流排寬度之兩個狀態機器引擎14，或具有16個線之一輸入資料匯流排寬度之一個狀態機器引擎14。作為又一實例，若資料匯流排343包含32個資料線，則32個資料線可耦合至具有八個線之一輸入資料匯流排寬度之四個狀態機器引擎14或具有16個線之一輸入資料匯流排寬度之兩個狀態機器引擎14。此外，若資料匯流排343包含64個資料線，則64個資料線可耦合至具有八個線之一輸入資料匯流排寬度之八個狀態機器引擎14，或具有16個線之一輸入資料匯流排寬度之四個狀態機器引擎14。

DDR3匯流排介面130包含促進處理器12與模組340之間的資料傳送之其他控制線360、362、364、366、368、370、372及374。其他控制線360、362、364、366、368、370、372及374可實現處理器12與一所選擇狀態機器引擎14之間的個別通信及/或可共同地實現處理器12與狀態機器引擎14之間的通信。

在操作期間，處理器12可將資料提供至DDR3匯流排介面130。舉例而言，處理器12可使用具有64個資料線之一資料匯流排一次提供64個位元之資料。此外，狀態機器引擎14可各自自耦合至每一狀態機器引擎14之八個資料線接收八個位元之資料。因此，處理器12可一次將64個位元之資料提供至模組340。如先前所論述，狀態機器引擎14可經組態以藉由其他不同狀態機器引擎14接收欲分析之資料。如此，處理器12可將資料提供至模組340在資料區塊中，其中每一資料區塊意欲由模組340之狀態機器引擎14中之一或多者處理。換言之，處理器12可不分類及/或包裝其提供之資料區塊。舉例而言，處理器12可提供意欲由狀態機器引擎14 F0分析之若干個連續位元組之資料，儘 管該若干個連續位元組之資料之部分將由狀態機器引擎14(F0、F1、F2、F3、F4、F5、F6及F7)中之每一者接收及儲存。因此，處理器12可以一簡化且高效方式將資料提供至模組340，且可使得狀態機器引擎14能夠分類資料以由選定狀態機器引擎14處理。

處理器12亦可將指令提供至狀態機器引擎14以指示將分析自處理器12提供之每一資料區塊之狀態機器引擎14，可將指令提供至狀態機器引擎14以分析資料達一段時間(例如，預定段時間)，且可將指令提供至狀態機器引擎14以關於自處理器12提供之每一資料區塊之一長度指示狀態機器引擎14。在某些實施例中，資料緩衝器系統159可包含某些記憶體位置以儲存自處理器12接收之指令。因此，處理器12可使用DDR3位址匯流排342來選擇專用於接收指令之資料緩衝器系統159之一預定位址。處理器12可然後使用資料匯流排343及DDR3位址匯流排342來將指令提供至狀態機器引擎14中之每一者。

IR匯流排與程序緩衝器介面136係模組340之部分且包含互連狀態機器引擎14之連接件(例如，電、光學或另一可操作連接)。如所圖解說明，IR匯流排與程序緩衝器介面136包含可係一指令匯流排之部分之一IR資料匯流排376及其他控制線378。在所圖解說明之實施例中，IR資料匯流排376包含使狀態機器引擎14彼此耦合之八個資料線。具體而言，IR資料匯流排376將每一狀態機器引擎14之資料緩衝器系統159及每一狀態機器引擎14之程序緩衝器134耦合在一起。此外，IR資料匯流排376可用於將自處理器12接收之資料提供至其他狀態機器引擎14以供用於分析資料。其他控制線378可用於同步化及/或控制狀態機器引擎14之間的資料傳送。

具有一狀態機器引擎14之每一晶片可經分組成一邏輯群組以處理自處理器12接收之資料。如可瞭解，模組340之狀態機器引擎14可包含一或多個邏輯群組。在模組340中，可存在包含所有狀態機器引 擎14(F0、F1、F2、F3、F4、F5、F6及F7)之一個邏輯群組。此外，可存在兩個、三個、四個、五個、六個、七個或八個邏輯群組。邏輯群組可具有任何數目個狀態機器引擎14，且邏輯群組非必須係相同大小。舉例而言，在一項實施例中，一第一邏輯群組可包含狀態機器引擎14 F0及F1，且一第二邏輯群組可包含狀態機器引擎14 F2、F3、F4、F5、F6及F7。藉由使用可包含一個以上狀態機器引擎14之邏輯群組，過大而難以程式化成一單個狀態機器引擎14之一單個自動機處理器區塊可由邏輯群組分析。此外，邏輯群組使得多個資料區塊能夠同時由不同邏輯群組分析。此外，邏輯群組使得以高輸送量速度分析資料，諸如藉由使用具有相同大小之邏輯群組及/或藉由平行處理。因此，模組340之架構提供靈活性且可使得模組340之一單個狀態機器引擎14能夠以高達1.0Gbps或1.0Gbps以上之一速率處理資料。此外，模組340之架構可使得模組340能夠在八個邏輯群組中平行處理資料，諸如藉由使用八個狀態機器引擎14，藉此達成高達一單個狀態機器引擎14之速率的八倍之資料處理速率(例如，8.0Gbps或8.0Gbps以上)。

儘管每一狀態機器引擎14可係一邏輯群組之部分，但狀態機器引擎14可不接收其係一特定邏輯群組之部分之任何指示及/或關於係其邏輯群組之部分之狀態機器引擎14之一數目之一指示。然而，某些資訊可使用指令及/或其他控制線360、362、364、366、368、370、372及374提供至狀態機器引擎14。舉例而言，狀態機器引擎14可接收及/或儲存關於以下各項之一指示：DDR3匯流排介面130之一總匯流排寬度、耦合至DDR3匯流排介面130之資料線之一數目、IR資料匯流排376之資料線之一數目、DDR3匯流排介面130上之一器件位置、IR資料匯流排376上之一器件位置、狀態機器引擎14是否係一主控器器件、狀態機器引擎14是否係一受控器器件、欲執行之IR資料匯流排 376循環之一數目、將接收之位元組之一數目及/或欲分析之位元組之一數目(例如，有效資料)。

舉例而言，在模組340之初始化期間，處理器12可將資料提供至每一狀態機器引擎14以指派一數目至每一狀態機器引擎14(例如，0、1、2、3、4、5、6、7)。在某些實施例中，接收一「0」之狀態機器引擎14可係狀態機器引擎14 F0且可係「主控器」器件，且所有其他器件可係「受控器」器件。在其他實施例中，「主控器」器件可經指派任何適合值。在某些實施例中，「主控器」器件可經組態以協調狀態機器引擎14之同步化。處理器12亦可將資料提供至每一狀態機器引擎14以指示係模組340之部分之狀態機器引擎14之一總數目、狀態機器引擎14所屬於之一邏輯群組及/或係模組340之部分之邏輯群組之一數目。

在具有一個邏輯群組之一項實施例中，IR匯流排與程序緩衝器介面136使得排中之每一狀態機器引擎14(例如，F0、F1、F2、F3、F4、F5、F6及F7)能夠分析由處理器12提供之所有位元組資料。因此，在此一實施例中，整個資料串流可在狀態機器引擎14中之每一者中處理。在具有多個邏輯群組之另一實施例中，IR匯流排與程序緩衝器介面136使得排中之每一狀態機器引擎14能夠藉由實施一資料切片方案以一適時方式接收資料串流之一指派部分。舉例而言，處理器12可依序提供意欲用於每一邏輯群組之資料，但狀態機器引擎14可將資料以一位移方式儲存於每一狀態機器引擎14之資料緩衝器系統159中以使得資料可提供至IR資料匯流排376以高效地將資料提供至既定狀態機器引擎14。

圖16圖解說明耦合至多個實體狀態機器引擎14之IR匯流排與程序緩衝器介面136之一實例。具體而言，所圖解說明之實施例包含經劃分成兩個邏輯群組(亦即，邏輯群組0及邏輯群組1)之四個狀態機器 引擎14。此外，四個狀態機器引擎14可耦合至具有32個資料線之一DDR3匯流排介面130。如上文所闡述，IR資料匯流排376耦合至狀態機器引擎14中之每一者。此外，其他控制線378包含耦合至狀態機器引擎14中之每一者之一排同步化線(RSYNC)380、一IR匯流排資料有效線(IRDV)382、一第一IR匯流排資料選通線(IRDQS)384及一第二IR匯流排資料選通線(IRDQS#)386。狀態機器引擎14中之每一者經組態以自RSYNC 380接收一輸入及/或控制RSYNC 380之一信號。舉例而言，在一項實施例中，「受控器」器件及/或「主控器」器件可經組態以藉由將RSYNC 380拉動至一邏輯0來控制RSYNC 380之信號自一邏輯1至一邏輯0，而「主控器」器件可經組態以基於自RSYNC 380接收之一輸入控制IRDV 382之一信號。在所圖解說明實施例中，狀態機器引擎14 F0經組態為「主控器」器件，同時狀態機器引擎14 F1、F2及F3經組態為「受控器」器件。此外，狀態機器引擎14 F1、F2及F3經組態以控制RSYNC 380之信號，同時狀態機器引擎14 F0經組態以基於自RSYNC 380接收之一輸入控制IRDV 382之一信號。狀態機器引擎14 F0可經組態以接收指示狀態機器引擎14 F1、F2及F3全部可用於接收資料之一第一指示(例如，邏輯高)。此外，狀態機器引擎14 F0可經組態以接收指示狀態機器引擎14 F1、F2及F3中之至少一者不可用於接收資料之一第二指示(例如，邏輯低)。舉例而言，狀態機器引擎14 F1、F2及F3中之任何一者可控制RSYNC 380之一信號至一邏輯低(例如，輸出一邏輯低)以向狀態機器引擎14 F0指示狀態機器引擎14 F1、F2及F3中之至少一者不可用於接收資料。

另外，狀態機器引擎14中之每一者經組態以自IRDV 382接收一輸入及/或控制IRDV 382之一信號。舉例而言，在一項實施例中，「主控器」器件可經組態以控制IRDV 382之一信號，而「受控器」器件可經組態以自IRDV 382接收一輸入。在所圖解說明之實施例中，狀 態機器引擎14 F0經組態以控制IRDV 382之一信號，而狀態機器引擎14 F1、F2及F3經組態以自IRDV 382接收一輸入。狀態機器引擎14 F0可經組態以控制信號至指示提供至狀態機器引擎14 F1、F2及F3之資料有效之一第一指示(例如，邏輯高)。此外，狀態機器引擎14 F0可經組態以控制信號至指示提供至狀態機器引擎14 F1、F2及F3之資料非有效之一第二指示(例如，邏輯低)。狀態機器引擎14中之每一者經組態以自IRDQS 384及IRDQS# 386接收一輸入及將一輸出提供至IRDQS 384及IRDQS# 386。此外，狀態機器引擎14中之每一者經組態以輸出資料至IRDQS 384及/或IRDQS# 386同時將資料提供至IR資料匯流排376。

圖17圖解說明IR匯流排與程序緩衝器介面136之信號之一時序圖之一實例。在某些組態中，RSYNC 380可用於同步化狀態機器引擎14。舉例而言，狀態機器引擎14中之每一者可包含其中狀態機器引擎14將RSYNC 380之一信號驅動至一邏輯低(例如，將RSYNC 380「拉動」至一邏輯低)之一預設狀態。處理器12可將起始狀態機器引擎14之同步化之各種指令提供至狀態機器引擎14。舉例而言，起始同步化之指令可包含M_BAR、I_DA.PROCESS、I_DA.PROCESS_EoP、I_DA.PROCESS_EoD、I_DB.PROCESS、I_DB.PROCESS_EoP及I_DB.PROCESS_EoD。當一狀態機器引擎14遇到此等指令中之一者時，狀態機器引擎14停止將RSYNC 380之信號驅動至一邏輯低(例如，「釋放」RSYNC 380)且暫停操作(例如，不繼續執行指令)。狀態機器引擎14暫停操作直至RSYNC 380轉變至一邏輯高(此在所有狀態機器引擎14停止將RSYNC 380之信號驅動至一邏輯低或「釋放」RSYNC 380之後發生)及/或IRDV 382轉變至一邏輯高。當狀態機器引擎14偵測RSYNC 380及/或IRDV 382係一邏輯高時，狀態機器引擎14繼續起始同步化之指令之操作。在起始同步化之指令完成時，狀態機 器引擎可返回至其預設狀態，其中狀態機器引擎14將RSYNC 380之信號驅動至一邏輯低(例如，將RSYNC 380拉動至一邏輯低)。

圖17中圖解說明在此一操作期間交換之信號之一項實施例。舉例而言，在一時間388處，RSYNC 380自一邏輯低轉變至一邏輯高。此一轉變指示所有狀態機器引擎14 F0、F1、F2及F3已接收起始狀態機器引擎14之同步化之一指令(例如，自處理器12)、所有狀態機器引擎14 F0、F1、F2及F3已暫停操作及所有狀態機器引擎14 F0、F1、F2及F3已停止將RSYNC 380之信號驅動至一邏輯低。在此實例中，狀態機器引擎14 F0、F1、F2及F3已遇到一資料緩衝器處理指令(例如，I_DA.PROCESS、I_DA.PROCESS_EoP、I_DA.PROCESS_EoD、I_DB.PROCESS、I_DB.PROCESS_EoP及I_DB.PROCESS_EoD)。在一時間390處，RSYNC 380自一邏輯高轉變至一邏輯低。此一轉變指示狀態機器引擎14 F0、F1、F2及F3中之至少一者已完成資料緩衝處理指令，及狀態機器引擎14 F0、F1、F2及F3中之至少一者已將RSYNC 380拉動至一邏輯低。

在一時間392處，IRDV 382自一邏輯低轉變至一邏輯高。此一轉變係有效資料將開始提供至IR資料匯流排376(以「主控器器件」開始且繼續按次序(例如，F0、F1、F2、F3)穿過排中之每一狀態機器引擎14)之自「主控器」狀態機器引擎14 F0至所有狀態機器引擎14 F0、F1、F2及F3之一指示。在一時間394處，IRDV 382自一邏輯高轉變至一邏輯低。此一轉變係有效資料不再提供至IR資料匯流排376之自「主控器」狀態機器引擎14 F0至所有狀態機器引擎14 F0、F1、F2及F3之一指示。

在一時間396處，「主控器」狀態機器引擎14 F0將資料(例如，意欲用於邏輯群組0之一第一位元組之資料)提供至IR資料匯流排376上且將一邏輯高輸出IRDQS 384及/或IRDQS# 386上。然後，在一時間 397處，「主控器」狀態機器引擎14 F0將資料(例如，意欲用於邏輯群組1之一第二位元群組之資料)提供至IR資料匯流排376上且將一邏輯高輸出之IRDQS 384及/或IRDQS# 386上。此外，在一時間398處，狀態機器引擎14 F1將資料(例如，意欲用於邏輯群組0之一第一位元組之資料)提供至IR資料匯流排376上且將一邏輯高輸出至IRDQS 384及/或IRDQS# 386上。然後，在一時間399上，狀態機器引擎14 F1將資料(例如，意欲用於邏輯群組1之一第二位元組之資料)提供至IR資料匯流排376且將一邏輯高輸出至IRDQS 384及/或IRDQS# 386。

此外，在一時間400處，狀態機器引擎14 F2將資料(例如，意欲用於邏輯群組0之一第一位元組之資料)提供至IR資料匯流排376上且將一邏輯高輸出至IRDQS 384及/或IRDQS# 386上。然後，在一時間401處，狀態機器引擎14 F2將資料(意欲用於邏輯群組1之一第二位元組之資料)提供至IR資料匯流排376上且將一邏輯高輸出至IRDQS 384及/或IRDQS# 386上。另外，在一時間402處，狀態機器引擎14 F3將資料(例如，意欲用於邏輯群組0之一第一位元組之資料)提供至IR資料匯流排376上且將一邏輯高輸出至IRDQS 384及/或IRDQS# 386上。然後，在一時間403處，狀態機器引擎14 F3將資料(意欲用於邏輯群組1之一第二位元組之資料)提供至IR資料匯流排376上且將一邏輯高輸出至IRDQS 384及/或IRDQS# 386上。

因此，狀態機器引擎14中之每一者提供具有兩個位元組資料之一「叢集長度」之資料(例如，每一狀態機器引擎14在排中之下一狀態機器引擎14提供資料之前輸出兩個位元組之資料)。在所圖解說明之實施例中，第一位元組之資料意欲用於第一邏輯群組(邏輯群組0)及第二位元組之資料意欲用於第二邏輯群組(邏輯群組1)。如可瞭解，在其他實施例中，「叢集長度」可變化。舉例而言，「叢集長度」可係基於邏輯群組之一數目，等於邏輯群組之數目，等等。在資料經 提供至IR資料匯流排376時，狀態機器引擎14接收資料並儲存意欲用於彼狀態機器引擎14之資料。舉例而言，由於狀態機器引擎14 F0及F1係邏輯群組0之部分，狀態機器引擎14 F0及F1儲存由狀態機器引擎14中之每一者提供之每一第一位元組。此外，由於狀態機器引擎14 F2及F3係邏輯群組1之部分，因此狀態機器引擎14 F2及F3儲存由狀態機器引擎14中之每一者提供之每一第二位元組。在某些實施例中，狀態機器引擎14中之每一者經組態以基於IRDQS 384及/或IRDQS# 386之下降邊緣儲存資料。

在所圖解說明之實施例中，狀態機器引擎14中之每一者僅提供一個資料叢集。然而，如可瞭解，提供資料叢集之每一狀態機器引擎14之旋轉循環可在RSYNC 380於時間390處自一邏輯高轉變至一邏輯低之前重複任何次數。在某些實施例中，提供資料叢集之每一狀態機器引擎14之循環可基於自處理器12提供至狀態機器引擎14之指令重複。舉例而言，處理器12可將指示各別狀態機器引擎14將儲存來自IR資料匯流排376之(CNTC)之位元組之一數目之一指令提供至狀態機器引擎14中之每一者。因此，提供資料叢集之每一狀態機器引擎14之循環可重複等於CNTC數目之一次數。在某些實施例中，CNTC數目可等於欲提供至一邏輯群組之最長資料群組之一長度，藉此實現用以接收其既定資料之每一邏輯群組之充分循環。此外，處理器12可將指示將分析(CNTV)之各別狀態機器引擎14之位元組之一數目之一指令提供至狀態機器引擎14中之每一者。在某些實施例中，若CNTC數目大於CNTV數目，則狀態機器引擎14可在CNTV數目高達CNTC數目之後認為所接收位元組為無效資料(例如，垃圾資料、廢棄資料等)。

在一時間404處，RSYNC 380自一邏輯低轉變至一邏輯高。此一轉變指示所有狀態機器引擎14 F0、F1、F2及F3已接收起始狀態機器引擎14之同步化之一指令(例如，自處理器12)、所有狀態機器引擎14 F0、F1、F2及F3已暫停操作及所有狀態機器引擎14 F0、F1、F2及F3已停止將RSYNC 380之信號驅動至一邏輯低。在此實例中，狀態機器引擎14 F0、F1、F2及F3已遇到一M_BAR指令。M_BAR指令用於在額外指令由狀態機器引擎14執行之前同步化狀態機器引擎14。在一時間405處，RSYNC 380自一邏輯高轉變至一邏輯低。此一轉變指示狀態機器引擎14 F0、F1、F2及F3中之至少一者已將RSYNC 380拉動至一邏輯低，及狀態機器引擎14同步化且可藉助執行額外指令繼續。

在一時間406處，RSYNC 380自一邏輯低轉變至一邏輯高。在此實例中，狀態機器引擎14 F0、F1、F2及F3已遇到另一資料緩衝器處理指令(例如，I_DA.PROCESS、I_DA.PROCESS_EoP、I_DA.PROCESS_EoD、I_DB.PROCESS、I_DB.PROCESS_EoP及I_DB.PROCESS_EoD)。因此，在一時間407處，IRDV 382自一邏輯低轉變至一邏輯高。此一轉變係有效資料將開始提供至IR資料匯流排376(以「主控器器件」開始且繼續按次序(例如，F0、F1、F2、F3)穿過排中之每一狀態機器引擎14)之自「主控器」狀態機器引擎14 F0至所有狀態機器引擎14 F0、F1、F2及F3之一指示。在一時間408處，「主控器」狀態機器引擎14 F0將資料(例如，意欲用於邏輯群組0之一第一位元組之資料)提供至IR資料匯流排376上且將一邏輯高輸出至IRDQS 384及/或IRDQS# 386上。然後，在一時間409處，「主控器」狀態機器引擎14 F0將資料(例如，意欲用於邏輯群組1之一第二位元組之資料)提供至IR資料匯流排376上且將一邏輯高輸出至IRDQS 384及/或IRDQS# 386上。其他狀態機器引擎14可在此後將資料提供至IR資料匯流排376上，如上文關於時間388至394所闡述。

在狀態機器引擎14之操作期間，可使用RSYNC 380及IRDV 382以一同步化方式將資料提供至IR資料匯流排376，其中所有狀態機器引擎14一起同步化。此外，狀態機器引擎14中之每一者儲存指示其在 構成模組340之器件排中之位置之指令。如此，狀態機器引擎14中之每一者能夠計時資料儲存及資料輸出以促進使用IR資料匯流排376之有序資料傳送以使得在正確時間處提供及儲存資料。如可瞭解，可在資料傳送程序期間發生錯誤。因此，「主控器」狀態機器引擎14 F0可在任何時間處使IRDV 382轉變至一邏輯低以停止(例如，阻擋、阻止、延遲等)IR資料匯流排376上之資料傳送直至錯誤經解決為止。此外，狀態機器引擎14 F1、F2及F3中之任何者可將RSYNC 380引導至一邏輯低，藉此將應停止IR資料匯流排376上之資料傳送之一指示提供至「主控器」狀態機器引擎14 F0。

圖18圖解說明儲存於經組織成多個邏輯群組之多個實體狀態機器引擎14之資料緩衝器132中之資料之一實例。具體而言，圖18圖解說明用於具有經組織成八個邏輯群組之八個狀態機器引擎14(F0、F1、F2、F3、F4、F5、F6及F7)之模組340之一DDR3介面視圖之一表410。具有八個邏輯群組之此一組態可提供用於具有八個狀態機器引擎14之模組340之一最大資料輸送量。在所圖解說明之實施例中，狀態機器引擎14耦合至具有64個資料線之一DDR3匯流排介面130。因此，八個資料線耦合至每一狀態機器引擎14。然而，本文中所闡述之相同概念可適用於具有耦合至每一狀態機器引擎14之任何適合數目個資料線之任何適合DDR3匯流排介面130。此外，本文中所闡述之相同概念可適用於具有任何適合數目個狀態機器引擎14之一模組340。表410圖解說明模組340自處理器12接收且以一位移方式儲存於狀態機器引擎14當中之資料。藉由使用模組340來將資料以一位移方式儲存於模組340上而非使用處理器12來重新配置資料，處理器12可自由以執行其他功能。

表410包含指示自處理器12至64個資料線之寫入之一數目之一寫入計數行412及指示基於自處理器12接收位元組之時間按一數字次序 之個別位元組編號之位元組編號行414。位元組編號行414包含指示儲存於一各別狀態機器引擎14(F0、F1、F2、F3、F4、F5、F6及F7)之資料緩衝器系統159中之特定位元組之行F0、F1、F2、F3、F4、F5、F6及F7。表410亦包含指示位元組編號行414中指示之位元組儲存於其中之資料緩衝器系統159之資料緩衝器A及B 132中之每一者內之一位址之一資料緩衝器位址行416，及指示欲由狀態機器引擎14之一特定邏輯群組處理之資料之一目標行418。舉例而言，在自處理器12至64個資料線之一第一寫入(例如，在寫入計數行412中之0)期間，處理器12將資料緩衝器系統159之一第一位址之一位址選擇(例如，處理器寫入位址0)及對應八個資料位元組提供至DDR3位址匯流排342。此可導致一第一資料位元組(例如，0)儲存於一第一狀態機器引擎14(例如，F0)中在第一狀態機器引擎14(例如，F0)之一第一資料緩衝器位址416(例如，0)處，一第二資料位元組(例如，1)儲存於一第二狀態機器引擎14(例如，F1)中在第二狀態機器引擎14(例如，F1)之相同第一資料緩衝器位址416(例如，0)處，一第三資料位元組(例如，2)儲存於一第三狀態機器引擎14(例如，F2)中在第三狀態機器引擎14(例如，F2)之相同第一資料緩衝器位址416(例如，0)處，一第四資料位元組(例如，3)儲存於一第四狀態機器引擎14(例如，F3)中在第四狀態機器引擎14(例如，F3)之相同第一資料緩衝器位址416(例如，0)處，一第五資料位元組(例如，4)儲存於一第五狀態機器引擎14(例如，F4)中在第五狀態機器引擎14(例如，F4)之相同第一資料緩衝器位址416(例如，0)處，一第六資料位元組(例如，5)儲存於一第六狀態機器引擎14(例如，F5)中在第六狀態機器引擎14(例如，F5)之相同第一資料緩衝器位址416(例如，0)處，一第七資料位元組(例如，6)儲存於一第七狀態機器引擎14(例如，F6)中在第七狀態機器引擎14(例如，F6)之相同第一資料緩衝器位址416(例如，0)處，及一第八資料位元組(例 如，7)儲存於一第八狀態機器引擎14(例如，F7)中在第八狀態機器引擎14(例如，F7)之相同第一資料緩衝器位址416(例如，0)處。

作為另一實例，在自處理器12至64個資料線之一第二寫入(例如，在寫入計數行412中之1)期間，處理器12將資料緩衝器系統159之一第二位址之一位址選擇(例如，處理器寫入位址1)及對應八個資料位元組提供至DDR3位址匯流排342。此可導致一第一資料位元組(例如，8)儲存於第一狀態機器引擎14(例如，F0)在第一狀態機器引擎14(例如，F0)之一第二資料緩衝器位址416(例如，8)處，一第二資料位元組(例如，9)儲存於第二狀態機器引擎14(例如，F1)在第二狀態機器引擎14 F1之相同第二資料緩衝器位址416(例如，8)處，一第三資料位元組(例如，10)儲存於第三狀態機器引擎14(例如，F2)在第三狀態機器引擎14(例如，F2)之相同第二資料緩衝器位址416(例如，8)處，一第四資料位元組(例如，11)儲存於第四狀態機器引擎14(例如，F3)在第四狀態機器引擎14(例如，F3)之相同第二資料緩衝器位址416(例如，8)處，一第五資料位元組(例如，12)儲存於第五狀態機器引擎14(例如，F4)在第五狀態機器引擎14(例如，F4)之相同第二資料緩衝器位址416(例如，8)處，一第六資料位元組(例如，13)儲存於第六狀態機器引擎14(例如，F5)在第六狀態機器引擎14(例如，F5)之相同第二資料緩衝器位址416(例如，8)處，一第七資料位元組(例如，14)儲存於第七狀態機器引擎14(例如，F6)在第七狀態機器引擎14(例如，F6)之相同第二資料緩衝器位址416(例如，8)處，及一第八資料位元組(例如，15)儲存於第八狀態機器引擎14(例如，F7)在第八狀態機器引擎14(例如，F7)之相同第二資料緩衝器位址416(例如，8)處。如兩個實例中所圖解說明，資料緩衝器位址416在自處理器12之第一寫入於自處理器12之第二寫入之間改變八(例如，等於模組340之排中之邏輯群組之數目之一數目)。儘管處理器12繼續寫入一線性位 址區塊，但在連續處理器12寫入至資料緩衝器系統159時，資料緩衝器位址416繼續自動遞增八，直至意欲用於第一邏輯群組(邏輯群組0)之所有資料提供至模組340為止。將資料以一類似方式提供至其他邏輯群組，如所圖解說明。

舉例而言，在自處理器12至64個資料線之一第513次寫入(例如，寫入計數行412中之512)期間，處理器12將資料緩衝器系統159之一第三位址之一位址選擇(例如，處理器寫入位址512)及對應八個資料位元組提供至DDR3位址匯流排342。此可導致一第一資料位元組(例如，4096)儲存於第一狀態機器引擎14(例如，F0)在第一狀態機器引擎14(例如，F0)之一第三資料緩衝器位址416(例如，1)處，一第二資料位元組(例如，4097)儲存於第二狀態機器引擎14(例如，F1)在第二狀態機器引擎14(例如，F1)之相同第三資料緩衝器位址416(例如，1)處，一第三資料位元組(例如，4098)儲存於第三狀態機器引擎14(例如，F2)在第三狀態機器引擎14(例如，F2)之相同第三資料緩衝器位址416(例如，1)處，一第四資料位元組(例如，4099)儲存於第四狀態機器引擎14(例如，F3)在第四狀態機器引擎14(例如，F3)之相同第三資料緩衝器位址416(例如，1)處，一第五資料位元組(例如，4100)儲存於第五狀態機器引擎14(例如，F4)在第五狀態機器引擎14(例如，F4)之相同第三資料緩衝器位址416(例如，1)處，一第六資料位元組(例如，4101)儲存於第六狀態機器引擎14(例如，F5)在第六狀態機器引擎14(例如，F5)之相同第三資料緩衝器位址416(例如，1)處，一第七資料位元組(例如，4102)儲存於第七狀態機器引擎14(例如，F6)在第七狀態機器引擎14(例如，F6)之相同第三資料緩衝器位址416(例如，1)處，及一第八資料位元組(例如，4103)儲存於第八狀態機器引擎14(例如，F7)在第八狀態機器引擎14(例如，F7)之相同第三資料緩衝器位址416(例如，1)處。

應注意，表410指示自寫入計數行412之所有寫入0至511包含意欲用於包含第一狀態機器引擎14(例如，F0)之邏輯群組0之資料。此外，表410指示自寫入計數行412之所有寫入512至1023包含意欲用於包含第二狀態機器引擎14(例如，F1)之邏輯群組1之資料，等等。

圖19圖解說明儲存於組織成多個邏輯群組之多個實體狀態機器引擎14之程序緩衝器134中之資料之一實例。具體而言，圖19圖解說明具有組織成八個邏輯群組之八個狀態機器引擎14(F0、F1、F2、F3、F4、F5、F6及F7)之模組340之一IR資料匯流排376視圖之一表421。表421包含指示自處理器12接收之個別位元組編號之位元組編號行414。位元組編號行414包含指示儲存於一各別狀態機器引擎14(F0、F1、F2、F3、F4、F5、F6及F7)之資料緩衝器系統159中之特定位元組之行F0、F1、F2、F3、F4、F5、F6及F7。表421亦包含指示位元組編號行414中指示之位元組儲存於其中之資料緩衝器系統159之資料緩衝器A及B 132中之一者內之一位址的資料緩衝器位址行416。此外，表421包含指示儲存於程序緩衝器134中之個別位元組編號之位元組編號行426。位元組編號行426包含指示儲存於一各別狀態機器引擎14(F0、F1、F2、F3、F4、F5、F6及F7)之程序緩衝器134中之特定位元組之行F0、F1、F2、F3、F4、F5、F6及F7。舉例而言，一程序緩衝器A列428指示儲存於狀態機器引擎14之一第一程序緩衝器中之特定位元組，且一程序緩衝器B列430指示儲存於狀態機器引擎14之一第二程序緩衝器中之特定位元組。

因此，表421圖解說明資料以一位移方式儲存於資料緩衝器系統159中且以一直接方式提供至程序緩衝器134。舉例而言，在至IR資料匯流排376上之一第一資料叢集期間，狀態機器引擎14 F0可提供自處理器12接收之位元組0、4096、8192、12288、16384、20480、24576及28672(例如，用於邏輯群組中之每一者之第一位元組)。在至IR資 料匯流排376上之一第二叢集期間，狀態機器引擎14 F1可提供自處理器12接收之位元組1、4097、8193、12289、16385、20481、24577及28673(例如，用於邏輯群組中之每一者之第二位元組)。狀態機器引擎14中之每一者經組態以儲存對應於彼狀態機器引擎之邏輯群組之來自資料叢集之位元組。舉例而言，狀態機器引擎14 F0經組態以儲存提供至IR資料匯流排376之每一資料叢集之第一位元組，狀態機器引擎14 F1經組態以儲存提供至IR資料匯流排376之每一資料叢集之第二位元組，等等。因此，將在由資料緩衝器系統159儲存時以一位移方式儲存之資料經由IR資料匯流排376提供至狀態機器引擎14以使得每一狀態機器引擎14可以一正確次序接收其意欲資料以供用於分析。

圖20圖解說明儲存於組織成一個邏輯群組之多個實體狀態機器引擎14之資料緩衝器132中之資料之一實例。具體而言，圖20圖解說明具有組織成一個邏輯群組之八個狀態機器引擎14(F0、F1、F2、F3、F4、F5、F6及F7)之模組340之一DDR3介面視圖之一表432。如所圖解說明，資料係由處理器12提供且儲存於狀態機器引擎14(F0、F1、F2、F3、F4、F5、F6及F7)中。所有狀態機器引擎14係一單個邏輯群組(例如，邏輯群組0)之部分。在所圖解說明實施例中，由模組340接收之資料連續儲存於資料緩衝器系統159中。

圖21圖解說明儲存於組織成一個邏輯群組之多個實體狀態機器引擎14之程序緩衝器134中之資料之一實例。具體而言，圖21圖解說明具有組織成一個邏輯群組之八個狀態機器引擎14(F0、F1、F2、F3、F4、F5、F6及F7)之模組340之一IR資料匯流排376視圖之一表434。在至IR資料匯流排376上之一第一資料叢集期間，狀態機器引擎14 F0可提供自處理器12接收之位元組0(例如，用於邏輯群組之第一位元組)，狀態機器引擎14 F1可提供自處理器12接收之位元組1(例如，用於邏輯群組之第二位元組)等等，以使得在資料叢集期間提供 八個位元組。狀態機器引擎14中之每一者經組態以儲存對應於彼狀態機器引擎之邏輯群組之來自資料叢集之位元組。舉例而言，所有狀態機器引擎14 F0、F1、F2、F3、F4、F5、F6及F7經組態以儲存提供至IR資料匯流排376之每一資料叢集之所有位元組。因此，由資料緩衝器系統159儲存之所有資料經由IR資料匯流排376提供至狀態機器引擎14以使得每一狀態機器引擎14可接收所有資料以供用於平行分析。如可瞭解，雖然圖18至圖21圖解說明具有4千個位元組之緩衝器，但其他實施例可包含具有任何適合大小(例如，8千個位元組、16千個位元組、32千個位元組、64千個位元組等)之緩衝器。

如本文中所使用，術語裝置可係一單個模組，或包含一或多個模組之一系統。儘管本發明可易於實施各種修改及替代形式，但特別實施例已藉由實例方式展示於圖式中並詳細闡述於本文中。然而，應理解，並不打算將本發明限制於所揭示的特定形式。相反，本發明將涵蓋歸屬於以下所附申請專利範圍所界定的本發明精神及範圍內的所有修改、等效內容及替代方案。

Claims (62)

1. 一種裝置，其包括；一資料匯流排，其包括第一複數個資料線及第二複數個資料線，其中該第一複數個資料線經組態以與該第二複數個資料線平行地提供資料，且其中該第一複數個資料線不同於該第二複數個資料線；一第一狀態機器引擎，其耦合至該第一複數個資料線；及一第二狀態機器引擎，其耦合至該第二複數個資料線，其中該第一狀態機器引擎不同於該第二狀態機器引擎，其中該第一狀態機器引擎經組態以與自該第二複數個資料線接收一資料串流之一第二部分之該第二狀態機器引擎平行地自該第一複數個資料線接收該資料串流之一第一部分，且其中該資料串流之該第一部分不同於該資料串流之該第二部分；其中該第二狀態機器引擎經組態以將該資料串流之該第二部分提供至該第一狀態機器引擎，且該第一狀態機器引擎經組態以分析該資料串流之該第一部分及該資料串流之該第二部分。
2. 如請求項1之裝置，其中該等第一及第二狀態機器引擎中之每一者包括具有複數個可組態元件之一各別狀態機器晶格，且該複數個可組態元件中之每一可組態元件包括經組態以分析該資料串流之至少一部分且輸出該分析之一結果之複數個單元。
3. 如請求項1之裝置，其中，當該資料串流之該第一部分及該資料串流之該第二部分包含不等量之資料時，使用資料填補而調整該資料串流之該第一部分、該資料串流之該第二部分或兩者，直到該資料串流之該第一部分及該資料串流之該第二部分包含等量之資料。
4. 如請求項1之裝置，其包括耦合至該第一狀態機器引擎及該二狀態機器引擎之一位址匯流排，其中該等第一及第二狀態機器引擎經組態以平行地自該位址匯流排接收信號。
5. 如請求項1之裝置，其包括耦合至該第一狀態機器引擎之一第一控制線及耦合至該第二狀態機器引擎之一第二控制線，其中該第一狀態機器引擎經組態以與自該第二控制線接收一第二組信號之該第二狀態機器引擎平行地自該第一控制線接收一第一組信號。
6. 如請求項1之裝置，其中該資料匯流排包括第三複數個資料線、第四複數個資料線、第五複數個資料線、第六複數個資料線、第七複數個資料線及第八複數個資料線，其中該第一複數個資料線經組態以與該第二複數個資料線、該第三複數個資料線、該第四複數個資料線、該第五複數個資料線、該第六複數個資料線、該第七複數個資料線及該第八複數個資料線平行地提供資料。
7. 如請求項6之裝置，其包括：一第三狀態機器引擎，其耦合至該第三複數個資料線；一第四狀態機器引擎，其耦合至該第四複數個資料線；一第五狀態機器引擎，其耦合至該第五複數個資料線；一第六狀態機器引擎，其耦合至該第六複數個資料線；一第七狀態機器引擎，其耦合至該第七複數個資料線；及一第八狀態機器引擎，其耦合至該第八複數個資料線。
8. 如請求項7之裝置，其中該第一狀態機器引擎經組態以與以下各項平行地自該第一複數個資料線接收該資料串流之該第一部分：自該第二複數個資料線接收該資料串流之該第二部分之該第二狀態機器引擎、自該第三複數個資料線接收該資料串流之一第三部分之該第三狀態機器引擎、自該第四複數個資料線接收該資料串流之一第四部分之該第四狀態機器引擎、自該第五複數個資料線接收該資料串流之一第五部分之該第五狀態機器引擎、自該第六複數個資料線接收該資料串流之一第六部分之該第六狀態機器引擎、自該第七複數個資料線接收該資料串流之一第七部分之該第七狀態機器引擎及自該第八複數個資料線接收該資料串流之一第八部分之該第八狀態機器引擎。
9. 如請求項8之裝置，其中該第三狀態機器引擎經組態以將該資料串流之該第三部分提供至該第一狀態機器引擎，該第四狀態機器引擎經組態以將該資料串流之該第四部分提供至該第一狀態機器引擎，該第五狀態機器引擎經組態以將該資料串流之該第五部分提供至該第一狀態機器引擎，該第六狀態機器引擎經組態以將該資料串流之該第六部分提供至該第一狀態機器引擎，該第七狀態機器引擎經組態以將該資料串流之該第七部分提供至該第一狀態機器引擎，該第八狀態機器引擎經組態以將該資料串流之該第八部分提供至該第一狀態機器引擎，且該第一狀態機器引擎經組態以分析該資料串流之該第三部分、該資料串流之該第四部分、該資料串流之該第五部分、該資料串流之該第六部分、該資料串流之該第七部分及該資料串流之該第八部分。
10. 如請求項1之裝置，其中該第一狀態機器引擎包括經組態以儲存該資料串流之該第一部分之一第一緩衝器，且該第二狀態機器引擎包括經組態以儲存該資料串流之該第二部分之一第二緩衝器。
11. 如請求項10之裝置，其中該第一狀態機器引擎包括經組態以儲存該資料串流之該第一部分及該資料串流之該第二部分之一第三緩衝器。
12. 如請求項1之裝置，其包括經組態以自該第二狀態機器引擎接收該資料串流之該第二部分且將該資料串流之該第二部分提供至該第一狀態機器引擎之一緩衝器介面。
13. 如請求項12之裝置，其中該緩衝器介面經組態以將指令提供至該第一狀態機器引擎及該第二狀態機器引擎中之至少一者。
14. 如請求項12之裝置，其中該第一狀態機器引擎包括經組態以鎖存經提供至該緩衝器介面之一第一資料集之一第一緩衝器，且該第二狀態機器引擎包括經組態以鎖存經提供至該緩衝器介面之一第二資料集之一第二緩衝器。
15. 如請求項14之裝置，其中該第一緩衝器經組態而以一第一預定間隔鎖存該第一資料集，且該第二緩衝器經組態而以一第二預定間隔鎖存該第二資料集。
16. 如請求項1之裝置，其包括一模組。
17. 如請求項1之裝置，其包括一資料分析系統。
18. 如請求項1之裝置，其中該等第一及第二狀態機器引擎中之每一者包括一單獨晶片。
19. 一種用於分析資料之方法，其包括：在一第一狀態機器引擎處自一資料匯流排之第一複數個資料線接收一資料串流之一第一部分；在一第二狀態機器引擎處自該資料匯流排之第二複數個資料線接收該資料串流之一第二部分，其中該第一狀態機器引擎不同於該第二狀態機器引擎，其中該資料串流之該第一部分不同於該資料串流之該第二部分，其中該第一複數個資料線不同於該第二複數個資料線，且其中與接收該資料串流之該第一部分之該第一狀態機器引擎平行地在該第二狀態機器引擎處接收該資料串流之該第二部分；及將該資料串流之該第二部分自該第二狀態機器引擎提供至該第一狀態機器引擎。
20. 如請求項19之方法，其包括：使用該第一狀態機器引擎分析該資料串流之該第一部分及該資料串流之該第二部分。
21. 如請求項19之方法，其包括：在該等第一及第二狀態機器引擎處接收一位址信號以平行地選擇該第一狀態機器引擎之一第一記憶體位址及該第二狀態機器引擎之一第二記憶體位址。
22. 如請求項21之方法，其中該第一記憶體位址等於該第二記憶體位址。
23. 一種裝置，其包括：一第一狀態機器引擎，其經組態以接收一資料串流之一第一部分；一第二狀態機器引擎，其經組態以接收該資料串流之一第二部分，其中該第一狀態機器引擎不同於該第二狀態機器引擎，且其中該資料串流之該第一部分不同於該資料串流之該第二部分；及一緩衝器介面，其經組態以實現該第一狀態機器引擎與該第二狀態機器引擎之間的資料傳送，該緩衝器介面包括耦合至該第一狀態機器引擎及該第二狀態機器引擎之一介面資料匯流排且經組態以在該第一狀態機器引擎與該第二狀態機器引擎之間提供資料。
24. 如請求項23之裝置，其中該介面資料匯流排係一雙向匯流排。
25. 如請求項23之裝置，其中該介面資料匯流排包括一8位元排間資料匯流排。
26. 如請求項23之裝置，其中該緩衝器介面進一步包括耦合至該第一狀態機器引擎及該第二狀態機器引擎之一指令匯流排且經組態以協調該第一狀態機器引擎與該第二狀態機器引擎之間的資料傳送。
27. 如請求項26之裝置，其中該第一狀態機器引擎係經組態以將指令提供至該指令匯流排以協調該第一狀態機器引擎與該第二狀態機器引擎之間的資料傳送之一主控器器件。
28. 如請求項26之裝置，其中該第二狀態機器引擎係經組態以接收由一主控器器件提供至該指令匯流排之指令之一受控器器件，其中該等指令經組態以控制該第二狀態機器引擎將該資料串流之該第二部分提供至該介面資料匯流排之一時間。
29. 如請求項23之裝置，其中該第一狀態機器引擎及該第二狀態機器引擎中之至少一者包括經組態以使得能夠將資料提供於該介面資料匯流排上、停止將資料提供至該介面資料匯流排或其某一組合之一輸出。
30. 如請求項23之裝置，其中該第一狀態機器引擎及該第二狀態機器引擎中之至少一者包括經組態以同步化經提供至該介面資料匯流排之資料之一輸出。
31. 如請求項23之裝置，其中該等第一及第二狀態機器引擎係一邏輯群組之部分，且該第一狀態機器引擎經組態以分析與該第二狀態機器引擎相同之該資料串流之一部分。
32. 如請求項23之裝置，其中該第一狀態機器引擎係一第一邏輯群組之部分，該第二狀態機器引擎係一第二邏輯群組之部分，且該等第一及第二邏輯群組經組態以分析該資料串流之不同部分。
33. 如請求項23之裝置，其中該第一狀態機器引擎係一第一邏輯群組之部分，該第二狀態機器引擎係一第二邏輯群組之部分，且該第一邏輯群組及該第二邏輯群組中之至少一者包括複數個狀態機器引擎。
34. 如請求項33之裝置，其中該第一邏輯群組比該第二邏輯群組包括更多個狀態機器引擎。
35. 如請求項23之裝置，其中該第一狀態機器引擎包括一第一匯流排位置，該第一狀態機器引擎包括經組態以儲存對應於該第一匯流排位置之資料之一第一儲存器，該第二狀態機器引擎包括一第二匯流排位置，且該第二狀態機器引擎包括經組態以儲存對應於該第二匯流排位置之資料之一第二儲存器。
36. 如請求項23之裝置，其中該第一狀態機器引擎經組態以儲存對應於該介面資料匯流排之一匯流排寬度之資料。
37. 如請求項23之裝置，其中該第一狀態機器引擎經組態以在一同步化信號被該等第一及第二狀態機器引擎接收之後儲存經提供至該介面資料匯流排之一第一資料集，且該第二狀態機器引擎經組態以在該同步化信號被該等第一及第二狀態機器引擎接收之後儲存經提供至該介面資料匯流排之一第二資料集。
38. 如請求項37之裝置，其中該等第一及第二資料集中之每一者包括一個位元組。
39. 如請求項23之裝置，其中該等第一及第二狀態機器引擎中之每一者係一狀態機器引擎排之部分。
40. 如請求項39之裝置，其中該狀態機器引擎排中之每一狀態機器引擎經組態以將一各別位元組依序提供至該緩衝器介面。
41. 如請求項40之裝置，其中該狀態機器引擎排中之每一狀態機器引擎經組態以接收經提供至該緩衝器介面之所有該等各別位元組。
42. 如請求項40之裝置，其中該狀態機器引擎排中之每一狀態機器引擎經組態以接收經提供至該緩衝器介面之該等各別位元組之一部分。
43. 一種用於操作一緩衝器介面之方法，其包括：在一主控器晶片處接收一資料串流之一第一部分；在一受控器晶片處接收該資料串流之一第二部分，其中該主控器晶片不同於該受控器晶片，且其中該資料串流之該第一部分不同於該資料串流之該第二部分；使用該緩衝器介面將一第一信號自該主控器晶片提供至該受控器晶片以起始該主控器晶片與該受控器晶片之間的資料傳送；在自該主控器晶片提供該第一信號之後的一第一時間處將該資料串流之該第一部分提供至該緩衝器介面；及在該第一時間之後的一第二時間處將該資料串流之該第二部分提供至該緩衝器介面。
44. 如請求項43之方法，其包括：使用該緩衝器介面將一第二信號自該主控器晶片提供至該受控器晶片以停止該主控器晶片與該受控器晶片之間的資料傳送。
45. 如請求項43之方法，其包括：使用該緩衝器介面將一第二信號自該受控器晶片提供至該主控器晶片以停止該主控器晶片與該受控器晶片之間的資料傳送。
46. 如請求項43之方法，其包括：將一指令提供至該主控器晶片及該受控器晶片中之至少一者以分析資料達一段時間。
47. 如請求項43之方法，其包括：將一指令提供至該主控器晶片及該受控器晶片以指示該主控器晶片及該受控器晶片在執行一指令之前同步化。
48. 如請求項47之方法，其中該指令包括一資料緩衝器處理指令。
49. 一種用於儲存資料之方法，其包括：自一處理器接收一第一位址；在一第一狀態機器引擎處自該處理器接收一資料串流之一第一資料區塊之一第一部分；在一第二狀態機器引擎處自該處理器接收該資料串流之該第一資料區塊之一第二部分，其中該第一狀態機器引擎不同於該第二狀態機器引擎，其中該第一資料區塊之該第一部分不同於該第一資料區塊之該第二部分，且其中與接收該第一資料區塊之該第一部分之該第一狀態機器引擎平行地在該第二狀態機器引擎處接收該第一資料區塊之該第二部分；將該第一資料區塊之該第一部分儲存於對應於該第一位址之該第一狀態機器引擎之一第一記憶體位置處；將該第一資料區塊之該第二部分儲存於對應於該第一位址之該第二狀態機器引擎之一第二記憶體位置處；自該處理器接收一第二位址；在該第一狀態機器引擎處自該處理器接收該第一資料區塊之一第三部分；在該第二狀態機器引擎處自該處理器接收該第一資料區塊之一第四部分，其中與接收該第一資料區塊之該第三部分之該第一狀態機器引擎平行地在該第二狀態機器引擎處接收該第一資料區塊之該第四部分；將該第一資料區塊之該第三部分儲存於對應於該第二位址之該第一狀態機器引擎之一第三記憶體位置處；及將該第一資料區塊之該第四部分儲存於對應於該第二位址之該第二狀態機器引擎之一第四記憶體位置處；其中該第一狀態機器引擎在接收該第一資料區塊之該第一部分之後立即接收該第一資料區塊之該第三部分，該第二狀態機器引擎在接收該第一資料區塊之該第二部分之後立即接收該第一資料區塊之該第四部分，該第三記憶體位置自該第一記憶體位置位移一預定位移量，且該第四記憶體位置自該第二記憶體位置位移該預定位移量。
50. 如請求項49之方法，其包括：用該第一狀態機器引擎之一晶格分析該第一資料區塊。
51. 如請求項49之方法，其包括：將該第一資料區塊之該第一部分及該第一資料區塊之該第三部分自該第一狀態機器引擎提供至一緩衝器介面；將該第一資料區塊之該第二部分及該第一資料區塊之該第四部分自該第二狀態機器引擎提供至該緩衝器介面；及在該第一狀態機器引擎處自該緩衝器介面接收該第一資料區塊之該等第一、第二、第三及第四部分。
52. 如請求項51之方法，其包括：藉由該第一狀態機器引擎，至少部分地基於自該緩衝器介面接收之資料之一時序而儲存自該緩衝器介面接收之資料。
53. 如請求項51之方法，其包括：在該第一狀態機器引擎處，以自該處理器提供該第一資料區塊之該等第一、第二、第三及第四部分之相同次序接收該第一資料區塊之該等第一、第二、第三及第四部分。
54. 如請求項49之方法，其包括：自該處理器接收一第三位址；在該第一狀態機器引擎處自該處理器接收一第二資料區塊之一第一部分；在該第二狀態機器引擎處自該處理器接收該第二資料區塊之一第二部分，其中與接收該第二資料區塊之該第一部分之該第一狀態機器引擎平行地在該第二狀態機器引擎處接收該第二資料區塊之該第二部分；將該第二資料區塊之該第一部分儲存於對應於該第三位址之該第一狀態機器引擎之一第五記憶體位置處；將該第二資料區塊之該第二部分儲存於對應於該第三位址之該第二狀態機器引擎之一第六記憶體位置處；自該處理器接收一第四位址；在該第一狀態機器引擎處自該處理器接收該第二資料區塊之一第三部分；在該第二狀態機器引擎處，自該處理器接收該第二資料區塊之一第四部分，其中與接收該第二資料區塊之該第三部分之該第一狀態機器引擎平行地在該第二狀態機器引擎處接收該第二資料區塊之該第四部分；將該第二資料區塊之該第三部分儲存於對應於該第四位址之該第一狀態機器引擎之一第七記憶體位置處；及將該第二資料區塊之該第四部分儲存於對應於該第四位址之該第二狀態機器引擎之一第八記憶體位置處；其中該第一狀態機器引擎在接收該第二資料區塊之該第一部分之後立即接收該第二資料區塊之該第三部分，該第二狀態機器引擎在接收該第二資料區塊之該第二部分之後立即接收該第二資料區塊之該第四部分，該第五記憶體位置自該第一記憶體位置位移1，該第七記憶體位置自該第五記憶體位置位移該預定位移量，該第六記憶體位置自該第二記憶體位置位移1，且該第八記憶體位置自該第六記憶體位置位移該預定位移量。
55. 如請求項54之方法，其包括：用該第二狀態機器引擎之一晶格分析該第二資料區塊。
56. 一種用於處理資料之方法，其包括：在複數個狀態機器引擎處自一處理器接收欲由該複數個狀態機器引擎中之一第一狀態機器引擎分析之一資料串流之一第一資料區塊；及在該複數個狀態機器引擎處自該處理器接收欲由該複數個狀態機器引擎中之一第二狀態機器引擎分析之該資料串流之一第二資料區塊，其中該第一狀態機器引擎不同於該第二狀態機器引擎，且其中該第一資料區塊不同於該第二資料區塊；其中該第一資料區塊中之有效資料之一長度不同於該第二資料區塊中之有效資料之一長度。
57. 如請求項56之方法，其包括：在該第一狀態機器引擎處自該處理器接收對應於該第一資料區塊之一第一指令；及在該第二狀態機器引擎處自該處理器接收對應於該第二資料區塊之一第二指令。
58. 如請求項57之方法，其中自該處理器接收該第一資料區塊包括：在該第一狀態機器引擎處接收該第一資料區塊之一第一部分及在該第二狀態機器引擎處接收該第一資料區塊之一第二部分。
59. 如請求項58之方法，其中自該處理器接收該第二資料區塊包括：在該第一狀態機器引擎處接收該第二資料區塊之一第一部分及在該第二狀態機器引擎處接收該第二資料區塊之一第二部分。
60. 如請求項59之方法，其包括：將該第一資料區塊之該第一部分及該第一資料區塊之該第二部分提供至一緩衝器介面，及將該第二資料區塊之該第一部分及該第二資料區塊之該第二部分提供至該緩衝器介面。
61. 如請求項60之方法，其中該第一指令包含該第一資料區塊之資料之位元組之一總數目。
62. 如請求項61之方法，其中該第一指令包含該第一資料區塊之有效位元組之一數目。