TWI624837B - 記憶體操作方法及記憶體操作裝置 - Google Patents
記憶體操作方法及記憶體操作裝置 Download PDFInfo
- Publication number
- TWI624837B TWI624837B TW106116909A TW106116909A TWI624837B TW I624837 B TWI624837 B TW I624837B TW 106116909 A TW106116909 A TW 106116909A TW 106116909 A TW106116909 A TW 106116909A TW I624837 B TWI624837 B TW I624837B
- Authority
- TW
- Taiwan
- Prior art keywords
- value
- control
- control voltage
- memory
- fixed
- Prior art date
Links
Landscapes
- Read Only Memory (AREA)
Abstract
一種記憶體操作方法及記憶體操作裝置。記憶體操作方法包括以下步驟。執行一第一步進迴圈及執行一第二步進迴圈。於第一步進迴圈中,施加於一第一控制線之一第一控制電壓係由一第一起始值增加至一第一最終值,且施加於一第二控制線之一第二控制電壓固定於一第二起始值。第一最終值高於第一起始值。於第二步進迴圈中,施加於第一控制線之第一控制電壓係固定於一固定值,且施加於該第二控制線之第二控制電壓係由一中介值增加至一第二最終值。第二最終值高於第二起始值。
Description
本揭露係有關於一種操作方法及操作裝置,且特別是有關於一種記憶體操作方法及記憶體操作裝置。
隨著記憶體技術之的發展,各種記憶體不斷推陳出新。可變電阻式記憶體(Resistive Random-Access Memory,ReRAM)及相變化記憶體(Phase-Change Memory,PCM)係為非揮發性記憶體(non-volatile random-access memories)。可變電阻式記憶體的運作係藉由改變介電固態材質之電阻來操作。相變化記憶體的運作則是藉由改變相位(phase)的方式來操作。在可變電阻式記憶體及相變化記憶體中,記憶胞需要良好的寫入控制能力來避免過度寫入(over-writing)的問題。然而,若採用過多的操作步驟,將會影響到操作速度。
本發明係有關於一種記憶體操作方法及記憶體操作裝置,其利用執行一第一步進迴圈(first stepping loop)及一第二步進迴圈(second stepping loop)之方式,使得操作速度得以加快。
根據本揭露之一方面,提出一種記憶體操作方法。記憶體操作方法包括以下步驟。執行一第一步進迴圈及執行一第二步進迴圈。於第一步進迴圈中,施加於一第一控制線之一第一控制電壓係由一第一起始值增加至一第一最終值,且施加於一第二控制線之一第二控制電壓固定於一第二起始值。第一最終值高於第一起始值。於第二步進迴圈中,施加於第一控制線之第一控制電壓係固定於一固定值,且施加於該第二控制線之第二控制電壓係由一中介值增加至一第二最終值。第二最終值高於第二起始值。
根據本揭露之另一方面,提出一種記憶體操作裝置。記憶體操作裝置包括一第一控制器、一第二控制器及一處理器。第一控制器用以控制施加於一第一控制線之一第一控制電壓。第二控制器用以控制施加於第二控制線之一第二控制電壓。處理器用以執行一第一步進迴圈(first stepping loop)及一第二步進迴圈(second stepping loop)。於第一步進迴圈中,施加於一第一控制線之一第一控制電壓係由一第一起始值增加至一第一最終值,且施加於一第二控制線之一第二控制電壓固定於一第二起始值。第一最終值高於該第一起始值。於第二步進迴圈中,
施加於第一控制線之第一控制電壓係固定於一固定值,且施加於第二控制線之第二控制電壓係由一中介值增加至一第二最終值。第二最終值高於第二起始值。
為了對本發明之上述及其他方面有更佳的瞭解,下文特舉實施例,並配合所附圖式詳細說明如下:
100‧‧‧記憶體操作裝置
110‧‧‧第一控制器
120‧‧‧第二控制器
130‧‧‧處理器
200‧‧‧記憶體
C1、C2、C3、C4、C5、C6、C7‧‧‧曲線
CL1‧‧‧第一控制線
CL2‧‧‧第二控制線
CV1‧‧‧第一控制電壓
CV2‧‧‧第二控制電壓
S211、S212、S221、S222、S223、S224、S225、S231、S232、S233、S234、S235、S531‧‧‧步驟
SL21、SL51‧‧‧第一步進迴圈
SL22、SL52‧‧‧第二步進迴圈
W1‧‧‧窗口
第1圖繪示記憶體操作裝置之示意圖。
第2A~2B圖繪示根據一實施例之記憶體操作方法的流程圖。
第3圖係為總槍數之分布圖。
第4圖係為根據本實施例之阻抗分布圖。
第5A~5B圖繪示根據另一實施例之記憶體操作方法的流程圖。
請參照第1圖,其繪示記憶體操作裝置100之示意圖。記憶體操作裝置100用以操作一記憶體200。記憶體操作裝置100例如是一電腦、一處理設備、一電路板、一電路、一晶片或儲存數組程式碼之儲存裝置。記憶體200例如是一可變電阻式記憶體(Resistive Random-Access Memory,ReRAM)及相變化記憶體(Phase-Change Memory,PCM)。記憶體200包括數條第一
控制線CL1及數條第二控制線CL2。在一實施例中,各個第一控制線CL1可以是一位元線(bit line)或一源極線(source line),且各個第二控制線CL2可以是一字元線。在另一實施例中,各個第一控制線CL1可以是一字元線,且各個第二控制線CL2可以是一位元線或一源極線。記憶體操作裝置100包括一第一控制器110、一第二控制器120及一處理器130。第一控制器110用以控制第一控制線CL1,第二控制器120用以控制第二控制線CL2。
請參照第2A~2B圖,其繪示根據一實施例之記憶體操作方法的流程圖。記憶體操作方法用以執行FORM、SET或RESET等操作程序。對這些操作程序而言,必須改善操作速度,以符合各種應用。在此實施例中,操作方法包括兩個步進迴圈,例如是一第一步進迴圈(first stepping loop)SL21及一第二步進迴圈(second stepping loop)SL22。
在第一步進迴圈SL21中,施加於第一控制線CL1之第一控制電壓CV1係逐漸增加,施加於第二控制線CL2之第二控制電壓CV2則被固定。
在第二步進迴圈SL22中,施加於第一控制線CL1之第一控制電壓CV1被固定,施加於第二控制線CL2之第二控制電壓CV2則被逐漸增加。
第二步進迴圈SL22執行於第一步進迴圈SL21之後。當第一步進迴圈SL21完成時,流程進入第二步進迴圈SL22,
而不會回頭執行第一步進迴圈SL21。就由執行第一步進迴圈SL21及第二步進迴圈SL22,操作速度得以有效改善。
更詳細來說,記憶體操作方法包括以下步驟。在步驟S211中,處理器130載入記憶體200之相關資訊,以定義出第一控制電壓CV1之一第一起始值。在步驟S212中,處理器130載入記憶體200之相關資訊,以定義出第二控制電壓CV2之一第二起始值。第一起始值係為寫入(形成)電流能夠通過記憶體200之第一控制線CL1,而不會造成過度寫入(over-writing)的適當之值。通常,第一起始值接近於但小於記憶體200之動態阻值圖之轉折點(switch point)。舉例來說,第一起始值例如是2V。同樣地,第二起始值係為寫入(形成)電流能夠通過記憶體200之第二控制線CL2,而不會造成過度寫入(over-writing)的適當之值。通常,第二起始值接近於但小於記憶體200之動態阻值圖之轉折點。舉例來說,第二起始值例如是2V。
請參照表一,於第一步進迴圈SL21及第二步進迴圈SL22中,第一控制電壓CV1及第二控制電壓CV2係根據表一進行設定。
接著,在步驟S221中,第一控制器110設定第一控制電壓CV1且第二控制器120設定第二控制電壓CV2。
在步驟S222中,根據第一控制電壓CV1及第二控制電壓CV2對記憶體200進行FORM、SET、RESET等操作程序。
接著,在步驟S223中,處理器130判斷FORM、RESET、SET等操作程序是否已完成。若FORM、SET、RESET等操作程序已完成,則結束本流程;若FORM、SET、RESET等操作程序未完成,則進入步驟S224。
在步驟S224中,處理器130判斷第一控制電壓CV1是否已達到第一最終值。舉例來說,第一最終值可以是5V。若第一控制電壓CV1達到第一最終值,則進入步驟S231;若第一控制電壓CV1尚未達到第一最終值,則進入步驟S225。
在步驟S225中,第一控制電壓CV1被增加一預定值(例如是1V)。接著,流程回至步驟S221及步驟S222,以再次執行記憶體200之操作程序。第一步進迴圈SL21被重複地執行,直到FORM、SET、RESET等程序已完成、或第一控制電壓CV1達到第一最終值。
在步驟S231中,第一控制器110將施加於第一控制線CL1之第一控制電壓CV1固定於固定值,且第二控制器120增加施加於第二控制線CL2之第二控制電壓CV2。第二控制電壓CV2係由中介值開始增加。在此實施例中,固定值等於第一最終值。舉例來說,第一最終值為5V,且固定值也為5V。中介值高於第二起始值。舉例還說,第二起始值係為2V,且中介值係為3V。
在步驟S232中,第一控制器110設定第一控制電壓CV1且第二控制器120設定第二控制電壓CV2。
在步驟S233中,根據第一控制電壓CV1及第二控制電壓CV2,對記憶體200進行FORM、SET、RESET等操作程序。
接著,在步驟S234中,處理器130判斷FORM、RESET、SET等操作程序是否已完成。若FORM、SET、RESET已完成,則結束本流程;若FORM、SET、RESET尚未完成,則進入步驟S235。
在步驟S235中,處理器130判斷第二控制電壓CV2是否達到第二最終值。舉例來說,第二最終值可以是5V。若第二控制電壓達到第二最終值,則結束本流程;若第二控制電壓尚未達到第二最終值,則回至步驟S231。若流程回至步驟S231及步驟S232,則第二控制器120再次增加第二控制電壓CV2,且根據第二控制電壓CV2,對記憶體200再次執行操作程序。
第二步進迴圈SL22被重複地執行,直到FORM、SET、RESET等操作程序已完成、或第二控制電壓CV2達到第二最終值。
也就是說,在第一步進迴圈SL21中,施加於第一控制線CL1之第一控制電壓CV1係由第一起始值增加至第一最終值(大於第一起始值);施加於第二控制線CL2之第二控制電壓CV2被固定於第二起始值。在第二步進迴圈SL22中,施加於第一控制線CL1之第一控制電壓CV1固定於固定值(等於第一最終值);施加於第二控制線CL2之第二控制電壓CV2係從中介值(高於第二起始值)增加至第二最終值(高於中介值)。
請參照表二,其說明FROM程序之一例子。在此例子中,記憶體200係為由氮化鈦層(TiN)-氧化鎢層(WOx)-氮化鈦層(TiN)所組成之可變電阻式記憶體,第一控制線CL1係為位元線(或源極線),第二控制線CL2係為字元線。於第一步進迴圈SL21中,位元線之電壓由2V逐漸增加至4V,且字元線之電壓固定於2V。於第二步進迴圈SL22中,位元線之電壓固定於4V,且字元線之電壓由3V逐漸增加至4V。在此例中,總槍數為5。相較於傳統的FORM程序,其總槍數為9。因此,此例之操作速度獲得大幅度的改善。
請參照表三,其說明SET程序之一例子。在此例子中,記憶體200係為由氮化鈦層(TiN)-氧化鎢層(WOx)-氮化鈦層(TiN)所組成之可變電阻式記憶體,第一控制線CL1係為字元線,第二控制線CL2係為位元線(或源極線)。於第一步進迴圈SL21中,字元線之電壓由2V逐漸增加至5V,且位元線之電壓固定於2V。於第二步進迴圈SL22中,字元線之電壓固定於5V,且位元線之電壓由3V逐漸增加至5V。在此例中,總槍數為7。相較於傳統的SET程序,其總槍數為16。因此,此例之操作速度獲得大幅度的改善。
請參照表四,其說明RESET程序之一例子。在此例子中,記憶體200係為由氮化鈦層(TiN)-氧化鎢層(WOx)-氮化鈦層(TiN)所組成之可變電阻式記憶體,第一控制線CL1係為字元線,第二控制線CL2係為位元線(或源極線)。於第一步進迴圈SL21中,字元線之電壓由2V逐漸增加至5V,且位元線之電壓固定於2V。於第二步進迴圈SL22中,字元線之電壓固定於5V,且位元線之電壓由3V逐漸增加至5V。在此例中,總槍數為7。相較於傳統的RESET程序,其總槍數為16。因此,此例之操作速度獲得大幅度的改善。
請參照第3圖,其係為總槍數之分布圖。第3圖繪示四條曲線C1、C2、C3、C4。曲線C1表示傳統SET程序之總槍數的分布,曲線C2表示傳統RESET程序之總槍數的分布,曲線C3表示本揭露SET程序之總槍數的分布,曲線C4表示本揭露RESET
程序之總槍數的分布。如曲線C1所示,部分之傳統SET程序需要超過6以上的總槍數。如曲線C3所示,所有之本揭露SET程序皆僅需要低於6的總槍數。也就是說,本揭露之SET程序的操作速度獲得改善。
如曲線C2所示,部分之傳統RESET程序需要超過6以上的總槍數。如曲線C4所示,所有之本揭露RESET程序皆僅需要低於6的總槍數。也就是說,本揭露之RESET程序的操作速度獲得改善。
請參照第4圖,其係為根據本實施例之阻抗分布圖。第4圖繪是三條曲線C5、C6、C7。曲線C5表示執行本揭露SET程序後之阻抗分布,曲線C6表示執行本揭露RESET程序後之阻抗分布,曲線C7表示執行本揭露FORM程序後之阻抗分布。一窗口(window)W1形成於曲線C5及曲線C6之間,使得SET狀態與RESET狀態能夠明顯地區別。也就是說,即使總槍數已降地,SET程序與RESET程序仍然有不錯的結果。
請參照第5A~5B圖,其繪示根據另一實施例之記憶體操作方法的流程圖。請參照表五,於第一步進迴圈SL21及第二步進迴圈SL22中,第一控制電壓CV1及第二控制電壓CV2係根據表五進行設定。
在此實施例中,第一步進迴圈SL51類似於第一步進迴圈SL21,其相同之處不在重覆敘述。在第二步進迴圈SL52之步驟S531中,固定值小於第一最終值。固定值可以根據下式(1)進行計算。
FX=FN-△.............................................(1)
FX係為固定值,FN係為第一最終值,△係為0~第一最終值。
或者,在另一實施例中,固定值與第一最終值的比值可以高於0.8。或者,在另一實施例中,固定值與第一最終值之差可以大於0.1V。舉例來說,第一最終值係為5V,且固定值係為4.5V。
由於第二步進迴圈SL52之第一控制電壓CV1固定於低於第一最終值之值(即固定值低於第一最終值),過度寫入(over-writing)的情況可以有效被避免。
也就是說,也就是說,在第一步進迴圈SL51中,施加於第一控制線CL1之第一控制電壓CV1係由第一起始值增加至第一最終值(大於第一起始值);施加於第二控制線CL2之第
二控制電壓CV2被固定於第二起始值。在第二步進迴圈SL52中,施加於第一控制線CL1之第一控制電壓CV1固定於固定值(小於第一最終值);施加於第二控制線CL2之第二控制電壓CV2係從中介值(高於第二起始值)增加至第二最終值(高於中介值)。
根據上述各種實施例,藉由執行第一步進迴圈SL21、SL51及第二步進迴圈SL22、SL52,操作速度可以大幅地改善。
綜上所述,雖然本發明已以實施例揭露如上,然其並非用以限定本發明。本發明所屬技術領域中具有通常知識者,在不脫離本發明之精神和範圍內,當可作各種之更動與潤飾。因此,本發明之保護範圍當視後附之申請專利範圍所界定者為準。
Claims (10)
- 一種記憶體操作方法,包括:執行一第一步進迴圈(first stepping loop),其中於該第一步進迴圈中,施加於一第一控制線之一第一控制電壓係由一第一起始值增加至一第一最終值,該第一最終值高於該第一起始值,且施加於一第二控制線之一第二控制電壓固定於一第二起始值;以及執行一第二步進迴圈(second stepping loop),其中於該第二步進迴圈,施加於該第一控制線之該第一控制電壓係固定於一固定值,且施加於該第二控制線之該第二控制電壓係由一中介值增加至一第二最終值,該第二最終值高於該第二起始值。
- 如申請專利範圍第1項所述之記憶體操作方法,其中該中介值高於該第二起始值。
- 如申請專利範圍第1項所述之記憶體操作方法,其中該固定值等於該第一最終值或低於該第一最終值。
- 如申請專利範圍第3項所述之記憶體操作方法,其中該固定值與該第一最終值之一比率高於0.8。
- 如申請專利範圍第1項所述之記憶體操作方法,其中該第二步進迴圈執行於該第一步進迴圈之後。
- 一種記憶體操作裝置,包括:一第一控制器,用以控制施加於一第一控制線之一第一控制電壓;一第二控制器,用以控制施加於第二控制線之一第二控制電壓;以及一處理器,用以執行一第一步進迴圈(first stepping loop)及一第二步進迴圈(second stepping loop),其中於該第一步進迴圈中,施加於一第一控制線之一第一控制電壓係由一第一起始值增加至一第一最終值,該第一最終值高於該第一起始值,且施加於一第二控制線之一第二控制電壓固定於一第二起始值;且於該第二步進迴圈中,施加於該第一控制線之該第一控制電壓係固定於一固定值,且施加於該第二控制線之該第二控制電壓係由一中介值增加至一第二最終值,該第二最終值高於該第二起始值。
- 如申請專利範圍第6項所述之記憶體操作裝置,其中該中介值高於該第二起始值。
- 如申請專利範圍第6項所述之記憶體操作裝置,其中該固定值等於該第一最終值或低於該第一最終值。
- 如申請專利範圍第8項所述之記憶體操作裝置,其中該固定值與該第一最終值之一比率高於0.8。
- 如申請專利範圍第6項所述之記憶體操作裝置,其中該第二步進迴圈執行於該第一步進迴圈之後。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW106116909A TWI624837B (zh) | 2017-05-22 | 2017-05-22 | 記憶體操作方法及記憶體操作裝置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW106116909A TWI624837B (zh) | 2017-05-22 | 2017-05-22 | 記憶體操作方法及記憶體操作裝置 |
Publications (2)
Publication Number | Publication Date |
---|---|
TWI624837B true TWI624837B (zh) | 2018-05-21 |
TW201901689A TW201901689A (zh) | 2019-01-01 |
Family
ID=62951595
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW106116909A TWI624837B (zh) | 2017-05-22 | 2017-05-22 | 記憶體操作方法及記憶體操作裝置 |
Country Status (1)
Country | Link |
---|---|
TW (1) | TWI624837B (zh) |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20120257438A1 (en) * | 2008-09-19 | 2012-10-11 | Unity Semiconductor Corporation | Contemporaneous margin verification and memory access for memory cells in cross point memory arrays |
US9135990B2 (en) * | 2010-08-26 | 2015-09-15 | National Institute Of Advanced Industrial Science And Technology | Drive method for memory element, and storage device using memory element |
US9336881B2 (en) * | 2014-06-16 | 2016-05-10 | Panasonic Intellectual Property Management Co., Ltd. | Variable resistance nonvolatile memory device including a variable resistance layer that changes reversibly between a low resistance state and a high resistance state according to an applied electrical signal |
US9543007B2 (en) * | 2015-06-10 | 2017-01-10 | Panasonic Intellectual Property Management Co., Ltd. | Semiconductor device including memory cell and sense amplifer, and IC card including semiconductor device |
US9570137B2 (en) * | 2013-09-24 | 2017-02-14 | Kabushiki Kaisha Toshiba | Magnetic memory and semiconductor-integrated-circuit |
-
2017
- 2017-05-22 TW TW106116909A patent/TWI624837B/zh active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20120257438A1 (en) * | 2008-09-19 | 2012-10-11 | Unity Semiconductor Corporation | Contemporaneous margin verification and memory access for memory cells in cross point memory arrays |
US9135990B2 (en) * | 2010-08-26 | 2015-09-15 | National Institute Of Advanced Industrial Science And Technology | Drive method for memory element, and storage device using memory element |
US9570137B2 (en) * | 2013-09-24 | 2017-02-14 | Kabushiki Kaisha Toshiba | Magnetic memory and semiconductor-integrated-circuit |
US9336881B2 (en) * | 2014-06-16 | 2016-05-10 | Panasonic Intellectual Property Management Co., Ltd. | Variable resistance nonvolatile memory device including a variable resistance layer that changes reversibly between a low resistance state and a high resistance state according to an applied electrical signal |
US9543007B2 (en) * | 2015-06-10 | 2017-01-10 | Panasonic Intellectual Property Management Co., Ltd. | Semiconductor device including memory cell and sense amplifer, and IC card including semiconductor device |
Also Published As
Publication number | Publication date |
---|---|
TW201901689A (zh) | 2019-01-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI616009B (zh) | 具有本質電流控制的電阻性記憶體胞 | |
US10224369B2 (en) | Threshold switching device, method for fabricating the same and electronic device including the same | |
US11403044B2 (en) | Method and apparatus for performing multi-object transformations on a storage device | |
TW201225087A (en) | Memory system and method of operating a memory system | |
US20150221700A1 (en) | Electronic device | |
US9865652B2 (en) | Threshold switching device and electronic device including the same | |
US10204701B2 (en) | Non-volatile memory device and read threshold voltage adjustment method for the same | |
JP2016134193A (ja) | 抵抗変化型ランダムアクセスメモリのメモリセルアレイ | |
JP2009009692A (ja) | 不揮発性半導体メモリ装置及びそのプログラム方法 | |
US20210183945A1 (en) | Electronic device and method for fabricating the same | |
TW202020879A (zh) | 操作非揮發性記憶體單元的方法 | |
US11847014B2 (en) | Automated power down based on state of firmware | |
TWI624837B (zh) | 記憶體操作方法及記憶體操作裝置 | |
US9904478B2 (en) | Storage device and method for controlling thereof | |
US20200319808A1 (en) | Memory device | |
US20170148983A1 (en) | Threshold switching device and electronic device including the same | |
Lopez et al. | OxRAM+ OTS optimization for binarized neural network hardware implementation | |
CN108962313A (zh) | 存储器操作方法及存储器操作装置 | |
US9812201B2 (en) | Electronic device including variable resistance element and method for operating the same | |
US9472279B2 (en) | Memory cell dynamic grouping using write detection | |
US8841645B2 (en) | Multi-level memory cell | |
US20220044102A1 (en) | Fault tolerant artificial neural network computation in deep learning accelerator having integrated random access memory | |
US20230041115A1 (en) | Implementing external memory training at runtime | |
US20180336946A1 (en) | Memory operating method and memory operating device | |
JP2007257295A (ja) | パターン認識方法 |