TWI623937B - 更新讀取電壓 - Google Patents

更新讀取電壓 Download PDF

Info

Publication number
TWI623937B
TWI623937B TW103118491A TW103118491A TWI623937B TW I623937 B TWI623937 B TW I623937B TW 103118491 A TW103118491 A TW 103118491A TW 103118491 A TW103118491 A TW 103118491A TW I623937 B TWI623937 B TW I623937B
Authority
TW
Taiwan
Prior art keywords
read
read voltage
ecc
voltage
data
Prior art date
Application number
TW103118491A
Other languages
English (en)
Other versions
TW201511016A (zh
Inventor
艾蘭 雪倫
艾吉尼 密克漢尼克
伊丹 艾洛德
Original Assignee
桑迪士克科技有限責任公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 桑迪士克科技有限責任公司 filed Critical 桑迪士克科技有限責任公司
Publication of TW201511016A publication Critical patent/TW201511016A/zh
Application granted granted Critical
Publication of TWI623937B publication Critical patent/TWI623937B/zh

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
    • G06F11/1048—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices using arrangements adapted for a specific error detection or correction feature
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • G11C11/5642—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/14—Error detection or correction of the data by redundancy in operation
    • G06F11/1402—Saving, restoring, recovering or retrying
    • G06F11/1405—Saving, restoring, recovering or retrying at machine instruction level
    • G06F11/141—Saving, restoring, recovering or retrying at machine instruction level for bus or memory accesses
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C2029/0411—Online error correction

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Quality & Reliability (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Read Only Memory (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)

Abstract

本發明揭示一種資料儲存裝置，其包含一記憶體及一控制器。基於調整一第一讀取電壓而不調整一第二讀取電壓以產生多組讀取電壓來更新讀取電壓，且該多組讀取電壓係用於產生資料之多個標記法。基於與該資料之該多個標記法有關之錯誤校正寫碼(ECC)相關資訊選擇該等第一讀取電壓之一值。在另一實施例中，使用一組候選讀取電壓感測該記憶體之儲存元件以產生經轉移至該控制器可存取之一記憶體之感測資料。可基於該感測資料產生模擬使用候選讀取電壓之一不同組合讀取該等儲存元件之結果之資料之該多個標記法。

Description

更新讀取電壓 相關申請案交叉參考
本申請案主張2013年5月31日申請之美國臨時申請案第61/829,646號之優先權，該申請案之全文以引用的方式併入本文中。
本發明大體上係關於對於一非揮發性記憶體判定讀取電壓。
非揮發性資料儲存裝置(諸如嵌入式快閃記憶體、通用序列匯流排(USB)快閃記憶體裝置或可卸載式儲存卡)允許資料及軟體應用之增加之便攜性。快閃記憶體裝置可藉由在各快閃記憶體單元中儲存多個位而提高資料儲存密度。例如，多層單元(Multi-Level Cell；MLC)快閃記憶體裝置可藉由每單元儲存3個位、每單元4個位或更多而提供增加之儲存密度。
將資訊之多個位儲存於一單一快閃記憶體單元中通常包含將位元之序列映射至該快閃記憶體單元之狀態。例如，一第一序列位「110」可對應於一快閃記憶體單元之一第一狀態且一第二序列位元「010」可對應於該快閃記憶體單元之一第二狀態。在判定一序列位元將儲存於一特定快閃記憶體單元中之後，該特定快閃記憶體單元可經程式化至對應於該序列位元之一狀態(例如，藉由設定一臨限值電壓)。
一旦已程式化一資料儲存裝置中之內存單元，即可藉由憑藉比 較單元臨限值電壓與一或多個讀取電壓而感測各記憶體單元之經程式化狀態而自該等記憶體單元讀取資料。然而，該等經感測之程式化狀態可有時歸因於一或多個因素(諸如資料保持及程式干擾條件)而自經寫入程式化狀態改變。
可藉由更新用於讀取儲存於一資料儲存裝置中之資料之一組讀取電壓而改良讀取該經儲存資料之精確度以降低與讀取該經儲存資料相關聯之一經估計或實際位元錯誤率。可調整一或多個讀取電壓同時使一或多個其他讀取電壓保持恒定以產生多個試驗組讀取電壓。經儲存資料之多個標記法係經產生且對應於使用該多個試驗組讀取該經儲存資料。與該多個標記法相關聯之錯誤校正寫碼(ECC)相關資訊可用於選擇一或多個讀取電壓之一更新值。可藉由使該更新值保持恒定同時調整另一讀取電壓來繼續更新讀取電壓。
100‧‧‧系統
102‧‧‧資料儲存裝置
104‧‧‧非揮發性記憶體/記憶體
106‧‧‧儲存元件之代表性群組/群組/儲存元件群組
108‧‧‧代表性儲存元件
120‧‧‧控制器
122‧‧‧錯誤校正寫碼(ECC)引擎
124‧‧‧編碼器
126‧‧‧解碼器/錯誤校正寫碼(ECC)解碼器
130‧‧‧主機裝置
132‧‧‧使用者資料
140‧‧‧讀取電壓更新引擎
142‧‧‧第一錯誤校正寫碼(ECC)相關資訊
144‧‧‧第二錯誤校正寫碼(ECC)相關資訊
146‧‧‧更新組讀取電壓/更新組
152‧‧‧記憶體/隨機存取記憶體(RAM)/控制器記憶體/內部控制器記憶體
161‧‧‧VE之第一試驗值
162‧‧‧VE之第二試驗值
163‧‧‧VE之第三試驗值
164‧‧‧VE之第四試驗值
165‧‧‧VE之第五試驗值
170‧‧‧第一組讀取電壓/經產生組讀取電壓/組/特定組/讀取電壓組/第一組
172‧‧‧第N組讀取電壓/經產生組讀取電壓/組/特定組/讀取電壓組
174‧‧‧第一組讀取電壓/經產生組讀取電壓/讀取電壓組/第一組
176‧‧‧第N組讀取電壓/經產生組讀取電壓/讀取電壓組
180‧‧‧資料之第一標記法/第一標記法/對應標記法/標記法
182‧‧‧對應標記法/標記法/第N個標記法
184‧‧‧資料之第一標記法/第一標記法/對應標記法/標記法
186‧‧‧對應標記法/標記法/第N個標記法
190‧‧‧第一圖表
191‧‧‧第一試驗值/試驗值
192‧‧‧第二試驗值/試驗值
193‧‧‧第三試驗值/試驗值
194‧‧‧第四試驗值/試驗值
195‧‧‧第五試驗值/試驗值
196‧‧‧第二圖表
200‧‧‧圖形描繪
202‧‧‧圖形描繪
204‧‧‧第一表
210‧‧‧表
300‧‧‧方法
302‧‧‧反復調整一第一讀取電壓而不調整一第二讀取電壓以形成第一組讀取電壓
304‧‧‧根據第一組讀取電壓自非揮發性記憶體讀取資料之多個第一標記法
306‧‧‧基於來自一錯誤校正寫碼(ECC)解碼器之第一ECC相關資訊選擇第一讀取電壓之一第一值
308‧‧‧在不調整第一讀取電壓之情況下反復調整第二讀取電壓以形成第二組讀取電壓
310‧‧‧根據第二組讀取電壓讀取來自非揮發性記憶體之資料之多個第二標記法
312‧‧‧基於來自ECC解碼器之第二ECC相關資訊選擇第二讀取電壓之一第二值
314‧‧‧儲存包含第一值及第二值之一更新組讀取電壓
400‧‧‧方法
402‧‧‧反復調整一組讀取電壓之一第一讀取電壓及自非揮發性記憶體之一邏輯頁讀取第一部分資料之多個第一標記法
404‧‧‧藉由將第一部分資料之第一標記法之各者與第二部分資料組合而產生對應於邏輯頁之資料之多個第一標記法
406‧‧‧基於第一ECC相關資訊選擇第一讀取電壓之一值
500‧‧‧方法
502‧‧‧基於在一單元電壓分佈(CVD)中偵測谷值而產生一組讀取電壓
504‧‧‧在不調整讀取電壓組之一第二讀取電壓之情況下反復調整該組讀取電壓之一第一讀取電壓以形成第一組讀取電壓
506‧‧‧根據第一組讀取電壓自儲存元件群組讀取資料之多個第一標記法
508‧‧‧基於來自一錯誤校正寫碼(ECC)解碼器之第一ECC相關資訊選擇第一讀取電壓之一第一值
510‧‧‧在不調整第一讀取電壓之情況下反復調整第二讀取電壓以形成第二組讀取電壓
512‧‧‧根據第二組讀取電壓自儲存元件群組讀取資料之多個第二標記法
514‧‧‧基於來自ECC解碼器之第二ECC相關資訊選擇第二讀取電壓之一第二值
516‧‧‧儲存包含第一值及第二值之一更新組讀取電壓
600‧‧‧方法
602‧‧‧使用一組候選讀取電壓感測非揮發性記憶體之多個儲存元件以產生感測資料
604‧‧‧將感測資料儲存於控制器可存取之一記憶體
606‧‧‧基於感測資料產生儲存於儲存元件群組中之資料之多個標記法
608‧‧‧基於來自一錯誤校正寫碼(ECC)解碼器之ECC相關資訊選擇第一讀取電壓及第二讀取電壓之值
700‧‧‧方法
702‧‧‧反復調整一讀取電壓以形成讀取電壓組
704‧‧‧根據讀取電壓組自非揮發性記憶體讀取資料之多個標記法
706‧‧‧基於ECC處理資訊選擇讀取電壓之一值
A、B、C、D、E、Er、F、G‧‧‧狀態
VA‧‧‧讀取電壓/電壓/Er-A邊界/第一讀取電壓
VB‧‧‧讀取電壓/電壓
VC‧‧‧讀取電壓/電壓
VD‧‧‧讀取電壓/電壓
VE‧‧‧讀取電壓/電壓/D-E邊界/第二讀取電壓
VF‧‧‧讀取電壓/電壓
VG‧‧‧讀取電壓/電壓
VA-2△R、VA-△R、VA、VA+△R、VA+2△R‧‧‧候選讀取電壓
圖1係包含經組態以基於由保持一讀取電壓恒定同時調整另一讀取電壓所引起之資料之多個標記法之ECC相關資訊產生更新讀取電壓之一資料儲存裝置之一系統之一特定闡釋性實施例之一方塊圖；圖2係經組態以將儲存元件狀態資料儲存於一控制器記憶體中且使用該經儲存狀態資料以模擬執行讀取操作之圖1之資料儲存裝置之元件之一特定實施例之一圖式；圖3係可藉由圖1之資料儲存裝置執行之更新讀取電壓之一方法之一特定實施例之一流程圖；圖4係可藉由圖1之資料儲存裝置執行之更新讀取電壓之一方法之另一特定實施例之一流程圖；圖5係可藉由圖1之資料儲存裝置執行之更新讀取電壓之一方法之另一特定實施例之一流程圖； 圖6係可藉由圖1之資料儲存裝置執行之更新讀取電壓之一方法之另一特定實施例之一流程圖；及圖7係可藉由圖1之資料儲存裝置執行之更新讀取電壓之一方法之另一特定實施例之一流程圖。
參考圖1，一系統100之一特定實施例包含耦合至一存取裝置(諸如一主機裝置130)之一資料儲存裝置102。該資料儲存裝置102經組態以基於資料之多個標記法之ECC相關資訊產生一更新組讀取電壓146。資料之該多個標記法由調整一讀取電壓同時保持另一讀取電壓恒定以自一非揮發性記憶體104讀取資料所引起。
主機裝置130可經組態以提供待儲存於非揮發性記憶體104處之資料(諸如使用者資料132)或請求自該非揮發性記憶體104讀取資料。例如，該主機裝置130可包含一行動電話、一音樂播放機、一視訊播放機、一遊戲控制台、一電子書讀取器、一個人數位助理(PDA)、一電腦(諸如一膝上型電腦、筆記型電腦或平板電腦)、任何其他電子裝置或其等之任何組合。該主機裝置130經由能夠自非揮發性記憶體104讀取及寫入至該非揮發性記憶體104之一記憶體介面通信。例如，該主機裝置130可遵照電子裝置工程聯合委員會(JEDEC)工業規格(諸如一通用快閃儲存器(UFS)主機控制器介面規格)操作。舉其他實例，主機裝置130可遵照一或多個其他規格(作為一闡釋性實例，諸如一安全數位(SD)主機控制器規格)操作。該主機裝置130可根據任何其他合適通信協定與非揮發性記憶體104通信。
資料儲存裝置102包含耦合至一控制器120之非揮發性記憶體104。例如，該非揮發性記憶體104可為在一記憶體晶粒103處之一NAND快閃記憶體。該非揮發性記憶體104包含儲存元件(諸如一多層單元(MLC)快閃記憶體之一字線)之一代表性群組106。該群組106包含一 代表性儲存元件108(諸如一快閃MLC單元)。例如，資料儲存裝置102可為一記憶卡，諸如一安全數位SD®卡、一微型SD®卡、一迷你SD.TM卡(美國德拉瓦州微明頓市、SD-3C LLC之商標)、一多媒體卡TM(MMC.TM)卡(美國佛吉尼亞州阿林頓、JEDEC Solid State Technology Association之商標)或一緊致快閃®(CF)卡(美國加州苗必達市、SanDisk公司之商標)。舉另一實例，資料儲存裝置102可經組態以耦合至主機裝置130作為嵌入式記憶體，作為闡釋性實例，諸如eMMC®(美國維吉尼亞州阿林頓、JEDEC Solid State Technology Association之商標)及eSD。繪示地說，資料儲存裝置102可對應於一eMMC(嵌入式多媒體卡)裝置。資料儲存裝置102可遵照一JEDEC工業規格操作。例如，資料儲存裝置102可遵照一JEDEC eMMC規格、一JEDEC通用快閃儲存器(UFS)規格、一或多個其他規格或其等之一組合操作。
控制器120經組態以自主機裝置130接收資料及指令且將資料發送至該主機裝置130。控制器120進一步經組態以發送資料及命令至非揮發性記憶體104及自該非揮發性記憶體104接收資料。例如，控制器120經組態以發送資料及一寫入命令以指示非揮發性記憶體104將該資料儲存至一規定位址。舉另一實例，控制器120經組態以發送一讀取命令至非揮發性記憶體104。
控制器120包含經組態以接收待儲存至記憶體104之資料及產生一碼字之一ECC引擎122。例如，該ECC引擎122可包含經組態以使用一ECC編碼方案編碼資料之一編碼器124，諸如一理德所羅門(Reed Solomon)編碼器、一博斯-喬赫理-霍克文理姆(Bose-Chaudhuri-Hocquenghem)(BCH)編碼器、一低密度同位元檢查(LDPC)編碼器、一Turbo碼編碼器、經組態以編碼一或多個其他ECC編碼方案之一編碼器或其等之任何組合。ECC引擎122可包含經組態以解碼自記憶體104讀取之資料以偵測及校正(由ECC方案之錯誤校正能力決定)可存在於 該資料中之任何位元錯誤之一解碼器126。
控制器120包含經組態以基於自解碼器126接收之ECC相關資訊產生更新組讀取電壓146之一讀取電壓更新引擎140。繪示地說，一第一圖表190展示在一個每單元3位元(3BPC)之多層單元(MLC)實施方案中之具有表示狀態擦除(Er)、A、B、C、D、E、F及G之叢集之儲存元件臨限值之一長條圖或分佈圖。一組讀取電壓VA、VB、VC、VD、VE、VF及VG定義該等狀態之間之邊界且可用於判定一儲存元件之一狀態。例如，施加讀取電壓VA至群組106之一字線啟動具有低於VA之臨限值電壓之儲存元件，而並不啟動具有大於VA之臨限值電壓之儲存元件。
最初設定為Er狀態之一些儲存元件可經歷引起該等儲存元件之臨限值電壓大於VA之一臨限值電壓偏移。使用VA讀取此等儲存元件導致位元錯誤，此係因為該等儲存元件係讀取為具有一「110」值(對應於狀態A)而非具有一「111」值(對應於Er狀態)。類似地，最初經程式化至狀態A之一些儲存元件可經歷引起該等儲存元件之臨限值電壓小於VA之一臨限值電壓偏移。使用VA讀取此等儲存元件亦導致位元錯誤，此係因為該等儲存元件係讀取為具有一「111」值而非具有一「110」值。
讀取電壓更新引擎140可經組態以調整VA(諸如藉由循序地指定VA至一第一試驗值191、一第二試驗值192、一第三試驗值193、一第四試驗值194及一第五試驗值195)而不調整其他讀取電壓VB至VG。各所得組讀取電壓可用於自群組106讀取資料且可藉由解碼器126解碼所得資料。來自解碼器126之ECC相關資訊可用於選擇試驗值191至195中導致資料中之一最低經估計或實際數目個位錯誤(如與對應於其他試驗值191至195之經估計或實際數目個位錯誤相比較)之一者。另一實例可包含具有僅兩個狀態(Er及A)之一SLC記憶體且在此情況中可 藉由循序地指定VA至一第一試驗值191、一第二試驗值192、一第三試驗值193、一第四試驗值194及一第五試驗值195而執行VA之調整。各所得組讀取電壓可用於自群組106讀取資料且可藉由解碼器126解碼所得資料。來自解碼器126之ECC相關資訊可用於選擇試驗值191至195中導致資料中之一最低經估計或實際數目個位錯誤(如與對應於其他試驗值191至195之經估計或實際數目個位錯誤相比較)之一者。更一般而言，ECC相關資訊可用於選擇試驗值中導致對應於該ECC相關資訊之一ECC相關度量之一最小(或最大)經偵測值之一者。例如，一目標可為判定最小化位元錯誤率之一讀取臨限值。舉另一實例，一目標可為最小化ECC功率、延時、總處理能力或任何其他ECC相關度量。亦不必要解碼碼字以用於判定一「最佳」讀取電壓。可在不完全解碼之情況下使用其他ECC相關資訊(例如，在沒有完全解碼之情況下計算未經滿足之ECC同位元檢查等式之數目，亦稱為徵候群權重，或未解碼之情況下之BER估計，作為非限制性實例)。
在選擇用於VA之試驗值之一者之後，讀取電壓更新引擎140可選擇調整之另一讀取電壓。一第二圖表196繪示可各用於自群組106讀取資料之VE之多個試驗值。可在解碼器126處解碼所得資料且基於實際或經估計錯誤之比較選擇用於VE之一試驗值。更新組讀取電壓146之各讀取電壓可藉由讀取電壓更新引擎140以類似於如參考VA所描述之一方式來更新。
在操作期間，可進行執行一讀取電壓更新之一決定。執行一讀取電壓更新之該決定可基於：在非揮發性記憶體104處超過一W/E臨限值之寫入/擦除(W/E)迴圈之一總數目、自包含儲存元件群組106之區塊經程式化(或經校正至該時間之任何其他指示或度量)超過一臨限值以來經過之時間、超過一讀取臨限值之包含群組106之一區塊中之一讀取運算元目或藉由解碼器126偵測之超過一錯誤臨限值之錯誤之 一平均數目，作為闡釋性、非限制性實例。
讀取電壓更新引擎140可選擇一或多個讀取電壓以用於一讀取電壓更新處理常式之一第一反復中之調整。群組106可以一逐頁、非交錯方式儲存資料使得一第一ECC碼字係儲存於該群組106之一實體頁之一第一邏輯頁中(例如，對應於儲存於該實體頁之各儲存元件中之最低有效位元之一「較低」頁)。一第二ECC碼字可儲存於該實體頁之一第二邏輯頁中(例如，對應於儲存於該實體頁之各儲存元件中之中間位元之一「中間」頁)。一第三ECC碼字可儲存於該實體頁之一第三邏輯頁中(例如，對應於儲存於該實體頁之各儲存元件中之最高有效位元之一「較高」頁)。
如第一圖表190中所繪示，可選擇VA作為待調整之一第一讀取電壓。如第二圖表196中所繪示，可選擇VE作為待調整之一第二讀取電壓。因為儲存於一儲存元件中之較低頁位元值對於處於狀態Er及狀態E、F及G中之儲存元件為「1」且對於處於狀態A、B、C及D中之儲存元件為「0」，所以可藉由在Er-A邊界(VA)及D-E邊界(VE)處執行感測操作而讀取該較低頁。
讀取電壓更新引擎140可選擇第一試驗值191且可產生一第一組讀取電壓170以用於判定第一讀取電壓(VA)。該第一組讀取電壓170可表示為組{第一試驗值191、VE}。資料之一第一標記法180可使用該第一組讀取電壓170自群組160讀取且在控制器120處接收。該第一標記法180可提供至解碼器126。
讀取電壓更新引擎140可選擇第二試驗值192且產生一第二組讀取電壓以用於判定第一讀取電壓(VA)。該第二組讀取電壓可表示為{第二試驗值192、VE}。讀取電壓更新引擎140亦可產生一第三組讀取電壓{第三試驗值193、VE}、一第四組讀取電壓{第四試驗值194、VE}、直至一第N組讀取電壓172(例如，N=5)之{第五試驗值195、 VE}以用於判定第一讀取電壓。各經產生組讀取電壓170至172可發送至非揮發性記憶體104且用於讀取提供至解碼器126之一對應標記法180至182。
解碼器126可產生響應於多個標記法180至182之第一ECC相關資訊142。該ECC相關資訊亦可藉由一分離指定之ECC相關函式(例如，一分離硬體引擎)且並不一定藉由ECC解碼器126產生。讀取電壓更新引擎140可接收或以其他方式存取第一ECC相關資訊142以用於標記法180至182之各者判定或估計一錯誤數目或一位元錯誤率(BER)。替代地或此外，讀取電壓更新引擎140可判定任何其他ECC相關度量。
繪示地說，當解碼器126完全解碼標記法180至182之各者時，該解碼器126可產生包含一經校正錯誤數目之資訊。讀取電壓更新引擎140可比較由讀取資料所引起之經校正錯誤之數目與組170至172之各者以選擇具有該等組170至172之最低識別數目個經校正錯誤之特定組170至172。對於選定組之VA之試驗值(例如，第三試驗值193)可用作VA之一更新值。
在其他實施方案中，可藉由在不完全解碼標記法180至182之情況下估計一位元錯誤率(BER)或錯誤數目而避免與完全解碼該等標記法180至182之各者相關聯之延時。例如，解碼器126可產生指示未滿足於標記法180至182之各者之一同位元檢查等式數目之一徵候群值。用於標記法180至182之各者之徵候群通常指示在對應標記法180至182之各者中之相對量之錯誤。可在如相較於完全解碼之經降低之延時之情況下使用專屬硬體電路產生該徵候群。第一ECC相關資訊142可包含用於標記法180至182之各者之徵候群值且讀取電壓更新引擎140可檢索及/或分類該等徵候群以識別該等標記法180至182之一最低經估計BER及選擇VA之一對應試驗值。
舉另一實例，對應於一解碼操作之一時間長度可用於估計一錯 誤數目或BER。繪示地說，具有較大錯誤數目之資料標記法可通常比具有較少錯誤之資料標記法需要較長解碼(例如，對於收斂之更多反復、更長錯誤定位搜索處理等)。解碼器126可經組態以完全解碼資料之一第一標記法並儲存用於該第一標記法之解碼時間。對於資料之各隨後標記法，若解碼時間超過經儲存之解碼時間則解碼器126可終止解碼，或若解碼時間小於經儲存之解碼時間則該解碼器126可更新該經儲存之解碼時間。第一ECC相關資訊142可指示標記法180至182之一或多個解碼時間或相對解碼時間以啟用讀取電壓更新引擎140以識別該等標記法180至182之解碼時間之一最短者及選擇VA之一對應試驗值。
舉另一實例，在一解碼操作期間改變之一位元值數目可用於估計一錯誤數目或BER。繪示地說，在一反復解碼處理常式期間，具有較大錯誤數目之資料標記法在收斂之前可比具有較少錯誤數目之資料標記法經歷更多「位元翻轉」。解碼器126可經組態以追蹤各標記法180至182之一位元翻轉數目及指示第一ECC相關資訊142中之位元翻轉之所得計數以啟用讀取電壓更新引擎140以識別標記法180至182之位翻轉之一最低計數及選擇VA之一對應試驗值。
舉另一實例，儲存於群組106中之資料之至少一部分可為參考資料。對應於該參考資料之標記法180至182之各者之該部分可與該參考資料比較以識別錯誤。例如，解碼器126可包含經組態以比較各標記法180至182之一部分與參考資料及產生經偵測位元錯誤之一計數之電路。所得計數可提供於第一ECC相關資訊142中以啟用讀取電壓更新引擎140以識別標記法180至182之參考資料錯誤之計數之一最低者並選擇VA之一對應試驗值。
在選擇VA之一試驗值(例如，第三試驗值193)之後，讀取電壓更新引擎140可如第二圖表196中所繪示般選擇VE之一第一試驗值161且 可產生一第一組讀取電壓174以用於判定第二讀取電壓(VE)。該第一組讀取電壓174可表示為組{第三試驗值193、VE之第一試驗值161}。資料之一第一標記法184可使用第一組讀取電壓174自群組106讀取且在控制器120處接收。該第一標記法184可提供至解碼器126。
讀取電壓更新引擎140可選擇VE之一第二試驗值162且產生一第二組讀取電壓以用於判定VE。該第二組讀取電壓可表示為{第三試驗值193、VE之第二試驗值162}。讀取電壓更新引擎140亦可產生一第三組讀取電壓{第三試驗值193、VE之第三試驗值163}、一第四組讀取電壓{第三試驗值193、VE之第四試驗值164}、直至一第N組讀取電壓176(例如，N=5)之{第三試驗值193、VE之第五試驗值165}以用於判定VE。各經產生組讀取電壓174至176可發送至非揮發性記憶體104且用於讀取提供至解碼器126之一對應標記法184至186。
解碼器126(或一分離指定之ECC相關函式)可對於標記法184至186之各者產生提供至或讀取電壓更新引擎140可存取之第二ECC相關資訊144。如參考第一ECC相關資訊142所描述，作為闡釋性、非限制性實例，第二ECC相關資訊144可包含經校正錯誤之一或多個計數、徵候群值、解碼時間之指示、經改變位值之計數或與參考資料相似性之指示。該第二ECC相關資訊144啟用讀取電壓更新引擎140以選擇降低一實際或經估計錯誤數目或BER之VE之一試驗值(例如，VE之第三試驗值163)。
讀取電壓更新引擎140可在如上文所描述般選擇VA及VE之試驗版本之後更新在更新組讀取電壓146中之VA及VE之值。然而，在其他實施方案中，讀取電壓更新引擎140可藉由使用具有VE之選定值之VA之試驗值選擇VA之下一值及使用具有VE之試驗值之VA之最近選定值選擇VE之下一值而重複VA、VE選擇處理常式。可反復重複該處理常式直至達到一收斂標準。例如，可當一經估計BER並未在VA、VE選 擇處理常式之連續反復之間降低時達到該收斂標準。
可以類似於VA及VE之一方式更新其他讀取電壓。例如，可使用VC及VG讀取較高頁。可在保持VG恒定時使用VC之試驗值、接著調整VG而保持VC恒定來讀取群組106。舉另一實例，可使用VB、VD及VF讀取中間頁。可在保持VD及VF恒定時使用VB之試驗值、接著調整VD而保持VB及VF恒定、接著調整VF而保持VB及VD恒定來讀取群組106。
藉由調整一選定讀取電壓同時保持其他讀取電壓恒定，可識別由該選定讀取電壓之變化所引起之錯誤計數或BER(實際或經估計)或任何其他ECC相關度量(諸如延時、總處理能力、功率等)之變化且可選擇與最少錯誤(或最低解碼延時或最低解碼功率等)相關聯之讀取電壓之各者之一「最佳」值。
儘管將非揮發性記憶體104描述為一個每儲存元件三個位(3BPC)之MLC，然在其他實施方案中該非揮發性記憶體104可儲存每儲存元件一單一位元(SLC)、每儲存元件兩個位(2BPC)、每儲存元件四個位(4BPC)或每儲存元件任何其他數目個位。儘管在上文描述之實例中，繪示各讀取電壓之五個試驗值(例如，N=5)，然在其他實施方案中試驗值之數目可小於五或大於五。
儘管將群組106描述為以一逐頁、非交錯方式儲存多個碼字，然在其他實施方案中可跨多個邏輯頁交錯一或多個ECC碼字。讀取一實體頁之多個(或全部)邏輯頁可包含使用全部讀取電壓VA至VG而非使用對應於一單一邏輯頁之一縮小組執行感測操作以自群組106讀取一單一碼字。可分別改變各讀取電壓且基於對於單一ECC碼字之ECC相關資訊選擇之一試驗值。
在其他實施方案中，可減少一感測運算元目且可藉由在控制器120處(例如，在一記憶體152中，諸如在該控制器120中之一隨機存取 記憶體(RAM)或該控制器120可存取之一記憶體)儲存對應於自非揮發性記憶體104讀取之資料(該資料對應於一特定讀取電壓)之資料而減少讀取電壓之完全選擇之時間量。
例如，如第一圖表190中所繪示，讀取較低頁包含在VA及VE處感測。習知地，讀取群組106之較低頁可包含首先使用VA感測該群組106且將第一感測結果儲存於非揮發性記憶體104處之一鎖存器中。接著，可使用VE感測群組106且可將第二感測結果儲存於非揮發性記憶體104處之另一鎖存器中。可使用一逐位元邏輯運算(諸如NOT(D1 XOR D2)組合該等第一感測結果(例如，「D1」)及該等第二感測結果(例如，「D2」)，其中NOT指示一邏輯逆運算且XOR指示一互斥OR運算。
然而，當調整VA同時使VE保持恒定時，第二感測結果(D2)並不改變。此等結果可儲存於非揮發性記憶體104處之鎖存器中或於記憶體152處且與對於VA之各試驗值之第一感測結果組合，減少所執行之感測操作之總數目。
表1繪示對於狀態Er至G之各者之由使用VA感測所引起之一第一列之值(例如，D1)、由使用VE感測所引起之一第二列之值(例如，D2)及對應於一較低頁讀取之該第一列及該第二列之一NOT-XOR運算之一第三列之結果。該第三列中之值係邏輯上相當於藉由讀取群組106之較低頁所獲得之結果。
更新讀取電壓之一實施方案可包含在VE處讀取一次(以產生表1之第一列)及儲存該讀取之結果(例如，在非揮發性記憶體之一鎖存器處或在控制器之一記憶體處(例如，RAM 152))。可僅使用VA(即，未使用VE感測)執行群組106之一額外讀取以產生表1之第二列。可執行一NOT-XOR運算以對於群組106中之各儲存元件產生對應於表1之第三列之資料。作為闡釋性實例，可將對應於在多個VA值及一固定VE值處之較低頁讀取之NOT-XOR之結果儲存於非揮發性記憶體104之一鎖存器中或於記憶體152中。
可使用VA之各種試驗值(例如，試驗值191至195)感測群組106且可執行各感測結果及經儲存資料之一NOT-XOR運算以產生用於VA之各試驗值之一較低頁讀取結果。因此，可在不對標記法180至182之各者重複VE感測操作之情況下產生該等標記法180至182之各者。可將標記法180至182提供至解碼器126以產生待藉由讀取電壓更新引擎140處理之第一ECC相關資訊142。
在一些實施方案中，可使用一「粗略」階段(該「粗略」階段使用試驗值之間之一第一電壓差(例如，一第一步長)來選擇對於一或多個讀取電壓之一「粗略」值)執行讀取電壓之選擇。該粗略階段其後接著為使用試驗值之間之一第二電壓差(例如，小於第一步長之一第二步長)之一「精細」階段。該精細階段可包含執行繞粗略階段期間選擇之粗略值之試驗值之一掃描。
在一些實施方案中，可使用另一兩階段處理常式執行讀取電壓之選擇，其中在第一階段期間判定讀取臨限值之一起始設定。例如，可藉由找到一單元電壓分佈(CVD)之局部最小值而判定讀取電壓之該起始設定。繪示地說，可判定第一圖表190之節點之各者之間之最低點以選擇讀取電壓之一起始設定。該第一階段之後之一第二階段可包含產生多個試驗組讀取電壓及基於ECC相關資訊選擇一特定讀取電壓 之一試驗值(諸如參考讀取電壓更新引擎140所描述)。
圖2繪示可藉由圖1之資料儲存裝置102執行之更新讀取電壓之另一實施例且包含對於狀態(Er、A、......G)、讀取電壓(例如，電壓VA、VB、......VG)及對於讀取電壓之候選讀取電壓(例如，試驗值)(例如，電壓VA-2△R、VA-△R、VA、VA+△R、VA+2△R)之單元分佈之一圖形描繪202。繪示地說，圖1之第一試驗值191可對應於候選電壓VA-2△R，第二試驗值192可對應於候選電壓VA-△R，且第三試驗值193可對應於候選電壓VA等。一第一表204繪示相鄰試驗讀取電壓之間之各電壓間隔至一組六個位之一映射。
一讀取電壓更新處理常式可包含使用多個(例如，35個)試驗讀取值(例如，對於七個讀取電壓之各者為五個試驗值)之各者讀取一儲存元件群組(例如，圖1之群組106)一次。可如第一表204中所繪示般編碼感測之一結果且如包含對於經感測之各儲存元件之一6位元值之一表210般將該結果儲存於圖1之記憶體152中(例如，佔據RAM之六個頁)。繪示地說，在表210中對於具有索引值0之儲存元件之輸入項具有對應於在VA-△R與VA之間之電壓範圍中之一臨限值電壓之一值「111001」。該6位值可用於模擬在35個候選電壓之任一者處感測儲存元件之一結果。例如，具有索引值0之儲存元件對於小於或等於VA-△R之候選電壓具有一「1」值且對於大於或等於VA之候選電壓具有一「0」值。
讀取電壓更新引擎140可存取表210以產生模擬使用候選讀取電壓之不同組合讀取儲存元件之結果之資料之多個標記法，而非使用多組讀取電壓(諸如組170至172)讀取圖1之非揮發性記憶體104。該等資料標記法可經選擇且提供至ECC引擎122以產生ECC相關資訊且可評估該ECC相關資訊以選擇對應於降低之實際或經估計錯誤或BER之候選電壓，如參考圖1所描述。
繪示地說，若具有索引值0之一儲存元件之6位元讀取值(對應於表210)係111001，則使用一第一組讀取電壓{VA-2△R、VE}或一第二組讀取電壓{VA-△R、VE}之一模擬讀取導致具有可提供至ECC引擎122以產生第一ECC相關資訊之以「0」開始之一第一位序列之經儲存資料之一標記法。相同儲存元件之使用一第三組讀取電壓{VA、VE}之一模擬讀取導致可提供至ECC引擎122以產生第二ECC相關信息之以「1」開始之一第二位序列。第五儲存元件(具有索引值4)與第一位序列相比較具有一改變值，此係因為表210中之6位值「111101」指示對於該第五儲存元件之一臨限值電壓係在VA-2△R與VA-△R之間。因此使用第一組讀取電壓{VA-2△R、VE}之此儲存元件之一模擬讀取導致以「0」開始之一第三位序列，但使用第二組讀取電壓{VA-△R、VE}之讀取導致可提供至ECC引擎122之以「1」開始之一第三位序列。
藉由將感測資訊儲存於記憶體152中(例如，在表210中)，與針對每一試驗組讀取電壓執行儲存元件之感測之實施例相比較可減少一感測運算元目。與其中針對每一讀取電壓自非揮發性記憶體104讀取資料之多個標記法之實施例相比較亦可減少自該非揮發性記憶體104轉移至控制器120之資料量。可在控制器120中(與非揮發性記憶體104處之感測操作及資料轉移相比較)依相對較高速率及低功率以數位方式執行估計一錯誤計數或BER。控制器120可包含執行讀取電壓更新處理常式之一部分或全部之專屬硬體電路，如參考圖2所描述。
簡而言之，在一實施例中，可執行一個三步驟程式。一第一步驟可涉及讀取儲存元件群組106(需要一最小數目個感測操作)及將該等讀取結果轉移至控制器記憶體152(需要一最小數目個頁轉移)。在一第二步驟中專屬硬體電路可讀取內部控制器記憶體152以對於多個候選讀取臨限值之各者產生(例如，循序地)一模擬讀取結果，利用該 模擬讀取結果將計算ECC相關資訊或度量。可僅在控制器內以相較於執行產生讀取結果之多個讀取操作之較高速率執行該第二步驟。在一第三步驟中，可基於在第二步驟期間產生之ECC相關資訊或度量選擇最佳候選讀取臨限值，諸如經選擇以便最小化(或最大化)該ECC相關度量。
圖3描繪更新一組讀取電壓之一方法300之一實施例。可在包含一控制器及一非揮發性記憶體之一資料儲存裝置(諸如圖1之資料儲存裝置102)中執行該方法300。
該方法300包含在302處反復調整一第一讀取電壓而不調整一第二讀取電壓以形成第一組讀取電壓。例如，讀取電壓更新引擎140可調整讀取電壓VA成為多個試驗值191至195以形成讀取電壓組170至172。舉另一實例，反復調整第一讀取電壓可包含根據一第一步長產生第一讀取電壓之第一值，且在基於對應於該等第一值之第一ECC相關資訊之一部分識別該等第一值之一者之後，根據小於第一步長之一第二步長產生第一讀取電壓之一第二組值。
在304處，根據第一組讀取電壓自非揮發性記憶體讀取資料之多個第一標記法。例如，資料之該多個第一標記法可包含對應於圖1之讀取電壓組170至172之標記法180至182。繪示地說，第一標記法180可對應於使用第一組170讀取群組106，且第N個標記法182可對應於使用第N組讀取電壓172讀取群組106。
在306處，基於來自一錯誤校正寫碼(ECC)解碼器之第一ECC相關資訊選擇第一讀取電壓之一第一值。該第一ECC相關資訊係回應於資料之多個第一標記法。例如，該第一ECC相關資訊可對應於圖1之第一ECC相關資訊142。舉一實例，第一ECC相關資訊可對應於由ECC解碼器偵測之錯誤之一計數。舉另一實例，第一ECC相關資訊可對應於一徵候群值(其可由一ECC解碼器產生或可由除一ECC解碼器以外 之其他元件(例如，專屬電路)產生)。舉另一實例，第一ECC相關資訊可對應於一解碼操作之一時間長度。舉另一實例，第一ECC相關資訊可對應於在一解碼操作期間改變之位元值之一計數。舉另一實例，第一ECC相關資訊可對應於參考資料與資料之多個第一標記法之各者之一相似性(例如，基於該等第一標記法與該參考資料之間之差異或位元錯誤之計數)。
在308處，在不調整第一讀取電壓之情況下反復調整第二讀取電壓以形成第二組讀取電壓。例如，讀取電壓更新引擎140可調整讀取電壓VE成為圖1之第二圖表192中所繪示之多個試驗值以形成讀取電壓組174至176。
在310處，根據第二組讀取電壓讀取來自非揮發性記憶體之資料之多個第二標記法。例如，該資料之該多個第二標記法可包含對應於圖1之讀取電壓組174至176之標記法184至186。繪示地說，第一標記法184可對應於使用第一組174讀取群組106，且第N個標記法186可對應於使用第N組讀取電壓176讀取該群組106。
在312處，基於來自ECC解碼器之第二ECC相關資訊選擇第二讀取電壓之一第二值。該第二ECC相關資訊係回應於資料之多個第二標記法。例如，該第二ECC相關資訊可對應於圖1之第二ECC相關資訊144。
在314處，儲存包含第一值及第二值之一更新組讀取電壓。例如，該更新組之讀取電壓可對應於圖1之更新組146。
方法300可進一步包含藉由比較第一ECC相關資訊與第二ECC相關資訊而判定是否已滿足一收斂條件。例如，收斂標準可對應於判定相較於對於第一讀取電壓之錯誤之計數或BER是否已降低對於第二讀取電壓之錯誤之一計數或BER(實際或經估計)。當由於更新一讀取電壓而未發生錯誤或BER之一降低時可滿足收斂標準且讀取電壓之更新 可結束。回應於判定還未滿足收斂條件，一第二更新組之讀取電壓可基於由根據具有第一讀取電壓之變化值之第三組讀取電壓之資料標記法所引起之第三ECC相關資訊。例如，當還未滿足收斂標準(例如，在312處選擇第二讀取電壓之第二值之後之錯誤之計數或BER係小於在308處選擇第一讀取電壓之第一值之後之錯誤之計數或BER)時，處理可返回至其中產生下一組讀取電壓之302處。
圖4描繪更新一組讀取電壓之一方法400之一實施例。可在包含一控制器及一非揮發性記憶體之一資料儲存裝置(諸如圖1之資料儲存裝置102)中執行該方法400。
該方法400包含在402處反復調整一組讀取電壓之一第一讀取電壓及自非揮發性記憶體之一邏輯頁讀取第一部分資料之多個第一標記法。根據第一讀取電壓之一對應值讀取該第一部分資料之該等第一標記法之各者。例如，該等第一標記法可對應於使用讀取電壓VA之不同試驗值191至195感測群組106而未同時使用讀取電壓VE感測該群組106。
在404處，藉由將第一部分資料之第一標記法之各者與第二部分資料組合而產生對應於邏輯頁之資料之多個第一標記法。例如，對應於感測群組106之資料可經儲存且與第一標記法之各者組合(諸如經由如參考表1所描述之一NOT-XOR運算)。
在406處，基於第一ECC相關資訊選擇第一讀取電壓之一值。該第一ECC相關資訊係回應於資料之多個第一標記法。例如，第一ECC相關資訊可對應於圖1之第一ECC相關資訊142。
在判定第二部分資料之後，可使用相較於圖3之方法300之較少之感測操作執行產生多個標記法。例如，可使用第一讀取電壓之一第一值及一第二讀取電壓(例如，使用VA及VE)自非揮發性記憶體之邏輯頁讀取資料之一第一標記法。可使用第一讀取電壓之該第一值而不 使用第二讀取電壓(例如，僅使用VA且不使用VE來感測)自第一邏輯頁讀取部分資料之一第二標記法。可藉由應用一邏輯運算(諸如參考表1所描述之NOT-XOR運算)於該第一標記法及該第一部分資料而產生邏輯頁之第二部分資料。一經減少數目個感測操作可減少完成更新讀取電壓之一時間。
圖5描繪更新一組讀取電壓之一方法500之一實施例。可在包含一控制器及一非揮發性記憶體之一資料儲存裝置(諸如圖1之資料儲存裝置102)中執行該方法500。
該方法500包含在502處基於在一單元電壓分佈(CVD)中偵測谷值而產生一組讀取電壓。該CVD對應於非揮發性記憶體之一儲存元件群組。例如，該等谷值可對應於圖1之第一圖表190中之局部最小值。
在504處，在不調整讀取電壓組之一第二讀取電壓之情況下反復調整該組讀取電壓之一第一讀取電壓以形成第一組讀取電壓。例如，讀取電壓更新引擎140可調整讀取電壓VA成為多個試驗值191至195以形成讀取電壓組170至172。舉另一實例，反復調整第一讀取電壓可包含根據一第一步長產生第一讀取電壓之第一值，且在基於對應於該等第一值之第一ECC相關資訊之一部分識別該等第一值之一者之後，根據小於第一步長之一第二步長產生第一讀取電壓之一第二組值。
在506處，根據第一組讀取電壓自儲存元件群組讀取資料之多個第一標記法。例如，資料之該多個第一標記法可包含對應於圖1之讀取電壓組170至172之標記法180至182。繪示地說，第一標記法180可對應於使用第一組170讀取群組160，且第N個標記法182可對應於使用第N組讀取電壓172讀取該群組106。
在508處，基於來自一錯誤校正寫碼(ECC)解碼器之第一ECC相關資訊選擇第一讀取電壓之一第一值。該第一ECC相關資訊係回應於資料之多個第一標記法。例如，該第一ECC相關資訊可對應於圖1之第 一ECC相關資訊142。舉一實例，第一ECC相關資訊可對應於由ECC解碼器偵測之錯誤之一計數。舉另一實例，第一ECC相關資訊可對應於一徵候群值。舉另一實例，第一ECC相關資訊可對應於一解碼操作之一時間長度。舉另一實例，第一ECC相關資訊可對應於在一解碼操作期間改變之位元值之一計數。舉另一實例，第一ECC相關資訊可對應於參考資料與資料之多個第一標記法之各者之一相似性(例如，基於該等第一標記法與該參考資料之間之差異或位元錯誤之計數)。
在510處，在不調整第一讀取電壓之情況下反復調整第二讀取電壓以形成第二組讀取電壓。例如，讀取電壓更新引擎140可調整讀取電壓VE成為圖1之第二圖表192中所繪示之多個試驗值以形成讀取電壓組174至176。
在512處，根據第二組讀取電壓自儲存元件群組讀取資料之多個第二標記法。例如，該資料之該多個第二標記法可包含對應於圖1之讀取電壓組174至176之標記法184至186。繪示地說，第一標記法184可對應於使用第一組174讀取群組106，且第N個標記法186可對應於使用第N組讀取電壓176讀取該群組106。
在514處，基於來自ECC解碼器之第二ECC相關資訊選擇第二讀取電壓之一第二值。該第二ECC相關資訊係回應於資料之多個第二標記法。例如，該第二ECC相關資訊可對應於圖1之第二ECC相關資訊144。
在516處，儲存包含第一值及第二值之一更新組讀取電壓。例如，該更新組之讀取電壓可對應於圖1之更新組146。
方法500可進一步包含藉由比較第一ECC相關資訊與第二ECC相關資訊而判定是否已滿足一收斂條件。例如，收斂標準可對應於判定相較於對於第一讀取電壓之錯誤之計數或BER是否已降低對於第二讀取電壓之錯誤之一計數或BER(實際或經估計)。當由於更新一讀取電 壓而未發生錯誤或BER之一降低時可滿足收斂標準且讀取電壓之更新可結束。回應於判定還未滿足收斂條件，一第二更新組之讀取電壓可基於由根據具有第一讀取電壓之變化值之第三組讀取電壓之資料標記法所引起之第三ECC相關資訊。例如，當還未滿足收斂標準(例如，在312處選擇第二讀取電壓之第二值之後之錯誤之計數或BER係小於在308處選擇第一讀取電壓之第一值之後之錯誤之計數或BER)時，處理可返回至其中產生下一組讀取電壓之302。
圖6描繪更新一組讀取電壓之一方法600之一實施例。可在包含一控制器及一非揮發性記憶體之一資料儲存裝置(諸如圖1之資料儲存裝置102)中執行該方法600。
在602處，使用一組候選讀取電壓感測非揮發性記憶體之多個儲存元件以產生感測資料。該組候選讀取電壓包含對應於一第一讀取電壓之一第一群組候選讀取電壓及對應於一第二讀取電壓之一第二群組候選讀取電壓。例如，可根據圖2之圖形描繪200中所繪示之候選電壓感測圖1之儲存元件群組106。
在604處，將感測資料儲存於控制器可存取之一記憶體。例如，可將該感測資料儲存於記憶體152(諸如一控制器RAM)中。
在606處，基於感測資料產生儲存於儲存元件群組中之資料之多個標記法。該資料之該多個標記法之各者模擬使用候選讀取電壓之一不同組合讀取儲存元件之結果。例如，資料之多個標記法可包含在如圖2中所繪示之對於VA之各種候選電壓(及VE之一恒定值)處之經模擬讀取。
在608處，基於來自一錯誤校正寫碼(ECC)解碼器之ECC相關資訊選擇第一讀取電壓及第二讀取電壓之值。該ECC相關資訊係回應於資料之多個標記法。例如，該ECC相關資訊可對應於圖1之第一ECC相關資訊142。
可根據具有對應於儲存元件之各者之一多位元值之一表儲存感測資料，該等多位元值之各者對應於一獨特臨限值電壓區域。例如，圖2之表210繪示指示對於各儲存元件之一臨限值電壓區域之對於各儲存元件之一6位元值，諸如指示在自VA-2△R延伸至VA-△R之電壓區域中之一臨限值電壓之對於具有索引值4之儲存元件之值「111101」。
感測資料可自非揮發性記憶體轉移至控制器一次。例如，記憶體152可為如圖1中所繪示之一控制器隨機存取記憶體(RAM)。藉由執行在候選電壓之各者處之一單一感測及該感測資料至控制器之一單一轉移，相較於圖3之方法300可降低在非揮發性記憶體與控制器之間轉移之資料量及執行讀取電壓更新之時間量。
圖7描繪更新一組讀取電壓之一方法700之一實施例。可在包含一控制器及一非揮發性記憶體之一資料儲存裝置(諸如圖1之資料儲存裝置102)中執行該方法700。
該方法700包含在702處反復調整一讀取電壓以形成讀取電壓組。例如，讀取電壓更新引擎140可調整讀取電壓VA成為多個試驗值191至195以形成讀取電壓組170至172。舉另一實例，在一SLC實施方案中，可使用一單一讀取電壓VA且各組讀取電壓可包含VA之一獨特試驗值。
在704處，根據讀取電壓組自非揮發性記憶體讀取資料之多個標記法。例如，該資料之該多個標記法可包含對應於圖1之讀取電壓組170至172之標記法180至182。繪示地說，第一標記法180可對應於使用第一組170讀取群組106，且第N個標記法182可對應於使用第N組讀取電壓172讀取該群組106。
在706處，基於ECC處理資訊選擇讀取電壓之一值。該ECC處理資訊係回應於該資料之多個標記法。可在不完全解碼資料之多個標記法之全部之情況下或在完全解碼資料之多個標記法之全部之前獲取該 ECC處理資訊。舉一實例，ECC處理資訊可對應於一徵候群值(其可由一ECC解碼器產生或可由除一ECC解碼器以外之其他元件(例如，專屬電路)產生)。舉另一實例，ECC處理資訊可對應於一解碼操作之一時間長度。舉另一實例，ECC處理資訊可對應於在一解碼操作期間改變之位元值之一計數。舉另一實例，ECC處理資訊可對應於參考資料與資料之多個第一標記法之各者之一相似性(例如，基於該等第一標記法與該參考資料之間之差異或位元錯誤之計數)。
儘管本文中所描繪之各種元件係繪示為區塊元件且經概括地描述，然此等組件可包含經組態以啟用圖1之讀取電壓更新引擎140以指示使用各讀取電壓之多個試驗值自非揮發性記憶體讀取資料及基於ECC相關資訊選擇一更新讀取電壓之一或多個微處理器、狀態機或其他電路。例如，映射電路可表示實現由使用各試驗值讀取資料所引起之ECC相關資訊之間之比較以選擇對應於(相較於對應於其他試驗值之實際或經估計錯誤率之)一最低經估計或實際錯誤率之一試驗值之實體元件(諸如硬體控制器、狀態機、邏輯電路或其他結構)。
可使用經程式化以指示使用各讀取電壓之多個試驗值自非揮發性記憶體讀取資料及基於ECC相關資訊選擇一更新讀取電壓(諸如藉由比較由使用各試驗值讀取資料所引起之ECC相關資訊以選擇對應於相較於對應於其他試驗值之實際或經估計錯誤率之一最低經估計或實際錯誤率之一試驗值)之一微處理器或微控制器實施讀取電壓更新引擎140。在一特定實施例中，讀取電壓更新引擎140包含執行儲存於非揮發性記憶體104處之指令之一處理器。替代地或此外，可將由該處理器執行之可執行指令儲存於並非為非揮發性記憶體104之部分之一分離記憶體位置處(諸如在一唯讀記憶體(ROM)或記憶體152處)。
在一特定實施例中，可在經組態以選擇性耦合至一或多個外部裝置之一可攜式裝置中實施圖1之資料儲存裝置102。然而，在其他實 施例中，資料儲存裝置102可附接或嵌入於一或多個主機裝置內，諸如在一主機通信裝置之一殼體內。例如，資料儲存裝置102可在一經封裝設備(諸如一無線電話、一個人數位助理(PDA)、一遊戲裝置或控制台、一可攜式導航裝置或使用內部非揮發性記憶體之其他裝置)內。
本文中所描述之實施例之描繪意在提供各種實施例之一大致理解。其他實施例可經利用且自本發明匯出使得可在不脫離本發明之範疇之情況下作出結構及邏輯替代及改變。本發明意在涵蓋各種實施例之任何及全部後續調適或變動。
以上所揭示之目標係應視為闡釋性且非限制性的，且隨附申請專利範圍意在涵蓋全部此等修改、改良及其他實施例，其等落在本發明之範疇內。因此，至法律允許之最大程度，本發明之範疇應藉由以下申請專利範圍及其等效物之最寬廣可允許解釋判定且不應受前述詳細描述限制或限定。

Claims (24)

  1. 一種更新讀取電壓以產生至少一第一更新讀取電壓及一第二更新讀取電壓之方法，該方法包括：在包含一控制器及一多層單元(MLC)非揮發性記憶體之一資料儲存裝置中，執行：使用多個第一試驗組讀取電壓(multiple first trial sets of read voltages)自該MLC非揮發性記憶體讀取資料之多個第一標記，藉由反復調整一第一讀取電壓而不調整一第二讀取電壓而產生該多個第一試驗組讀取電壓，其中該多個第一試驗組讀取電壓之至少一第一讀取電壓經組態用於讀取對應於該MLC非揮發性記憶體之記憶體單元的狀態之資料；及儲存包含該第一更新讀取電壓及該第二更新讀取電壓之更新讀取電壓，其中該第一更新讀取電壓包含該第一讀取電壓之一第一值，基於第一錯誤校正寫碼(ECC)相關資訊及基於該多個第一標記而選擇該第一值，其中該第二更新讀取電壓包含該第二讀取電壓之一第二值，該第二值係基於反復調整該第二讀取電壓而不調整該第一讀取電壓而被選擇以用來產生多個第二試驗組讀取電壓，使用該多個第二試驗組讀取電壓以自該MLC非揮發性記憶體讀取資料之多個第二標記，且其中該多個第二試驗組讀取電壓之各者包含該第一值及該第二讀取電壓之一反復調整版本。
  2. 如請求項1之方法，其中反復調整該第一讀取電壓包含：根據一第一步長產生該第一讀取電壓之一組第一值；及在基於該第一ECC相關資訊之一部分識別該組第一值之該等第一值之一者之後，根據小於該第一步長之一第二步長產生該第一讀取電壓之一第二組第一值。
  3. 如請求項1之方法，其中複數個第一ECC操作之一者係在該多個第一標記上執行，且其中在執行該複數個第一ECC操作之後選擇該第一值。
  4. 如請求項1之方法，其中該第一ECC相關資訊對應於一徵候群值或由一ECC解碼器偵測而不調整該第一讀取電壓之錯誤之一計數之至少一者。
  5. 如請求項1之方法，其中該第一ECC相關資訊對應於一解碼操作之一時間長度。
  6. 如請求項1之方法，其中該第一ECC相關資訊對應於在一解碼操作期間改變之位元值之一計數或參考資料與該多個第一標記之各者之一相似性。
  7. 如請求項1之方法，其中進一步基於與該等第二標記相關聯之ECC相關操作而選擇該第二值。
  8. 如請求項1之方法，其中：使用該多個第一試驗組讀取電壓讀取該MLC非揮發性記憶體產生該多個第一標記；及使用該多個第二試驗組讀取電壓讀取該MLC非揮發性記憶體產生該等第二標記。
  9. 一種產生一組更新讀取電壓之方法，該方法包括：在包含一控制器及一多層單元(MLC)非揮發性記憶體之一資料儲存裝置中，執行：使用複數個讀取電壓自該MLC非揮發性記憶體讀取資料之多個標記以產生至少兩組感測資料，反復調整一第一讀取電壓而不調整至少一額外讀取電壓而產生該複數個讀取電壓，其中該複數個讀取電壓之至少一讀取電壓經組態用於讀取對應於該MLC非揮發性記憶體之記憶體單元的狀態之資料；在讀取該多個標記之後，對該至少兩組感測資料執行一逐位元邏輯互斥OR運算；基於該多個標記執行複數個錯誤校正寫碼(ECC)相關操作，其中針對該第一讀取電壓之該等反復調整之各者執行該複數個ECC相關操作之一ECC相關操作；及在執行該複數個ECC相關操作之後，選擇該組更新讀取電壓，其中該組更新讀取電壓包含一第一更新讀取電壓及基於該第一更新讀取電壓而產生之一第二更新讀取電壓，該第一更新讀取電壓與基於該複數個ECC相關操作之該第一讀取電壓之一值相關聯。
  10. 如請求項9之方法，其進一步包括對該邏輯互斥OR運算之一結果執行一逐位元邏輯逆運算。
  11. 如請求項9之方法，其中該複數個ECC相關操作係用以產生對應於在一解碼操作期間改變之位元值之一計數之ECC相關資訊。
  12. 如請求項9之方法，其中該第二更新讀取電壓包含一第二讀取電壓之一第二值，基於反復調整該第二讀取電壓而不調整該第一讀取電壓來產生多個第二讀取電壓且基於與資料之多個第二標記相關聯之ECC相關操作而選擇該第二值。
  13. 如請求項12之方法，其中：該複數個讀取電壓包含多個第一試驗組讀取電壓；使用該多個第一試驗組讀取電壓自該MLC非揮發性記憶體讀取而產生該多個標記；及該多個第二讀取電壓包含多個第二試驗組讀取電壓，該多個第二試驗組讀取電壓之各者包含該第二讀取電壓之一反復調整版本且包含該值；及使用該多個第二試驗組讀取電壓自該MLC非揮發性記憶體讀取而產生該資料之多個第二標記。
  14. 一種資料儲存裝置，其包括：一控制器；及耦合至該控制器之一多層單元(MLC)非揮發性記憶體，其中該控制器經組態以：使用多個第一試驗組讀取電壓自該MLC非揮發性記憶體讀取資料之多個第一標記，藉由反復調整一第一讀取電壓而不調整一第二讀取電壓而產生該多個第一試驗組讀取電壓，其中該多個第一試驗組讀取電壓之至少一第一讀取電壓經組態用於讀取對應於該MLC非揮發性記憶體之記憶體單元的狀態之資料；使用多個第二試驗組讀取電壓自該MLC非揮發性記憶體讀取資料之多個第二標記以產生第二讀取電壓，藉由反復調整該第二讀取電壓而不調整該第一讀取電壓而產生該多個第二試驗組讀取電壓，其中該多個第二試驗組讀取電壓之各者包含該第一讀取電壓之一第一值及該第二讀取電壓之一反復調整版本；及儲存包含一第一更新讀取電壓及一第二更新讀取電壓之一組更新讀取電壓，該第一更新讀取電壓包含該第一讀取電壓之該第一值，該第二更新讀取電壓包含該第二讀取電壓之一第二值，基於第一錯誤校正寫碼(ECC)相關資訊及基於該多個第一標記而選擇該第一值，該第二值基於與該多個第二標記相關聯之ECC相關操作。
  15. 如請求項14之資料儲存裝置，其中該控制器進一步經組態以：藉由比較該第一ECC相關資訊與第二ECC相關資訊來判定是否已滿足一收斂條件，該第二ECC相關資訊由該多個第二標記所引起；及回應於判定還未滿足該收斂條件，基於第三ECC相關資訊且基於根據第三讀取電壓之該資料之第三標記判定第二更新讀取電壓。
  16. 如請求項14之資料儲存裝置，其中該控制器經組態以藉由根據一第一步長產生該第一讀取電壓之一組第一值而反復調整該第一讀取電壓，及在基於該第一ECC相關資訊之一部分識別該組第一值之該等第一值之一者之後，根據小於該第一步長之一第二步長產生該第一讀取電壓之一第二組第一值。
  17. 如請求項14之資料儲存裝置，其中該控制器進一步經組態以基於該第一更新讀取電壓而產生該第二更新讀取電壓且使用該第一更新讀取電壓及該第二更新讀取電壓而不用產生更新之第一讀取電壓以儲存該組更新讀取電壓。
  18. 如請求項14之資料儲存裝置，其中該第一ECC相關資訊對應於由一ECC解碼器產生之一徵候群值。
  19. 如請求項14之資料儲存裝置，其中該第一ECC相關資訊對應於由一ECC解碼器偵測之錯誤之一計數或一解碼操作之一時間長度。
  20. 如請求項14之資料儲存裝置，其中該第一ECC相關資訊對應於在一解碼操作期間改變之位元值之一計數。
  21. 如請求項14之資料儲存裝置，其中該第一ECC相關資訊對應於參考資料與該多個第一標記之各者之一相似性。
  22. 如請求項14之資料儲存裝置，其中該第二值係基於該等第二讀取電壓。
  23. 如請求項14之資料儲存裝置，其中該控制器進一步經組態以讀取該多個第一標記而產生至少兩組感測資料，且在讀取該多個第一標記之後，基於該至少兩組感測資料執行一或多個逐位元邏輯運算。
  24. 如請求項23之資料儲存裝置，其中該一或多個逐位元邏輯運算包含：對該至少兩組感測資料執行一互斥OR運算；及對該互斥OR運算之一結果執行一邏輯逆運算。
TW103118491A 2013-05-31 2014-05-27 更新讀取電壓 TWI623937B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201361829646P 2013-05-31 2013-05-31
US61/829,646 2013-05-31
US13/967,145 US9728263B2 (en) 2013-05-31 2013-08-14 Method and device for iteratively updating read voltages
US13/967,145 2013-08-14

Publications (2)

Publication Number Publication Date
TW201511016A TW201511016A (zh) 2015-03-16
TWI623937B true TWI623937B (zh) 2018-05-11

Family

ID=51984939

Family Applications (1)

Application Number Title Priority Date Filing Date
TW103118491A TWI623937B (zh) 2013-05-31 2014-05-27 更新讀取電壓

Country Status (5)

Country Link
US (1) US9728263B2 (zh)
KR (1) KR20160013843A (zh)
CN (1) CN105074831B (zh)
TW (1) TWI623937B (zh)
WO (1) WO2014193703A1 (zh)

Families Citing this family (63)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9025393B2 (en) * 2013-03-25 2015-05-05 Seagate Technology Llc Method of optimizing solid state drive soft retry voltages
TWI512732B (zh) * 2013-08-30 2015-12-11 Phison Electronics Corp 解碼方法、記憶體儲存裝置與非揮發性記憶體模組
US9812193B2 (en) * 2013-11-08 2017-11-07 SK Hynix Inc. Threshold estimation using bit flip counts and minimums
US9209835B2 (en) * 2013-11-27 2015-12-08 Seagate Technology Llc Read retry for non-volatile memories
US9818488B2 (en) * 2015-10-30 2017-11-14 Seagate Technology Llc Read threshold voltage adaptation using bit error rates based on decoded data
US10276247B2 (en) 2013-12-20 2019-04-30 Seagate Technology Llc Read retry operations with estimation of written data based on syndrome weights
TWI540586B (zh) * 2014-04-15 2016-07-01 群聯電子股份有限公司 解碼方法、記憶體儲存裝置、記憶體控制電路單元
US9558064B2 (en) * 2015-01-28 2017-01-31 Micron Technology, Inc. Estimating an error rate associated with memory
US9842022B2 (en) * 2016-01-20 2017-12-12 Intel Corporation Technologies for reducing latency in read operations
TWI595498B (zh) * 2016-01-20 2017-08-11 大心電子（英屬維京群島）股份有限公司 解碼方法、記憶體儲存裝置及記憶體控制電路單元
KR102609130B1 (ko) * 2016-02-17 2023-12-05 삼성전자주식회사 읽기 전압 서치 유닛을 포함하는 데이터 저장 장치
US9972383B2 (en) * 2016-03-08 2018-05-15 Macronix International Co., Ltd. Reading memory cells
TWI592869B (zh) 2016-04-22 2017-07-21 大心電子（英屬維京群島）股份有限公司 解碼方法、記憶體儲存裝置及記憶體控制電路單元
CN106057243B (zh) * 2016-05-27 2019-10-18 华为技术有限公司 应用读参考电压确定方法及装置
US10180868B2 (en) * 2016-07-08 2019-01-15 Seagate Technology Llc Adaptive read threshold voltage tracking with bit error rate estimation based on non-linear syndrome weight mapping
US10290358B2 (en) 2016-07-08 2019-05-14 Seagate Technology Llc Independent read threshold voltage tracking for multiple dependent read threshold voltages using syndrome weights
US10289484B2 (en) * 2016-09-16 2019-05-14 Micron Technology, Inc. Apparatuses and methods for generating probabilistic information with current integration sensing
US10262743B2 (en) 2016-10-25 2019-04-16 Sandisk Technologies Llc Command sequence for first read solution for memory
US9952944B1 (en) 2016-10-25 2018-04-24 Sandisk Technologies Llc First read solution for memory
CN108257642B (zh) * 2016-12-29 2021-08-17 北京忆恒创源科技股份有限公司 读阈值设置方法与装置
US10468117B2 (en) * 2017-01-12 2019-11-05 Sandisk Technologies Llc Read threshold adjustment with feedback information from error recovery
CN106843771B (zh) * 2017-01-26 2019-11-19 合肥兆芯电子有限公司 存储器重读方法、存储器控制电路单元及存储器存储装置
JP2018163724A (ja) * 2017-03-27 2018-10-18 東芝メモリ株式会社 メモリシステム
US10140040B1 (en) 2017-05-25 2018-11-27 Micron Technology, Inc. Memory device with dynamic program-verify voltage calibration
US10452480B2 (en) * 2017-05-25 2019-10-22 Micron Technology, Inc. Memory device with dynamic processing level calibration
US10290347B2 (en) 2017-06-30 2019-05-14 Western Digital Technologies, Inc. Compacting operating parameter groups in solid state memory devices
US10289341B2 (en) 2017-06-30 2019-05-14 Western Digital Technologies, Inc. Operating parameter offsets in solid state memory devices
US10236067B2 (en) * 2017-08-02 2019-03-19 International Business Machines Corporation State-dependent read voltage threshold adaptation for nonvolatile memory
US10347315B2 (en) 2017-10-31 2019-07-09 Sandisk Technologies Llc Group read refresh
US10418097B2 (en) * 2017-11-27 2019-09-17 Western Digital Technologies, Inc. Non-volatile storage system with read calibration
KR102648618B1 (ko) * 2018-03-28 2024-03-19 에스케이하이닉스 주식회사 컨트롤러, 그것의 동작방법 및 컨트롤러를 포함하는 메모리 시스템
CN110364207B (zh) * 2018-04-11 2022-01-11 深圳大心电子科技有限公司 解码方法以及储存控制器
KR102567314B1 (ko) * 2018-04-27 2023-08-17 에스케이하이닉스 주식회사 메모리 시스템 및 그것의 동작방법
US10990466B2 (en) 2018-06-20 2021-04-27 Micron Technology, Inc. Memory sub-system with dynamic calibration using component-based function(s)
JP2020047337A (ja) 2018-09-18 2020-03-26 キオクシア株式会社 メモリシステム
US10811091B2 (en) * 2018-10-12 2020-10-20 Western Digital Technologies, Inc. Adaptive processing for read threshold voltage calibration
US11334786B2 (en) * 2019-04-25 2022-05-17 International Business Machines Corporation System and method for an error-aware runtime configurable memory hierarchy for improved energy efficiency
KR102660417B1 (ko) 2019-07-24 2024-04-24 삼성전자주식회사 반도체 메모리 장치 및 이의 동작 방법
US11010244B2 (en) * 2019-09-16 2021-05-18 Macronix International Co., Ltd. Memory data management method
CN111026675B (zh) * 2019-12-06 2022-02-15 华中科技大学 一种高效的闪存数据刷新方法及基于闪存的固态硬盘
US12093562B2 (en) * 2020-01-20 2024-09-17 SK Hynix Inc. Controller with smart scheduling and method of operating the controller
US12009034B2 (en) 2020-03-02 2024-06-11 Micron Technology, Inc. Classification of error rate of data retrieved from memory cells
US11086572B1 (en) * 2020-03-02 2021-08-10 Micron Technology, Inc. Self adapting iterative read calibration to retrieve data from memory cells
CN113362877B (zh) * 2020-03-03 2022-06-03 杭州海康存储科技有限公司 一种阈值电压确定方法和装置
TWI747231B (zh) * 2020-04-08 2021-11-21 慧榮科技股份有限公司 閃存裝置的開卡電腦程式產品及方法以及裝置
US11257546B2 (en) 2020-05-07 2022-02-22 Micron Technology, Inc. Reading of soft bits and hard bits from memory cells
US10998041B1 (en) 2020-05-07 2021-05-04 Western Digital Technologies, Inc. Calibrating non-volatile memory read thresholds
KR20210143612A (ko) 2020-05-20 2021-11-29 삼성전자주식회사 비휘발성 메모리 및 비휘발성 메모리의 동작 방법
US10991444B1 (en) 2020-05-28 2021-04-27 Western Digital Technologies, Inc. Tiered read reference calibration
US11488682B2 (en) 2020-06-24 2022-11-01 Sandisk Technologies Llc Calibration for integrated memory assembly
US11907571B2 (en) 2020-07-13 2024-02-20 SK Hynix Inc. Read threshold optimization systems and methods using domain transformation
US11355204B2 (en) 2020-09-03 2022-06-07 SK Hynix Inc. Efficient read-threshold calculation method for parametric PV-level modeling
KR20220077766A (ko) * 2020-12-02 2022-06-09 에스케이하이닉스 주식회사 반도체 메모리 장치, 컨트롤러 및 이들을 포함하는 메모리 시스템의 동작 방법
US11500564B2 (en) * 2021-01-20 2022-11-15 Micron Technology, Inc. Grouping blocks based on power cycle and power on time
US11430530B2 (en) 2021-01-25 2022-08-30 SK Hynix Inc. Deep learning based program-verify modeling and voltage estimation for memory devices
US11514999B2 (en) 2021-04-16 2022-11-29 SK Hynix Inc. Systems and methods for parametric PV-level modeling and read threshold voltage estimation
US11443828B1 (en) * 2021-04-26 2022-09-13 Micron Technology, Inc. Read threshold adjustment techniques for memory
CN113327640A (zh) * 2021-05-13 2021-08-31 长江存储科技有限责任公司 一种读取电压确定方法、装置、设备及存储介质
US11749354B2 (en) 2021-07-13 2023-09-05 SK Hynix Inc. Systems and methods for non-parametric PV-level modeling and read threshold voltage estimation
US11769555B2 (en) 2021-07-27 2023-09-26 SK Hynix Inc. Read threshold voltage estimation systems and methods for parametric PV-level modeling
US11769556B2 (en) 2021-07-27 2023-09-26 SK Hynix Inc. Systems and methods for modeless read threshold voltage estimation
US11854629B2 (en) 2021-11-22 2023-12-26 SK Hynix Inc. System and method for non-parametric optimal read threshold estimation using deep neural network
US11934266B2 (en) * 2022-06-01 2024-03-19 Micron Technology, Inc. Memory compaction management in memory devices

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110161775A1 (en) * 2009-12-24 2011-06-30 Hanan Weingarten System and method for setting a flash memory cell read threshold
US8099652B1 (en) * 2010-12-23 2012-01-17 Sandisk Corporation Non-volatile memory and methods with reading soft bits in non uniform schemes
US20120140560A1 (en) * 2010-12-07 2012-06-07 Tsung-Chieh Yang Method and memory controller for reading data stored in flash memory by referring to binary digit distribution characteristics of bit sequences read from flash memory
US20120166913A1 (en) * 2010-12-23 2012-06-28 Idan Alrod Non-Volatile Memory And Methods With Asymmetric Soft Read Points Around Hard Read Points
US20120265927A1 (en) * 2011-04-15 2012-10-18 Cho Kyoung-Lae Method of operating memory controller, memory controller, memory device and memory system
US20120268994A1 (en) * 2009-11-06 2012-10-25 Hiroyuki Nagashima Memory system
WO2013048467A1 (en) * 2011-09-30 2013-04-04 Intel Corporation Generation of far memory access signals based on usage statistic tracking
US20130132652A1 (en) * 2010-01-27 2013-05-23 Fusion-Io, Inc. Managing non-volatile media

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7954037B2 (en) 2005-10-25 2011-05-31 Sandisk Il Ltd Method for recovering from errors in flash memory
US7818653B2 (en) 2006-09-28 2010-10-19 Sandisk Corporation Methods of soft-input soft-output decoding for nonvolatile memory
US7814401B2 (en) 2006-12-21 2010-10-12 Ramot At Tel Aviv University Ltd. Soft decoding of hard and soft bits read from a flash memory
US7876621B2 (en) 2007-04-23 2011-01-25 Sandisk Il Ltd. Adaptive dynamic reading of flash memories
US8464131B2 (en) 2008-06-23 2013-06-11 Ramot At Tel Aviv University Ltd. Reading a flash memory by constrained decoding
US7821839B2 (en) 2008-06-27 2010-10-26 Sandisk Il Ltd. Gain control for read operations in flash memory
US9141475B2 (en) 2008-11-23 2015-09-22 Sandisk Technologies Methods for tag-grouping of blocks in storage devices
US8374026B2 (en) 2009-01-30 2013-02-12 Sandisk Il Ltd. System and method of reading data using a reliability measure
US8451664B2 (en) * 2010-05-12 2013-05-28 Micron Technology, Inc. Determining and using soft data in memory devices and systems
US8503237B1 (en) * 2011-05-18 2013-08-06 Western Digital Technologies, Inc. System and method for data recovery in a solid state storage device
US9158621B2 (en) 2011-08-29 2015-10-13 Sandisk Technologies Inc. System and method of copying data
US8838883B2 (en) * 2012-04-13 2014-09-16 Sandisk Technologies Inc. System and method of adjusting a programming step size for a block of a memory
US8938659B2 (en) * 2012-05-04 2015-01-20 Lsi Corporation Low-density parity-check decoder disparity preprocessing
US8605502B1 (en) 2012-05-22 2013-12-10 Sandisk Technologies Inc. Systems and methods of updating read voltages
US8811076B2 (en) 2012-07-30 2014-08-19 Sandisk Technologies Inc. Systems and methods of updating read voltages
US8874992B2 (en) 2012-08-31 2014-10-28 Sandisk Technologies Inc. Systems and methods to initiate updating of reference voltages
US9081708B2 (en) * 2012-11-16 2015-07-14 Freescale Semiconductor, Inc. Dynamic read scheme for high reliability high performance flash memory
US9025374B2 (en) 2012-12-13 2015-05-05 Sandisk Technologies Inc. System and method to update read voltages in a non-volatile memory in response to tracking data
US9235467B2 (en) * 2013-03-15 2016-01-12 Pmc-Sierra Us, Inc. System and method with reference voltage partitioning for low density parity check decoding
US9147490B2 (en) 2013-03-15 2015-09-29 Sandisk Technologies Inc. System and method of determining reading voltages of a data storage device
US9025393B2 (en) * 2013-03-25 2015-05-05 Seagate Technology Llc Method of optimizing solid state drive soft retry voltages
KR102108839B1 (ko) * 2013-06-12 2020-05-29 삼성전자주식회사 불휘발성 메모리 장치를 포함하는 사용자 장치 및 그것의 데이터 쓰기 방법

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120268994A1 (en) * 2009-11-06 2012-10-25 Hiroyuki Nagashima Memory system
US20110161775A1 (en) * 2009-12-24 2011-06-30 Hanan Weingarten System and method for setting a flash memory cell read threshold
US20130132652A1 (en) * 2010-01-27 2013-05-23 Fusion-Io, Inc. Managing non-volatile media
US20120140560A1 (en) * 2010-12-07 2012-06-07 Tsung-Chieh Yang Method and memory controller for reading data stored in flash memory by referring to binary digit distribution characteristics of bit sequences read from flash memory
US8099652B1 (en) * 2010-12-23 2012-01-17 Sandisk Corporation Non-volatile memory and methods with reading soft bits in non uniform schemes
US20120166913A1 (en) * 2010-12-23 2012-06-28 Idan Alrod Non-Volatile Memory And Methods With Asymmetric Soft Read Points Around Hard Read Points
US20120265927A1 (en) * 2011-04-15 2012-10-18 Cho Kyoung-Lae Method of operating memory controller, memory controller, memory device and memory system
WO2013048467A1 (en) * 2011-09-30 2013-04-04 Intel Corporation Generation of far memory access signals based on usage statistic tracking

Also Published As

Publication number Publication date
TW201511016A (zh) 2015-03-16
KR20160013843A (ko) 2016-02-05
US9728263B2 (en) 2017-08-08
US20140355340A1 (en) 2014-12-04
WO2014193703A1 (en) 2014-12-04
CN105074831A (zh) 2015-11-18
CN105074831B (zh) 2019-03-15

Similar Documents

Publication Publication Date Title
TWI623937B (zh) 更新讀取電壓
US9697905B2 (en) Updating read voltages using syndrome weight comparisons
US20170148510A1 (en) Updating read voltages
US10475523B2 (en) Updating read voltages triggered by the rate of temperature change
US20150085571A1 (en) Updating read voltages
US9240235B2 (en) Mitigating disturb effects for non-volatile memory
US9043678B2 (en) Detecting effect of corrupting event on preloaded data in non-volatile memory
KR101891378B1 (ko) 메모리 블록에 대한 프로그래밍 단계 사이즈를 조정하는 시스템 및 방법
US9025374B2 (en) System and method to update read voltages in a non-volatile memory in response to tracking data
TW201435899A (zh) 使用於非揮發性記憶體元件之對數槪似比率（ｌｌｒ）最佳化和修正非揮發性記憶體元件之錯誤的方法
US9786379B2 (en) Data storage device and data maintenance method
US9165649B2 (en) Systems and methods of shaping data
KR20140093227A (ko) 디폴트 판독 임계값의 대체물을 생성하는 시스템 및 방법
US10489246B2 (en) Data storage device and data maintenance method thereof
US9286993B2 (en) Determining read voltages for reading memory
TW201346923A (zh) 使用單一錯誤偵測奇偶校驗的抹除修正
US9405620B2 (en) Data storage device and error correction method thereof
US20160283319A1 (en) Data storage device and encoding method thereof
CN112262436A (zh) 读取错误恢复
WO2014164019A1 (en) Tracking erase operations to regions of non-volatile memory
US9239751B1 (en) Compressing data from multiple reads for error control management in memory systems

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees