TWI623644B - 用於嚴峻環境之鈍化層及其製造方法 - Google Patents

用於嚴峻環境之鈍化層及其製造方法 Download PDF

Info

Publication number
TWI623644B
TWI623644B TW103108627A TW103108627A TWI623644B TW I623644 B TWI623644 B TW I623644B TW 103108627 A TW103108627 A TW 103108627A TW 103108627 A TW103108627 A TW 103108627A TW I623644 B TWI623644 B TW I623644B
Authority
TW
Taiwan
Prior art keywords
layer
insulating layer
forming
nanoparticles
passivation layer
Prior art date
Application number
TW103108627A
Other languages
English (en)
Other versions
TW201447015A (zh
Inventor
安道 拉斯 菲
法比昂 波爾克
安卓 葛拉漢
蓋瑞 亞馬
Original Assignee
羅伯特博斯奇股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 羅伯特博斯奇股份有限公司 filed Critical 羅伯特博斯奇股份有限公司
Publication of TW201447015A publication Critical patent/TW201447015A/zh
Application granted granted Critical
Publication of TWI623644B publication Critical patent/TWI623644B/zh

Links

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00777—Preserve existing structures from alteration, e.g. temporary protection during manufacturing
    • B81C1/00785—Avoid chemical alteration, e.g. contamination, oxidation or unwanted etching
    • B81C1/00809—Methods to avoid chemical alteration not provided for in groups B81C1/00793 - B81C1/00801
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3192—Multilayer coating
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2201/00—Manufacture or treatment of microstructural devices or systems
    • B81C2201/01—Manufacture or treatment of microstructural devices or systems in or on a substrate
    • B81C2201/0101—Shaping material; Structuring the bulk substrate or layers on the substrate; Film patterning
    • B81C2201/016—Passivation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02178—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing aluminium, e.g. Al2O3
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02601—Nanoparticles
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/3141—Deposition using atomic layer deposition techniques [ALD]
    • H01L21/3142—Deposition using atomic layer deposition techniques [ALD] of nano-laminates, e.g. alternating layers of Al203-Hf02
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H10N70/8833—Binary metal oxides, e.g. TaOx

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Formation Of Insulating Films (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Micromachines (AREA)
  • Ceramic Engineering (AREA)

Abstract

本發明提供一種製造鈍化層之方法及一種用於電子裝置之鈍化層。該鈍化層包括至少一個鈍化膜層及至少一個奈米粒子層。第一膜層由諸如氧化鋁(Al2O3)之絕緣基質形成，且諸如鉑奈米粒子層之第一層貴金屬奈米粒子層沈積於該第一膜層上。額外層由交替之膜層及奈米粒子層形成。該所得鈍化層提供薄及穩固之高膜品質鈍化層以保護電子裝置、組件及系統免受破壞性的環境條件。

Description

用於嚴峻環境之鈍化層及其製造方法
本申請案主張2013年3月15日申請之美國臨時申請案第61/786,959的權利，其全部揭示內容以引用的方式併入本文中。
本揭示案係關於包括積體電路之電子裝置，且更特定言之係關於一種用於積體電路之鈍化層。
積體電路之製造包括形成鈍化層，該等鈍化層藉由使積體電路之某些特徵與不希望有之電及化學條件絕緣來提供電穩定性。通常，鈍化層由一氮化矽(SiN)或碳化矽(SiC)呈厚膜形式形成。然而，此等類型之鈍化層僅足以充當對抗某些環境條件之障壁。在面對其他環境條件時，此等類型之鈍化層不足以穩固到防止該等環境條件影響該積體電路。因此，當製造某些類型之積體電路時，厚膜並非總是一種可能的選擇。
另外，使用此等類型之鈍化層可能會影響該積體電路之操作。例如，影響製造為積體電路之感測器的操作。另外，若鈍化膜具有高品質，僅所述材料，即SiN和SiC為適當的。為實現高品質膜，要求大於五百(500)攝氏度(℃)之高沈積溫度。此等溫度經常與裝置或電路要求的保護不相容。
因此，對用於製造積體電路、電氣裝置及包括微機電系統(MEMS)裝置之組件之鈍化層存在需要。
本揭示案係關於積體電路領域，其包括經組態以感測多種包括壓力、聲音及環境條件(諸如濕度)之條件的微機電系統及裝置。不同具體實例中之MEMS裝置包括典型地形成於諸如矽之基板上或內部之感測器及致動器。除感測器外之裝置亦可受益於使用所述鈍化層及製造鈍化層之方法。例如，微電機壓力感測器及加速計亦可受益。因此，所述鈍化層及製造方法改良積體電路之使用及可操作性，包括經歷破壞性環境條件及通常嚴峻環境條件之感測器、壓力感測器及加速計。
另外，因為鈍化層可以極薄且由於其複合性非常穩固，所以該層其供給光學元件。光學元件尤其包括觸控螢幕、用戶介面及透鏡。
所述鈍化層及製造方法提供一種具有高膜品質之薄且穩固的鈍化層。在一個具體實例中，該鈍化層可以使用大約不到三百(300)℃沈積溫度形成。在另一具體實例中，該鈍化層是施加低至約一百(100)℃之低溫形成。因此，不同具體實例中之鈍化層用於所有類型之電路及感測器。另外，在一些具體實例中，在積體電路上合併一或多種實驗室功能之拋棄式裝置，包括例如生物感測器及實驗室晶片裝置合併所揭示之鈍化層。另外，包括塑膠之該等裝置合併該鈍化層。在一些具體實例中，該薄膜亦以生物相容性方式實現。經由原子層沈積之沈積過程允許極端保形沈積且允許以較高的縱橫比/高地形保護系統。
一個具體實例中之形成電子裝置的方法包括形成包括感測器層之基底部分、使用原子層沈積(ALD)於該感測器層上形成第一絕緣層、於該第一絕緣層之上表面上沈積第一複數個貴金屬奈米粒子；及藉由ALD於該第一絕緣層之該上表面之部分上及該第一複數個貴金屬奈米粒子上形成第二絕緣層。
一個具體實例中之電子裝置包括基底部分及於該感測器部 分上之鈍化層，該鈍化層包括藉由原子層沈積(ALD)於該基底部分之表面上所形成之絕緣基底層、使用ALD於該基底層上所形成之絕緣材料及貴金屬奈米粒子之基質，及藉由ALD於該基質上所形成之絕緣帽層。
100‧‧‧電子裝置
102‧‧‧鈍化層
104‧‧‧鈍化層
106‧‧‧基底層
108‧‧‧基質
110‧‧‧貴金屬奈米粒子
112‧‧‧絕緣材料
114‧‧‧帽層
150‧‧‧基底部分
152‧‧‧基底層
154‧‧‧貴金屬奈米粒子
156‧‧‧絕緣材料之第二層
158‧‧‧奈米粒子之第二層
圖1描繪包括具有第一厚度基質之鈍化層的電子裝置之透射電子顯微鏡(TEM)影像。
圖2顯示圖1之TEM影像的放大視圖，說明基質之絕緣材料部分及奈米粒子部分。
圖3描繪包括具有第二厚度基質之鈍化層的另一個電子裝置之TEM影像。
圖4顯示圖3之TEM影像的放大視圖，說明基質之絕緣材料部分及奈米粒子部分。
圖5至8描繪於電子裝置之基底部分上形成鈍化層之方法。
為了促進對本發明之原理之理解，現在將對圖式中所說明且在以下書面說明書中所描述之具體實例進行參考。從而應理解不欲對本揭示案的範圍進行限制。應進一步理解，本揭示案包括所說明具體實例之任何變更及修改且進一步包括應用如本揭示案所屬領域一般技術者正常所想到之本揭示案的原理。
圖1至4描繪包括鈍化層102之電子裝置100的透射電子顯微鏡(TEM)影像。該電子裝置100包括上面形成有鈍化層102之基底部分104。在描述為形成於基底部分104之上表面上的同時，鈍化層102可能另外及/或者形成於基底部分104之側上。
鈍化層102包括使用諸如ALD之方法以絕緣材料所形成之基底層106，儘管PVD用於另一具體實例中。在圖1至2之具體實例中， 該基底層106由Al2O3形成以提供大約5至6奈米之厚度。在其他具體實例中，該基底層厚度為幾埃(angstrom)。
包括貴金屬奈米粒子110(其表現為大的黑暗圓形物體，特別在圖2至4中)及絕緣材料112(其外觀上類似於基底層106)之基質108位於基底層106上方。在圖2中，可以辨別五層貴金屬奈米粒子110。每一層奈米粒子由一層絕緣材料與該相鄰層的奈米粒子分開，產生四個絕緣材料中間層。此具體實例中之貴金屬奈米粒子110為直徑約4奈米之鉑貴金屬奈米粒子。基質108之總厚度為約24.2奈米。因此，每一層絕緣材料(如層16)為約1奈米厚。
在圖3及4中，可以辨別大約七層貴金屬奈米粒子110。類似於圖2中所示之奈米粒子層，圖3及4中所示之各奈米粒子層由一層絕緣材料與相鄰層的奈米粒子分開，產生六個絕緣材料中間層。此具體實例中之貴金屬奈米粒子110為直徑約4奈米之鉑貴金屬奈米粒子。因此，圖3及4中所示之基質108之總厚度大於24.2奈米。
在圖1至4之具體實例中，絕緣材料之帽層114設置於貴金屬奈米粒子的最上層上方。在一些具體實例中，該帽層114具有與該基底層106類似之厚度及材料。在其他具體實例中，該帽層114約與該中間絕緣層厚度相同，或更薄。
該鈍化層104防止不同感測器/裝置區域電路短路。鉑在前述實施例中描述為用作該貴金屬奈米粒子，但是已知諸如金(Au)之其他貴金屬對嚴峻或破壞性的環境極端地惰性，諸如彼等具有化學侵蝕性之環境。因此，在其他具體實例中，使用其他貴金屬奈米粒子。在利用其他貴金屬之其他具體實例中，該等奈米粒子較佳為實質上與圖1至4中之鉑奈米粒子尺寸相同。亦已知除貴金屬外之材料對嚴峻或破壞性的環境能恢復活力。因此，在其他實施例中，使用除諸如鋁、鈦、氮化鈦、鎢及釕之貴 金屬外之材料的奈米粒子。另外，在Al2O3描述為用於該絕緣材料的同時，在其他具體實例中，使用其他絕緣材料，包括氧化鉿(HfO2)及二氧化鋯(ZrO2)或其組合。術語「電子裝置」並非意謂著限於任何一個特殊裝置且包括諸如感測器、積體電路及插入機構之裝置。因此，如本文所用之術語「基底部分」可以包括上面形成有鈍化層之感測器、積體電路、插入機構或其類似物之任何部分。
圖5至8描繪一種於基底部分150上形成鈍化層之方法，該基底部分在一個具體實例中包括矽外層。起初參考圖5，基底層152沈積於基底部分150上。根據任何所要之方法在一個具體實例中形成基底部分150。在一些具體實例中，基底部分150為感測器區域之外層，或甚至為感測器區域之薄膜。
該基底層152為絕緣材料層。在一個具體實例中，基底層152為幾埃厚度之薄Al2O3層。在一些具體實例中，該基底層152為幾奈米厚。該基底層152可能沈積於由諸如矽之材料所形成的基底部分上，鄰近於形成於基底部分上之一或多種導體。基底層152提供絕緣材料之基底層，其實質上防止所形成之包括MEMS感測器及加速計之裝置的不同區域電路短路。
藉由使用原子層沈積(ALD)之轉換法續續形成該鈍化層。所圖6所說明，在沈積諸如氧化鋁(Al2O3)之絕緣材料基底層以形成基底層152之後，諸如鉑(Pt)之貴金屬奈米粒子154層沈積於該基底層152上。以形成個別奈米粒子154之方式控制貴金屬奈米粒子154層之沈積過程。在一個具體實例中，奈米粒子154為Pt晶體。圖6僅用於說明性目的，且表示奈米粒子154之圓不表示奈米粒子相對於膜152厚度之實際尺寸，該等奈米粒子之各別位置亦不表示奈米粒子之間的距離。
在貴金屬奈米粒子154層可比該基底層152更厚的同時，貴 金屬奈米粒子154層厚度控制為小於貴金屬聚結之厚度，例如Pt為大約四(4)奈米。因此，一旦完成沈積奈米粒子154層之過程，實現個別奈米粒子而非連續層。因為貴金屬奈米粒子154層之厚度受到限制，所以若希望鈍化層有不同厚度，則需要時重複以上步驟以獲得所要之厚度。
例如，如圖7中所說明，絕緣材料之第二層156沈積於該層152上及該等奈米粒子154上。若要求更厚鈍化層，諸如鉑奈米粒子之奈米粒子158之第二層沈積於第二層156上(參看圖8)。需要時重複步驟以獲得所要之厚度。在一些具體實例中，使用4至50層或50層以上絕緣材料及貴金屬之堆疊。在一個具體實例中，絕緣材料之最後一層形成為比任何中間絕緣層更厚以形成諸如帽層114之帽層。
因為形成鈍化層中各層的方式，有可能對於特定應用而言必要時要混合材料。例如，不同絕緣材料層可能使用不同材料形成且不同貴金屬層可能以不同金屬形成。
膜的性質允許高度保護下伏裝置免受嚴峻或破壞性環境之侵襲。鉑粒子化學性質上極端地惰性且從而不受侵襲。絕緣Al2O3基質極端薄，僅0.1至2奈米，且因而獲得高縱橫比結構，其允許良好保護免受侵襲。
熟習此項技術者認識到，在其他具體實例中參考圖5至8所描述之方法經修改以得到經設計用於特定具體實例之多種組態。
鈍化層及包括本發明鈍化層之裝置可體現於多個不同組態中。下列具體實例提供作為實施例且不欲具有限制性。
在一個具體實例中，提供一種製造鈍化層以保護裝置免受不希望有的環境之方法。一個具體實例中之方法具有不到300℃之低沈積溫度。在一個具體實例中，實施該方法以製造互補金屬氧化物半導體(CMOS)裝置及感測器。一個具體實例中之方法具有100度或低於100度之沈積溫度以便允許與生物感測器及實驗室晶片系統相容。
在一個具體實例中，鈍化層由由於利用貴金屬奈米粒子而具有高化學惰性之粒子形成，貴金屬粒子包括鉑或金。一個具體實例中之方法包括藉由將粒子封裝於包括Al2O3、HfO2、ZrO2或其組合之絕緣基質內所實現的鉑奈米粒子電絕緣膜。在一個具體實例中，該方法包括藉由使用ALD過程製造鈍化層。在一個具體實例中，該方法包括對封裝之電子裝置的鈍化，如高度保形沈積過程。一個具體實例中之方法包括對接合線的鈍化及/與對包括微流體系統之高縱橫比結構的鈍化。
在一個具體實例中，該方法包括總膜厚度小於100奈米之鈍化層。在另一具體實例中，該方法包括總膜厚度低於50奈米之鈍化層。在一個具體實例中，該方法包括形成為包括低厚度之光學透明膜的鈍化層。一個具體實例中之方法包應用於具有光學偵測/讀出之系統的鈍化層。
如上所述之該鈍化層不限於包括由貴金屬製成之奈米粒子的材料。根據應用而定，諸如鋁、鈦、氮化鈦、鎢、釕之其他類型材料亦為可能的。
儘管以圖式及前述說明具體說明且描述本揭示案，但其性質上應視為說明性而非限制性的。鈍化層可併入廣泛多種裝置中。應理解，僅呈現了較佳具體實例且希望在本揭示案之精神範圍內的所有改變、修改及其他應用得以保護。

Claims (10)

  1. 一種形成電子裝置之方法，其包含：形成基底部分；形成鈍化層，其包括：利用原子層沈積(ALD)於該基底部分之上表面上形成第一絕緣層；於該第一絕緣層之上表面上沈積第一複數個奈米粒子；及藉由ALD於該第一絕緣層之該上表面之部分上及該第一複數個奈米粒子上形成第二絕緣層，其中該基底部分及該第一絕緣層經配置以防止電荷通過其轉移。
  2. 如申請專利範圍第1項之方法，其中該第二絕緣層為與該第一絕緣層之絕緣材料類型不同之絕緣材料類型。
  3. 如申請專利範圍第1項之方法，其中沈積該第一複數個奈米粒子包含：沈積第一複數個奈米粒子至小於該第一複數個奈米粒子聚結厚度之厚度。
  4. 如申請專利範圍第1項之方法，其中形成該鈍化層進一步包含：在該第二絕緣層上方沈積第二複數個奈米粒子；及藉由ALD於該第二絕緣層之該上表面之部分上及於該第二複數個奈米粒子上形成第三絕緣層。
  5. 如申請專利範圍第4項之方法，其中該第二複數個奈米粒子為與該第一複數個奈米粒子之材料類型不同的材料類型。
  6. 如申請專利範圍第1項之方法，其中該鈍化層在小於300℃之沈積溫度下形成。
  7. 如申請專利範圍第1項之方法，其中：形成該第一絕緣層包含在小於100℃之沈積溫度下形成該第一絕 緣層；沈積該第一複數個奈米粒子包含在小於100℃之沈積溫度下沈積該第一複數個奈米粒子；及形成該第二絕緣層包含在小於100℃之沈積溫度下形成該第二絕緣層。
  8. 如申請專利範圍第1項之方法，其中：沈積該第一複數個奈米粒子包含沈積第一複數個貴金屬奈米粒子。
  9. 如申請專利範圍第1項之方法，其中：形成該第一絕緣層包含使用ALD於該基底部分之該上表面上形成氧化鋁(Al2O3)、氧化鉿(HfO2)或二氧化鋯(ZrO2)之第一絕緣層；且形成該第二絕緣層包含藉由ALD於該上表面之該等部分上及於該第一複數個貴金屬奈米粒子上形成氧化鋁(Al2O3)、氧化鉿(HfO2)或二氧化鋯(ZrO2)之第二絕緣層。
  10. 如申請專利範圍第1項之方法，其中形成該鈍化層進一步包含：確定該鈍化層之所要厚度以保護該電子裝置免受嚴峻或破壞性環境影響；及或者在該第三絕緣層上方沈積額外奈米粒子且形成額外絕緣層直至該第一絕緣層、該第一複數個奈米粒子、該第二絕緣層、該等額外奈米粒子及該等額外絕緣層之組合厚度為該所要厚度。
TW103108627A 2013-03-15 2014-03-12 用於嚴峻環境之鈍化層及其製造方法 TWI623644B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US201361786959P 2013-03-15 2013-03-15
US61/786,959 2013-03-15

Publications (2)

Publication Number Publication Date
TW201447015A TW201447015A (zh) 2014-12-16
TWI623644B true TWI623644B (zh) 2018-05-11

Family

ID=51523854

Family Applications (1)

Application Number Title Priority Date Filing Date
TW103108627A TWI623644B (zh) 2013-03-15 2014-03-12 用於嚴峻環境之鈍化層及其製造方法

Country Status (4)

Country Link
US (1) US9233842B2 (zh)
EP (1) EP2973662B1 (zh)
TW (1) TWI623644B (zh)
WO (1) WO2014150089A1 (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10479094B2 (en) 2016-01-20 2019-11-19 Hewlett-Packard Development Company, L.P. Energy efficient printheads
US9865527B1 (en) * 2016-12-22 2018-01-09 Texas Instruments Incorporated Packaged semiconductor device having nanoparticle adhesion layer patterned into zones of electrical conductance and insulation
US9941194B1 (en) 2017-02-21 2018-04-10 Texas Instruments Incorporated Packaged semiconductor device having patterned conductance dual-material nanoparticle adhesion layer
WO2020027178A1 (ja) * 2018-07-31 2020-02-06 ホヤ レンズ タイランド リミテッド 光学製品およびその製造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070092989A1 (en) * 2005-08-04 2007-04-26 Micron Technology, Inc. Conductive nanoparticles
CN101079473A (zh) * 2006-05-25 2007-11-28 三星Sdi株式会社 有机发光器件及有机电子器件
TW200924192A (en) * 2007-07-25 2009-06-01 Basf Se Field effect elements
US20100197095A1 (en) * 2009-02-03 2010-08-05 John Mark Meldrim Methods Of Forming Memory Cells

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6368899B1 (en) * 2000-03-08 2002-04-09 Maxwell Electronic Components Group, Inc. Electronic device packaging
US7553686B2 (en) * 2002-12-17 2009-06-30 The Regents Of The University Of Colorado, A Body Corporate Al2O3 atomic layer deposition to enhance the deposition of hydrophobic or hydrophilic coatings on micro-electromechanical devices
US7989290B2 (en) * 2005-08-04 2011-08-02 Micron Technology, Inc. Methods for forming rhodium-based charge traps and apparatus including rhodium-based charge traps
KR100790861B1 (ko) * 2005-10-21 2008-01-03 삼성전자주식회사 나노 도트를 포함하는 저항성 메모리 소자 및 그 제조 방법
US20080237822A1 (en) 2007-03-30 2008-10-02 Raravikar Nachiket R Microelectronic die having nano-particle containing passivation layer and package including same
US8367506B2 (en) * 2007-06-04 2013-02-05 Micron Technology, Inc. High-k dielectrics with gold nano-particles
US7939932B2 (en) 2007-06-20 2011-05-10 Analog Devices, Inc. Packaged chip devices with atomic layer deposition protective films
KR101432151B1 (ko) 2007-07-16 2014-08-21 한국세라믹기술원 나노입자막 및 이를 포함하는 나노입자 전하저장 장치,나노입자 플래쉬 메모리 및 그 제조 방법
US7759715B2 (en) * 2007-10-15 2010-07-20 Micron Technology, Inc. Memory cell comprising dynamic random access memory (DRAM) nanoparticles and nonvolatile memory (NVM) nanoparticle
KR100956240B1 (ko) 2007-11-14 2010-05-06 삼성전기주식회사 고분자 복합체
US8525129B2 (en) * 2007-12-17 2013-09-03 Stichting Imec Nederland Gas sensing device
US20100132762A1 (en) 2008-12-02 2010-06-03 Georgia Tech Research Corporation Environmental barrier coating for organic semiconductor devices and methods thereof
US8530873B2 (en) 2010-01-29 2013-09-10 Hewlett-Packard Development Company, L.P. Electroforming free memristor and method for fabricating thereof
US20110186799A1 (en) * 2010-02-04 2011-08-04 Sandisk 3D Llc Non-volatile memory cell containing nanodots and method of making thereof
EP2375242A1 (en) * 2010-04-06 2011-10-12 FOM Institute for Atomic and Moleculair Physics Integrated plasmonic nanocavity sensing device
US8552303B2 (en) 2011-05-04 2013-10-08 Subtron Technology Co., Ltd. Circuit structure and manufacturing method thereof
US8994006B2 (en) * 2012-10-02 2015-03-31 International Business Machines Corporation Non-volatile memory device employing semiconductor nanoparticles
US9035272B2 (en) * 2013-01-16 2015-05-19 Hewlett-Packard Development Company, L.P. Nanoparticle-based memristor structure
US20140264224A1 (en) * 2013-03-14 2014-09-18 Intermolecular, Inc. Performance Enhancement of Forming-Free ReRAM Devices Using 3D Nanoparticles
US9187314B2 (en) * 2013-03-15 2015-11-17 Robert Bosch Gmbh Anisotropic conductor and method of fabrication thereof

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070092989A1 (en) * 2005-08-04 2007-04-26 Micron Technology, Inc. Conductive nanoparticles
CN101079473A (zh) * 2006-05-25 2007-11-28 三星Sdi株式会社 有机发光器件及有机电子器件
TW200924192A (en) * 2007-07-25 2009-06-01 Basf Se Field effect elements
US20100197095A1 (en) * 2009-02-03 2010-08-05 John Mark Meldrim Methods Of Forming Memory Cells

Also Published As

Publication number Publication date
EP2973662A1 (en) 2016-01-20
TW201447015A (zh) 2014-12-16
EP2973662B1 (en) 2021-06-02
US20140264781A1 (en) 2014-09-18
US9233842B2 (en) 2016-01-12
WO2014150089A1 (en) 2014-09-25
EP2973662A4 (en) 2016-11-30

Similar Documents

Publication Publication Date Title
TWI623644B (zh) 用於嚴峻環境之鈍化層及其製造方法
US9630834B2 (en) Wafer scale monolithic CMOS-integration of free- and non-free-standing Metal- and Metal alloy-based MEMS structures in a sealed cavity
TWI667661B (zh) 各向異性導體及其之製造方法
US8338205B2 (en) Method of fabricating and encapsulating MEMS devices
TW548769B (en) Low-voltage and interface damage-free polymer memory device
TW200919593A (en) Elements and modules with micro caps and wafer level packaging method thereof
TW202029327A (zh) 具多層膜片的半導體傳感器裝置及製造具多層膜片的半導體傳感器裝置之方法
US7759150B2 (en) Nanorod sensor with single-plane electrodes
KR101857866B1 (ko) 캐리어를 처리하는 방법 및 그래핀 층을 전사하는 방법
KR101877979B1 (ko) 탄소나노튜브와 금속의 융합 구조를 포함하는 센서 및 이의 제조방법
KR100709112B1 (ko) 나노선과 나노튜브 표면에 원자층 증착방법을 사용하여알루미나 박막을 코팅하는 방법
KR101859422B1 (ko) 3ｄ 나노미터 구조 제조 방법
JP2007173634A (ja) ウェハレベルパッケージ構造体の製造方法
US10807864B2 (en) Methods of achieving universal interfacing using suspended and/or freestanding structures
TW202043134A (zh) 製造具多層膜片的半導體傳感器裝置之方法及具多層膜片的半導體傳感器裝置
US11505454B2 (en) MEMS structure and manufacturing method thereof
TWI333274B (en) Memory device and fabricating method thereof
US20140239421A1 (en) Surface charge mitigation layer for mems sensors
KR100963215B1 (ko) 기판이 없는 막의 특성이 우수한 압전소자 및 그 제조방법
TR201921981A2 (tr) Nanoparçacik i̇çeren yüksek kapasi̇tansli kapasi̇tör kapasi̇tor yapisi ve bunun üreti̇m yöntemi̇
WO2013006031A1 (en) A method of fabricating a nanocomposite thin film with metallic nanoparticles
JP2007173856A (ja) 半導体ウェハへの貫通孔配線の形成方法
ITMI20011557A1 (it) Supporto per la produzione di dispositivi microelettronici microoptoelettronici o micromeccanici con deposito integrato di materiale getter