TWI622972B - 畫素結構 - Google Patents

畫素結構 Download PDF

Info

Publication number
TWI622972B
TWI622972B TW105144301A TW105144301A TWI622972B TW I622972 B TWI622972 B TW I622972B TW 105144301 A TW105144301 A TW 105144301A TW 105144301 A TW105144301 A TW 105144301A TW I622972 B TWI622972 B TW I622972B
Authority
TW
Taiwan
Prior art keywords
electrode
pixel
pixel electrodes
extension
adjacent
Prior art date
Application number
TW105144301A
Other languages
English (en)
Other versions
TW201824225A (zh
Inventor
蔡啟南
Original Assignee
友達光電股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 友達光電股份有限公司 filed Critical 友達光電股份有限公司
Priority to TW105144301A priority Critical patent/TWI622972B/zh
Priority to CN201710100799.5A priority patent/CN106873275B/zh
Application granted granted Critical
Publication of TWI622972B publication Critical patent/TWI622972B/zh
Publication of TW201824225A publication Critical patent/TW201824225A/zh

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Geometry (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

一種畫素結構包含多個畫素電極與至少一延伸電極，設置於一基板上。每個畫素電極經由至少一主動元件電性連接至少一資料線及至少一掃描線，其中，相鄰的二個畫素電極之間存在該至少一掃描線，該至少一延伸電極設置於該相鄰的二個畫素電極之間，該至少一延伸電極一端連接該相鄰的二個畫素電極其中一個，該延伸電極另一端往該相鄰的二個畫素電極另一個延伸且經過位於相鄰的二個畫素電極之間的該至少一掃描線，但該至少一延伸電極另一端不連接該二個相鄰的畫素電極另一個。

Description

畫素結構
本發明是關於一種畫素結構。
隨著科技的進步，顯示器的技術也不斷地發展。輕、薄、短、小的平面顯示面板(Flat Panel Display, FPD)逐漸取代傳統厚重的陰極映像管顯示器(Cathode Ray Tube, CRT)。如今，由於平面顯示面板的輕薄特性，平面顯示面板更被配置到許多建築物或電子設備的非平面的表面上。
然而，顯示面板仍能存在於一些缺陷，例如：因製程偏移所造成的不同畫素亮暗不均。
於本發明之多個實施方式中，藉由設計相鄰的二個畫素結構其中一個具有至少一延伸電極及其相關設計，可降低或補償於因製程上的偏移產生寄生電容(例如：Cgs)的變化，而造成的亮暗不均的現象。
本發明之多個實施方式提供一種畫素結構，包括：基板、複數條資料線、複數條掃描線、複數個畫素電極、至少一延伸電極。複數條資料線，設置於基板上。複數條掃描線，設置於基板上，且複數個掃描線與資料線交錯，其中，每一掃描線具有一第一側與一相對之第二側。複數個畫素電極，設置於基板上，複數個畫素電極包含至少二個相鄰的畫素電極，其中，每一畫素電極經由至少一主動元件連接於所對應的資料線與所對應的掃描線。至少一延伸電極，設置於基板上，其中，至少二相鄰的畫素電極垂直投影於基板上之間存在複數條掃描線其中一條與至少一延伸電極，其中，至少一延伸電極一端連接至少二個相鄰的畫素電極其中一個且經過第一側與第二側往至少二個相鄰的畫素電極另一個延伸，但至少一延伸電極另一端與至少二個相鄰的畫素電極另一個相分隔。
於本發明之一或多個實施方式中，至少一延伸電極垂直投影於基板上之形狀包含多邊形。
於本發明之一或多個實施方式中，至少一延伸電極垂直投影於基板上之形狀包含L型、T型或其它合適的形狀。
於本發明之一或多個實施方式中，至少一延伸電極具有長度與預定距離呈反比，其中，預定距離為至少二個相鄰的畫素電極其中一個與位於至少二相鄰的畫素電極之間的複數條掃描線其中一條之間。
於本發明之一或多個實施方式中，至少二個相鄰的畫素電極另一個不存在至少一延伸電極往至少二個相鄰的畫素電極其中一個延伸。
本發明之多個實施方式提供一種畫素結構，包括：基板、多個畫素電極與至少一延伸電極。多個畫素電極，設置於基板上，且每個畫素電極經由至少一主動元件電性連接至少一資料線及至少一掃描線，其中，相鄰的二個畫素電極之間存在至少一掃描線。至少一延伸電極，設置於基板上，其中，至少一延伸電極設置於相鄰的二個畫素電極之間，至少一延伸電極一端連接相鄰的二個畫素電極其中一個，延伸電極另一端往相鄰的二個畫素電極另一個延伸且經過位於相鄰的二個畫素電極之間的至少一掃描線，但至少一延伸電極另一端不連接相鄰的二個畫素電極另一個。
於本發明之一或多個實施方式中，至少一延伸電極垂直投影於基板上之形狀包含多邊形。
於本發明之一或多個實施方式中，至少一延伸電極垂直投影於基板上之形狀包含L型、T型或其它合適的形狀。
於本發明之一或多個實施方式中，至少一延伸電極具有長度與預定距離呈反比，其中，預定距離為相鄰的二個畫素電極其中一個與位於相鄰的二個畫素電極之間的至少一條掃描線之間。
於本發明之一或多個實施方式中，至少二個相鄰的畫素電極另一個不存在至少一延伸電極往至少二個相鄰的畫素電極其中一個延伸。
以下將以圖式揭露本發明之多個實施方式，為明確說明起見，許多實務上的細節將在以下敘述中一併說明。然而，應瞭解到，這些實務上的細節不應用以限制本發明。也就是說，在本發明部分實施方式中，這些實務上的細節是非必要的。此外，為簡化圖式起見，一些習知慣用的結構與元件在圖式中將以簡單示意的方式為之。
在附圖中，為了清楚起見，放大了層、膜、面板、區域等的厚度。在整個說明書中，相同的附圖標記表示相同的元件。應當理解，當諸如層、膜、區域或基板的元件被稱為在另一元件”上”或”連接到”另一元件時，其可以直接在另一元件上或與另一元件連接，或者中間元件可以也存在。相反地，當元件被稱為”直接在另一元件上”或”直接連接到”另一元件時，不存在中間元件。如本文所使用的，”連接”可以指物理及/或電連接。
這裡使用的術語僅僅是為了描述特定實施例的目的，而不是限制性的。如本文所使用的，除非內容清楚地指示，否則單數形式”一”、”一個”和”該”旨在包括複數形式，包括”至少一個”。”或”表示”及/或”。如本文所使用的，術語”及/或”包括一個或多個相關所列項目的任何和所有組合。還應當理解，當在本說明書中使用時，術語”包括”及/或”包括”指定所述特徵、區域、整體、步驟、操作、元件的存在及/或部件，但不排除一個或多個其它特徵、區域整體、步驟、操作、元件、部件及/或其組合的存在或添加。
本文使用的”約”或”近似”或”實質上”包括所述值和在本領域普通技術人員確定的特定值的可接受的偏差範圍內的平均值，考慮到所討論的測量和與測量相關的誤差的特定數量(即，測量系統的限制)。例如，”約”可以表示在所述值的一個或多個標準偏差內，或例如±20%、±15%、±10%、±5％內。
除非另有定義，本文使用的所有術語(包括技術和科學術語)具有與本發明所屬領域的普通技術人員通常理解的相同的含義。將進一步理解的是，諸如在通常使用的字典中定義的那些術語應當被解釋為具有與它們在相關技術和本發明的上下文中的含義一致的含義，並且將不被解釋為理想化的或過度正式的意義，除非本文中明確地這樣定義。
請參考圖1至圖3A。圖1為本發明第一實施例之畫素結構的俯視示意圖，圖2為本發明第一實施例之畫素結構沿著AA’剖面線之剖面示意圖，圖3A為本發明第一實施例未偏移之畫素結構之局部放大示意圖，且圖3B為本發明第一實施例偏移之畫素結構之局部放大示意圖。如圖1，畫素結構100至少包含基板10、複數條掃描線20、複數條資料線30、複數個畫素電極40與至少一延伸電極41。舉例而言，複數條掃描線20、複數條資料線30與複數個畫素電極40皆設置於基板10上，複數條掃描線20與複數條資料線30交錯，且每一掃描線20具有第一側S1與第二側S2(參閱圖3A或3B)。複數個畫素電極40包含至少二個相鄰的畫素電極40a，例如：至少二個相鄰的畫素電極40a可為畫素電極40-1與40-2。同理，畫素電極40-2與40-3可為至少二個相鄰的畫素電極40a或者是畫素電極40-1與40-4為至少二個相鄰的畫素電極40a，如圖1所示範例，但不限於圖1排列方式。每個畫素電極，例如：畫素電極40-1，可經由至少一主動元件60連接(或電性連接)所對應的資料線30(例如：圖1右邊的資料線)與所對應的掃描線20。換言之，每個畫素電極，例如：畫素電極40-1，可經由至少一主動元件60連接(或電性連接)至少一資料線30(例如：圖1右邊的資料線)與至少一掃描線20。本實施例中，至少一主動元件60係以錯位排列連接所對應的資料線30，例如：圖1中畫素電極40-1經由主動元件60係連接圖1中右邊的資料線30，而圖1中畫素電極40-2經由主動元件60係連接圖1中左邊的資料線30，但不限於此。於其它實施例中，至少一主動元件60皆可連接同一側所對應的資料線30，例如：圖1中畫素電極40-1經由主動元件60係連接圖1中右邊的資料線30，而圖1中畫素電極40-2經由主動元件60係連接圖1中右邊的資料線30。
為了能夠了解至少一主動元件60的元件與其它元件的關係，請由圖1之AA’剖面線來參閱圖2。由圖2可知，至少一主動元件60設置於基板10上，且至少包含至少一閘極G、至少一源極S、至少一汲極D與至少一半導體層SE。舉例而言，源極S連接(或電性連接)所對應的資料線30，閘極G連接(或電性連接)所對應的掃描線20，汲極D連接(或電性連接)所對應的畫素電極40-1。本發明實施例之主動元件60，係以底閘型電晶體，例如：閘極G位於半導體層SE下方為範例，但不限於此。於其它實施例中，主動元件60，係以頂閘型電晶體，例如：閘極G位於半導體層SE上方或其它適類型的電晶體，例如：立體型電晶體、雙閘型電晶體。半導體層SE可為單層或多層結構，且其材料包含非晶矽、微晶矽、單晶矽、多晶矽、奈米晶矽、奈米碳管/桿、氧化物半導體材料(例如：銦鎵鋅氧化物、銦鋅氧化物、銦鎵氧化物或其它合適的材料)、有機半導體材料或其它合適的材料。為了讓各電極或導電元件能夠分隔，則各電極或導電元件之間存在絕緣層，例如：絕緣層I1存在於閘極G與半導體層SE之間以及絕緣層I2存在於掃描線20與資料線30之間。絕緣層I1與I2其中至少一者，可為單層或多層結構，且其材料包含無機材料(例如：氧化矽、氮化矽、氮氧化矽、氧化鋁、氧化鉿(HfO)或其它合適的材料)、有機材料(例如：光阻、彩色濾光材料、黑色矩陣材料、苯並環丁烯(Benzocyclobutene, BCB)、聚亞醯胺(PI)、壓克力樹脂或其它合適的材料)或其它合適的材料。
參閱圖1，至少一延伸電極41，設置於基板10上。 然而，為了了解至少一延伸電極41與畫素電極40以及掃描線20的關係請由圖1之局部放大區ZO來參閱圖3A。由圖3A可知，至少二相鄰的畫素電極40a(例如：畫素電極40-1與40-2)垂直投影於基板10之間存在複數條掃描線20其中一條與至少一延伸電極41。換言之，相鄰的二個畫素電極40a(例如：畫素電極40-1與40-2)之間存在至少一延伸電極41，且至少一掃描線20也位於相鄰的二個畫素電極40a(例如：畫素電極40-1與40-2)之間。至少一延伸電極41一端連接至少二個相鄰的畫素電極40a其中一個(例如：畫素電極40-1)且經過掃描線20第一側S1與第二側S2往至少二個相鄰的畫素電極40a另一個(例如：畫素電極40-2)延伸，但是至少一延伸電極41另一端與至少二個相鄰的畫素電極40a另一個(例如：畫素電極40-2)相分隔開來，即不連接。換言之，至少一延伸電極41一端連接至少二個相鄰的畫素電極40a其中一個(例如：畫素電極40-1)且經過位於相鄰的二個畫素電極40(例如：畫素電極40-1與40-2)之間的至少一掃描線20(例如：第一側S1與第二側S2)往至少二個相鄰的畫素電極40a另一個(例如：畫素電極40-2)，但是至少一延伸電極41另一端不連接至少二個相鄰的畫素電極40a另一個(例如：畫素電極40-2)，即相分隔開來。
通常導電的元件之間或多或少會形成電容、寄生電容或雜散電容，而讓多個畫素結構於驅動時會產生亮暗不均的現象。因此，請再參閱圖2與圖3A，圖3A為本發明未偏移之畫素結構局部放大圖。可以知道，至少一延伸電極41一部份於垂直投影於基板10上與掃描線20一部份於垂直投影於基板10上重疊，通電位時，可以產生平行板電容，即寄生電容Cgs_1(如圖2剖面圖所示或圖3A局部放大圖所示之長條部)。其中，本發明的寄生電容，基本上係以垂直投影於基板10上的重疊處為計算基準，可較少考慮二電極部份/全部不重疊的斜向電容或其它必要的電容(例如：儲存電容Cst與Clc)。必需說明的是，寄生電容Cgs中的s來自於源極S之電位，然而，畫素電極40-1經由汲極D接受來自源極S之電位(可能有變動或未變動)，則寄生電容Cgs，亦可稱為Cgp(即畫素電極40-1與掃描線20重疊處產生的電容)。本發明之至少一延伸電極41之垂直投影於基板10上之形狀，以多邊形範例，例如：L型、類似L型、T型或類似T型，但不包含只有直條形。換言之，L型或T型之延伸電極41可分為至少一第一部41a以及至少一與第一部連接的第二部42a，且第一部41a因連接畫素電極40-1也可稱為連接部，而第二部42a之延伸方向實質上平行於掃描線20之延伸方向也可稱為長邊(或稱為長方向、或稱為長條部)。以圖3A至少一延伸電極41的T型為例，且依照前述的至少一延伸電極41的連接關係，則T型尚有長邊垂直投影於基板10上仍可以與掃描線20部份於垂直投影於基板10上重疊，形成寄生電容Cgs_2，而本發明另外考量畫素電極40-1部份(例如：主體如畫素電極圖標所指處)與掃描線20之間存在間距(或稱為預定距離)C，所形成的寄生電容Cgs_3。因此，圖3A之未偏移之畫素結構的寄生電容加總Ct(或稱為總Ct、或Ct總和)為Cgs_1+Cgs_2+Cgs_3。假設，在製造前述元件時，可能因為製程的變異產生的偏移(例如：畫素電極40-1與所對應掃描線20之偏移)，而讓畫素電極40-1與至少一延伸電極41往畫素電極40-2方向偏移，則可由圖3B(本發明偏移之畫素結構局部放大圖)可以知道，則至少一延伸電極41一部份於垂直投影於基板10上與掃描線20一部份於垂直投影於基板10上重疊會發生改變而形成Cgs_1’。至少一延伸電極41以T型範例，尚有長邊垂直投影於基板10上仍可以與掃描線20部份於垂直投影於基板10上未重疊，形成寄生電容Cgs_2’， 而另外考量畫素電極40-1部份(例如：主體)與掃描線20之間的間距變小，所形成的寄生電容Cgs_3’ 。因此，圖3B之偏移之畫素結構的寄生電容加總Ct(或稱為總Ct、或Ct總和)為Cgs_1’+Cgs_2’+Cgs_3’。當，Ct(未偏移)實質上等於Ct(偏移)，則可降低或可抵消製程偏移所造成的總Cgs變化量(△Cgs)。於圖3B中，至少一延伸電極41以T型範例，尚有長邊(例如：其延伸方向實質上平行於掃描線20之延伸方向)垂直投影於基板10上仍可以與掃描線20於垂直投影於基板10上並未重疊，則Cgs_2’近似於0。而且，圖3B中的至少一延伸電極41一部份於垂直投影於基板10上與掃描線20一部份於垂直投影於基板10上重疊會發生改變所形成Cgs_1’近似於圖3A中的至少一延伸電極41一部份於垂直投影於基板10上與掃描線20一部份於垂直投影於基板10上重疊所形成的Cgs_1。因此，△Cgs實質上等於(Cgs_3’-Cgs_3)，也實質上等於Cgs_2。由此，可以知道，製程偏移所造成的總Cgs變化量(△Cgs)，可以被平板電容Cgs_2可降低或可抵消，即至少一延伸電極41之設計(例如：多邊形(例如：L型或T型)，但不包含只有直條形，例如：只有第一部41a的形狀)與其連接關係(例如：至少一延伸電極41延伸過位於二相鄰畫素電極40a之間掃描線20(例如:延伸過第一側S1與第二側S2)，且只連接二相鄰畫素電極40a其中一個(例如：畫素電極40-1))可以來降低或抵消製程偏移所造成的總Cgs變化量(△Cgs)。
為了，能夠可更了解本發明實施例之至少一延伸電極可對於製程偏移的降低或抵消的效果，提出了下列的實驗數據列於表1中。其中，至少一延伸電極41以多邊形，即包含第一部41a與第二部41b，但不包含只 有長條形的形狀，例如：只有第一部41a的形狀為範例，而多邊形，例如：T型或L型，通常會有長邊(或長方向)L與短邊(短方向)W，但不限於此。換言之，多邊形(例如：T型或L型)，可視為第二部41b具有長邊L與短邊W。於表一中，為了容易了解本實施例的至少一延伸電極41之T型的長邊L需要設計長度(單位:微米(um))才可以降低或抵消製程偏移量。於是，固定短邊W數值約為1um為範例，但不限於此。於其它實施例中，短邊W數值可調整、或者固定長邊L數值來調整短邊W數值、或者長邊L數值與短邊W數值皆可調整。必需說明的是，長邊L數值可大於、實質上等於或小於短邊W數值。當長邊L數值實質上等於或小於短邊W數值時，則長邊L可稱為第一邊，短邊W可稱為第二邊，且其垂直投影於基板10之形狀類似於鉚釘之厚頭部，仍類似於T型。
表一 <TABLE border="1" borderColor="#000000" width="85%"><TBODY><tr><td> 項目 </td><td> A1 </td><td> B1 </td><td> C1 </td><td> D1 </td><td> E1 </td></tr><tr><td> 實驗1 </td><td> 3 </td><td> 0 </td><td> 0.0851 </td><td> 0.0074 </td><td> 80.45 </td></tr><tr><td> 1.0 </td><td> 0.0925 </td></tr><tr><td> 實驗2 </td><td> 3.5 </td><td> 0 </td><td> 0.0828 </td><td> 0.0064 </td><td> 69.07 </td></tr><tr><td> 1.0 </td><td> 0.0892 </td></tr><tr><td> 實驗3 </td><td> 4 </td><td> 0 </td><td> 0.0813 </td><td> 0.0058 </td><td> 62.91 </td></tr><tr><td> 1.0 </td><td> 0.0871 </td></tr><tr><td> 實驗4 </td><td> 4.5 </td><td> 0 </td><td> 0.0793 </td><td> 0.0050 </td><td> 54.52 </td></tr><tr><td> 1.0 </td><td> 0.0843 </td></tr><tr><td> 實驗5 </td><td> 5 </td><td> 0 </td><td> 0.0785 </td><td> 0.0042 </td><td> 45.94 </td></tr><tr><td> 1.0 </td><td> 0.0828 </td></tr><tr><td> 實驗6 </td><td> 5.5 </td><td> 0 </td><td> 0.0767 </td><td> 0.0039 </td><td> 42.21 </td></tr><tr><td> 1.0 </td><td> 0.0806 </td></tr><tr><td> 實驗7 </td><td> 6 </td><td> 0 </td><td> 0.0763 </td><td> 0.0036 </td><td> 38.80 </td></tr><tr><td> 1.0 </td><td> 0.0799 </td></tr></TBODY></TABLE>
其中，A1為畫素電極(例如：畫素電極40-1)與其對應的掃描線20第一側S1間的預定距離C(單位:微米，um); B1為相鄰的二個畫素電極其中一個(例如：畫素電極40-1)往相鄰的二個畫素電極另一個(例如：畫素電極40-2)之偏移量(或稱為位移量，單位:微米，um); C1為通電時，未偏移或偏移畫素結構之Cgs總和(單位:picofarad(皮法拉)，pF); D1為偏移畫素結構與未偏移畫素結構相減之總Cgs變化量(△Cgs，單位:picofarad(皮法拉)，pF); E1為至少一延伸電極41之T型的長邊L所需要的長度(單位:微米，um)。由表一可知，不論畫素電極(例如：畫素電極40-1)與其對應的掃描線20第一側S1間的預定距離C由小至大的調整，皆可設計出需要的至少一延伸電極41之T型的長邊L所需要的長度(例如:由長至短)來讓偏移畫素結構與未偏移畫素結構相減之總Cgs變化量(△Cgs可近似於零。換言之，至少一延伸電極具有長邊L之長度(或稱為第二部的長度)與預定距離C呈反比，其中，預定距離C為至少二個相鄰的畫素電極40a其中一個(例如：畫素電極40-1)與位於至少二個相鄰的畫素電極40a(例如：畫素電極40-1與40-2)之間的複數條掃描線20其中一條之間。簡言之，至少一延伸電極具有長邊L之長度(或稱為第二部的長度)與預定距離C呈反比，其中，預定距離C為相鄰的二個畫素電極40a其中一個(例如：畫素電極40-1)與位於相鄰的二個畫素電極40a(例如：畫素電極40-1與40-2)之間的至少一條掃描線20(例如：第一側S1)之間。因此，本發明實施例之至少一延伸電極及其連接關係，對於製程偏移(例如:畫素電極40-1與所對應掃描線20之偏移)可有效的降低或抵消的效果，而可讓不同區畫素結構顯示亮或暗實質上均一。再者，本發明之實施例，以畫素電極(例如：畫素電極40-1)與其對應的掃描線20第一側S1間的預定距離(或稱為間距)C為範例，但不限於此。於其它實施例中，若絕緣層I2(圖2)之厚度較厚或者絕緣層I2(圖2)之材料選用有機材料(例如：光阻、彩色濾光層、或其它適的材料)時，因絕緣層I2(圖2)之厚度及/或選用有機材料可降低二個導電電極於通電時，所形成的平行板電容(例如：寄生電容Cgs)，則畫素電極40-1與其對應的掃描線20第一側S1間的預定距離C可為零(例如：畫素電極40-1之部份邊緣(例如：畫素電極之主體邊緣)與其對應的掃描線20第一側S1於垂直投影於基板10上實質上切齊或者是負值(例如：畫素電極40-1之部份邊緣(例如：畫素電極之主體邊緣)與其對應的掃描線20(例如：第一側S1)於垂直投影於基板10上部份重疊)。
圖4至圖5C。圖4為本發明第二實施例未偏移之畫素結構的俯視示意圖，圖5A為本發明第二實施例第一偏移量之畫素結構之局部放大示意圖圖5B為本發明第二實施例第二偏移量之畫素結構之局部放大示意圖，且圖5C為本發明第二實施例第二偏移量之畫素結構沿著BB’剖面線之剖面示意圖。本發明之第二實施例之未偏移畫素結構100與第一實施例的未偏移畫素結構100主要差別在於:至少一延伸電極41，只延伸過位於相鄰的二個畫素電極間的掃描線20第一側S1，而未延伸過掃描線20第二側S2，且至少一延伸電極41垂直投影於基板10之形狀僅為長條形，如圖4所示。本實施例大致上與第一實施例及第一實施例的變形例相似且採用類似的標示，相關的描述可參閱第一實施例及第一實施例的變形例，於此不再贅言。
請參閱圖4，可以知道，至少一延伸電極41一部份於垂直投影於基板10上與掃描線20一部份於垂直投影於基板10上重疊，通電位時，可以產生平行板電容，即寄生電容Cgs_1(可參閱圖4局部放大圖所示之長條形且其剖面圖類似於圖5C而可簡略的參閱之)。因至少一延伸電極41之垂直投影於基板10上之形狀並不具有長條部(即不具有L型的第二部41b的長邊L，僅具有連接部41a)，所以，本實施例並不存在Cgs_2。然而，本實施例仍有另外考量畫素電極40-1部份(例如：主體如畫素電極圖標所指處)與掃描線20之間存在間距(或稱為預定距離)C，所形成的寄生電容Cgs_3以及。因此，圖4之未偏移之畫素結構的寄生電容加總Ct’ (或稱為總Ct’、或Ct’總和)為Cgs_1+Cgs_3。
假設，在製造前述元件時，可能因為製程的變異產生的第一偏移量(例如：畫素電極40-1與所對應掃描線20之偏移，即畫素電極40-1往畫素電極40-2偏移，如圖5A)，而讓畫素電極40-1與至少一延伸電極41往畫素電極40-2方向偏移，則可由圖5A(本發明第一偏移量之畫素結構局部放大圖)可以知道，則至少一延伸電極41從掃描線20第一側S1延伸，但仍未延伸過第二側S2，則至少一延伸電極41一部份於垂直投影於基板10上與掃描線20一部份於垂直投影於基板10上重疊位置雖然發生變更，但至少一延伸電極41與掃描線20一部份重疊的面積不變，則其寄生電容仍實質上為Cgs_1’。然而，另外考量畫素電極40-1部份與掃描線20之間的間距(或稱為預定距離)變小，更甚而，畫素電極40-1部份(例如：主體)與掃描線20(例如：第一側S1及其附近)於垂直投影於基板10上重疊(如圖5A所示)，使得二者間的重疊面積增加，產生了較大的寄生電容Cgs_3’。再者，畫素電極40-1另一部份(例如：主體)更與至少一主動元件60處的掃描線20(例如：第一側S1及其附近)於垂直投影於基板10上重疊，使得二者間的重疊面積增加，產生了較大的寄生電容Cgs_4。因至少一延伸電極41之垂直投影於基板10上之形狀並不具有長條部41b(或稱為長邊)，僅具有連接部41a，所以，本實施例並不存在Cgs_2。因此，圖5A之偏移之畫素結構的寄生電容加總Ct” (或稱為總Ct”、或Ct”總和)為Cgs_1’+Cgs_3’+Cgs_4。當，Ct’(未偏移)實質上等於Ct”(偏移)，則可降低或可抵消製程偏移所造成的總Cgs變化量(△Cgs)。雖然，未偏移的Cgs_1近似於偏移的Cgs_1’，但是，未偏移的Cgs_3遠小於偏移的Cgs_3’，且存在偏移的Cgs_4。因此，總Cgs變化量(△Cgs)，即偏移的Ct”與未偏移的Ct’相減，仍然會存在Cgs_3’+Cgs_4(即遠大於零)，其可能會影響驅動畫素結構之饋通電壓(Vth)，而讓不同區的畫素結構顯示呈現更明顯的亮暗不均的現象。
假設，在製造前述元件時，可能因為製程的變異產生的第二偏移量(例如：畫素電極40-1與所對應掃描線20之偏移，即畫素電極40-1更往畫素電極40-2偏移，如圖5B)大於因為製程的變異產生的第一偏移量(例如：畫素電極40-1與所對應掃描線20之偏移，如圖5A)，而讓畫素電極40-1與至少一延伸電極41往畫素電極40-2方向更偏移，則可由圖5B(本發明第二偏移量之畫素結構局部放大圖)可以知道，至少一延伸電極41從掃描線20第一側S1延伸且更延伸過第二側S2，則至少一延伸電極41一部份於垂直投影於基板10上與掃描線20一部份於垂直投影於基板10上重疊位置雖然發生變更，但其重疊的面積不變，其寄生電容仍可實質上為Cgs_1’。 然而，另外考量畫素電極40-1部份與掃描線20之間的間距變小，更甚而，畫素電極40-1部份(例如：主體)與掃描線20(例如：第一側S1及其附近)於垂直投影於基板10上重疊，使得畫素電極40-1部份與掃描線20的重疊面積增加，產生了較大的寄生電容Cgs_3”。再者，畫素電極40-1另一部份(例如：主體)更與至少一主動元件60處的掃描線20(例如：第一側S1及其附近)於垂直投影於基板10上重疊，使得二者間的重疊面積增加，產生了較大的寄生電容Cgs_4”。因此，圖5B之第二偏移量之畫素結構的寄生電容加總Ct’” (或稱為總Ct’”、或Ct’”總和)為Cgs_1’+Cgs_3”+Cgs_4”。當，Ct’(未偏移)實質上等於Ct’”(偏移)，則可降低或可抵消製程偏移所造成的總Cgs變化量(△Cgs)。雖然，未偏移的Cgs_1近似於偏移的Cgs_1’，但是，未偏移的Cgs_3遠小於偏移的Cgs_3”，且仍存在更大的Cgs_4”。因此，總Cgs變化量(△Cgs)，即偏移的Ct’”與未偏移的Ct’相減，仍然會存在Cgs_3”+Cgs_4”(即△Cgs遠大於零)，其可能比圖5A所示之畫素結構更加影響驅動畫素結構之饋通電壓(Vth)，而讓不同區的畫素結構顯示呈現更明顯的亮暗不均的現象，即圖5B之不同區的畫素結構的亮暗不均現象會比圖5A之不同區的畫素結構的亮暗不均現象更無法降低或抵消，也代表圖4之畫素結構設計可能較無法降低或抵消製程上的偏移。
本發明前述實施例中，每個或部份的畫素結構100可選擇性的更包含至少一共用電極50，且其垂直投影於基板10上之形狀為十字型為範例，但不限於此。於其它實施例中，至少一共用電極50垂直投影於基板10上之形狀可為H型、U型、I型或其它合適的形狀。至少一共用電極50所傳輸的電位可選擇性的包含固定電位(例如：共通電位或接地電位)或者是浮接電位。
再者，本發明前述實施例的每一個畫素結構100，即每個畫素電極40，皆包含至少一個延伸電極41為範例，但不限於此。於其它實施例中，至少二個相鄰的畫素電極40a另一個(例如：畫素電極40-2)不存在至少一延伸電極往相鄰的二個畫素電極40a其中一個(例如：畫素電極40-1)延伸。本發明前述實施例之每個畫素電極相互分隔開來，即不相連。每個或部份畫素結構中的至少一延伸電極41也相互分隔開來，即不相連。本發明前述實施例之至少一個延伸電極41並不限於包含一個第一部或稱為連接部)41a與一個第二部(或稱為長邊)41b。於其它實施例中，至少一個延伸電極41可選擇性的包含一或多個第一部或稱為連接部)41a及/或一或多個第二部(或稱為長邊)41b。舉例而言，多個第一部41a與一個第二部41b、一個第一部41a與多個第二部41b、或者多個第一部41a與多個第二部41b，其中，多個第一部41a可連接在一起，多個第二部41b可連接在一起。本發明前述實施例之每個或部份畫素電極可選擇性的更包含相鄰的二個分支電極(未標示)，且相鄰的二個分支電極(未標示)之間可夾設至少一狹縫(未標示)。本發明前述實施例之延伸電極41及/或主動元件60的個數，可為一或多個。若前述實施例之主動元件60為多個，例如：二個時，其源極可為共用源極S、相互分隔之源極、共用汲極D或者是相互分隔之汲極D，依照需求來設計。
此外，本發明前述實施例的畫素結構係以躺平(或稱為橫躺)為範例，但不限於此。於其它實施例中，本發明前述實施例的畫素結構係可直立。本發明之前述實施例的畫素結構之垂直投影形狀係以矩形為範例，但不限於此。於其它實施例中，本發明前述實施例的畫素結構之垂直投影形狀可為多邊形，例如：三角形、四邊形、菱形、五邊形、六邊形、楕圓形、圓形或其它合適的投影形狀。本發明前述實施例的畫素電極PE可為單層或多層結構，且其材料可包含氧化銦錫(ITO)、氧化銦鋅(IZO)、氧化鋁鋅(AZO)、氧化鋁銦(AIO)、氧化銦(InO)與氧化鎵(gallium oxide, GaO)、石墨烯、奈米銀或其它合適的材料或前述任二者材料的堆疊。於其它實施例中，若畫素電極PE一部份使用遮光導電材料或者畫素電極PE為遮光導電材料與透明導電材料堆疊。於其它實施例中，畫素結構可為單一個畫素及/或畫素具有多個次畫素結構，其餘相關設計可參閱前述，再此不再贅言。
本發明前述實施例的顯示面板可包含非自發光顯示面板(例如：垂直電場非自發光顯示面板、水平電場非自發光顯示面板、複合式電場非自發光顯示面板或其它電場驅動方式之非自發光顯示面板)，例如：液晶顯示面板為範例，但不限於此。於其它實施例中，亦可為自發光顯示面板或者是自發光與非自發光之複合式顯示面板。
雖然本發明的實施例及其優點已揭露如上，但應該瞭解的是，任何所屬技術領域中具有通常知識者，在不脫離本發明之精神和範圍內，當可作更動、替代與潤飾。此 外，本發明之保護範圍並未侷限於說明書內所述特定實施例中的製程、機器、製造、物質組成、裝置、方法及步驟，任何所屬技術領域中具有通常知識者可從本發明 揭示內容中理解現行或未來所發展出的製程、機器、製造、物質組成、裝置、方法及步驟，只要可以在此處所述實施例中實施大抵相同功能或獲得大抵相同結果皆可 根據本發明使用。因此，本發明之保護範圍包括上述製程、機器、製造、物質組成、裝置、方法及步驟。另外，每一申請專利範圍構成個別的實施例，且本發明之保 護範圍也包括各個申請專利範圍及實施例的組合。
10‧‧‧基板
30‧‧‧資料線
41‧‧‧延伸電極
41a‧‧‧第一部
50‧‧‧共用電極
100‧‧‧畫素結構
C‧‧‧預定距離
I1、I2‧‧‧絕緣層
S‧‧‧源極
AA’、BB’‧‧‧剖面線
SE‧‧‧半導體層
ZO‧‧‧局部放大區
20‧‧‧掃描線
40、40-1~40-4、40a‧‧‧畫素電極
41b‧‧‧第二部
60‧‧‧主動元件
G‧‧‧閘極
D‧‧‧汲極
L‧‧‧長度
W‧‧‧寬度
Cgs_1、Cgs_1’、Cgs_2、Cgs_2’、Cgs_3、Cgs_3’、Cgs_4、Cgs_4”‧‧‧寄生電容
通過參照附圖進一步詳細描述本發明的示例性實施例，本發明的上述和其他示例性實施例，優點和特徵將變得更加清楚，其中:
圖1為本發明第一實施例之畫素結構的俯視示意圖。 圖2為本發明第一實施例之畫素結構沿著AA’剖面線之剖面示意圖。 圖3A為本發明第一實施例未偏移之畫素結構之局部放大示意圖。 圖3B為本發明第一實施例偏移之畫素結構之局部放大示意圖。 圖4為本發明第二實施例未偏移之畫素結構之局部放大示意圖。 圖5A為本發明第二實施例第一偏移量之畫素結構之局部放大示意圖。 圖5B為本發明第二實施例第二偏移量之畫素結構之局部放大示意圖。 圖5C為本發明第二實施例第二偏移量之畫素結構沿著BB’剖面線之剖面示意圖。

Claims (23)

  1. 一種畫素結構，包括：一基板；複數條資料線，設置於該基板上；複數條掃描線，設置於該基板上，且該複數條掃描線與該複數條資料線交錯，其中，每一掃描線具有一第一側與一相對之第二側；複數個畫素電極，設置於該基板上，該複數個畫素電極包含至少二個相鄰的畫素電極，其中，每一畫素電極經由至少一主動元件連接於所對應的資料線與所對應的掃描線；以及至少一延伸電極，設置於該基板上，其中，該至少二相鄰的畫素電極垂直投影於該基板上之間存在該複數條掃描線其中一條與該至少一延伸電極，其中，該至少一延伸電極一端連接該至少二個相鄰的畫素電極其中一個且經過該第一側與該第二側往該至少二個相鄰的畫素電極另一個延伸，但該至少一延伸電極另一端與該至少二個相鄰的畫素電極另一個相分隔，其中，該至少一延伸電極與該複數條掃描線其中至少一條交錯且相互分隔。
  2. 如請求項1所述之畫素結構，其中，該至少一延伸電極垂直投影於該基板上之形狀包含多邊形。
  3. 如請求項1所述之畫素結構，其中，該至少一延伸電極垂直投影於該基板上之形狀包含L型或T型。
  4. 如請求項1所述之畫素結構，其中，該至少一延伸電極具有一長度與一預定距離呈反比，其中，該預定距離為該至少二個相鄰的畫素電極其中一個與位於該至少二個相鄰的畫素電極之間的該複數條掃描線其中一條之間。
  5. 如請求項1所述之畫素結構，其中，該至少二個相鄰的畫素電極具有一第一畫素電極與一第二畫素電極，該第一畫素電極具有該至少一延伸電極往該第二畫素電極延伸，而該第二畫素電極不具有該至少一延伸電極往該第一畫素電極延伸。
  6. 如請求項1所述之畫素結構，其中該至少二個相鄰的畫素電極分別位該複數條掃描線其中一條之該第一側與該第二側。
  7. 如請求項1所述之畫素結構，其中該第一側與該第二側之連線係為各該掃描線之短方向，且各該掃描線之延伸方向係為各該掃描線之長方向。
  8. 如請求項1所述之畫素結構，其中該至少一延伸電極之形狀不包含僅有直條形。
  9. 如請求項1所述之畫素結構，其中該至少一延伸電極之一部份係為該至少一延伸電極之一長方向與該對應的掃描線交錯。
  10. 一種畫素結構，包括：一基板；多個畫素電極，設置於該基板上，且每個畫素電極經由至少一主動元件電性連接至少一資料線及至少一掃描線，其中，相鄰的二個畫素電極之間存在該至少一掃描線；至少一延伸電極，設置於該基板上，其中，該至少一延伸電極設置於該相鄰的二個畫素電極之間，該至少一延伸電極一端連接該相鄰的二個畫素電極其中一個，該延伸電極另一端往該相鄰的二個畫素電極另一個延伸且經過位於相鄰的二個畫素電極之間的該至少一掃描線，但該至少一延伸電極另一端不連接該相鄰的二個畫素電極另一個，其中，該至少一延伸電極與該至少一掃描線交錯且相互分隔。
  11. 如請求項10所述之畫素結構，其中，該至少一延伸電極垂直投影於該基板上之形狀包含多邊形。
  12. 如請求項10所述之畫素結構，其中，該至少一延伸電極垂直投影於該基板上之形狀包含L型或T型。
  13. 如請求項10所述之畫素結構，其中，該至少一延伸電極具有一長度與一預定距離呈反比，其中，該預定距離為該相鄰的二個畫素電極其中一個與位於該相鄰的二個畫素電極之間的該至少一條掃描線之間。
  14. 如請求項10所述之畫素結構，其中，該至少二個相鄰的畫素電極具有一第一畫素電極與一第二畫素電極，該第一畫素電極具有該至少一延伸電極往該第二畫素電極延伸，而該第二畫素電極不具有該至少一延伸電極往該第一畫素電極延伸。
  15. 如請求項10所述之畫素結構，其中該至少一掃描線具有一第一側與一第二側，該至少二個相鄰的畫素電極分別位該至少一掃描線之該第一側與該第二側。
  16. 如請求項10所述之畫素結構，其中該至少一掃描線具有一第一側、一第二側與一延伸方向，該第一側與該第二側之連線係為該至少一掃描線之短方向，且該至少一掃描線之該延伸方向係為該至少一掃描線之長方向。
  17. 如請求項10所述之畫素結構，其中該至少一延伸電極之形狀不包含僅有直條形。
  18. 如請求項10所述之畫素結構，其中該至少一延伸電極之一部份係為該至少一延伸電極之一長方向與該至少一掃描線交錯。
  19. 一種畫素結構，包括：一基板；多個畫素電極，設置於該基板上，且每個畫素電極經由至少一主動元件電性連接至少一資料線及至少一掃描線，其中，相鄰的二個畫素電極之間存在該至少一掃描線，其中，該至少一掃描線具有一第一側、一第二側與一延伸方向，該第一側與該第二側之連線係為該至少一掃描線之一短方向，且該至少一掃描線之該延伸方向係為該至少一掃描線之一長方向；至少一延伸電極，設置於該基板上，其中，該至少一延伸電極設置於該相鄰的二個畫素電極之間，該至少一延伸電極一端連接該相鄰的二個畫素電極其中一個，該延伸電極另一端往該相鄰的二個畫素電極另一個延伸且經過位於相鄰的二個畫素電極之間的該至少一掃描線，但該至少一延伸電極另一端不連接該相鄰的二個畫素電極另一個，其中，該至少一延伸電極往該至少一掃描線之該短方向延伸。
  20. 如請求項19所述之畫素結構，其中，該至少一延伸電極垂直投影於該基板上之形狀包含L型或T型。
  21. 如請求項19所述之畫素結構，其中，該至少一延伸電極具有一長度與一預定距離呈反比，其中，該預定距離為該相鄰的二個畫素電極其中一個與位於該相鄰的二個畫素電極之間的該至少一條掃描線之間。
  22. 如請求項19所述之畫素結構，其中，該至少二個相鄰的畫素電極具有一第一畫素電極與一第二畫素電極，該第一畫素電極具有該至少一延伸電極往該第二畫素電極延伸，而該第二畫素電極不具有該至少一延伸電極往該第一畫素電極延伸。
  23. 如請求項19所述之畫素結構，其中該至少二個相鄰的畫素電極分別位該至少一掃描線之該第一側與該第二側。
TW105144301A 2016-12-30 2016-12-30 畫素結構 TWI622972B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW105144301A TWI622972B (zh) 2016-12-30 2016-12-30 畫素結構
CN201710100799.5A CN106873275B (zh) 2016-12-30 2017-02-23 像素结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW105144301A TWI622972B (zh) 2016-12-30 2016-12-30 畫素結構

Publications (2)

Publication Number Publication Date
TWI622972B true TWI622972B (zh) 2018-05-01
TW201824225A TW201824225A (zh) 2018-07-01

Family

ID=59168964

Family Applications (1)

Application Number Title Priority Date Filing Date
TW105144301A TWI622972B (zh) 2016-12-30 2016-12-30 畫素結構

Country Status (2)

Country Link
CN (1) CN106873275B (zh)
TW (1) TWI622972B (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200518023A (en) * 2003-08-28 2005-06-01 Seiko Epson Corp Electrooptical device and electronic device
CN1777998A (zh) * 2002-09-05 2006-05-24 奈米系统股份有限公司 纳米结构、纳米复合物基的组合物及光生伏打装置
TW201035653A (en) * 2009-03-19 2010-10-01 Au Optronics Corp Thin film transistor array substrate
TW201126478A (en) * 2010-01-20 2011-08-01 Century Display Shenzhen Co Pixel array and display panel
US20120228618A1 (en) * 2006-12-12 2012-09-13 Au Optronics Corp. Thin Film Transistor Structure

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102789099A (zh) * 2012-07-16 2012-11-21 北京京东方光电科技有限公司 一种液晶显示器像素结构、阵列基板以及液晶显示器
CN104375340B (zh) * 2014-11-14 2017-04-12 友达光电股份有限公司 像素结构

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1777998A (zh) * 2002-09-05 2006-05-24 奈米系统股份有限公司 纳米结构、纳米复合物基的组合物及光生伏打装置
TW200518023A (en) * 2003-08-28 2005-06-01 Seiko Epson Corp Electrooptical device and electronic device
US20120228618A1 (en) * 2006-12-12 2012-09-13 Au Optronics Corp. Thin Film Transistor Structure
TW201035653A (en) * 2009-03-19 2010-10-01 Au Optronics Corp Thin film transistor array substrate
TW201126478A (en) * 2010-01-20 2011-08-01 Century Display Shenzhen Co Pixel array and display panel

Also Published As

Publication number Publication date
TW201824225A (zh) 2018-07-01
CN106873275A (zh) 2017-06-20
CN106873275B (zh) 2020-09-11

Similar Documents

Publication Publication Date Title
US8098357B2 (en) Liquid crystal display panel
TWI551927B (zh) 顯示面板
JP5511911B2 (ja) アクティブマトリクス基板及び液晶表示装置
US8704966B2 (en) Pixel array, active device array substrate and flat display panel
US8835929B2 (en) Pixel structure and thin film transistor
TWI519879B (zh) 顯示面板及包含該顯示面板的顯示裝置
TW201725436A (zh) 畫素結構及顯示面板
TWI423448B (zh) 影像顯示系統
US8115215B2 (en) Array substrate and method for manufacturing the same
TWI564639B (zh) 畫素結構
US20160097958A1 (en) Liquid crystal display prevented from light leakage, and method of fabricating the same
TWI553877B (zh) 薄膜電晶體基板、顯示面板及顯示裝置
WO2014069260A1 (ja) アクティブマトリクス基板および液晶表示装置
US20160329358A1 (en) Pixel structure
US9841639B2 (en) Touch display panel and fabrication method thereof, and display device
TWI609214B (zh) 畫素結構
TWI417627B (zh) 畫素結構
TWI622972B (zh) 畫素結構
WO2012017626A1 (ja) 薄膜トランジスタ基板及びその製造方法並びに液晶表示パネル
US20150168773A1 (en) Thin film transistor array substrate, manufacturing method thereof, and liquid crystal display device
WO2014012317A1 (zh) 液晶显示器像素结构、阵列基板以及液晶显示器
CN109935620A (zh) 一种应用于“刘海屏”notch区的电路补偿装置
JP4347366B2 (ja) アクティブマトリクス型カラー液晶表示装置
TWI662343B (zh) 顯示面板及其非平面顯示面板
TWI551931B (zh) 顯示器面板