TWI620707B - 微機電模組以及其製造方法 - Google Patents

微機電模組以及其製造方法 Download PDF

Info

Publication number
TWI620707B
TWI620707B TW104106768A TW104106768A TWI620707B TW I620707 B TWI620707 B TW I620707B TW 104106768 A TW104106768 A TW 104106768A TW 104106768 A TW104106768 A TW 104106768A TW I620707 B TWI620707 B TW I620707B
Authority
TW
Taiwan
Prior art keywords
micro
electro
die
mechanical
substrate
Prior art date
Application number
TW104106768A
Other languages
English (en)
Other versions
TW201536662A (zh
Inventor
羅烱成
康育輔
王寧遠
林炯彣
Original Assignee
立錡科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 立錡科技股份有限公司 filed Critical 立錡科技股份有限公司
Publication of TW201536662A publication Critical patent/TW201536662A/zh
Application granted granted Critical
Publication of TWI620707B publication Critical patent/TWI620707B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00222—Integrating an electronic processing unit with a micromechanical structure
    • B81C1/00238—Joining a substrate with an electronic processing unit and a substrate with a micromechanical structure
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2203/00—Forming microstructural systems
    • B81C2203/07—Integrating an electronic processing unit with a micromechanical structure
    • B81C2203/0785—Transfer and j oin technology, i.e. forming the electronic processing unit and the micromechanical structure on separate substrates and joining the substrates
    • B81C2203/0792—Forming interconnections between the electronic processing unit and the micromechanical structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Micromachines (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

本發明提供一種微機電模組，包含：一微機電元件晶粒與一微電子電路晶粒，該微機電元件晶粒堆疊並結合於該微電子電路晶粒之上方，其中，該微電子電路晶粒包含一基板，該基板內具有連接基板上下表面的至少一個矽通孔、以及至少一個微電子電路，該微電子電路包含一電路區與一訊號層，彼此電性連接，且該訊號層與矽通孔直接連接；以及至少一個引線，其一端連接該微機電元件晶粒中間位置而非上方頂端，另一端連接該至少一個矽通孔，其中，於微機電元件晶粒和微電子電路晶粒的堆疊處，微機電元件晶粒與微電子電路晶粒並不在此處進行訊號溝通。

Description

微機電模組以及其製造方法
本發明有關於一種微機電模組，此微機電模組包含微機電元件與微電子電路，其中微機電元件堆疊於微電子電路之上，而微電子電路藉由矽通孔以和微機電元件以及模組外部進行訊號溝通。
微機電元件常用於運動或壓力感測，例如加速感測器，陀螺儀、高度計等。微機電元件之偵測結果須藉由微電子電路予以讀出。在其中一類技術方案中，是將微機電元件和微電子電路分開製作為不同的晶粒(die)，再封裝在一起，構成封裝後的微機電模組。
第1圖一先前技術之微機電模組10，其中之微機電元件11堆疊於微電子電路12。雖此設計可縮小封裝所占面積，但具有至少一缺點：微機電元件11與微電子電路12藉由堆疊部分進行訊號溝通，故微機電元件11與微電子電路12間的堆疊對準精度要求極高。
參照第2圖，其顯示根據美國專利US 8610272之微機電元件封裝20，其包含微機電元件21、引線23、下封裝層(Bottom Package Layer)24、以及焊球25。微機電元件21藉由引線23連接至焊球25，以外接至微電子電路(未顯示)。此先前技術之結構設計中，並未考量如何整合微電子電路於封裝之中，需 要另行封裝微電子電路，再將微機電元件封裝20與封裝後的微電子電路予以電性連接，因此尺寸難以小型化。
第3圖顯示先前技術之一電路封裝30，其設計為電路元件32為避免頂部拉引線造成整體厚度增加，故於下方連接一底板300，而底板300中具有複數個矽通孔36以分配電路元件32之對外線路，並藉由其中數個矽通孔36頂部拉引線33以耦接於另一電路元件37。此先前技術之結構設計中，是將電路元件37設置在底板300的側方，此安排方式將使整體封裝的面積增加，不利於尺寸小型化。
第4圖顯示先前技術之另一電路封裝40，其設計為上下分置之電路元件42、47，分別由其頂部拉引線至底板400、410，而底板400中包含複數個矽通孔46。兩電路元件42、47之間以焊球45來連接進行訊號溝通，又，對外部則利用焊球450來進行訊號溝通。相較於第3圖之電路封裝30，電路封裝40更增加頂部拉引線所增加之厚度，此設計造成整體厚度大幅增加。
第3、4圖的先前技術中，並未明確提到將電路晶粒與微機電元件晶粒封裝成一個模組。
前述先前技術或是未能提供封裝在一起的小尺寸微機電模組、或是雖能提供封裝在一起的小尺寸微機電模組但要求極高的堆疊對準精度。有鑒於此，本發明乃提供一種小尺寸的微機電模組，且不需要高的堆疊對準精度，以解決先前技術的問題。
就其中一個觀點，本發明提供一種微機電模組，包含：一微機電元件晶粒與一微電子電路晶粒，該微機電元件晶粒堆疊並結合於該微電子電路 晶粒之上方，其中，該微電子電路晶粒包含一基板，該基板內具有連接基板上下表面的至少一個矽通孔(Through-Silicon Via)、以及至少一個微電子電路，該微電子電路包含一電路區與一訊號層，彼此電性連接，且該訊號層與矽通孔直接連接；以及至少一個引線，其一端連接該微機電元件晶粒，另一端連接該至少一個矽通孔，其中，於微機電元件晶粒和微電子電路晶粒的堆疊處，微機電元件晶粒與微電子電路晶粒並不在此處進行訊號溝通。
一實施例中，微機電模組更包含一下封裝層，包覆微電子電路晶粒之下方，該下封裝層具有至少一個對外接點，以連接至對應的焊球，以供對外進行訊號溝通。
一實施例中，微機電模組又包含一上封裝層，該上封裝層包覆該微機電元件晶粒、該引線、以及該基板之上表面。
一實施例中，該微機電元件晶粒包含一遮蓋，該遮蓋於該微機電元件內部形成一腔體。
一實施例中，該微機電元件晶粒包含一遮蓋，該遮蓋於該微機電元件內部形成一腔體，且其中該上封裝層與該遮蓋具有相連之開口，而該腔體為連接該開口之一開放腔體。
一實施例中，該訊號層位於該微電子電路之上方，較靠近於該微機電元件晶粒，且該訊號層直接連接於該矽通孔之上方；或該訊號層位於該微電子電路之下方，較靠近於該微電子電路晶粒之下方，且該訊號層直接連接於該矽通孔之下方。
一實施例中，該微電子電路晶粒之基板包含至少兩個微電子電路，且所述之微機電模組包含至少兩個微機電元件晶粒以及至少兩個引線，該 至少兩個微機電元件晶粒分別藉由該至少兩個引線以及矽通孔來與對應之微電子電路進行訊號溝通。
一實施例中，該微機電模組又包含一磁性材料，該磁性材料置於該訊號層上方或下方、該微機電元件之該遮蓋上、該微機電模組所包含之一被動元件上方、或與該下封裝層同一層。
一實施例中，該至少一個引線，其一端連接該微機電元件晶粒中間位置而非上方頂端。
一實施例中，該微機電模組對外接點之封裝方式包含：球形陣列封裝(Ball Grid Array)、針柵矩陣封裝(Pin Grid Array)、平面陣列封裝(Land Grid Array)、塑膠針柵陣列(Plastic Land Grid Array)、或四面扁平無引線(Quad Flat No Lead)。
就另一個觀點，本發明提供一種微機電模組之製造方法，包含：提供一基板，其中具有一微電子電路，基板並包含連接基板上下表面的至少一個矽通孔；提供至少一個微機電元件晶粒，堆疊並黏固於該基板上，且露出該至少一個矽通孔；以及提供至少一個引線，其一端連接該微機電元件晶粒，另一端連接該至少一個矽通孔，其中，微機電元件晶粒與微電子電路並不在堆疊處進行訊號溝通。
實施例中，所述之製造方法又包含提供一上封裝層，該上封裝層包覆該微機電元件、該引線、以及該基板之上表面。
一實施例中，所述之製造方法又包含提供一下封裝層，包覆該基板之下方，該下封裝層具有至少一個對外接點，以連接至對應的焊球，以供對外進行訊號溝通。
一實施例中，該基板包含至少兩個微電子電路，且所述提供至少一個微機電元件晶粒之步驟提供至少兩個微機電元件晶粒、所述提供至少一個引線之步驟提供以及至少兩個引線，該至少兩個微機電元件晶粒分別藉由該至少兩個引線以及矽通孔來與對應之微電子電路進行訊號溝通。
底下藉由具體實施例詳加說明，當更容易瞭解本發明之目的、技術內容、特點及其所達成之功效。
10‧‧‧微機電模組
11‧‧‧微機電元件
12‧‧‧微電子電路
20‧‧‧微機電元件封裝
21‧‧‧微機電元件
23‧‧‧引線
24‧‧‧下封裝層
25‧‧‧焊球
30‧‧‧電路封裝
300‧‧‧底板
32‧‧‧電路元件
33‧‧‧引線
35‧‧‧焊球
36‧‧‧矽通孔
37‧‧‧電路元件
40‧‧‧電路封裝
400、410‧‧‧底板
42‧‧‧電路元件
43‧‧‧引線
45、450‧‧‧焊球
46‧‧‧矽通孔
47‧‧‧電路元件
50‧‧‧微機電模組
500‧‧‧基板
51‧‧‧微機電元件晶粒
511‧‧‧遮蓋
512‧‧‧腔體
52‧‧‧微電子電路晶粒
520‧‧‧微電子電路
521‧‧‧電路區
522‧‧‧訊號層
53‧‧‧引線
54‧‧‧下封裝層
55‧‧‧焊球
56‧‧‧矽通孔
57‧‧‧黏著層
58‧‧‧上封裝層
59‧‧‧接點
60、70‧‧‧微機電模組
61‧‧‧微機電元件晶粒
611‧‧‧遮蓋
6111‧‧‧開口
612‧‧‧開放腔體
681‧‧‧開口
80‧‧‧微機電模組
822‧‧‧訊號層
84‧‧‧下封裝層
89‧‧‧磁性材料
90‧‧‧微機電模組
92‧‧‧微電子電路
921‧‧‧電路區
922‧‧‧訊號層
96‧‧‧矽通孔
99‧‧‧磁性材料
100‧‧‧微機電模組
1000‧‧‧基板
109‧‧‧磁性材料
101‧‧‧微機電元件晶粒
1011‧‧‧遮蓋
110‧‧‧微機電模組
119‧‧‧磁性材料
120‧‧‧微機電模組
121、1210‧‧‧微機電元件晶粒
122、1220‧‧‧微電子電路
130‧‧‧微機電模組
131、1310‧‧‧微機電元件
132、1320‧‧‧微電子電路
〔第1圖〕顯示先前技術之微機電模組；〔第2圖〕顯示先前技術之微機電元件封裝；〔第3圖〕顯示先前技術之電路封裝；〔第4圖〕顯示根據本發明之另一種電路封裝；〔第5圖〕顯示根據本發明一實施例之微機電模組；〔第6圖〕顯示根據本發明另一實施例之微機電模組；〔第7~12圖〕顯示根據本發明之微機電模組之製造方法中各步驟；〔第13~18圖〕顯示根據本發明之多個實施例之微機電模組。
有關本發明之前述及其他技術內容、特點與功效，在以下配合參考圖式之一較佳實施例的詳細說明中，將可清楚的呈現。本發明中的圖式均屬示意，主要意在表示各模組以及各元件之間之功能作用關係，至於形狀、厚度與寬度則並未依照比例繪製。
參照第5圖，其顯示根據本發明之一觀點所提供之一種微機電模組50，微機電模組50包含：一微機電元件晶粒51與一微電子電路晶粒52，該微機電元件晶粒51堆疊於該微電子電路晶粒52之上方，例如但不限於以黏著層57來結合，其中該微電子電路晶粒52包含一基板500，該基板500內具有連接基板500上下表面的至少一個(宜為複數個)矽通孔(Through-Silicon Via)56、以及一微電子電路520(例如一特殊應用積體電路，Application-Specific Integrated Circuit，可利用互補金氧半導體CMOS製程或雙極互補金氧半導體BiCMOS製程或其他製程製作)，該微電子電路520包含一電路區521與一訊號層522，彼此電性連接，且該訊號層522與矽通孔56直接連接(亦可視為該訊號層522橫向穿越該矽通孔56)；該微機電元件晶粒51藉由至少一個(宜為複數個)引線53(圖式中以一個引線示意多個引線)自基板500上表面連接至矽通孔56，而矽通孔56在基板500下表面處例如但不限於可藉由焊球55以對外進行訊號溝通。值得注意的是：於微機電元件晶粒51和微電子電路晶粒52的堆疊處(例如黏著層57的位置)，微機電元件晶粒51與微電子電路晶粒52並不在此處進行訊號溝通，而是利用引線53，經由矽通孔56來進行訊號溝通，因此沒有精密對準的需求。此外，引線53並非拉自微機電元件晶粒51的上方頂端，而是拉自其(高度方向的)中間位置，因此，引線53並不會額外增加模組的高度。(所述「中間位置」並非指精確的1/2高度位置，而係指非最頂端也非最底端的位置)
此外，本發明之微機電模組對外接點之封裝方式並不限於第5圖之焊球55設計之球形陣列封裝(Ball Grid Array)，亦可採用針柵矩陣封裝(Pin Grid Array)(未顯示)、平面陣列封裝(Land Grid Array)(未顯示)、塑膠針柵陣列封裝(Plastic Land Grid Array)(未顯示)、或四面扁平無引線封裝(Quad Flat No Lead)(未顯示)等。因前述之封裝方式為業界所熟知，故於此不詳述。
一實施例中，微機電模組50除了堆疊在一起的微機電元件晶粒51和微電子電路晶粒52之外，在其底部(微電子電路晶粒52之下方)可具有一下封裝層(Bottom Package Layer)54，並在下封裝層54的合適位置處設置接點59，以連接至焊球55。
請參閱第12圖，一實施例中，微機電模組70可又包含一上封裝層(Top Package Layer)58，上封裝層58包覆微機電元件晶粒51、引線53、以及基板500之上表面。
回到第5圖，又一實施例中，微機電元件晶粒51可包含一遮蓋511，以形成微機電元件晶粒51之一包覆部分，並形成微機電元件晶粒51內部之一腔體，例如第5圖所示之封閉或半封閉腔體(Cavity)512，以作感測壓力或聲壓等之用途。又參閱第6圖，顯示另一實施例之微機電元件晶粒61，其中上封裝層58與遮蓋611各具有相連之各一開口681、6111，此實施例中腔體612為開放腔體，可藉由此兩開口681、6111而與外部壓力溝通，以提供不同之微機電元件設計用途。
本發明之訊號層之位置可依需求而設置，而不受限必須位於微電子電路中電路區之下方。請參閱第14圖，一實施例中，微電子電路920內的訊號層922也可位於電路區921之上方，與矽通孔96直接連接(亦可視為該訊號層922橫向穿越該矽通孔96的上方)。
請參照第7、8、9、10、11、以及12圖，其顯示就另一個觀點，本發明提供一種微機電模組之製造方法，包含：提供一基板500，其中具有一微電子電路520(包含：電路區521、訊號層522)，並包含連接基板上下表面的至少一個矽通孔56(第7圖)；提供一微機電元件晶粒51(第8圖)；藉由一黏著層57，堆疊並黏固微機電元件晶粒51於基板500上，且露出該至少一個矽通孔56(第9圖)； 以及提供複數個引線53，自該微機電元件晶粒51之非上方頂端，連接至該矽通孔56上方(第10圖)。其中，微機電元件晶粒51與微電子電路晶粒52並不在堆疊結合處進行訊號溝通，而是利用引線53，經由矽通孔56來進行訊號溝通，因此沒有精密對準的需求。本實施例中，基板500於第9圖和第7圖中之位置為上下反置，但本發明未受限於此，例如第14、16圖中基板並未上下倒置，其端視需要而定。
此外，一實施例中，前述之製造方法，可又包含：提供一上封裝層58，上封裝層58包覆微機電元件晶粒51、引線53、以及基板500之上表面(第11圖)。進一步，一實施例中，更可包含：提供下封裝層54，下封裝層54中設置複數接點59以連接複數個焊球55，以形成一晶片級封裝(Chip Scale Package)(第12圖)。
參閱第13、14、15、16圖之實施例，當微機電模組80、90、100、110為一磁力計，微機電模組又包含一磁性材料89、99、109、119，磁性材料89可與下封裝層84同一層(或訊號層822下方，第13圖)，或置於訊號層922上方(第14圖)、或微機電元件晶粒101之遮蓋1011上(第15圖)、或微機電模組所包含之一被動元件(Passive component或Integrated Passive Device)P上方(第16圖)。
此外，本發明的結構並不限於第5、12、13、14、15等圖所示之單一微機電元件之結構；參閱第17、18圖，顯示兩實施例之微機電模組120、130，分別包含兩微機電元件晶粒121、1210以及131、1310(本發明也可包含多於兩微機電元件晶粒)，堆疊於基板1000上方，並藉由複數個引線以及矽通孔來與對應之微電子電路122、1220以及132、1320進行訊號溝通(圖示連接到同一矽通孔僅是舉例，實施時不限於此)。微電子電路122、1220可以設置在同一基板1000中，亦即單一微電子電路晶粒中包含兩組微電子電路122、1220。同理，微電子電路 132、1320可以設置在同一基板1000中，亦即單一微電子電路晶粒中包含兩組微電子電路132、1320。
以上已針對較佳實施例來說明本發明，唯以上所述者，僅係為使熟悉本技術者易於了解本發明的內容而已，並非用來限定本發明之權利範圍。對於熟悉本技術者，當可在本發明精神內，立即思及各種等效變化。故凡依本發明之概念與精神所為之均等變化或修飾，均應包括於本發明之申請專利範圍內。本發明的任一實施例或申請專利範圍不須達成本發明所揭露之全部目的或優點或特點。摘要部分和標題僅是用來輔助專利文件搜尋之用，並非用來限制本發明之權利範圍。

Claims (10)

  1. 一種微機電模組，包含：一微機電元件晶粒與一微電子電路晶粒，該微機電元件晶粒堆疊並結合於該微電子電路晶粒之上方，其中，該微電子電路晶粒包含一基板，該基板內具有連接基板上下表面的至少一個矽通孔(Through-Silicon Via)、以及至少一個微電子電路，該微電子電路包含一電路區與一訊號層，彼此電性連接，且該訊號層與矽通孔直接連接，其中該微機電元件晶粒包含一遮蓋，該遮蓋於該微機電元件內部形成一腔體；至少一個引線，其一端連接該微機電元件晶粒，另一端連接該至少一個矽通孔，其中該引線，其一端連接該微機電元件晶粒中間位置而非上方頂端；以及一上封裝層，該上封裝層連續接觸包覆該遮蓋、該引線、以及該基板之部分上表面；其中，於該微機電元件晶粒和該微電子電路晶粒的堆疊處，該微機電元件晶粒與該微電子電路晶粒並不在此處進行訊號溝通。
  2. 如申請專利範圍第1項所述之微機電模組，更包含一下封裝層，包覆微電子電路晶粒之下方，該下封裝層具有至少一個對外接點，以連接至對應的焊球，以供對外進行訊號溝通。
  3. 如申請專利範圍第1項所述之微機電模組，其中該上封裝層與該遮蓋具有相連之開口，而該腔體為連接該開口之一開放腔體。
  4. 如申請專利範圍第1項所述之微機電模組，其中該訊號層位於該微電子電路之上方，較靠近於該微機電元件晶粒，且該訊號層直接連接於該矽通孔之上方；或該訊號層位於該微電子電路之下方，較靠近於該微電子電路晶粒之下方，且該訊號層直接連接於該矽通孔之下方。
  5. 如申請專利範圍第1項所述之微機電模組，其中該微電子電路晶粒之基板包含至少兩個微電子電路，且所述之微機電模組包含至少兩個微機電元件晶粒以及至少兩個引線，該至少兩個微機電元件晶粒分別藉由該至少兩個引線以及矽通孔來與對應之微電子電路進行訊號溝通。
  6. 如申請專利範圍第1項所述之微機電模組，其中該微機電模組又包含一磁性材料，該磁性材料置於該訊號層上方或下方、該微機電元件之該遮蓋上、該微機電模組所包含之一被動元件上方、或與該下封裝層同一層。
  7. 如申請專利範圍第1項所述之微機電模組，其中該微機電模組對外接點之封裝方式包含：球形陣列封裝(Ball Grid Array)、針柵矩陣封裝(Pin Grid Array)、平面陣列封裝(Land Grid Array)、塑膠針柵陣列(Plastic Land Grid Array)、或四面扁平無引線(Quad Flat No Lead)。
  8. 一種微機電模組之製造方法，包含：提供一基板，其中具有一微電子電路，基板並包含連接基板上下表面的至少一個矽通孔；提供至少一個微機電元件晶粒，堆疊並黏固於該基板上，且露出該至少一個矽通孔，該微機電元件晶粒包含一遮蓋，該遮蓋於該微機電元件晶粒內部形成一腔體； 提供至少一個引線，其一端連接該微機電元件晶粒，另一端連接該至少一個矽通孔，其中該引線，其一端連接該微機電元件晶粒中間位置而非上方頂端；以及提供一上封裝層，該上封裝層連續接觸包覆該遮蓋、該引線、以及該基板之部分上表面；其中，該微機電元件晶粒與該微電子電路並不在堆疊處進行訊號溝通。
  9. 如申請專利範圍第8項所述之製造方法，又包含提供一下封裝層，包覆該基板之下方，該下封裝層具有至少一個對外接點，以連接至對應的焊球，以供對外進行訊號溝通。
  10. 如申請專利範圍第8項所述之製造方法，其中該基板包含至少兩個微電子電路，且所述提供至少一個微機電元件晶粒之步驟提供至少兩個微機電元件晶粒、所述提供至少一個引線之步驟提供以及至少兩個引線，該至少兩個微機電元件晶粒分別藉由該至少兩個引線以及矽通孔來與對應之微電子電路進行訊號溝通。
TW104106768A 2014-03-11 2015-03-04 微機電模組以及其製造方法 TWI620707B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US201461950917P 2014-03-11 2014-03-11
US61/950917 2014-03-11

Publications (2)

Publication Number Publication Date
TW201536662A TW201536662A (zh) 2015-10-01
TWI620707B true TWI620707B (zh) 2018-04-11

Family

ID=54068174

Family Applications (1)

Application Number Title Priority Date Filing Date
TW104106768A TWI620707B (zh) 2014-03-11 2015-03-04 微機電模組以及其製造方法

Country Status (3)

Country Link
US (1) US9362257B2 (zh)
CN (1) CN104909330A (zh)
TW (1) TWI620707B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107445135B (zh) * 2016-05-31 2020-07-31 上海丽恒光微电子科技有限公司 半导体器件及其封装方法
US11299393B2 (en) 2019-12-17 2022-04-12 Invensense, Inc. On-chip signal path with electrical and physical connection

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130113055A1 (en) * 2010-06-30 2013-05-09 Dai Nippon Printing Co., Ltd. Sensor device manufacturing method and sensor device
TW201320266A (zh) * 2011-11-11 2013-05-16 Xintec Inc 半導體封裝件及其製法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7312505B2 (en) * 2004-03-31 2007-12-25 Intel Corporation Semiconductor substrate with interconnections and embedded circuit elements
US8530981B2 (en) * 2009-12-31 2013-09-10 Texas Instruments Incorporated Leadframe-based premolded package having acoustic air channel for micro-electro-mechanical system
US8455300B2 (en) * 2010-05-25 2013-06-04 Stats Chippac Ltd. Integrated circuit package system with embedded die superstructure and method of manufacture thereof
US9407997B2 (en) * 2010-10-12 2016-08-02 Invensense, Inc. Microphone package with embedded ASIC
US20140264808A1 (en) * 2013-03-15 2014-09-18 Andreas Wolter Chip arrangements, chip packages, and a method for manufacturing a chip arrangement

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130113055A1 (en) * 2010-06-30 2013-05-09 Dai Nippon Printing Co., Ltd. Sensor device manufacturing method and sensor device
TW201320266A (zh) * 2011-11-11 2013-05-16 Xintec Inc 半導體封裝件及其製法

Also Published As

Publication number Publication date
TW201536662A (zh) 2015-10-01
US20150259195A1 (en) 2015-09-17
CN104909330A (zh) 2015-09-16
US9362257B2 (en) 2016-06-07

Similar Documents

Publication Publication Date Title
US10041847B2 (en) Various stress free sensor packages using wafer level supporting die and air gap technique
US10093533B2 (en) CMOS-MEMS-CMOS platform
US10882738B2 (en) Wafer level package for a mems sensor device and corresponding manufacturing process
US20140210019A1 (en) Low-cost package for integrated mems sensors
TW201350424A (zh) 製造混合整合構件的方法
KR102192847B1 (ko) 미세 기계 센서 장치
US9533878B2 (en) Low stress compact device packages
TWI431732B (zh) 半導體封裝件及其製法
US20130127001A1 (en) Semiconductor package and method of fabricating the same
US20130320463A1 (en) Package structure having mems element and fabrication method thereof
US9187310B2 (en) Wafer-level packaging of a MEMS integrated device and related manufacturing process
TWI620707B (zh) 微機電模組以及其製造方法
CN106794982A (zh) 集成有倒装芯片的微机电系统感测器
TWI651261B (zh) 微機電裝置及製造方法
TWI548048B (zh) 晶片封裝體及其製造方法
US20150048463A1 (en) Package device for microelectromechanical inertial sensor
TWM537714U (zh) 平板式半導體封裝結構
CN111276457A (zh) 双晶片存储器封装
TW202023003A (zh) 雙晶片記憶體封裝
TW202002207A (zh) 半導體元件及其製造方法