TWI618935B - 多維度結構接取 - Google Patents

多維度結構接取 Download PDF

Info

Publication number
TWI618935B
TWI618935B TW102136257A TW102136257A TWI618935B TW I618935 B TWI618935 B TW I618935B TW 102136257 A TW102136257 A TW 102136257A TW 102136257 A TW102136257 A TW 102136257A TW I618935 B TWI618935 B TW I618935B
Authority
TW
Taiwan
Prior art keywords
interest
ion beam
focused ion
area
integrated circuit
Prior art date
Application number
TW102136257A
Other languages
English (en)
Other versions
TW201421045A (zh
Inventor
傑佛瑞 布雷克伍德
李相勳
麥可 西米德特
史黛西 史東
凱莉 荷蘭
Original Assignee
Fei公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fei公司 filed Critical Fei公司
Publication of TW201421045A publication Critical patent/TW201421045A/zh
Application granted granted Critical
Publication of TWI618935B publication Critical patent/TWI618935B/zh

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26—Testing of individual semiconductor devices
    • G01R31/265—Contactless testing
    • G01R31/2653—Contactless testing using electron beams
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N1/00—Sampling; Preparing specimens for investigation
    • G01N1/28—Preparing specimens for investigation including physical details of (bio-)chemical methods covered elsewhere, e.g. G01N33/50, C12Q
    • G01N1/286—Preparing specimens for investigation including physical details of (bio-)chemical methods covered elsewhere, e.g. G01N33/50, C12Q involving mechanical work, e.g. chopping, disintegrating, compacting, homogenising
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N1/00—Sampling; Preparing specimens for investigation
    • G01N1/28—Preparing specimens for investigation including physical details of (bio-)chemical methods covered elsewhere, e.g. G01N33/50, C12Q
    • G01N1/32—Polishing; Etching
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/302—Contactless testing
    • G01R31/305—Contactless testing using electron beams
    • G01R31/306—Contactless testing using electron beams of printed or hybrid circuits
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/302—Contactless testing
    • G01R31/305—Contactless testing using electron beams
    • G01R31/307—Contactless testing using electron beams of integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/02—Details
    • H01J37/04—Arrangements of electrodes and associated parts for generating or controlling the discharge, e.g. electron-optical arrangement, ion-optical arrangement
    • H01J37/153—Electron-optical or ion-optical arrangements for the correction of image defects, e.g. stigmators
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/30—Electron-beam or ion-beam tubes for localised treatment of objects
    • H01J37/3002—Details
    • H01J37/3005—Observing the objects or the point of impact on the object
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/14—Measuring as part of the manufacturing process for electrical parameters, e.g. resistance, deep-levels, CV, diffusions by electrical means
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2801—Testing of printed circuits, backplanes, motherboards, hybrid circuits or carriers for multichip packages [MCP]
    • G01R31/2806—Apparatus therefor, e.g. test stations, drivers, analysers, conveyors
    • G01R31/2808—Holding, conveying or contacting devices, e.g. test adapters, edge connectors, extender boards
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2898—Sample preparation, e.g. removing encapsulation, etching
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/302—Contactless testing
    • G01R31/312—Contactless testing by capacitive methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/20—Positioning, supporting, modifying or maintaining the physical state of objects being observed or treated
    • H01J2237/208—Elements or methods for movement independent of sample stage for influencing or moving or contacting or transferring the sample or parts thereof, e.g. prober needles or transfer needles in FIB/SEM systems
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/245—Detection characterised by the variable being measured
    • H01J2237/24564—Measurements of electric or magnetic variables, e.g. voltage, current, frequency
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/26—Electron or ion microscopes
    • H01J2237/28—Scanning microscopes
    • H01J2237/2813—Scanning microscopes characterised by the application
    • H01J2237/2817—Pattern inspection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/30—Electron or ion beam tubes for processing objects
    • H01J2237/317—Processing objects on a microscale
    • H01J2237/31749—Focused ion beam
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Analytical Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Immunology (AREA)
  • General Health & Medical Sciences (AREA)
  • Biochemistry (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Pathology (AREA)
  • Health & Medical Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Engineering & Computer Science (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Analysing Materials By The Use Of Radiation (AREA)
  • Sampling And Sample Adjustment (AREA)

Abstract

自單一透視角度曝露樣本內之多個平面以供電探針接觸。可以非正交角銑削該樣本以將不同層曝露為傾斜表面。多個、平行導體平面之傾斜邊緣提供自上方對多個層次的接取。可接取該等平面(例如)以與電探針接觸以用於施加或感測電壓。因為非正交銑削使得可自上方看見所有層，所以可例如藉由自樣本表面遞減計數曝露之層來識別待接觸之曝露層的層次。或者，可以與表面正交之方式來銑削樣本，且接著使樣本傾轉及/或旋轉以提供對器件之多個層次的接取。較佳地遠離所關注區域來執行銑削，以提供對該區域之電接取同時最小化對該區域之損壞。

Description

多維度結構接取
本發明係關於對多維度、微觀結構之處理以提供對內部結構之電接取。
隨著半導體製造程序將更多電路塞入較小封裝中，積體電路(IC)設計正變得更具三維(3D)性。難以量測、分析及定位3D微觀(包括奈米級微觀)結構中之故障。
工程師將通常基於(例如)電路組件之異常電特性來識別他想要調查的所關注區域(ROI)。習知IC中之大多數ROI被限制至器件之在平面區域中之小體積。舉例而言，靜態隨機存取記憶體(SRAM)或習知「反及」(NAND)快閃記憶體胞各自佔據不同之X及Y位置，且在Z方向上具有小體積的作用中區。工程師通常藉由以邏輯位元或閘極位址開始來識別ROI，該邏輯位元或閘極位址可接著被映射至結構之作用中區域中的實體X/Y位置。
ROI常常被內埋於絕緣體及導體層之下。一旦識別了ROI，便可「去處理」電路，亦即，可移除上覆結構，以曝露ROI。當前去處理技術通常以平面方式提供對結構之接取(離子束銑削產生與器件表面正交之表面以便允許成像、探測或其他定位技術)。同樣，劈開晶圓或並行研磨去處理(parallel-lapping deprocessing)提供對結構之平面的接取。
用以分析ROI之技術包括(例如)微探測，其中使導電探針接觸IC上之導體以施加及/或量測電壓或電流。用於分析ROI之另一技術為電壓對比成像，其中當將電壓施加至電路之一部分時獲得對成像表面上之任何電壓敏感的帶電粒子束影像。其他分析技術包括掃描探針顯微法(諸如掃描電容顯微法)，其中用細探針在所關注區域上掃描且監視探針之電特性或實體特性。如本文中所使用，分析技術包括成像技術。
當前技術映射積體電路上之位置，就如同器件為其中建築物僅具有一個樓層的城市一般(僅僅獲得街道地址便足以將郵件遞送至正確位置)。新興三維(3D)IC製造技術並不將作用中區(亦即，電晶體或記憶體胞)約束至Z方向上之一個平面(作用中區域佔據3D器件之許多層次)。城市地圖現被摩天樓所充斥(地址資訊需要參考郵件被遞送至的樓層)。工程師將需要清楚地隔離三維的所關注體積(VOI)而非識別二維(2D)所關注區域。
對於3D IC結構而言，提供平面接取之先前技術被固有地限制至結構之兩個維度，從而導致最終對VOI之更複雜抑或不可能之接取。
本發明之一實施例提供對三維結構之內部組件的電接取。
自單一透視角度曝露樣本內之多個平面以用於成像及/或探測。舉例而言，可以非正交角銑削該樣本以將不同層曝露為傾斜表面。非正交銑削曝露多個、平行導體平面之邊緣以提供自上方對多個層次的接取。一旦被曝露，便可接取該等平面(例如)以與電探針接觸以用於施加或感測電壓。因為非正交銑削使得可自上方看見所有層，所以可例如藉由自樣本表面遞減計數曝露層來識別待接觸之曝露層的層次。或者，可以與表面正交之方式來銑削樣本，且接著使樣本傾轉及/或旋轉以提供對器件之多個層次的接取。較佳地遠離所關注區域來執行 銑削，以提供對該區域之電接取同時最小化對該區域之損壞。
舉例而言，可使用諸如以下各者之電路編輯型技術將額外處理應用於曝露層：鈍化、將絕緣體沈積於樣本之一部分上、切割電路及沈積導體以改變特性或建立探測點。
前文已頗為廣泛地概述本發明之特徵及技術優勢，以便更好地理解隨後之本發明之詳細描述。下文中將描述本發明之額外特徵及優勢。熟習此項技術者應瞭解，所揭示之概念及特定實施例可易於用作修改或設計用於實行本發明之相同目的之其他結構的基礎。熟習此項技術者亦應認識到，此等等效建構並不脫離如在隨附申請專利範圍中所闡述之本發明之精神及範疇。
100‧‧‧三維(3D)儲存裝置
102‧‧‧垂直導體
104‧‧‧圖案化之水平導體
106‧‧‧面
300‧‧‧儲存裝置
302‧‧‧傾斜側面
304‧‧‧傾斜側面
402A‧‧‧電探針
402B‧‧‧電探針
402C‧‧‧電探針
502‧‧‧經銑削壁
504‧‧‧經銑削壁
710‧‧‧雙射束系統
711‧‧‧聚焦離子束(FIB)系統
712‧‧‧上部分
714‧‧‧離子源
715‧‧‧萃取電極
716‧‧‧離子束聚焦柱
717‧‧‧聚焦元件
718‧‧‧聚焦離子束
719‧‧‧控制器
720‧‧‧偏轉元件
722‧‧‧樣本
725‧‧‧可移動置物台
726‧‧‧下腔室
730‧‧‧渦輪分子及機械泵系統
732‧‧‧真空控制器
734‧‧‧高電壓電源供應器
736‧‧‧偏轉控制器及放大器
738‧‧‧圖案產生器
740‧‧‧帶電粒子偵測器
741‧‧‧掃描電子顯微鏡
742‧‧‧視訊電路
743‧‧‧電子束
744‧‧‧視訊監視器
745‧‧‧電源供應及控制單元
746‧‧‧氣體遞送系統
751‧‧‧光學顯微鏡
752‧‧‧陰極
754‧‧‧陽極
756‧‧‧聚光透鏡
758‧‧‧物鏡
760‧‧‧偏轉線圈
761‧‧‧門
780‧‧‧探針運動機構
781‧‧‧探針尖端
為了更透徹地理解本發明及其優勢，現參考結合隨附圖式之以下描述，其中：圖1展示一3D儲存器件，該3D儲存器件中被銑削有渠溝以曝露垂直面；圖2為圖1之3D儲存器件之俯視圖；圖3展示根據本發明之一實施例的經銑削之3D儲存器件；圖4為展示圖3之儲存器件之俯視圖；圖5展示一傾轉工件之一部分，其提供對內埋導電層之接取而無需與工件表面成一角度地進行銑削；圖6為展示本發明之一實施例之步驟的流程圖；及圖7示意性地展示可用以實施本發明之雙射束系統。
在對二維處理之一種習知分析中，藉由離子束銑削來曝露所關注區域且使電探針接觸該所關注區域(通常自上方)。可在施加電壓的情況下使用電子束自上方檢視所關注區域以進行電壓對比成像。此對 於2D結構起到很好的作用，但對於具有位於許多層上之電晶體或記憶體胞的較新穎結構而言，當自頂部查看結構時非常難以接取堆疊中之正確層。根據本發明之一些實施例之態樣，銑削及/或傾轉樣本，使得自單一透視角度(通常自上方)曝露樣本內之多個平面以用於成像或探測。
又，大多數先前技術橫截面技術係經由所關注區域(諸如故障分析中之特定出故障部分)來執行。歸因於新3D結構之增加之複雜性，在分析期間使所關注區域周圍之大部分結構保持完整係有利的。根據本發明之一些實施例之態樣，銑削曝露了至ROI之電連接，且在提供對ROI之電接取的同時使ROI之大部分保持完整。如本文中所使用，術語ROI或所關注區域亦用以指所關注體積或VOI。
斜式銑削(較佳與表面法線成約30°至約45°)在俯視圖中將諸層空間分離開，使得可檢視並接取該等層。自正交性偏離的程度愈大，則曝露於自樣本上方的垂直視圖的表面愈多。曝露區之法線具有在垂直方向上的分量，使得可自上方觀測到水平層且藉由電探針自上方接觸該水平層。被傾轉之樣本可提供相同效應，從而將層分離開以用於在俯視圖中檢視及曝露該等層。
藉由在並非與工件表面正交之定向上銑削或在垂直銑削之後使結構傾轉，使用者可使用光學顯微鏡或SEM來看到至ROI之電定址連接，且可因此在不能夠實際看到ROI的情況下對ROI提供電信號。錐形銑削或傾轉之樣本提供對在成角度側壁中的樣本之接取，以允許對缺陷或其他ROI之電定位。對成角度側壁之接取允許探測在所關注之z深度處的平面，同時仍提供對垂直導體之接取。本發明之實施例提供自樣本之俯視圖對X、Y及Z定位部位的接取，且允許使用當前的自頂向下探測技術來電探測接取VOI。
在銑削(成角度或垂直)之後，將樣本定向使得可檢視及/或電探 測樣本之銑削面與頂表面兩者。檢視及探測被用於(例如)電壓對比成像、藉由探測不同層及使用診斷設備來觀測電響應而達成的電特性化、感測原子力顯微鏡探針或對光子發射之觀測。
圖1展示一3D儲存器件100，該3D儲存器件100中被銑削有渠溝以曝露垂直橫截面。此等器件通常被囊封於玻璃(未圖示)中。垂直導體102產生至在不同水平層中之經垂直對準之元件的電連接。圖案化之水平導體104產生x-y平面中之連接。三個所標記之導體104中之每一者接觸在相同Y-Z平面中(亦即，具有相同之x座標)但在不同Z平面中的電路元件。圖1展示一區段被銑削掉以曝露面106。產生至面106之連接要求接點自側面而非自頂向下地進入。難以看到並操縱探針以提供側面接取，此係因為不可自俯視圖看見曝露之垂直面的側面且大多數探針經設計成自上方接觸導體。圖2為3D儲存器件之俯視圖。應注意，雖然可觀測到X-Y位置，但不可自銑削面106之俯視圖獲得Z資訊。在此狀況下，不存在識別缺陷是在頂層中還是在器件堆疊中之某較低處的可靠方法。
圖3展示根據本發明之一實施例之具有成角度銑削的儲存器件300，其產生傾斜側面302及304，從而允許達成比圖1之垂直面106容易得多的電接觸。圖4為展示器件之成角度銑削表面302及304的俯視圖。易於判定接觸點之X-Y位置，該等接觸點在堆疊中之Z位置亦然。藉由使位於不同Z位置之各個層可在傾斜面中被觀測到，可識別並接觸對應於確切之所關注Z層的導體平面以提供與VOI之電接觸。圖4展示接觸內部導體之曝露邊緣的電探針402A及402B，該等內部導體與所關注區域形成電接觸。探針402C接觸與所關注區域形成電接觸的垂直導體102。該等探針在手動控制下或在自動化控制器之控制下水平地移動至所要位置，且接著可在Z方向上移動(亦手動地抑或在控制器之控制下)以被降低而接觸在所要位置處的所選導電層。可將 電信號施加至一或多個探針，同時(例如)藉由一或多個其他探針來感測其他電信號，或觀測電壓對比影像。藉由自上方降低電探針而使電探針接觸曝露導體，同時自上方觀測該程序。
即使一特定電組件自身未被曝露，成角度銑削仍曝露允許定址彼電組件之接點。因此，該組件及相鄰組件可保持完整。在一些實施例中，每一電結構表示單一位元(例如，在3D NAND或DRAM中)。可使用針對對應層次之曝露的X及Y連接以及對應之Z連接來定址該位元。當藉由成角度銑削而曝露或在法線角銑削之後傾轉在任何Z層次的X及Y導體時，可容易自上方觀測到該等導體。該等曝露之導體無需鄰近於所關注結構。使用者可觀測到成角度銑削中之步階的數目以藉由對層遞減計數來判定x及y連接器在哪一Z層次。
成角度銑削或傾轉曝露了連接，使得可自上方而非自側面來接觸該連接。可在具有或不具有蝕刻增強玻璃的情況下使用離子束來執行銑削，如(例如)美國專利申請案第13/921,466號中所描述。
圖5展示3D結構之一部分，其與圖3之位於壁302及304之相交處附近的體積類似。然而，在圖5中，經銑削壁502及504為垂直的。接著使工件傾轉使得銑削面502及504中之每一者的法線具有垂直方向上之分量。亦即，可自上方看見銑削面502及504且因此可在水平平面中個別地移動電探針402A、402B及402C以定位於所選導體上方且接著自上方降低以接觸適當層，從而提供與所關注區域之電連接。多層器件504較佳以約30°至約45°之間的角傾轉。
圖6為展示本發明之較佳實施例之步驟的流程圖。在步驟602中，識別所關注區域。舉例而言，ROI可對應於被發現不良地執行之器件元件。自電腦輔助設計資訊來判定ROI之位置，該電腦輔助設計資訊將邏輯元件映射至電組件且接著映射至器件上之實體位置。在步驟604中，銑削器件(較佳以在約30°至約45°之間的角)以曝露在所關注 區域附近之導體。在步驟606中，判定探針接觸之較佳位置。舉例而言，檢查晶片之佈局以判定哪一導電層上之哪一導體與所關注區域接觸。可藉由自晶片頂部遞減計數至適當層次來識別所識別之導電層，此係因為成角度銑削提供多個層次之可見性。在步驟608中，在X-Y方向上移動電探針以適當地定位該等探針(如在步驟606中所判定)，且接著在步驟610中，在Z方向上降低探針以在所關注區域處或附近接觸電導體。應理解，探針運動可並非簡單的矩形X-Y-Z運動，而是探針將移動穿過空間並向下移動以接觸電導體。如此處所使用，在X-Y方向或Z方向上移動並不要求在所提及之平面或方向中的單獨運動，而是包括實現相同結果的旋轉及在不同方向上之同時運動。在步驟612中，經由該等探針中之一或多者將電壓或電流施加至樣本。在步驟614中，觀測所施加電壓或電流之效應。觀測該效應可包括(例如)自該等探針中之一或多者感測電壓或電流、使用電壓對比成像來觀測所關注區域、微Raman(拉曼)分析，或其他成像或分析技術。
舉例而言，可使用諸如以下各者之電路編輯型技術將額外處理應用於曝露層：鈍化、將絕緣體沈積於樣本之一部分上、切割電路及沈積導體以改變特性或建立探測點。電路編輯型技術係眾所熟知的。舉例而言，可藉由射束誘導沈積來沈積導體以連接兩個或兩個以上之曝露層。可在導體沈積之前藉由射束誘導沈積來沈積絕緣體以使積體電路之其他曝露層與所沈積之導體電隔離。亦可藉由離子束來切割曝露之導體以斷開電接觸。
圖7展示適合於實踐本發明之典型雙射束系統710，其具有垂直安裝之SEM柱及與垂直柱成近似52°之角度而安裝的FIB柱。合適之雙射束系統可購自(例如)為本申請案之受讓人的FEI公司(俄勒岡州希爾巴羅(Oregon，Hillsboro))。雖然下文提供合適硬體之實例，但本發明並不限於實施於任何特定類型之硬體中。
與雙射束系統710一起提供掃描電子顯微鏡741連同電源供應及控制單元745。藉由在陰極752與陽極754之間施加電壓而自陰極752發射電子束743。運用聚光透鏡756及物鏡758將電子束743聚焦至一微細光點。運用偏轉線圈760用電子束743在樣品上進行二維掃描。藉由電源供應及控制單元745來控制聚光透鏡756、物鏡758及偏轉線圈760之操作。
可將電子束743聚焦至基板722上，該基板722位於下腔室726內之可移動置物台725上。當電子束中之電子撞擊基板722時，發射二級電子。藉由如下文所論述的二級電子偵測器740來偵測此等二級電子。
雙射束系統710亦包括聚焦離子束(FIB)系統711，該FIB系統711包含具有上部分712之一抽空腔室，離子源714以及包括萃取器電極及靜電光學系統之聚焦柱716位於該上部分712內。聚焦柱716之軸線自電子柱之軸線傾轉52度。上部分712包括離子源714、萃取電極715、聚焦元件717、偏轉元件720及聚焦離子束718。離子束718自離子源714穿過聚焦柱716及靜電偏轉器720之間而朝向被定位於下腔室726內之可移動置物台725上的基板722，該基板722包含(例如)半導體器件。
置物台725可較佳在水平平面(X軸及Y軸)上及垂直地(Z軸)移動。置物台725亦可被傾轉近似60°且繞Z軸旋轉。門761被打開以用於將基板722插入至X-Y置物台725上，且亦用於維修內部氣體供應貯器(若使用內部氣體供應貯器)。該門為聯鎖的，使得若系統處在真空下則門無法打開。
使用離子泵(未圖示)以用於抽空上部分712。在真空控制器732之控制下藉由渦輪分子及機械泵系統730來抽空腔室726。真空系統在腔室726內提供在近似1×10-7托與5×10-4托之間的真空。若使用蝕刻輔助 氣體、蝕刻延遲氣體或沈積前驅體氣體，則腔室背景壓力可上升(通常至約1×10-5托)。
高電壓電源供應器將適當之加速電壓提供至離子束聚焦柱716中之電極以用於激勵並聚焦離子束718。當離子束718撞擊基板722時，材料被自樣本濺射(亦即實體地噴射)。或者，離子束718可分解前驅體氣體以使材料沈積。
高電壓電源供應器734連接至液體金屬離子源714以及連接至離子束聚焦柱716中之適當電極，以用於形成近似1keV至60keV的離子束718且將其導引朝向樣本。根據由圖案產生器738提供之規定圖案而操作的偏轉控制器及放大器736耦接至偏轉板720，藉此可手動地或自動地控制離子束718以在基板722之上表面上描劃出對應圖案。在一些系統中，偏轉板被置放於最終透鏡前面，如此項技術中所熟知。當遮沒控制器(未圖示)將遮沒電壓施加至離子束聚焦柱716內之射束遮沒電極(未圖示)時，遮沒電極導致離子束718碰擊至遮沒孔隙(未圖示)而非基板722上。
液體金屬離子源714通常提供鎵之金屬離子束。該源通常能夠在基板722處被聚焦成十分之一微米寬之子射束以用於藉由離子銑削、增強型蝕刻、材料沈積來修改基板722，抑或用於對基板722成像之目的。亦可使用其他離子源(諸如電漿離子源)。
探針裝配件包括探針運動機構780及探針尖端781。該等探針尖端可被個別地移動至所要位置並降低以接觸基板722。雖然展示三個探針尖端，但探針尖端之數目可變化。可使用多探針運動機構來控制任何數目之探針。探針尖端可在精確位置處將電壓或電流施加至基板722及/或可感測電壓或電流。在一些實施例中，探針安裝於在工件周圍的環上。
用於偵測二級離子或電子發射之帶電粒子偵測器740(諸如 Everhart-Thornley偵測器或多通道板)連接至視訊電路742，該視訊電路742將驅動信號供應至視訊監視器744並自控制器719接收偏轉信號。在不同實施例中，帶電粒子偵測器740在下腔室726內的位置可變化。舉例而言，帶電粒子偵測器740可與離子束同軸且包括用於允許離子束穿過的一孔。在其他實施例中，可經由最終透鏡來收集二級粒子且接著使該等二級粒子離軸轉向以供收集。
光學顯微鏡751允許觀測樣本722及探針781。光學顯微鏡可與帶電粒子束中之一者同軸，如(例如)在Rasmussen之美國專利第6,373,070號「Method apparatus for a coaxial optical microscope with focused ion beam」中所描述，該案被讓渡給本申請案之申請人。
氣體遞送系統746延伸至下腔室726中以用於引入及導引氣態蒸氣朝向基板722。Casella等人之美國專利第5,851,413號「Gas Delivery Systems for Particle Beam Processing」(其被讓渡給本申請案之受讓人)描述一合適之氣體遞送系統746。另一氣體遞送系統描述於Rasmussen之美國專利第5,435,850號「Gas Injection System」(其亦被讓渡給本申請案之受讓人)中。舉例而言，可將金屬有機化合物遞送至射束衝撞點以在離子束或電子束之衝撞時沈積金屬。可遞送前驅體氣體(諸如用以沈積鉑之(CH3)3Pt(CpCH3)或用以沈積鎢之己羰基鎢)以藉由電子束加以分解從而在步驟108中提供保護層。
系統控制器719控制雙射束系統710之各個部分的操作。經由系統控制器719，使用者可導致經由鍵入至習知使用者介面(未圖示)中之命令而使離子束718或電子束743以所要方式進行掃描。或者，系統控制器719可根據程式設計指令來控制雙射束系統710。一較佳控制器係與一記憶體通信或包括一記憶體，該記憶體儲存用於自動地實施圖6之步驟的指令。系統控制器719可用以控制探針運動裝配件780。在一些實施例中，雙射束系統710併有影像辨識軟體，諸如購自麻省內 蒂克(Massachusetts，Natick)之Cognex公司的軟體，以自動地識別所關注區域，且接著系統可根據本發明而手動地或自動地曝露橫截面以用於成像。舉例而言，系統可自動地定位包括多個器件之半導體晶圓上的類似特徵，且曝露不同(或相同)器件上之所關注特徵並形成其影像。
本發明具有廣泛適用性且可提供如在以上實例中所描述及展示之許多益處。實施例將取決於特定應用而極大地變化，且並非每一實施例將提供所有該等益處且滿足可由本發明達成之所有目標。適合於實施本發明之粒子束系統可購自(例如)為本申請案之受讓人的FEI公司。
本文中之描述使用相對於晶圓或其他工件之術語水平及垂直。應理解，「水平」通常用以意謂平行於工件表面及沈積至工件上之導電平面，且「垂直」通常用以意謂與工件表面正交。
本發明具有廣泛適用性且可提供如在以上實例中所描述及展示之許多益處。實施例將取決於特定應用而極大地變化，且並非每一實施例將提供所有該等益處且滿足可由本發明達成之所有目標。適合於實施本發明之粒子束系統可購自(例如)為本申請案之受讓人的FEI公司。
本說明書揭示一種方法與一種用於執行該方法之操作的裝置。此裝置可經特別地建構以用於達成所需之用途，或可包含通用電腦或由儲存於電腦中之電腦程式選擇性地啟動或重組態的其他器件。可將各種通用帶電粒子束系統與根據本文中之教示的程式一起使用。或者，建構用以執行所需之方法步驟之更專門的裝置可為適當的。
另外，本說明書亦隱含地揭示一電腦程式，因為熟習此項技術者將顯而易見，可藉由電腦程式碼來實現本文中所描述之方法之個別步驟。電腦程式並不意欲限於任何特定程式設計語言及其實施。應瞭 解，多種程式設計語言及其編碼可用以實施本文中所含有之本發明之教示。此外，電腦程式並不意欲限於任何特定控制流程。存在電腦程式之許多其他變型，該等變型可使用不同控制流程而不脫離本發明之精神或範疇。
可將此電腦程式儲存於任何電腦可讀媒體上。電腦可讀媒體可包括諸如磁碟或光碟、記憶體晶片或適合於與通用電腦介接的其他儲存裝置之儲存裝置。電腦可讀媒體亦可包括硬連線媒體(諸如例示於網際網路系統中)或無線媒體(諸如例示於GSM行動電話系統中)。當被載入並執行於通用電腦或帶電粒子束之控制器上時，電腦程式實際上導致一實施較佳方法之步驟的裝置。
亦可將本發明實施為硬體模組。更特定言之，在硬體意義上，模組為經設計成與其他組件或模組一起使用的功能性硬體單元。舉例而言，可使用離散電子組件來實施模組，或模組可形成一完整電子電路(諸如特殊應用積體電路(ASIC))之一部分。存在眾多其他可能性。熟習此項技術者應瞭解，亦可將系統實施為硬體模組與軟體模組之組合。
雖然先前描述之大部分係針對於半導體晶圓，但可將本發明應用於任何合適之基板或表面。另外，每當在本文中使用術語「自動」、「自動化」或類似之術語時，應將彼等術語理解為包括自動或自動化程序或步驟之手動起始。在以下論述中及在申請專利範圍中，以開放式方式使用術語「包括」及「包括」，且因此應將該等術語解譯為意謂「包括(但不限於)......」。
就未在本說明書中特別地定義的任何術語而言，意圖係該術語將被給予其簡單及普通意義。隨附圖式意欲幫助理解本發明，且除非另有指示否則未按比例繪製。
術語「積體電路」係指被圖案化於微晶片之表面上的一組電子 組件及其互連件(統稱為內部電路元件)。術語「半導體晶片」泛指積體電路(IC)，其可為半導體晶圓之一體部分、與晶圓分離或經封裝以供在電路板上使用。術語「FIB」或「聚焦離子束」在本文中用以指任何準直離子束(包括藉由離子光學器件聚焦之射束及成形離子束)。
以上實施例描述3D NAND型結構，但本發明並不限於此等結構且可用於(例如)DRAM及用於特性化渠溝及其他結構以及圓孔。
就未在本說明書中特別地定義的任何術語而言，意圖係該術語將被給予其簡單及普通意義。隨附圖式意欲幫助理解本發明，且除非另有指示否則未按比例繪製。
本發明之一些實施例提供一種分析在具有多個導電材料層之三維積體電路結構中之所關注區域的方法，該方法包含：與該等導電材料層成一非法線角地將聚焦離子束導引朝向三維積體電路結構以曝露多個水平導電層；判定哪一曝露之水平導體對應於所關注組件之垂直位置；移動一或多個電探針以自上方接觸曝露之水平導體；將電壓施加至電探針；及觀測所施加電壓之效應以分析所關注區域。
在一些實施例中，將聚焦離子束導引朝向三維積體電路結構包括導引聚焦離子束以使所關注區域保持完整，同時曝露多個水平導電層以提供對所關注區域之電接取。
在一些實施例中，移動一或多個電探針以接觸曝露之水平導體包括移動該等電探針中之一或多者以將探針定位於曝露之水平導體上方且接著在具有垂直分量之方向上移動探針以接觸曝露之水平導體。
在一些實施例中，三維結構包括資料儲存電路。
在一些實施例中，三維結構包含邏輯電路及/或NAND、SRAM、DRAM或記憶體胞。
一些實施例提供一種分析三維積體電路結構中之所關注區域的方法，該方法包含：將聚焦離子束導引朝向三維積體電路結構以銑削 一表面從而曝露多個水平導電層；判定哪一曝露之水平導電層對應於所關注區域之垂直位置；降低電探針以接觸位於該所判定之水平導電層中且對應於所關注區域的導體；將電壓施加至電探針；及觀測所施加電壓之效應以分析所關注區域。
在一些實施例中，將聚焦離子束導引朝向三維積體電路結構以銑削一表面從而曝露多個水平導電層包括垂直於工件表面來導引聚焦離子束，且該實施例另外包含使工件傾轉以使得經銑削表面之法線具有垂直分量。
在一些實施例中，使工件傾轉包括使工件以在約30°至約45°之間的角度傾轉。
在一些實施例中，將聚焦離子束導引朝向三維積體電路結構以銑削一表面從而曝露多個水平導電層包括與水平導電層成非法線角地導引聚焦離子束。
在一些實施例中，與水平導電層成非法線角地導引聚焦離子束包括與水平導電層成約30°至約45°之間的角度地導引聚焦離子束。
在一些實施例中，觀測所施加電壓之效應以分析所關注區域包括使用電壓對比成像、感測電信號或使用原子力顯微鏡探針。
在一些實施例中，感測電信號包含使用一或多個電探針來感測電壓或電流。
一些實施例提供一種用於分析三維積體電路中之所關注區域的系統，該系統包含：一離子光學柱，其用於提供聚焦離子束；一電子光學柱，其用於提供聚焦電子束；一粒子偵測器，其用於偵測自樣本發射之二級粒子；一電探針，其可三維地移動以用於接觸積體電路並提供與所關注區域之電接觸；一控制器，其與電腦記憶體通信，該電腦記憶體儲存用於執行以下步驟之指令：將聚焦離子束導引朝向三維積體電路結構以銑削一表面從而曝露多個水平導電層；判定哪一曝露 之水平導電層對應於所關注區域之垂直位置；降低電探針以接觸位於該所判定之水平導電層中且對應於所關注區域的導體；將電壓施加至電探針；及觀測所施加電壓之效應以分析所關注區域。
在一些實施例中，用於將聚焦離子束導引朝向三維積體電路結構之電腦指令包括用於與水平導電層成非法線角地導引聚焦離子束的電腦指令。
在一些實施例中，用於將聚焦離子束導引朝向三維積體電路結構之電腦指令包括用於垂直於工件表面來導引聚焦離子束的電腦指令且另外包含用於使工件傾轉以使得經銑削表面之法線具有垂直分量的電腦指令。
雖然已詳細地描述了本發明及其優勢，但應理解，在不脫離如由隨附之申請專利範圍界定的本發明之精神及範疇的情況下，本文中可進行各種改變、替代及更改。此外，本申請案之範疇並不意欲限於說明書中所描述之程序、機器、製造、物質組成、構件、方法及步驟之特定實施例。如一般熟習此項技術者將易於自本發明之揭示內容瞭解，可根據本發明利用當前存在或日後將開發之執行與本文中描述之對應實施例實質上相同功能或達成實質上相同結果之程序、機器、製造、物質組成、構件、方法或步驟。因此，隨附申請專利範圍意欲在其範疇中包括此等程序、機器、製造、物質組成、構件、方法或步驟。
102‧‧‧垂直導體
300‧‧‧儲存裝置
302‧‧‧傾斜側面
304‧‧‧傾斜側面
402A‧‧‧電探針
402B‧‧‧電探針
402C‧‧‧電探針

Claims (21)

  1. 一種分析在一具有多個導電層之三維積體電路結構中之一所關注區域的方法，該導電層以水平方向延伸以經由至所關注區域之至少一導電層提供電接取，該方法包含：將一聚焦離子束導引朝向該三維積體電路結構，以產生遠離該所關注區域之一銑削表面且包括以水平方向延伸之複數個曝露導電層；移動至少一個電探針以自上方接觸以水平方向延伸之至少一經選擇曝露之導電層之該銑削表面；將一電壓施加至該至少一電探針；及觀測該所施加電壓之效應以分析該所關注區域；其中：利用以下之方式執行該聚焦離子束之導引：以相對於該水平方向之一非法線角度；或以相對於該水平方向之一法線角度，然後該電路結構傾轉以致該銑削表面之法線具有一垂直分量；及在該複數曝露之導電層中，依垂直位置判定該至少一經選擇之曝露之以水平方向延伸之導電層，其提供電接取至遠離該被銑削表面之所關注區域。
  2. 如請求項1之方法，其中將一聚焦離子束導引朝向該三維積體電路結構包括：導引該聚焦離子束以使該所關注區域保持完整且未被破壞，同時產生該銑削表面。
  3. 如請求項1或2之方法，其中移動至少一個電探針以自上方接觸經選擇之曝露之導電層包括：移動該至少一電探針以將該探針 定位於該至少一經選擇之曝露導電層之該銑削表面上方且接著在具有一垂直分量之一方向上移動該探針以接觸該至少一經選擇曝露之導電層之該銑削表面。
  4. 如請求項1或2之方法，其中與該水平方向成一非法線角地導引一聚焦離子束包括：與該水平方向之一法線成約30°至約45°之間的一角度地導引該聚焦離子束。
  5. 如請求項1或2之方法，其中觀測該所施加電壓之效應以分析該所關注區域包括：在使用電壓對比成像觀測該效應、經由感測一電信號觀測該效應、或在使用一原子力顯微鏡探針時觀測該效應。
  6. 如請求項5之方法，其中當觀測該效應係經由感測一電信號時，該感測電信號包含：使用一或多個電探針來感測一電壓或電流。
  7. 如請求項1或2之方法，其中該三維結構包含一資料儲存電路。
  8. 如請求項1或2之方法，其中該三維結構包含一邏輯電路、一NAND、一SRAM、一DRAM或一記憶體胞，或包含一邏輯電路及一NAND、一SRAM、一DRAM或一記憶體胞中之至少一個。
  9. 一種分析在一具有導電層之三維積體電路結構中之一所關注區域的方法，該導電層以水平方向延伸以經由至所關注區域之至少一導電層提供電接取，該方法包含：將一聚焦離子束導引朝向該三維積體電路結構以銑削一遠離所關注區域之表面且包含多個以水平方向延伸之曝露之導電層；依垂直位置判定哪一水平方向延伸之曝露之導電層提供電接取至遠離該經銑削表面之所關注區域；降低一電探針以接觸以水平方向延伸之曝露導電層之銑削表 面，其提供電接取至所關注區域；將一電壓施加至該電探針；及觀測該所施加電壓之效應以分析該所關注區域。
  10. 如請求項9之方法，其中將一聚焦離子束導引朝向該三維積體電路結構以銑削一遠離所關注區域之表面且包含多個以水平方向延伸之複數個曝露導電層包括：以垂直於該水平方向之角度導引該聚焦離子束，且另外包含使該三維積體電路結構傾轉以使得垂直於該經銑削表面之一角度具有一垂直分量。
  11. 如請求項10之方法，其中使該三維積體電路結構傾轉包括：使該三維積體電路結構以一在約30°至約45°之間的角度傾轉。
  12. 如請求項9之方法，其中將一聚焦離子束導引朝向該三維積體電路結構以銑削一遠離所關注區域之表面且包含以水平方向延伸之複數個曝露導電層包括：以相對於該水平方向之一非法線角度導引該聚焦離子束。
  13. 如請求項12之方法，其中該水平方向成一非法線角地導引該聚焦離子束包括：與該等水平方向成約30°至約45°之間的一角度地導引該聚焦離子束。
  14. 如請求項9至13中任一項之方法，其中觀測該所施加電壓之效應以分析該所關注區域包括：在使用電壓對比成像觀測該效應、經由感測一電信號觀測該效應或在使用一原子力顯微鏡探針時觀測該效應。
  15. 如請求項14之方法，其中當觀測該效應係經由感測一電信號時，該感測該電信號包含：使用一或多個電探針來感測一電壓或電流。
  16. 一種用於分析在一具有以水平方向延伸之導電層之三維積體電路結構中之一所關注區域的系統，其包含： 一離子光學柱，其用於提供一聚焦離子束；一電子光學柱，其用於提供一聚焦電子束；一粒子偵測器，其用於偵測自該結構發射之二級粒子；一電探針，其可三維地移動以用於接觸該積體電路結構並提供與該所關注區域之電接觸；一控制器，其與一電腦記憶體通信，該電腦記憶體儲存用於操作之指令包括：將一聚焦離子束導引朝向該三維積體電路結構以銑削遠離所關注區域之一表面且包括多個曝露之水平方向延伸之導電層；依垂直位置判定哪一水平方向延伸之曝露之導電層提供電接取至遠離該經銑削表面之所關注區域；降低一電探針以接觸以水平方向延伸之曝露導電層之銑削表面，其提供電接取至所關注區域；將一電壓施加至該電探針；及觀測該所施加電壓之效應以分析該所關注區域。
  17. 如請求項16之系統，其中用於將該聚焦離子束導引朝向該三維積體電路結構之該等電腦指令包括：用於與該等水平導電層成一非法線角地導引該聚焦離子束的指令。
  18. 如請求項16或17之系統，其中用於將該聚焦離子束導引朝向該三維積體電路結構之該等電腦指令包括：以一垂直該水平方向之角度導引該聚焦離子束及電腦記憶儲存用於操作之指令，該操作進一步包含使該三維積體電路結構傾轉以使得垂直該經銑削表面之一角度具有一垂直分量。
  19. 如請求項1之方法，其中：將一聚焦離子束導引朝向該三維積體電路結構包括將一聚焦離子束導引朝向一三維積體電路結構，其具有位於許多層上之 電晶體且具有接觸位於許多層上之電晶體之一陣列之垂直導體；及進一步包括施加電壓至與所關注區域電連接之一或多個該垂直導體或其中觀測該施加電壓之效應包括觀測在該一或多個垂直導體上之電壓。
  20. 如請求項9之方法，其中：將一聚焦離子束導引朝向該三維積體電路結構包括將一聚焦離子束導引朝向一三維積體電路結構，其具有位於許多層上之電晶體且具有接觸位於許多層上之電晶體之一陣列之垂直導體；及進一步包括施加電壓至與所關注區域電連接之一或多個該垂直導體或其中觀測該施加電壓之效應包括觀測在該一或多個垂直導體上之電壓。
  21. 如請求項16之系統，其中該系統進一步包括一額外之電探針用於接觸一垂直導體，其與在以水平方向延伸之不同導電層垂直對準之元件電連接，且其中該垂直導體係與所關注之區域電連接。
TW102136257A 2012-10-05 2013-10-07 多維度結構接取 TWI618935B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US201261710668P 2012-10-05 2012-10-05
US61/710,668 2012-10-05

Publications (2)

Publication Number Publication Date
TW201421045A TW201421045A (zh) 2014-06-01
TWI618935B true TWI618935B (zh) 2018-03-21

Family

ID=50435492

Family Applications (1)

Application Number Title Priority Date Filing Date
TW102136257A TWI618935B (zh) 2012-10-05 2013-10-07 多維度結構接取

Country Status (7)

Country Link
US (1) US9696372B2 (zh)
EP (1) EP2904633B1 (zh)
JP (1) JP6429780B2 (zh)
KR (1) KR102041272B1 (zh)
CN (1) CN104813459B (zh)
TW (1) TWI618935B (zh)
WO (1) WO2014055935A1 (zh)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10199283B1 (en) 2015-02-03 2019-02-05 Pdf Solutions, Inc. Method for processing a semiconductor wager using non-contact electrical measurements indicative of a resistance through a stitch, where such measurements are obtained by scanning a pad comprised of at least three parallel conductive stripes using a moving stage with beam deflection to account for motion of the stage
US9799575B2 (en) 2015-12-16 2017-10-24 Pdf Solutions, Inc. Integrated circuit containing DOEs of NCEM-enabled fill cells
US10978438B1 (en) 2015-12-16 2021-04-13 Pdf Solutions, Inc. IC with test structures and E-beam pads embedded within a contiguous standard cell area
US10593604B1 (en) 2015-12-16 2020-03-17 Pdf Solutions, Inc. Process for making semiconductor dies, chips, and wafers using in-line measurements obtained from DOEs of NCEM-enabled fill cells
US9627370B1 (en) 2016-04-04 2017-04-18 Pdf Solutions, Inc. Integrated circuit containing standard logic cells and library-compatible, NCEM-enabled fill cells, including at least via-open-configured, GATE-short-configured, GATECNT-short-configured, and TS-short-configured, NCEM-enabled fill cells
US9929063B1 (en) 2016-04-04 2018-03-27 Pdf Solutions, Inc. Process for making an integrated circuit that includes NCEM-Enabled, tip-to-side gap-configured fill cells, with NCEM pads formed from at least three conductive stripes positioned between adjacent gates
US9905553B1 (en) 2016-04-04 2018-02-27 Pdf Solutions, Inc. Integrated circuit containing standard logic cells and library-compatible, NCEM-enabled fill cells, including at least via-open-configured, AACNT-short-configured, GATECNT-short-configured, and metal-short-configured, NCEM-enabled fill cells
US9748153B1 (en) 2017-03-29 2017-08-29 Pdf Solutions, Inc. Process for making and using a semiconductor wafer containing first and second does of standard cell compatible, NCEM-enabled fill cells, with the first DOE including side-to-side short configured fill cells, and the second DOE including tip-to-side short configure
US9773774B1 (en) 2017-03-30 2017-09-26 Pdf Solutions, Inc. Process for making and using a semiconductor wafer containing first and second DOEs of standard cell compatible, NCEM-enabled fill cells, with the first DOE including chamfer short configured fill cells, and the second DOE including corner short configured fill cells
US9786649B1 (en) 2017-06-27 2017-10-10 Pdf Solutions, Inc. Process for making and using a semiconductor wafer containing first and second DOEs of standard cell compatible, NCEM-enabled fill cells, with the first DOE including via open configured fill cells, and the second DOE including stitch open configured fill cells
US9768083B1 (en) 2017-06-27 2017-09-19 Pdf Solutions, Inc. Process for making and using a semiconductor wafer containing first and second DOEs of standard cell compatible, NCEM-enabled fill cells, with the first DOE including merged-via open configured fill cells, and the second DOE including snake open configured fill cells
US10096530B1 (en) 2017-06-28 2018-10-09 Pdf Solutions, Inc. Process for making and using a semiconductor wafer containing first and second DOEs of standard cell compatible, NCEM-enabled fill cells, with the first DOE including merged-via open configured fill cells, and the second DOE including stitch open configured fill cells
US9865583B1 (en) 2017-06-28 2018-01-09 Pdf Solutions, Inc. Process for making and using a semiconductor wafer containing first and second DOEs of standard cell compatible, NCEM-enabled fill cells, with the first DOE including snake open configured fill cells, and the second DOE including stitch open configured fill cells
CN108493189B (zh) * 2018-03-22 2019-03-01 长江存储科技有限责任公司 3d nand检测结构及其形成方法
WO2020244795A1 (en) * 2019-06-07 2020-12-10 Carl Zeiss Smt Gmbh Cross section imaging with improved 3d volume image reconstruction accuracy
CN113314542B (zh) * 2021-04-27 2022-01-25 长江存储科技有限责任公司 一种样品制备方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6288558B1 (en) * 2000-02-15 2001-09-11 Infineon Technologies Ag Method for probing semiconductor devices for active measuring of electrical characteristics
US20030086097A1 (en) * 2001-09-30 2003-05-08 Nova Measuring Instruments Ltd. Method and system for thin film characterization
US20030183776A1 (en) * 1997-07-22 2003-10-02 Satoshi Tomimatsu Method and apparatus for specimen fabrication
US6727500B1 (en) * 2000-02-25 2004-04-27 Fei Company System for imaging a cross-section of a substrate
US6734687B1 (en) * 2000-02-25 2004-05-11 Hitachi, Ltd. Apparatus for detecting defect in device and method of detecting defect
US20100092070A1 (en) * 2008-10-12 2010-04-15 Fei Company High accuracy beam placement for local area navigation

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63307736A (ja) * 1987-06-10 1988-12-15 Hitachi Ltd イオンビ−ム加工方法
JP2973211B2 (ja) * 1989-11-27 1999-11-08 セイコーインスツルメンツ株式会社 断面観察方法
US5435850A (en) 1993-09-17 1995-07-25 Fei Company Gas injection system
US5851413A (en) 1996-06-19 1998-12-22 Micrion Corporation Gas delivery systems for particle beam processing
JPH10233376A (ja) * 1997-02-20 1998-09-02 Nec Corp 研磨方法
US6373070B1 (en) 1999-10-12 2002-04-16 Fei Company Method apparatus for a coaxial optical microscope with focused ion beam
JP2001185593A (ja) * 1999-12-22 2001-07-06 Hitachi Ltd 半導体デバイスの評価装置およびその方法並びに半導体デバイスの製造方法
JP4855598B2 (ja) * 2001-07-05 2012-01-18 株式会社日立製作所 試料作製装置および試料作製方法
JP2003114252A (ja) * 2001-10-02 2003-04-18 Hitachi Maxell Ltd 半導体検査装置
JP2004226079A (ja) * 2003-01-20 2004-08-12 Seiko Instruments Inc 表面あるいは断面加工観察方法及びその装置
US6884641B2 (en) * 2003-09-18 2005-04-26 International Business Machines Corporation Site-specific methodology for localization and analyzing junction defects in mosfet devices
EP1812945B1 (en) * 2004-11-03 2017-01-25 Omniprobe, Inc. Method and apparatus for the automated process of in-situ lift-out
US20060186874A1 (en) * 2004-12-02 2006-08-24 The Board Of Trustees Of The University Of Illinois System and method for mechanical testing of freestanding microscale to nanoscale thin films
US7253105B2 (en) * 2005-02-22 2007-08-07 International Business Machines Corporation Reliable BEOL integration process with direct CMP of porous SiCOH dielectric
JP4927345B2 (ja) * 2005-04-07 2012-05-09 ルネサスエレクトロニクス株式会社 試料体の加工観察装置及び試料体の観察方法
US20060292705A1 (en) * 2005-06-24 2006-12-28 Veeco Instruments Inc. Method and process for fabricating read sensors for read-write heads in mass storage devices
US7423263B2 (en) 2006-06-23 2008-09-09 Fei Company Planar view sample preparation
US7842920B2 (en) * 2006-12-14 2010-11-30 Dcg Systems, Inc. Methods and systems of performing device failure analysis, electrical characterization and physical characterization
EP1956634A1 (en) * 2007-02-06 2008-08-13 ICT Integrated Circuit Testing Gesellschaft für Halbleiterprüftechnik mbH Method and apparatus for in-situ sample preparation
JP4974737B2 (ja) * 2007-04-05 2012-07-11 株式会社日立ハイテクノロジーズ 荷電粒子システム
US8536526B2 (en) * 2008-12-29 2013-09-17 International Business Machines Corporation Methods of operating a nanoprober to electrically probe a device structure of an integrated circuit
US8093074B2 (en) * 2009-12-18 2012-01-10 United Microelectronics Corp. Analysis method for semiconductor device
JP5480110B2 (ja) * 2010-11-22 2014-04-23 株式会社日立ハイテクノロジーズ イオンミリング装置及びイオンミリング加工方法
KR101919422B1 (ko) 2012-09-28 2019-02-08 삼성전자주식회사 질화물 반도체 기반의 파워 변환 장치
TWI628702B (zh) 2012-10-05 2018-07-01 Fei公司 高「高寬比」結構之分析
KR101794744B1 (ko) 2013-08-14 2017-12-01 에프이아이 컴파니 하전 입자 비임 시스템용 회로 프로브

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030183776A1 (en) * 1997-07-22 2003-10-02 Satoshi Tomimatsu Method and apparatus for specimen fabrication
US6288558B1 (en) * 2000-02-15 2001-09-11 Infineon Technologies Ag Method for probing semiconductor devices for active measuring of electrical characteristics
US6727500B1 (en) * 2000-02-25 2004-04-27 Fei Company System for imaging a cross-section of a substrate
US6734687B1 (en) * 2000-02-25 2004-05-11 Hitachi, Ltd. Apparatus for detecting defect in device and method of detecting defect
US20030086097A1 (en) * 2001-09-30 2003-05-08 Nova Measuring Instruments Ltd. Method and system for thin film characterization
US20100092070A1 (en) * 2008-10-12 2010-04-15 Fei Company High accuracy beam placement for local area navigation

Also Published As

Publication number Publication date
EP2904633B1 (en) 2018-06-20
EP2904633A1 (en) 2015-08-12
CN104813459A (zh) 2015-07-29
EP2904633A4 (en) 2016-03-02
US9696372B2 (en) 2017-07-04
KR102041272B1 (ko) 2019-11-27
WO2014055935A4 (en) 2014-06-19
TW201421045A (zh) 2014-06-01
US20150260784A1 (en) 2015-09-17
CN104813459B (zh) 2018-01-19
WO2014055935A1 (en) 2014-04-10
JP2015533263A (ja) 2015-11-19
KR20150063410A (ko) 2015-06-09
JP6429780B2 (ja) 2018-11-28

Similar Documents

Publication Publication Date Title
TWI618935B (zh) 多維度結構接取
US11315756B2 (en) Fiducial design for tilted or glancing mill operations with a charged particle beam
US9412560B2 (en) Bulk deposition for tilted mill protection
US10204762B2 (en) Endpointing for focused ion beam processing
KR102155834B1 (ko) 높은 종횡비 구조 분석
JP6644127B2 (ja) 荷電粒子ビーム試料作製におけるカーテニングを低減させる方法およびシステム
CN104251795B (zh) 平面视图样品制备

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees