TWI618065B - 電性可程式化唯讀記憶體單元陣列、操作其之方法以及包含其之記憶體裝置 - Google Patents

電性可程式化唯讀記憶體單元陣列、操作其之方法以及包含其之記憶體裝置 Download PDF

Info

Publication number
TWI618065B
TWI618065B TW103125074A TW103125074A TWI618065B TW I618065 B TWI618065 B TW I618065B TW 103125074 A TW103125074 A TW 103125074A TW 103125074 A TW103125074 A TW 103125074A TW I618065 B TWI618065 B TW I618065B
Authority
TW
Taiwan
Prior art keywords
selection
selection lines
unit cells
coupled
unit cell
Prior art date
Application number
TW103125074A
Other languages
English (en)
Other versions
TW201541455A (zh
Inventor
李龍燮
Original Assignee
愛思開海力士有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 愛思開海力士有限公司 filed Critical 愛思開海力士有限公司
Publication of TW201541455A publication Critical patent/TW201541455A/zh
Application granted granted Critical
Publication of TWI618065B publication Critical patent/TWI618065B/zh

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0408—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors
    • G11C16/0416—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors comprising cells containing a single floating gate transistor and no select transistor, e.g. UV EPROM
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
    • G11C17/14—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
    • G11C17/14—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM
    • G11C17/16—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM using electrically-fusible links
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
    • G11C17/14—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM
    • G11C17/18—Auxiliary circuits, e.g. for writing into memory
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/20—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B41/23—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/40—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)
  • Read Only Memory (AREA)

Abstract

一種電性可程式化唯讀記憶體(EPROM)單元陣列包括包含多個單位單元的單元陣列，每個單位單元包括具有浮動閘極的MOSFET，並且它們以具有複數個列和複數個行的一陣列而設置；多個第一選擇線，其各自耦合到設置在多個單位單元之間的同一列上的單位單元的汲極；以及多個第二選擇線，其各自耦合到設置在單位單元之間的同一行上的單位單元的源極，其中，將進行程式化或讀取的所選擇的單位單元藉由多個第一選擇線中的一者以及多個第二選擇線中的一者所選擇。

Description

電性可程式化唯讀記憶體單元陣列、操作其之方法以及包含其之記憶體裝置
本發明的各種示範性實施例涉及一種非揮發性記憶體裝置，更具體地說，涉及一種電性可程式化唯讀記憶體(EPROM)單元陣列、操作其之方法以及包括其之記憶體裝置。
相關申請案的交叉參考
本申請案基於35 U.S.C.119(a)主張2014年4月29日於韓國知識產權局所提申的韓國申請案第10-2014-0051419號的優先權，其通過引用將其整體併入本文中。
不同於隨機存取記憶體(random access memory，RAM)，即使供應於其中的電源被切斷，電性可程式化唯讀記憶體(electrically programmable ROM，EPROM)保留了資訊。EPROM裝置包括場效應電晶體(field effect transistor，FET)，其具有源極、汲極和源極與汲極之間的導電通道。所述FET具有配置於所述信道上方的浮動的閘極。資訊可被存儲，如同被注入到電性隔離的浮動的閘極的電荷。電荷保留在浮動的閘極，即使電源被切斷，因為它是電絕緣的。浮動的閘極的電荷在源極和汲極之間的 通道的導電性上施加了影響。因此，藉由檢測流過所述通道的電流，可以將資訊從FET裝置讀取。
本發明的各種示範性實施例是針對EPROM單元、操作其之方法以及包括其之記憶體裝置。
在一個實施例中，一種EPROM單元陣列可以包括：單元陣列，其包括多個單位單元，每個單位單元包括具有浮動的閘極的MOSFET，並且它們以具有複數個列和複數個行的一陣列而設置；多個第一選擇線，其各自耦合至設置在所述多個單位單元之間的同一列上的單位單元的汲極；以及多個第二選擇線，其各自耦合至設置在所述多個單位單元之間的同一行上的單位單元的源極，其中將進行程式化或讀取的所選擇的單位單元藉由所述多個第一選擇線中的一者以及所述多個第二選擇線中的一者所選擇。
在一個實施例中，提供了一種用於操作EPROM單元陣列的方法，其中所述單元陣列包括具有多個單位單元的單元陣列，每個單位單元包括具有浮動的閘極的MOSFET，並且它們以具有複數個列和複數個行的一陣列而設置；多個第一選擇線，其各自耦合至設置在所述單位單元之間的同一列上的單位單元的汲極；以及多個第二選擇線，其各自耦合至設置在所述單位單元之間的同一行上的單位單元的源極，所述方法可以包括：藉由施加0V到所述多個第一選擇線中的一條，藉由施加操作電壓到所述多個第二選擇線中的一條以及藉由浮動所述多個第一和第二選擇線中的其餘第一和第二選擇線來選擇所述多個單位單元中的一者；以及在所述所選擇 的單位單元上執行操作。
在一個實施例中，一種記憶體裝置可以包括：EPROM單元陣列，其包括具有多個單位單元的單元陣列，其中每個單位單元包括具有浮動的閘極的MOSFET，並且它們以具有複數個列和複數個行的一陣列而設置；多個第一選擇線，其各自耦合至設置在所述單位單元之間的同一列上的單位單元的汲極；以及多個第二選擇線，其各自耦合至設置在所述單位單元之間的同一行上的單位單元的源極；切換區塊，其適於選擇性地施加0V到所述多個第一選擇線中的一條或多條；第一解多工器，其適於選擇性地授權所述切換區塊；第二解多工器，其適於選擇所述多個第二選擇線中的一條或多條；以及一個或多個切換元件，其適於將所述編程電壓或所述讀取電壓施加到所述第二解多工器。
在一個實施例中，一種記憶體裝置可以包括：EPROM單元陣列，其包括具有多個單位單元的單元陣列，其中每個單位單元包括具有浮動的閘極的MOSFET，並且它們以具有複數個列和複數個行的一陣列而設置；多個第一選擇線，其各自耦合至設置在所述單位單元之間的同一列上的單位單元的汲極；以及多個第二選擇線，其各自耦合至設置在所述單位單元之間的同一行上的單位單元的源極；切換區塊，其適於選擇性地施加0V到所述多個第一選擇線中的一條或多條；第一解多工器，其適於選擇性地授權所述切換區塊；多個感測放大器，其分別地耦合到所述多個第二選擇線；以及多個切換元件，其在所述多個第二選擇線和所述多個感測放大器之間分別地耦合，以及適於選擇性傳遞所述編程電壓或所述讀取電壓到所述第二選擇線。
在一個實施例中，一種單元陣列可以包括：多個單位單元，每個包括一個或多個MOSFET；多個列選擇線，每個都被耦合到所述單元陣列中的一列的所述單位單元；以及多個行選擇線，每個都被耦合到所述單元陣列中的一行的所述單位單元，其中，用於編程或讀取操作的所選擇的單位單元藉由參考電壓被所施加的所述多個列選擇線中的一條以及操作電壓所施加的所述多個行選擇線中的一條而在所述單元陣列中選擇。
在一個實施例中，一種用於操作包括多個單位單元的單元陣列的方法，其中每個單位單元包括一個或多個MOSFET；多個列選擇線，每個都被耦合到所述單元陣列中的一列的所述單位單元；以及多個行選擇線，每個都被耦合到所述單元陣列中的一行的所述單位單元，所述方法可以包括：藉由施加參考電壓到所述多個列選擇線中的一條或多條以及藉由施加操作電壓到所述多個行選擇線中的一條或多條而選擇所述多個單位單元中的一個或多個；以及在所選擇的單位單元上執行操作。
在一個實施例中，一種記憶體裝置可以包括：單元陣列，其包括多個單位單元，每個單位單元包括一個或多個MOSFET；多個列選擇線，每個都耦合到所述單元陣列中的一列的所述單位單元；以及多個行選擇線，每個都耦合到所述單元陣列中的一行的所述單位單元；列選擇部分，其適於響應於列選擇命令而選擇性地施加參考電壓至所述多個列選擇線中的一條或多條；以及行選擇部分，其適於響應於行列選擇命令而選擇性地施加操作電壓至所述多個行選擇線中的一條或多條。
10‧‧‧EPROM單元陣列
20‧‧‧EPROM單元陣列
100‧‧‧單位單元
110‧‧‧基板
120‧‧‧汲極區域
130‧‧‧源極區域
140‧‧‧閘極絕緣層
150‧‧‧浮動的閘極層
310‧‧‧單位單元
320‧‧‧單位單元
330‧‧‧單位單元
410-1‧‧‧單位單元
410-2‧‧‧單位單元
410-3‧‧‧單位單元
410-m‧‧‧單位單元
420-1‧‧‧單位單元
420-2‧‧‧單位單元
510-1‧‧‧單位單元
510-2‧‧‧單位單元
510-3‧‧‧單位單元
510-n‧‧‧單位單元
520-1‧‧‧單位單元
520-2‧‧‧單位單元
610‧‧‧單位單元
620‧‧‧單位單元
630‧‧‧單位單元
710-1‧‧‧單位單元
710-2‧‧‧單位單元
710-3‧‧‧單位單元
710-m‧‧‧單位單元
720-1‧‧‧單位單元
720-2‧‧‧單位單元
200‧‧‧單位單元
200A‧‧‧第一MOSFET
200B‧‧‧第二MOSFET
210‧‧‧基板
221‧‧‧第一汲極區域
222‧‧‧第二汲極區域
230‧‧‧共同的源極區域
241‧‧‧第一閘極絕緣層/第一閘極介電層
242‧‧‧第二閘極介電層
251‧‧‧第一浮動的閘極層
252‧‧‧第二浮動的閘極層
1100‧‧‧記憶體裝置
1110‧‧‧切換區塊
1110-1‧‧‧切換元件
1110-2‧‧‧切換元件
1110-n‧‧‧切換元件
1120‧‧‧X解多工器
1130‧‧‧Y解多工器
1140‧‧‧感測放大器
1150‧‧‧切換元件
1160‧‧‧單元陣列
2100‧‧‧記憶體裝置
2110‧‧‧切換區塊
2120‧‧‧X解多工器
2130‧‧‧Y解多工器
2140-1‧‧‧感測放大器
2140-2‧‧‧感測放大器
2140-k‧‧‧感測放大器
2150‧‧‧切換元件
3100‧‧‧記憶體裝置
3110‧‧‧切換區塊
3120‧‧‧X解多工器
3140‧‧‧感測放大器
3150-1‧‧‧切換元件
3150-2‧‧‧切換元件
3150-m‧‧‧切換元件
本發明的具體實施方式將在所附圖式和伴隨的詳細描述中 變得更加顯而易見，其中：
圖1為根據本發明的一個實施例的EPROM單元陣列。
圖2是說明圖1所示的單位單元的橫截面圖。
圖3為說明根據本發明的一個實施例的EPROM單元陣列的編程操作的圖。
圖4為說明根據本發明的一個實施例的EPROM單元陣列的編程操作的圖。
圖5為說明根據本發明的一個實施例的EPROM單元陣列的編程操作的圖。
圖6為說明根據本發明的一個實施例的EPROM單元陣列的讀取操作的圖。
圖7為說明根據本發明的一個實施例的EPROM單元陣列的讀取操作的圖。
圖8為說明根據本發明的一個實施例的EPROM單元陣列的讀取操作的圖。
圖9是說明圖8所示的單位單元的橫截面圖。
圖10為說明包括根據本發明的一個實施例的包含EPROM單元陣列的記憶體裝置的圖。
圖11為說明包括根據本發明的一個實施例的包含EPROM單元陣列的記憶體裝置的圖。
圖12為說明包括根據本發明的一個實施例的包含EPROM單元陣列的記憶體裝置的圖。
在下文中，一種EPROM單元陣列、操作其之方法以及包括其之記憶體裝置將通過實施例的各種範例參照附圖於下面說明。
在本發明中，將理解的是，當元件被稱為位於另一元件“上”、“之上”、“上方”、“下方”、“之下”或“下”時，它可以可以直接與另一元件接觸，或至少一個插入元件可存在其間。因此，使用於本文中的諸如“上”、“之上”、“上方”、“下方”、“之下”、“下”以及相似用語僅用於描述特定實施例的目的，並且並非意圖限制本揭示的範圍。
用於選擇包含在EPROM單元陣列中的複數個單位單元中的一個單位單元的選擇電晶體在用於在所選擇的單位單元上執行編程和讀取操作為必需的，其中EPROM單元陣列具有帶有金屬氧化物半導體(metal oxide semiconductor，MOS)結構的浮動閘極的場效電晶體(field effect transistor，FET)、或金屬氧化物半導體場效電晶體(MOSFET)，如單位單元。選擇電晶體的數量需要等於複數個單位單元的數量，並且由於這一事實，現有的EPROM單元陣列的面積顯著地增加。按照本揭示的各種示例性實施例，編程和讀取操作可以針對指定的單位單元來進行，而不是EPROM單元陣列中的選擇電晶體，其可以減少EPROM單元陣列的面積。
圖1為說明根據一個實施例的EPROM單元陣列10的圖。參照圖1所示，EPROM單元陣列10可以包括複數個單位單元100，其被設置在沿著第一方向和第二方向的m×n陣列的形式中。第一方向和第二方向可以相互交叉。被沿著第一方向配置在同一列上的單位單元100可以電性耦合複數個 共同第一選擇線X1到Xn中的一條。被沿著第二方向配置在同一行上的單位單元100可以電性耦合複數個共同第二選擇線Y1到Ym中的一條。第一選擇線X1到Xn的數量可以對應於EPROM單元陣列10的列的數量，而第二選擇線Y1到Ym的數量可以對應於EPROM單元陣列10的行的數量。每個單位單元100可以具有汲極D和源極S。各個單位單元100的汲極D可以電性耦合複數個第一選擇線X1到Xn中的相應的一條第一選擇線。各個單位單元100的源極S可以電性耦合複數個第二選擇線Y1到Ym中的相應的一條第二選擇線。
圖2是說明圖1所示的單位單元100的橫截面圖。參照圖2，單位單元100可以具有在n型基板110上方被佈置成彼此分離的(p+)型汲極區域120和(p+)型源極區域130。在另一範例中，當基板110為p導電型，n型阱區域可以被形成在基板110中，並且汲極區域120和源極區域130可以設置在n型阱區域中。汲極區域120和源極區域130之間的n型基板110的上部區域可以用作通道區域。閘極絕緣層140和浮動的閘極層150可以被依次佈置在通道區域上。閘極絕緣層140可以包括氧化物層。浮動的閘極層150可以包括多晶矽層。汲極區域120可以被電性耦合到汲極D，因此，可以電性耦合至複數個第一選擇線X1到Xn中的一條第一選擇線。源極區域130可以電性耦合至源極S，因此，可以電性耦合至複數個第二選擇線Y1到Ym中的一條第二選擇線。浮動的閘極層150可以浮動狀態設置，而不是電性接觸設置。
單位單元100的操作可以依賴於藉由電子的雪崩注入輸送到浮動的閘極層150的電荷。當在汲極區域120或源極區域130中的雪崩注入條件被滿足時，電荷可以被轉移到浮動的閘極層150，當正的編程電壓被施加到源極區域130並且汲極區域120接地，施加至源極區域130的正的編程電壓 可以被轉移到基板110，因此，反向偏壓可以施加到基板110和汲極區域120。當正的編程電壓足夠大時，突崩崩潰(avalanche breakdown)可能誘發在基板110和汲極區域120之間的交界處，並且強電場可能在汲極區域120和基板110之間產生。由於強電場，在汲極區域120和基板110之間的耗盡區域中的熱電子開始通過閘極絕緣層140積累在浮動的閘極層150中。由於電子積累在浮動的閘極層150中，單位單元100的閾值電壓可被降低，並且單位單元100可以達到編程的狀態。
圖3為說明根據本揭示的一個實施例的EPROM單元陣列10的編程操作的圖。參照圖3，當程式化所選擇的單位單元310時，0V可以被施加到第一選擇線X1，其電性耦合到所選擇的單位單元310的汲極D，並且其餘的第一選擇線X2到Xn可以為浮動的。此外，正的編程電壓Vpp可以施加到第二選擇線Y1，其電性耦合到所選擇的單位單元310的源極S，並且其餘的第二選擇線Y2到Ym可以為浮動的。當0V和正的編程電壓Vpp被施加到第一選擇線X1和第二選擇線Y1時，熱電子可以累積在單位單元310的浮動的閘極層中，並且單位單元310可以參照圖2的上述描述而在編程的狀態。同時，由於第二選擇線的浮動狀態，隨著與所選擇的單位單元310分享第一選擇線X1的未被選擇的單位單元(例如，單位單元320)的源極S為浮動的，雖然0V被施加到汲極D，但是不會發生突崩崩潰，結果，未被選擇的單位單元320可以不被程式化。此外，由於第一選擇線的浮動狀態，隨著與所選擇的單位單元310共享第二選擇線Y1的未被選擇的單位單元(例如，單位單元330)的汲極D為浮動的，雖然正的編程電壓Vpp被施加到源極S，但是不會發生突崩崩潰，結果，未被選擇的單位單元330可以不被程式化。不與所選擇 的單位單元310分享第一選擇線X1和第二選擇線Y1之其餘的單位單元可以具有浮動的汲極D和源極S，並且因此可以不被程式化。
圖4為說明根據本揭示的一個實施例的EPROM單元陣列10的編程操作的圖。圖4顯示針對共享單一第一選擇線的兩個或多個所選擇的單位單元同時編程操作。參照圖4，當同時程式化在共享第一選擇線X1的單位單元410-1至410-m之間的兩個單位單元410-1和410-2，0V可以被施加到第一選擇線X1，其電性耦合到所選擇的單位單元410-1和410-2，而其餘第一選擇線X2到Xn可以為浮動的。另外，正的編程電壓Vpp可被施加到第二選擇線Y1和Y2，其分別電性耦合到所選擇的單位單元410-1和410-2，並且其餘的第二選擇線Y3到Ym可以為浮動的。當0V和正的編程電壓Vpp被分別施加到所選擇的單位單元410-1和410-2的汲極D和源極S，編程操作可以在所選擇的單位單元410-1和410-2來執行。
同時，由於第二選擇線的浮動狀態，隨著與所選擇的單位單元410-1和410-2共享第一選擇線X1的未被選擇的單位單元410-3到410-m的源極S為浮動的，雖然0V被施加到汲極D，但是可以不執行編程操作。此外，由於第一選擇線的浮動狀態，隨著與所選擇的單位單元410-1和410-2共享第二選擇線Y1和Y2的未被選擇的單位單元(例如，單位單元420-1和420-2)的汲極D為浮動的，雖然正的編程電壓Vpp可以施加到源極S，但是可能不程式化未選擇的單位單元420-1和420-2。不與所選擇的單位單元410-1和410-2共享第一選擇線X1和第二選擇線Y1和Y2之其餘的單位單元可以具有浮動的汲極D和源極S，並且因此可能不被程式化。
上述針對共享單一第一選擇線的兩個所選擇的單位單元同 時編程操作可以應用於共享單一第一選擇線的三個或更多個所選擇的單位單元的情況。例如，當0V被施加到第一選擇線X1時，其餘的第一選擇線X2到Xn為浮動的，正的編程電壓Vpp被施加到三個或更多個第二選擇線，並且其餘的第二選擇線為浮動的，電性耦合到第一選擇線X1和Vpp所施加的第二選擇線的複數個所選擇的單位單元可以同時程式化。此外，共享第一選擇線X1的所有的單位單元410-1到410-m根據本揭示示例性實施例可以同時被程式化，其透過藉由施加0V到第一選擇線X1，使得其餘的第一選擇線X2至Xn浮動，並且施加正的編程電壓Vpp的所有第二選擇線Y1到Ym。
圖5為說明根據本揭示的實施例的EPROM單元陣列10的編程操作的圖。圖5顯示針對共享單一第二選擇線的兩個或多個所選擇的單位單元同時編程操作。參照圖5，當同時程式化在共享第二選擇線Y1的單位單元510-1至510-n之間的兩個單位單元510-1和510-2，正的編程電壓Vpp可以被施加到第二選擇線Y1，其電性耦合到所選擇的單位單元510-1和510-2，而其餘第二選擇線Y2到Ym可以為浮動的。另外，0V可被施加到第一選擇線X1和X2，其分別電性耦合到所選擇的單位單元510-1和510-2，並且其餘的第一選擇線X3到Xn可以為浮動的。當0V和正的編程電壓Vpp被分別施加到所選擇的單位單元510-1和510-2的汲極D和源極S，編程操作可以在所選擇的單位單元510-1和510-2來執行。
同時，由於第一選擇線的浮動狀態，隨著與所選擇的單位單元510-1和510-2共享第二選擇線Y1的未被選擇的單位單元510-3到510-n的汲極D為浮動的，雖然正的編程電壓Vpp施加到源極S，但是可以不執行編程操作。此外，由於第二選擇線的浮動狀態，隨著與所選擇的單位單元510-1和 510-2共享第一選擇線X1和X2的未被選擇的單位單元(例如，單位單元520-1和520-2)的源極S為浮動的，雖然0V可以被施加到汲極D，但是可能不程式化未選擇的單位單元520-1和520-2。不與所選擇的單位單元510-1和510-2共享第二選擇線Y1和第一選擇線X1和X2之其餘的單位單元可以具有浮動的汲極D和源極S，並且因此可能不被程式化。
上述針對共享單一第二選擇線的兩個所選擇的單位單元同時編程操作可以應用於共享單一第二選擇線的三個或更多個所選擇的單位單元的情況。例如，當正的編程電壓Vpp被施加到第二選擇線Y1時，其餘的第二選擇線Y2到Ym為浮動的，0V被施加到三個或更多個第一選擇線，並且其餘的第一選擇線為浮動的，電性耦合到0V所施加的第一選擇線和第二選擇線Y1的複數個所選擇的單位單元可以同時程式化。此外，共享第二選擇線Y1的所有的單位單元510-1到510-n根據本揭示示例性實施例可以同時被程式化，其透過藉由施加正的編程電壓Vpp到第二選擇線Y1，使得其餘的第二選擇線Y2至Ym浮動，並且0V施加的所有第一選擇線X1到Xn。
圖6為說明根據本揭示的一個實施例的EPROM單元陣列10的讀取操作的圖。參照圖6，當讀取所選擇的單位單元610時，0V可以被施加到第一選擇線X1，其電性耦合到所選擇的單位單元610的汲極D，並且其餘的第一選擇線X2到Xn可以為浮動的。另外，正的讀取電壓Vrd可以被施加到第二選擇線Y1，其電性耦合到所選擇的單位單元610的源極S，並且其餘的第二選擇線Y2到Ym可以為浮動的。當0V和正的讀取電壓Vrd被施加到第一選擇線X1和第二選擇線Y1，根據單位單元610的閾值電壓或者單位單元610的編程狀態，電流可以從源極S流向汲極D或者可不從源極S流向汲極D。 當單位單元610是在編程狀態時，即，單位單元610具有低的閾值電壓時，電流可以從源極S流向汲極D。相反地，當單位單元610不處於編程狀態時，即，單位單元610具有的高閾值電壓時，沒有電流或漏電流可以從源極S流向汲極D。以這種方式，藉由感應流過單位單元610的源極S和汲極D之間的電流，能夠判斷單位單元610是否處於編程狀態。
同時，由於第二選擇線的浮動狀態，隨著與所選擇的單位單元610分享第一選擇線X1的未選擇的單位單元(例如，單位單元620)的源極S為浮動的，雖然0V可以被施加到汲極D，但是電流不會在源極S和汲極D之間流動。另外，由於第一選擇線的浮動狀態，隨著與所選擇的單位單元610共享第二選擇線Y1的未被選擇的單位單元(例如，單位單元630)的汲極D是浮動的，雖然正的讀取電壓Vrd被施加到源極S，但是電流不會在源極S和汲極D之間流動。不與所選擇的單位單元610共享第一選擇線X1和第二選擇線Y1的其餘的單位單元可以具有浮動的汲極D和源極S，並且因此電流可以不在其餘的單位單元的源極S和汲極D之間流過。
圖7為說明根據本揭示的一個實施例的EPROM單元陣列10的讀取操作的圖。圖7顯示針對共享單一第一選擇線的兩個或多個所選擇的單位單元同時進行讀取操作。參照圖7，當同時讀取在共享第一選擇線X1的單位單元710-1到710-m之間的兩個單位單元710-1和710-2時，0V可以被施加到第一選擇線X1，其電性耦合到所選擇的單位單元710-1和710-2，而其餘的第一選擇線X2到Xn可以為浮動的。另外，正的讀取電壓Vrd可以被施加到第二選擇線Y1和Y2，其分別電性耦合到所選擇的單位單元710-1和710-2，並且其餘的第二選擇線Y3到Ym可以為浮動的。當0V和正的編程電壓Vpp被分別 施加到所選擇的單位單元710-1和710-2的汲極D和源極S時，電流可以根據所選擇的單位單元710-1和710-2的編程狀態而在單位單元710-1和710-2的源極S和汲極D之間流動或者不在源極S和汲極D之間流動。所選擇的單位單元710-1和710-2的狀態可以藉由分別檢測流過第二選擇線Y1和Y2而讀取。
同時，由於第二選擇線的浮動狀態，隨著與所選擇的單位單元710-1和710-2共享第一選擇線X1的未被選擇的單位單元710-3到710-m的源極S為浮動的，雖然0V可以被施加到汲極D，但是電流可以不在未被選擇的單位單元710-3到710-m的源極S和汲極D之間流動。此外，由於第一選擇線的浮動狀態，隨著與所選擇的單位單元710-1和710-2共享第二選擇線Y1和Y2的未被選擇的單位單元(例如，單位單元720-1和720-2)的汲極D為浮動的，雖然正的讀取電壓Vrd可以被施加到源極S，但是電流不會在單位單元720-1和720-2的源極S和汲極D之間流動。不與所選擇的單位單元710-1和710-2共享第一選擇線X1和第二選擇線Y1和Y2的的其餘的單位單元可以具有浮動的汲極D和源極S，並且因此電流可以不在其餘的單位單元的源極S和汲極D之間流過。
上述針對共享單一第一選擇線的兩個所選擇的單位單元的同步讀取操作可以被應用到共享單一第一選擇線的三個或更多個所選擇的單位單元的情況。例如，當0V施加到第一選擇線X1時，其餘的第一選擇線X2到Xn為浮動的，正的讀取電壓Vrd被施加到三個或更多個第二選擇線，並且其餘的第二選擇線為浮動的，電性耦合到第一選擇線X1與Vrd所施加的第二選擇線的複數個所選擇的單位單元可以同時讀取。此外，共享第一選擇線X1的所有的單位單元710-1到710-m可以根據本揭示示例性實施例而同時 讀取，其透過借由施加0V到第一選擇線X1，使得其餘的第一選擇線X2至Xn為浮動的，並施加正的讀取電壓Vrd到所有的第二選擇線Y1到Ym。
圖8為說明根據本揭示的一個實施例的EPROM單元陣列20的圖。參照圖8，EPROM單元陣列20可以包括複數個單位單元200，其被設置在沿著第一方向和第二方向的m×n陣列的形式中。第一方向和第二方向可以彼此交叉。被配置在沿著第一方向的同一列上的單位單元200可以電性耦合複數個共同的第一選擇線X1到Xn中的一條。被配置在沿著第二方向的同一行上的單位單元200可以電性耦合複數個共同的第二選擇線Y1到Ym中的一條。第一選擇線X1到Xn的列的數量可以對應於EPROM單元陣列20的數量，而第二選擇線Y1到Ym的行的數量可以對應於EPROM單元陣列20的數量。
每個單位單元200可以具有第一MOSFET 200A和第二MOSFET 200B，其平行地電性耦合彼此。第一MOSFET 200A和第二MOSFET 200B可以是p通道型。第一MOSFET 200A可以具有第一汲極D1和共同的源極S。第二MOSFET 200B可以具有第二汲極D2和共同的源極S。第一MOSFET 200A的第一汲極D1和第二MOSFET 200B的第二汲極的D2可以彼此電性耦合，並且可以與複數個第一選擇線X1到Xn中的一條電性耦合。第一MOSFET 200A和第二MOSFET 200B可以共享共同的源極S，並且可以與複數個第二選擇線Y1至Ym中的一條電性耦合。
根據本發明的示例性實施例，當針對單位單元200執行編程操作和讀去操作，編程操作和讀取操作可以同時針對第一MOSFET 200A和第二MOSFET 200B一起執行。根據本揭示的示例性實施例，即使第一 MOSFET 200A和第二MOSFET 200B中的一者發生編程錯誤或讀取錯誤，編程操作和讀取操作可以針對單位單元200正常地執行，因為行為正常的第一MOSFET 200A或第二MOSFET 200B中的另一者也可以使用。因此，能夠提高對EPROM單元陣列20的冗餘特徵(redundancy feature)。
圖9是說明圖8所示的單位單元200的橫截面圖。參考圖9，單位單元200可以具有在n導電型的基板210上方被佈置成彼此分離的第一汲極區域221、共同的源極區域230和第二汲極區域222。第一汲極區域221、共同的源極區域230和第二汲極區域222可以是p+型導電型。在另一個例子中，當基板210為p導電型，n型阱區域可以被形成在基板210，並且第一汲極區221、共同的源極區域230和第二汲極區域222可以配置在n型阱區域中。第一汲極區域221和共同的源極區域230之間的n型基板210的上部區域可以用作第一MOSFET 200A的通道區域。第二汲極區域222和共同的源極區域230之間的n型基板210的上部區域可以用作第二MOSFET 200B的通道區域。
第一閘極絕緣層241和第一浮動的閘極層251可以依次佈置在第一MOSFET 200A的通道區域上。第二閘極介電層242以及第二浮動的閘極層252可以依次佈置在第二MOSFET 200B的通道區域上。第一閘極介電層241和第二閘極介電層242可以包括氧化物層。第一浮動的閘極層251及第二浮動的閘極層252可以包括多晶矽層。第一汲極區域221可以電性耦合到第一汲極D1，並且第二汲極區域222可以被電性耦合到第二汲極D2。如上所述，參照圖8，第一汲極D1和第二汲極D2可以被電性耦合至複數個第一選擇線X1到Xn中的一條。共同的源極區域230可以電性連接共同的源極S，因此，可以電性耦合複數個第二選擇線Y1至Ym中的一條。第一浮動的閘極層251 及第二浮動的閘極層252可以設置在浮動狀態，而不是電性接觸。
圖10是說明根據本揭示的一個實施例包括EPROM單元陣列的記憶體裝置1100的圖。參照圖10，記憶體裝置1100可以包括單元陣列1160。單元陣列1160可以與上述參考圖1至9所描述的單元陣列10或單元陣列20相同，並且因此，重複的描述將在此省略。
單元陣列1160的複數個第一選擇線X1到Xn可以分別電性耦合與切換區塊1110的複數個輸出線。切換區塊1110可以包括複數個切換元件1110-1至1110-n。切換元件1110-1至1110-n的數量可以對應於第一選擇線X1到Xn的數量。例如，每個切換元件1110-1至1110-n可以是n-通道型MOSFET。各個切換元件1110-1至1110-n可以具有閘極G、與複數個第一選擇線X1到Xn中的對應一條第一選擇線電性耦合的汲極D以及與接地電壓電性耦合的源極S。
一個或多個切換元件1110-1至1110-n可以藉由通過切換元件1110-1至1110-n的閘極G所輸入的信號而接通。如上所述，參照圖3、4、6和7，當針對電性耦合到複數個第一選擇線X1到Xn中的一條(例如，第一選擇線X1)的一個或多個所選擇的單位單元進行選擇性的編程或讀取操作時，只有一個電性耦合到複數個第一選擇線X1到Xn中的一條的單一切換元件(例如，切換元件1110-1)可以導通，並且因此，第一選擇線X1可以被電性耦合到接地電壓，並且可以0V來施加。同時，對應於其餘的第一選擇線X2到Xn的其餘的切換元件1110-2至1110-n可以被關閉，並且因此，其餘的第一選擇線X2到Xn可以變為浮動的。
此外，以上參考圖5的描述，當針對電性耦合到複數個第二 選擇線Y1至Ym中的一條的一個或多個所選擇的單位單元進行選擇性編程，複數個切換元件1110-1到1110-n中的一些(例如，與例如分別電性耦合到所選擇的單元的第一選擇線X1和X2的第一選擇線電性耦合的切換元件1110-1和1110-2)可以導通，並且因此，第一選擇線X1和X2可以電性耦合接地電壓，並且可以0V施加。同時，電性耦合到其餘的第一選擇線X3到Xn的其餘的切換元件1110-3到1110-n可以被關閉，並且因此，其餘的第一選擇線X3到Xn可以變為浮動的。
為了提供一個或多個輸入信號到切換區塊1110，切換元件1110-1至1110-n的各自的閘極G可以被電性耦合至X解多工器1120。X解多工器1120可以具有單一輸入線、選擇線和分別對應於複數個切換元件1110-1到1110-n的複數條輸出線。X解多工器1120的輸出線可以分別電性耦合到切換元件1110-1到1110-n的閘極G。X解多工器1120的輸入線可以與第一使能信號ENa的輸入線進行電性耦合。X解多工器1120的選擇線可以與選擇信號S1的輸入線進行電性耦合。在一個實施例中，選擇信號S1可以是位址型多位元數據，並且在這種情況下，只有一個選擇線可以被配置。在另一個例子中，選擇信號S1可以是單一位元數據，並且在這種情況下，多個選擇線可以被配置。
各個第二選擇線Y1到Ym可以電性耦合Y解多工器1130。Y解多工器1130可以具有複數條輸出線、單一輸入線和選擇線。Y解多工器1130的複數條輸出線可以分別與所述第二選擇線Y1到Ym電性耦合。Y解多工器1130的輸入線可以與一個感測放大器(SA)1140電性耦合。Y解多工器1130的選擇線可以與選擇信號S2的輸入線進行電性耦合。在一個實施例中，選 擇信號S2可以是位址型多位元數據，並且在這種情況下，只有一個選擇線可以被配置。在另一個例子中，選擇信號S2可以是單一位元數據，並且在這種情況下，複數條選擇線可以被配置。切換元件1150可以被佈置在感測放大器1140和Y解多工器1130之間。切換元件1150可以是具有閘極G、汲極D和源極S的p通道型MOSFET。第二使能信號ENb的輸入線可以電性耦合到切換元件1150的閘極G，編程電壓Vpp和讀取電壓Vrd的輸入線可以電性耦合到汲極D，並且源極S可以被電性耦合到Y解多工器1130的輸入線。
在編程操作或讀取操作期間，第二使能信號ENb可以被輸入到切換元件1150的閘極G，因此，在切換元件1150可以被導開。當切換元件1150導通時，輸入到汲極D的編程電壓Vpp或讀取電壓Vrd可以被轉移到Y解多工器1130。Y解多工器1130可以根據輸入到其中的選擇信號S2而將編程電壓Vpp或讀取電壓Vrd轉移到在複數個第二選擇線Y1至Ym之間所選擇的一條第二選擇線。其餘的第二選擇線可以變為浮動的。藉由選擇信號S2所選擇的複數個第二選擇線的Y1至Ym中的一條第二選擇線可以電性耦合到用於編程或讀取操作的所選擇的單位單元。
當針對上述參照圖3至7所描述的電性耦合到複數個第二選擇線Y1至Ym中的一條或條第二選擇線之一個或多個所選擇的單位單元而執行選擇性編程或讀取操作時，編程電壓Vpp或讀取電壓Vrd可以施加到複數個第二選擇線Y1至Ym中的一條或多條，其電性耦合到一個或多個所選擇的單位單元，並且其餘的第二選擇線變為浮動的。
在針對單元陣列1160的一個或多個所選擇的單位單元的讀操作期間，流過所選擇的單位單元的電流可以通過電性耦合到一個或多個 所選擇的單位單元的複數個第二選擇線Y1至Ym中的一條或多條第二選擇線而轉移到感測放大器1140，並且感測放大器1140可以感測的電流的量，並且基於感測結果而決定一個或多個所選擇的單位單元的編程狀態。針對複數個所選擇的單位單元上的讀取操作，感測放大器1140可以複數個來提供。
圖11是說明根據本揭示的一個實施例包括EPROM單元陣列的記憶體裝置2100的圖。參照圖11，記憶體裝置2100可以包括單元陣列1160。單元陣列1160可以與參考圖1至9得上述描述的單元陣列10或單元陣列20相同，並且因此，重複的描述將在此省略。
記憶體裝置2100的複數個第一選擇線X1到Xn、複數個第二選擇線Y1到Ym、切換區塊2110以及X解多工器2120可以與參照圖10的上述描述的記憶體裝置1100的複數個第一選擇線X1到Xn、複數個第二選擇線Y1到Ym、切換區塊1110以及X解多工器1120相同，因此，重複的描述將在此省略。
各自第二選擇線Y1到Ym可以電性耦合到Y解多工器2130。Y解多工器2130可以具有複數條輸出線、複數條輸入線和選擇線。Y解多工器2130的複數條輸出線可以分別與第二選擇線Y1到Ym電性耦合。Y解多工器2130的複數條輸入線可以與複數個感測放大器2140-1至2140-k電性耦合。感測放大器2140-1至2140-k的數量可以對應於Y解多工器2130的輸入線的數量，並且可以小於第二選擇線Y1到Ym的數量。感測放大器2140-1至2140-k的數量k以及第二選擇線Y1至Ym的數量m可以具有2y=m/k的關係，其中y是選擇信號S2的位址位元的數量或選擇線的數量。Y解多工器2130的選擇線可以與選擇信號S2的輸入線進行電性耦合。在一個實施例中，選擇信號S2可 以是位址型多位元，例如，k位元數據，並且在這種情況下，單一選擇線可以被配置。在另一個例子中，選擇信號S2可以是單一位元數據，並且在這種情況下，複數個(例如，k個)選擇線可以被佈置。
複數個切換元件2150可以分別佈置在感測放大器2140-1至2140-k和Y解多工器2130之間。各個切換元件2150可以是具有閘極G、汲極D和源極S的P通道型MOSFET。第二使能信號ENb的輸入線可以分別電性耦合到複數個切換元件2150的閘極G，編程電壓Vpp或讀取電壓Vrd的輸入線可以電性耦合到複數個切換元件2150的汲極D，並且複數個切換元件2150的源極S可被電性耦合到Y解多工器2130的複數個輸入線。
在記憶體裝置2100的編程操作或讀取操作期間，電性耦合到單元陣列1160中的一個或多個所選擇的單位單元的一個或多個第二選擇線Y1至Ym可以藉由選擇信號S2而電性耦合到Y解多工器2130的複數條輸入線中的一條或多條(以下，簡稱為一條或多條“所選擇的輸入線")，並且複數個第二選擇線Y1至Ym中的其餘的第二選擇線可以電性耦合至Y解多工器2130的複數個輸入線中的其餘的輸入線(以下，稱為“未選擇的輸入線')。第二個使能信號ENb可以被輸入到切換元件2150的閘極G，其與一條或多條所選擇的輸入線電性耦合，並且因此，與一條或多條所選擇的輸入線電性耦合的切換元件2150可被導通。當對應於一條或多條被所選擇的輸入線的切換元件2150可以被導通時，施加到對應於一條或多條所選擇的輸入線的切換元件2150的汲極D的編程電壓Vpp或讀取電壓Vrd可以藉由一條或多條所選擇的輸入線而轉移於Y解多工器2130。轉移到Y解多工器2130的編程電壓Vpp或讀取電壓Vrd可以被轉移到第二選擇線Y1至Ym中的一條或多條第二選擇 線，其電性耦合到一個或多個所選擇的單位單元。相反地，第二使能信號ENb可以不被輸入到切換元件2150的閘極G，其被電性耦合到未選擇的輸入線，並且因此，與未選擇的輸入線電性耦合的切換元件2150可以被關閉。當對應於未選擇的輸入線的切換元件2150處於關閉狀態時，與未選擇的輸入線電性耦合的第二選擇線Y1至Ym中其餘的第二選擇線可以為浮動的。
Y解多工器2130可以具有解碼電路，用於解碼包含在選擇信號S2中的位址，使得所選擇的第二選擇線和Y解多工器2130的相應輸入線可以彼此分別電性耦合。針對一個或多個所選擇的單位單元，0V可以被施加到對應於一個或多個所選擇的單位單元的複數個第一選擇線X1到Xn中的一條或多條，編程電壓Vpp或讀取電壓Vrd可以施加於對應於一個或多個所選擇的單位單元之複數個第二選擇線Y1至Ym中的一條或多條，並且因此，編程操作或讀取操作可以如上參考圖1至9的描述的相同方法而在一個或多個所選擇的單位單元上執行。
圖12為說明根據本揭示的一個實施例包括EPROM單元陣列的記憶體裝置3100的圖。參照圖12，記憶體裝置3100可以包括單元陣列1160。單元陣列1160可以與參考圖1至9上述的描述的單元陣列10或單元陣列20相同，並且因此，重複的描述將在此省略。
記憶體裝置3100的複數個第一選擇線X1到Xn、複數個第二選擇線Y1到Ym、切換區塊3110以及X解多工器3120可以是與參照圖10得上述描述的記憶體裝置1100的複數個第一選擇線X1到Xn、複數個第二選擇線Y1到Ym、切換區塊1110以及X解多工器1120相同，因此，重複的描述將在此省略。
複數個第二選擇線Y1到Ym可以與複數個感測放大器3140分別電性耦合。感測放大器3140的數量可以對應於第二選擇線Y1到Ym的數量。複數個切換元件3150-1至3150-m可以分別佈置在第二選擇線Y1到Ym和感測放大器3140之間。各個切換元件3150-1至3150-m可以是具有閘極G、汲極D和源極S的p通道型MOSFET。第二使能信號ENb-1至ENb-m的複數條輸入線可以分別電性耦合到切換元件3150-1至3150-m的閘極G，編程電壓Vpp或讀取電壓Vrd的輸入線可以電性耦合到切換元件3150-1到3150-m的汲極D，並且切換元件3150-1至3150-m的源極S可以分別電性耦合到複數個第二選擇線Y1至Ym。
在記憶體裝置3100的編程操作或讀取操作期間，一個或多個第二使能信號ENb-1至ENb-m中的一個或多個被輸入到切換元件3150-1至3150-m的閘極G，其與對應於單元陣列1160中的一個或多個所選擇的單位單元的第二選擇線Y1至Ym中的一條或多條電性耦合。相反地，第二使能信號ENb-1至ENb-m中的其餘第二使能信號可以不被輸入到切換元件3150-1至3150-m的閘極，其與對應於未選擇的單位單元的其餘的第二選擇線電性耦合。因此，編程電壓Vpp或讀取電壓Vrd可以被施加到電性耦合到一個或多個所選擇的單位單元的第二選擇線，並且其餘的第二選擇線變為浮動狀態。用於一個或多個所選擇的單位單元，0V和編程電壓Vpp或讀取電壓Vrd可以分別施加到對應於一個或多個所選擇的記憶體單元的第一選擇線和第二選擇線，並且因此，編程操作或讀取操作可以針對參考圖1至9所描述的一個或多個所選擇的記憶體單元而進行。
根據本揭示的各種示例性實施例的EPROM單元陣列和記憶 體裝置可以被施加於各種應用領域。例如，根據本實施例的EPROM單元陣列和記憶體裝置可以被施加於微調類比電路(trimming analogue circuit)。儘管電子裝置的規格可能會由於在晶粒或晶圓中產生的產品的分散性而有所不同，在這種情況下，有必要藉由輸入指定的代碼到微調電路中的記憶體裝置而使固有的校準藉由晶粒或藉由晶圓進行。根據本揭示的各種示例性實施例的EPROM單元陣列和記憶體裝置可以整合在微調電路的記憶體裝置中。
在另一實例中，根據本揭示的各種示例性實施例的EPROM單元陣列和記憶體裝置可以應用到修復帶有冗餘單元的物理性故障的沒單元之裝置。在諸如CMOS影像感測器(CMOS image sensor，CIS)的影像感測器的情況下，故障的像素被發現，故障的像素的位址被存儲，然後將故障的像素通過處理器的影像資訊來修復。在這個過程中，根據上述實施例的EPROM單元陣列和記憶體裝置可以應用於用於處理故障的像素之數據的記憶體裝置。
在又一個示例中，根據本揭示的各種示例性實施例的EPROM單元陣列和記憶體裝置可以被應用於用於存儲電子系統或記憶體裝置的韌體之記憶體裝置，其中與產物相關的資訊可以被存儲。進一步，根據本揭示的各種示例性實施例的EPROM單元陣列和記憶體裝置可以應用於結算資訊、卡片資訊、嵌入式非揮發性記憶體(embedded nonvolatile memory，eNVM)、RFID記憶體等。在任何情況下，編程和讀取操作可以用於所選擇的單位單元來進行，而非選擇電晶體，並且因此，可以根據上述實施例EPROM單元陣列和記憶體裝置應用的電子系統的整個面積可能會降低。
雖然各種實施例已在上面描述，但應理解到對於本領域技術人士來說所描述的實施例僅作為示例的方式。因此，描述於本文的EPROM單元陣列、操作其之方法以及包含其之記憶體裝置不應根據所述實施例的而受到限制。
10‧‧‧EPROM單元陣列
100‧‧‧單位單元

Claims (16)

  1. 一種電性可程式化唯讀記憶體(EPROM)單元陣列，包括：單元陣列，其包括多個單位單元，每個單位單元由具有P+汲極、P+源極、在所述P+汲極與所述P+源極之間的通道區域以及浮動的閘極之p通道型金屬氧化物半導體場效電晶體(MOSFET)組成，並且所述多個單位單元以具有複數個列和複數個行的一陣列而設置；多個第一選擇線，其各自耦合至設置在所述多個單位單元之間的同一列上的單位單元的汲極；以及多個第二選擇線，其各自耦合至設置在所述多個單位單元之間的同一行上的單位單元的源極，其中藉由分別施加編程電壓和接地電壓到與所選擇的單位單元耦合之第一選擇線和第二選擇線或者藉由分別施加編程電壓和接地電壓到與所述所選擇的單位單元耦合之所述第二選擇線和所述第一選擇線來進行程式化所述所選擇的單位單元。
  2. 根據申請專利範圍第1項的EPROM單元陣列，其中，所述所選擇的單位單元藉由以下方式所選擇：藉由施加0V到耦合到所述所選擇的單位單元之所述多個第一選擇線中的一條，藉由施加編程電壓或讀取電壓至耦合到所述所選擇的單位單元之所述多個第二選擇線中的一條，以及藉由浮動其餘的所述多個第一和第二選擇線。
  3. 根據申請專利範圍第1項的EPROM單元陣列，其中，所述多個單位單元各自包括以並聯方式彼此耦合的多個MOSFET。
  4. 根據申請專利範圍第3項的EPROM單元陣列，其中，所述多個 MOSFTE的汲極共同耦合到所述多個第一選擇線中的一條，並且所述多個MOSFET的源極共同耦合到所述多個第二選擇線中的一條。
  5. 一種記憶體裝置，包括：電性可程式化唯讀記憶體(EPROM)單元陣列，其包括具有多個單位單元的單元陣列，其中每個單位單元由具有P+汲極、P+源極、在所述P+汲極與所述P+源極之間的通道區域以及浮動的閘極之p通道型金屬氧化物半導體場效電晶體(MOSFET)組成，並且所述多個單位單元以具有複數個列和複數個行的一陣列而設置；多個第一選擇線，其各自耦合至設置在所述多的單位單元之間的同一列上的單位單元的N+汲極；以及多個第二選擇線，其各自耦合至設置在所述多個單位單元之間的同一行上的單位單元的N+源極，其中藉由分別施加編程電壓和接地電壓到與所選擇的單位單元耦合之第一選擇線和第二選擇線或者藉由分別施加編程電壓和接地電壓到與所述所選擇的單位單元耦合之所述第二選擇線和所述第一選擇線來進行程式化所述所選擇的單位單元；切換區塊，其適於選擇性地施加0V到所述多個第一選擇線中的一條或多條；第一解多工器，其適於選擇性地授權所述切換區塊；第二解多工器，其適於選擇所述多個第二選擇線中的一條或多條；以及一個或多個切換元件，其適於將所述編程電壓或所述讀取電壓傳送到所述第二解多工器。
  6. 根據申請專利範圍第5項的記憶體裝置，其中，所述第一解多工器 接收第一使能信號，並且透過所述切換區塊選擇性地輸出所述第一使能信號至所述多個第一選擇線中的一條或多條。
  7. 根據申請專利範圍第6項的記憶體裝置，其中，所述切換區塊包括複數個MOSFET。
  8. 根據申請專利範圍第6項的記憶體裝置，其中，所述MOSFET的每一者根據來自所述第一解多工器的所述第一使能信號而導通或關閉，並且具有耦合到所述多個第一選擇線中的每一個的汲極，以及耦合到接地電壓的源極。
  9. 根據申請專利範圍第5項的記憶體裝置，其中，所述第二解多工器響應於選擇信號而傳送來自所述切換元件的編程或讀取電壓至所述多個第二選擇線中的一條或多條。
  10. 根據申請專利範圍第9項的記憶體裝置，進一步包括耦合到所述第二解多工器的一個或多個感測放大器。
  11. 根據申請專利範圍第9項的記憶體裝置，其中，所述切換元件的每一個包括MOSFET。
  12. 根據申請專利範圍第11項的記憶體裝置，其中，所述MOSFET根據第二使能信號而導通或關閉，並且傳遞所述編程電壓或所述讀取電壓至所述第二解多工器。
  13. 根據申請專利範圍第10項的記憶體裝置，其中，所述感測放大器的數量小於所述多個第二選擇線的數量。
  14. 一種記憶體裝置，包括：電性可程式化唯讀記憶體(EPROM)單元陣列，其包括具有多個單位單元 的單元陣列，其中每個單位單元由具有P+汲極、P+源極、在所述P+汲極與所述P+源極之間的通道區域以及浮動的閘極之p通道型金屬氧化物半導體場效電晶體(MOSFET)組成，並且所述多個單位單元以具有複數個列和複數個行的一陣列而設置；多個第一選擇線，其各自耦合至設置在所述多個單位單元之間的同一列上的單位單元的N+汲極；以及多個第二選擇線，其各自耦合至設置在所述多個單位單元之間的同一行上的單位單元的N+源極，其中藉由分別施加編程電壓和接地電壓到與所選擇的單位單元耦合之第一選擇線和第二選擇線或者藉由分別施加編程電壓和接地電壓到與所述所選擇的單位單元耦合之所述第二選擇線和所述第一選擇線來進行程式化所述所選擇的單位單元；切換區塊，其適於選擇性地施加0V到所述多個第一選擇線中的一條或多條；第一解多工器，其適於選擇性地授權所述切換區塊；多個感測放大器，其分別地耦合到所述多個第二選擇線；以及多個切換元件，其在所述多個第二選擇線和所述多個感測放大器之間分別地耦合，以及適於選擇性傳遞所述編程電壓或所述讀取電壓到所述多個第二選擇線。
  15. 根據申請專利範圍第14項的記憶體裝置，其中，所述多個切換元件的每一個包括MOSFET。
  16. 根據申請專利範圍第15項的記憶體裝置，其中，所述MOSFET根據第二使能信號而導通或關閉，並且傳遞所述編程電壓或所述讀取電壓至所述第二選擇線。
TW103125074A 2014-04-29 2014-07-22 電性可程式化唯讀記憶體單元陣列、操作其之方法以及包含其之記憶體裝置 TWI618065B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
??10-2014-0051419 2014-04-29
KR1020140051419A KR102167600B1 (ko) 2014-04-29 2014-04-29 이피롬 셀 어레이 및 그 동작 방법과, 이피롬 셀 어레이를 포함하는 메모리소자

Publications (2)

Publication Number Publication Date
TW201541455A TW201541455A (zh) 2015-11-01
TWI618065B true TWI618065B (zh) 2018-03-11

Family

ID=54335384

Family Applications (1)

Application Number Title Priority Date Filing Date
TW103125074A TWI618065B (zh) 2014-04-29 2014-07-22 電性可程式化唯讀記憶體單元陣列、操作其之方法以及包含其之記憶體裝置

Country Status (4)

Country Link
US (1) US9355726B2 (zh)
KR (1) KR102167600B1 (zh)
CN (1) CN105023611B (zh)
TW (1) TWI618065B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102535414B1 (ko) * 2016-05-17 2023-05-24 에스케이하이닉스 주식회사 균일한 프로그램 특성을 갖도록 하는 이피롬 메모리 장치 및 그 이피롬 메모리 장치의 프로그램 방법
CN107342107B (zh) * 2017-07-05 2020-07-17 上海华虹宏力半导体制造有限公司 存储器件及其操作方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5199001A (en) * 1990-10-29 1993-03-30 Intel Corporation Architecture for erasing very small areas of flash EPROMs
US5590076A (en) * 1995-06-21 1996-12-31 Advanced Micro Devices, Inc. Channel hot-carrier page write
US20060133151A1 (en) * 2004-12-22 2006-06-22 Ralph Oberhuber Single poly EPROM device
US20100172184A1 (en) * 2008-02-25 2010-07-08 Tower Semiconductor Ltd. Asymmetric Single Poly NMOS Non-Volatile Memory Cell
US20140085984A1 (en) * 2012-09-21 2014-03-27 Taiwan Semiconductor Manufacturing Company, Ltd. Two-Transistor Non-Volatile Memory Cell and Related Program and Read Methods

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4392404B2 (ja) * 2005-12-07 2010-01-06 シャープ株式会社 仮想接地型不揮発性半導体記憶装置
US7391652B2 (en) * 2006-05-05 2008-06-24 Macronix International Co., Ltd. Method of programming and erasing a p-channel BE-SONOS NAND flash memory
CN102426852B (zh) * 2011-11-30 2015-03-04 中国科学院微电子研究所 一种存储阵列单元信息读取方法及系统

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5199001A (en) * 1990-10-29 1993-03-30 Intel Corporation Architecture for erasing very small areas of flash EPROMs
US5590076A (en) * 1995-06-21 1996-12-31 Advanced Micro Devices, Inc. Channel hot-carrier page write
US20060133151A1 (en) * 2004-12-22 2006-06-22 Ralph Oberhuber Single poly EPROM device
US7436701B2 (en) * 2004-12-22 2008-10-14 Texas Instruments Incorporated Single poly EPROM device with double control gates to prevent unintentionally charging/discharging
US20100172184A1 (en) * 2008-02-25 2010-07-08 Tower Semiconductor Ltd. Asymmetric Single Poly NMOS Non-Volatile Memory Cell
US20140085984A1 (en) * 2012-09-21 2014-03-27 Taiwan Semiconductor Manufacturing Company, Ltd. Two-Transistor Non-Volatile Memory Cell and Related Program and Read Methods

Also Published As

Publication number Publication date
KR102167600B1 (ko) 2020-10-19
KR20150124660A (ko) 2015-11-06
US20150310918A1 (en) 2015-10-29
CN105023611B (zh) 2019-12-06
TW201541455A (zh) 2015-11-01
CN105023611A (zh) 2015-11-04
US9355726B2 (en) 2016-05-31

Similar Documents

Publication Publication Date Title
US10460811B2 (en) Array of three-gate flash memory cells with individual memory cell read, program and erase
EP2973581B1 (en) Low leakage, low threshold voltage, split-gate flash cell operation
JP5124456B2 (ja) 一回限りプログラム可能なメモリ及びそれを動作させる方法
US9734910B1 (en) Nonvolatile memory cells having lateral coupling structures and nonvolatile memory cell arrays including the same
US9502426B1 (en) One time programming non-volatile memory cell
US9472500B2 (en) Nonvolatile memory devices having single-layered gates
JP5280660B2 (ja) 低電圧、低キャパシタンスのフラッシュメモリアレイ
JP2018517223A (ja) フラッシュメモリシステムにおける選択していないビット線のプログラミングを禁止する方法及び装置
TWI690937B (zh) 具有側向耦合結構的非揮發性記憶體單元及包含其之非揮發性記憶體單元陣列
TWI660354B (zh) 非揮發性半導體記憶裝置
TWI618065B (zh) 電性可程式化唯讀記憶體單元陣列、操作其之方法以及包含其之記憶體裝置
CN110462582B (zh) 基于非易失性存储器单元阵列生成随机数的系统和方法
TWI690927B (zh) 非揮發性記憶體裝置和程式化其之方法
US9159742B2 (en) Non-volatile memory device
US9508434B2 (en) Programmable-resistance non-volatile memory
US20060133151A1 (en) Single poly EPROM device
US9916898B2 (en) EPROM cell array, method of operating the same, and memory device including the same