TWI617159B - 模擬等化器 - Google Patents

Abstract

本發明公開了一種模擬等化器。該模擬等化器包括：調整電路，用於產出一調整訊號及一選擇訊號，級聯的多級均衡電路，用於接收所述調整訊號，並根據調整訊號調整多級均衡電路中的可調電阻、可調電容和可調電流源中的至少一種，對待均衡的訊號進行均衡操作；模擬複用器，耦接於級聯的多級均衡電路及調整電路，用於接收所述選擇訊號，並根據選擇訊號自所述多級均衡電路中選擇其中一級均衡電路所輸出的均衡後訊號輸出，其中所述調整電路依據所述模擬複用器所輸出的均衡後訊號及一目標均衡值調整所述調整訊號及所述選擇訊號。

Description

模擬等化器

本發明涉及電學領域，特別是涉及一種模擬等化器。

隨著電子技術的發展，對高速訊號傳輸技術的要求越來越高。但是，高速訊號在傳輸的過程中，由於電纜(Cable)、PCB板線、連接頭(Connector)等所帶來的通道干擾，高速訊號尤其是高速訊號中的高頻分量會被大大地衰減。

為了使接收端準確地接收到高速訊號，均衡技術被廣泛應用。在現有技術中，由於不同的高速訊號例如顯示介面(Display Port，DP)、高清介面(High Definition Multimedia Interface，HDMI)、移動終端高清影音標准介面(Mobile High-Definition Link，MHL)、通用序列匯流排介面(Universal Serial Bus，USB)的高速訊號具有不同的速率(Date Rate)、不同的電纜、不同的PCB板線以及不同的接頭，其對均衡操作有不同的要求。而現有的等化器只能對某一種應用進行均衡操作，無法同時實現對多種應用的均衡操作，從而無法滿足人們實際應用的需求。

本發明主要解決的技術問題是提供一種模擬等化器，能夠實現對不同高速訊號的均衡。

為解決上述技術問題，本發明採用的一個技術方案是：提供一種模擬等化器，用於接收一待均衡訊號，該模擬等化器包括：一調整電路，用於產生一調整訊號及一選擇訊號；級聯的多級均衡電路，用於接收所述調整訊號，並根據調整訊號調整多級均衡電路中的可調電阻、可調電容和可調電流源中的至少一種，對待均衡的訊號進行均衡操作；以及模擬複用器，耦接於級聯的多級均衡電路及所述調整電路，用於接收所述選擇訊號，並根據所述選擇訊號自所述多級均衡電路選擇其中一級均衡電路所輸出的均衡後訊號輸出。

其中，所述調整電路依據所述模擬複用器所輸出均衡後訊號及一目標均衡值調整所述調整訊號及所述選擇訊號。

本發明的有益效果是：區別于現有技術的情況，本發明的模擬等化器通過接收調整電路輸出的調整訊號，並根據調整訊號調整多級均衡電路中的可調電阻、可調電容和可調電流源中的至少一種，以及根據調整訊號選擇不同級數的均衡電路，以使模擬等化器輸出目標均衡訊號。通過上述方式，本發明能夠靈活配置模擬等化器輸出的目標均衡訊號，從而實現對不同待均衡高速訊號的均衡。

為了對本發明之上述及其他方面有更佳的瞭解，下 文特舉較佳實施例，並配合所附圖式，作詳細說明如下：

11‧‧‧多級均衡電路

12‧‧‧模擬複用器

13‧‧‧調整電路

14‧‧‧增益放大電路

21、31、41、51‧‧‧放大模組

32、52‧‧‧鎖存模組

100、200‧‧‧模擬等化器

111‧‧‧第一級均衡電路

112‧‧‧第二級均衡電路

113‧‧‧第三級均衡電路

11N‧‧‧第N級均衡電路

121‧‧‧輸入模組

131‧‧‧時鐘資料恢復電路

132‧‧‧比較電路

133‧‧‧調整/選擇訊號輸出電路

C11、C21‧‧‧第一可調電容

C12、C22‧‧‧第二可調電容

C13、C23‧‧‧第三可調電容

C14、C24‧‧‧第四可調電容

I11、I21‧‧‧第一可調電流源

I12、I22‧‧‧第二可調電流源

I13、I23‧‧‧第三可調電流源

I14、I24‧‧‧第四可調電流源

I5‧‧‧第五可調電流源

IN、OUTP、OUTM‧‧‧高速訊號

IN1、INM1、INP1‧‧‧第一級均衡訊號

IN2、INP2‧‧‧第二級均衡訊號

IN3‧‧‧第三級均衡訊號

INMN、INPN‧‧‧差分輸出訊號

INM(N-1)、INP(N-1)‧‧‧差分輸入訊號

N1‧‧‧第一NMOS電晶體

N2‧‧‧第二NMOS電晶體

N3‧‧‧第三NMOS電晶體

N4‧‧‧第四NMOS電晶體

N5‧‧‧第五NMOS電晶體

N6‧‧‧第六NMOS電晶體

OUT‧‧‧均衡後訊號

P1‧‧‧第一PMOS電晶體

P2‧‧‧第二PMOS電晶體

P3‧‧‧第三PMOS電晶體

P4‧‧‧第四PMOS電晶體

R11、R21‧‧‧第一可調電阻

R12、R22‧‧‧第二可調電阻

R13、R23‧‧‧第三可調電阻

R4‧‧‧第四可調電阻

R5‧‧‧第五可調電阻

R6‧‧‧第六可調電阻

SEL1、SEL2、SEL3‧‧‧調整訊號

SELA‧‧‧選擇訊號

第1圖是本發明第一實施例的模擬等化器的結構示意圖；第2圖是本發明第一實施例的模擬等化器的一具體應用的結構示意圖；第3圖是第1圖中均衡電路的第一實施例的電路原理圖；第4圖是第1圖中均衡電路的第二實施例的電路原理圖；第5圖是第1圖中均衡電路的第三實施例的電路原理圖；第6圖是第1圖中均衡電路的第四實施例的電路原理圖；第7圖是第1圖中模擬複用器的一實施例的電路原理圖；第8圖是本發明第二實施例的模擬等化器的結構示意圖。

下面將結合本發明實施例中的附圖，對本發明實施例中的技術方案進行清楚、完整地描述，顯然，所描述的實施例僅是本發明的一部分實施例，而不是全部的實施例。基於本發明中的實施例，本領域普通技術人員在沒有作出創造性勞動前提下所獲得的所有其他實施例，都屬於本發明保護的範圍。

第1圖是本發明第一實施例的模擬等化器的結構示意圖。如第1圖所示，模擬等化器100包括級聯的多級均衡電路11、模擬複用器12和調整電路13。

級聯的多級均衡電路11，具體來說，包括第一級均衡電路111、第二級均衡電路112，…，第N級均衡電路11N，其中，N為大於等 於1的正整數。其中，級聯是指上一級均衡電路的輸出端與下一級均衡電路的輸入端相連。

級聯的多級均衡電路11用於接收調整電路13輸出的調整訊號，並根據調整訊號調整多級均衡電路11中的可調電阻、可調電容和可調電流源中的至少一種，以使多級均衡電路11按照預定要求對待均衡的高速訊號進行均衡操作。

模擬複用器12，耦接於級聯的多級均衡電路11和調整電路13，用於接收調整電路13輸出的選擇訊號，並根據選擇訊號選擇適當級數的均衡電路，以使模擬等化器100的實際輸出值等於所選擇的均衡電路對應的目標均衡值。

調整電路13用於產生調整訊號和選擇訊號。具體來說，調整電路13包括時鐘資料恢復電路131、比較電路132和調整/選擇訊號輸出電路133，其中，時鐘資料恢復電路131的輸入端與模擬複用器12的輸出端連接，時鐘資料恢復電路131的輸出端與比較電路132的輸入端相連，比較電路132的輸出端與調整/選擇訊號輸出電路133的輸入端連接，調整/選擇訊號輸出電路133的輸出端輸出調整訊號和選擇訊號。

調整電路13的工作原理如下所示：在模擬等化器100開始工作後，多級均衡電路11中的可調電阻、可調電容和可調電流源先以預設值進行工作，模擬複用器12選擇多級均衡電路11中的某級均衡電路進行工作輸出一個均衡後的訊號，該均衡後的訊號輸入至調整電路13中的時鐘資料恢復電路131中進行時鐘訊號恢復。時鐘資料恢復電路131會產生一個時鐘訊號對該均衡後的訊號重新採樣，得到脈衝串。當時鐘資料恢復電 路131操作的是第一模式，時鐘資料恢復電路131會根據介面介面時鐘通道中所傳送的訊號來產生該時鐘訊號，第一模式比如說是HDMI介面模式，移動終端高清影音標准介面模式(Mobile High-Definition Link，MHL)等；當時鐘資料恢復電路131操作的是第二模式，時鐘資料恢復電路131根據該均衡後的訊號裡所包含的頻率資訊來產生該時鐘訊號，第二模式比如說是DP介面模式、USB介面模式或者面向圖像傳輸開發出的數位介面標準V-by-one介面模式等。在恢復出的脈衝串中，尋找特徵脈衝，所述特徵脈衝可以根據實際應用來預先設定和調整，比如特徵為數值XXYX,XXXYX,XXXXYX,X=0/1,Y=1/0，比如0010脈衝。比較電路132監測該特徵脈衝的寬度與預設狀態下，沒有衰減或變形的訊號脈衝相比，將比較結果輸出到調整/選擇輸出訊號電路133，如果該特徵脈衝的寬度過長，則調整/選擇訊號輸出電路133輸出選擇訊號來減少多級均衡電路11的級數和/或輸出調整訊號來減少多級均衡電路11的均衡值，如果該特徵脈衝的寬度過短，則調整/選擇訊號輸出電路133輸出選擇訊號來增加多級均衡電路11的級數和/或輸出調整訊號來增加多級均衡電路11的均衡值，該過程重複進行，直至均衡後的訊號達到目標均衡值。以多級均衡電路包括三級均衡電路為例來說，請一併參考第2圖，第2圖是本發明第一實施例的模擬等化器的一具體應用的結構示意圖。如第2圖所示，多級均衡電路11包括第一級均衡電路111、第二級均衡電路112和第三級均衡電路113。

其中，第一級均衡電路111的輸入端接收待均衡的高速訊號IN，第一級均衡電路111的輸出端分別和模擬複用器12的一輸入端以及第二級均衡電路的112的輸入端連接。第一級均衡電路111用於接收調整電路 13輸出的調整訊號SEL1，並根據調整訊號SEL1調整第一級均衡電路111中的可調電阻、可調電容和可調電流源中的至少一種，以使第一級均衡電路111按照預定要求對待均衡的高速訊號IN進行均衡操作後，輸出第一級均衡訊號IN1。

第二級均衡電路112的輸入端接收第一級均衡訊號IN1，第二級均衡電路112的輸出端分別和模擬複用器12的另一輸入端以及第三級均衡電路的113的輸入端連接。第二級均衡電路112用於接收調整電路13輸出的調整訊號SEL2，並根據調整訊號SEL2調整第二級均衡電路112中的可調電阻、可調電容和可調電流源中的至少一種，以使第二級均衡電路112按照預定要求對第一級均衡訊號IN1進行均衡操作後，輸出第二級均衡訊號IN2。

第三級均衡電路113的輸入端接收第二級均衡訊號IN2，第三級均衡電路113的輸出端和模擬複用器12的又一輸入端連接。第三級均衡電路113用於接收調整電路13輸出的調整訊號SEL3，並根據調整訊號SEL3調整第三級均衡電路113中的可調電阻、可調電容和可調電流源中的至少一種，以使第三級均衡電路113按照預定要求對第二級均衡訊號IN2進行均衡操作後，輸出第三級均衡訊號IN3。

模擬複用器12的三個輸入端分別與第一級均衡電路111、第二級均衡電路112和第三級均衡電路113的輸出端連接，模擬複用器12用於接收調整電路13輸出的選擇訊號SELA，並根據選擇訊號SELA選擇不同級數的均衡電路，以使模擬複用器12的輸出端的均衡後訊號OUT的均衡值等於所選擇的均衡電路對應的目標均衡值，也即以使模擬複用器12 的均衡後訊號OUT為第一級均衡訊號IN1、第二級均衡訊號IN2或者第三級均衡訊號IN3。

調整電路13中的時鐘資料恢復電路131的輸入端與模擬複用器12的均衡後訊號OUT連接，調整/選擇訊號輸出電路133的輸出端輸出調整訊號SEL1、調整訊號SEL2、調整訊號SEL3和選擇訊號SELA。

舉例來說，假設模擬等化器包括三個檔位元的目標均衡值，目標均衡值即待均衡高速訊號使用等化器獲得的增益補償，第一檔位為0到10dB，第二檔位為10到20dB，第三檔位為20到30dB，每個檔位中包括依次增大的10個小檔位，每個小檔位對應1dB。其中，第一級均衡電路對應第一檔位元，第一級均衡電路和第二級均衡電路相連對應第二檔位元，第一級均衡電路、第二級均衡電路和第三級均衡電路相連對應第三檔位元。如果需要模擬等化器100輸出15dB的均衡值，模擬複用器12先選擇一個檔位，比如第二檔位，生成一個均衡後訊號OUT，這個均衡後訊號OUT的均衡值假設是10，那麼這個均衡後訊號OUT會輸入至調整電路13中的時鐘資料恢復電路131，時鐘資料恢復電路131會產生一個時鐘訊號對該均衡後訊號OUT重新採樣，得到脈衝串。當時鐘資料恢復電路131操作的是第一模式，時鐘資料恢復電路131會根據HDMI介面時鐘通道中所傳送的訊號來產生該時鐘訊號，第一模式比如說是HDMI介面模式，移動終端高清影音標准介面模式(Mobile High-Definition Link(MHL)等；當時鐘資料恢復電路131操作的是第二模式，時鐘資料恢復電路131根據該均衡後的訊號裡所包含的頻率資訊來產生該時鐘訊號，第二模式比如說是DP介面模式、USB介面模式或者面向圖像傳輸開發出的數位介面標準V-by-one介 面模式等。在恢復出的脈衝串中，尋找特徵脈衝，所述特徵脈衝可以根據實際應用來預先設定和調整，比如特徵為數值XXYX,XXXYX,XXXXYX,X=0/1,Y=1/0，比如0010的脈衝。比較電路132監測該特徵脈衝的寬度的長短與預設狀態下，沒有衰減或變形的訊號脈衝相比，將比較結果輸出到調整/選擇訊號輸出電路133，調整/選擇訊號輸出電路133則需調整第一級均衡電路和第二級均衡電路至更高的增益(調整第二檔位中的小檔位至更大值)，以此控制調整/選擇訊號輸出電路133輸出至多級均衡電路11的調整訊號SEL1、調整訊號SEL2以調整多級均衡電路11的均衡值並逐步達到目標均衡值15dB。

其中，隨著檔位的增加，模擬等化器所採用的均衡電路的級數對應增加，模擬等化器輸出的功率逐步增加，模擬等化器輸出的頻率峰值(Frequency Peaking)也即模擬等化器所能補償的頻率峰值逐步增加。換個角度來說，當高速訊號在傳輸的過程中通道衰減(Channel Lost)較小時，選擇使用模擬等化器的低檔位元以補償較小的頻率峰值，以在滿足高速訊號的頻率回應的同時以較低的功率實現高速訊號的均衡。當高速訊號在傳輸的過程中通道衰減較大時，可以選擇使用模擬等化器的高檔位元以補償較大的頻率峰值，以在滿足高速訊號的頻率回應的同時以合適的功率實現高速訊號的均衡。在本實施例中，頻率峰值是指模擬等化器的頻率回應曲線中，增益的最大值與增益的最小值之間的差值。

第3圖是第1圖中均衡電路的第一實施例的電路圖，第3圖所示的均衡電路以NMOS電路為例進行說明。如第3圖所示，第N級均衡電路包括放大模組21，放大模組21包括第一NMOS電晶體N1、第二 NMOS電晶體N2、第一可調電阻R11、第二可調電阻R12、第三可調電阻R13、第一可調電容C11、第二可調電容C12、第三可調電容C13、第一可調電流源I11和第二可調電流源I12。

其中，第一NMOS電晶體N1和第二NMOS電晶體N2的閘極接收差分輸入訊號(INP(N-1)、INM(N-1))，第一NMOS電晶體N1和第二NMOS電晶體N2的汲極輸出差分輸出訊號(INPN、INMN)，第一NMOS電晶體N1的汲極與第一可調電阻R11、第一可調電容C11的一端連接，第二NMOS電晶體N2的汲極與第二可調電阻R12、第二可調電容C12的一端連接，第一可調電阻R11和第二可調電阻R12的另一端連接，第一可調電容C11和第二可調電容C12的另一端接地，第一NMOS電晶體N1的源極與第三可調電阻R13、第三可調電容C13的一端以及第一可調電流源I11的輸入端連接，第二NMOS電晶體N2的源極與第三可調電阻R13、第三可調電容C13的另一端以及第二可調電流源I12的輸入端連接，第一可調電流源I11和第二可調電流源I12的輸出端接地。

當第N級均衡電路為第一級均衡電路時，第一NMOS電晶體N1和第二NMOS電晶體N2的閘極接收的差分輸入訊號為待均衡的高速訊號，第一NMOS電晶體N1和第二NMOS電晶體N2的汲極輸出的差分輸出訊號為第一級均衡訊號(INP1、INM1)。當第N級均衡電路為第二級均衡電路時，第一NMOS電晶體N1和第二NMOS電晶體N2的閘極接收的差分輸入訊號為第一級均衡電路輸出的第一級均衡訊號(INP1、INM1)，第一NMOS電晶體N1和第二NMOS電晶體N2的汲極輸出的差分輸出訊號為第二級均衡訊號(INP2、INM2)。其它級數的均衡電路的輸入訊號和輸出 訊號依次類推，為簡約起見，在此不再詳述。需要說明的是，第一級均衡訊號IN1和第一級均衡訊號(INP1、INM1)是同一訊號的兩種不同表示方式，其它級的均衡訊號與此類似。

在本實施例中，放大模組21通過調整可調電阻、可調電容和和可調電流源來匹配例如DP、HDMI或USB中的不同速率的高速訊號的頻率回應，以實現按照預定要求進行均衡操作。其中，可調電流源用於調整偏置電流。

具體來說，當第一可調電流源I11和/或第二可調電流源I12的輸出電流變大時，放大模組21實現高頻寬的放大以滿足高速率的高速訊號的均衡。當第一可調電流源I11和/或第二可調電流源I12的輸出電流變小時，放大模組21實現低頻寬的放大以滿足相對低速率的高速訊號的均衡。

當第三可調電阻R13的電阻變大時，放大模組21實現低頻寬的放大，當第三可調電阻R13的電阻變小時，放大模組21實現高頻寬的放大。

當第三可調電容C13的電容值變大時，放大模組21所能補償的頻率峰值變大，當第三可調電容C13的電容值變小時，放大模組21所能補償的頻率峰值變小。

第4圖是第1圖中均衡電路的第二實施例的電路原理圖，第4圖所示的均衡電路以NMOS電路為例進行說明。如第4圖所示，第N級均衡電路包括放大模組31和鎖存模組32。在本實施例中，放大模組31和第3圖所示的放大模組21相同，為簡約起見，在此不再詳述。

在本實施例中，鎖存模組32包括：第三NMOS電晶體N3、 第四NMOS電晶體N4、第四可調電容C14、第三可調電流源I13和第四可調電流源I14。

其中，第三NMOS電晶體N3的汲極與第一NMOS電晶體N1的汲極和第四NMOS電晶體N4的閘極連接，第四NMOS電晶體N4的汲極與第二NMOS電晶體N2的汲極和第三NMOS電晶體N3的閘極連接，第三NMOS電晶體N3的源極與第四可調電容C14的一端、第三可調電流源I13的輸入端連接，第四NMOS電晶體N4的源極與第四可調電容C14的另一端、第四可調電流源I14的輸入端連接，第三可調電流源I13和第四可調電流源I14的輸出端接地。

在本實施例中，鎖存模組32用於對放大模組31輸出的差分輸出訊號(INPN、INMN)進行緩存，以匹配放大模組31與模擬複用器12之間的訊號傳遞。

第5圖是第1圖中均衡電路的第三實施例的電路原理圖，第5圖所示的均衡電路以PMOS電路為例進行說明。如第5圖所示，第N級均衡電路包括放大模組41，放大模組41包括第一PMOS電晶體P1、第二PMOS電晶體P2、第一可調電阻R21、第二可調電阻R22、第三可調電阻R23、第一可調電容C21、第二可調電容C22、第三可調電容C23、第一可調電流源I21和第二可調電流源I22。

其中，第一PMOS電晶體P1和第二PMOS電晶體P2的閘極接收差分輸入訊號(INP(N-1)、INM(N-1))，第一PMOS電晶體P1和第二PMOS電晶體P2的源極輸出差分輸出訊號(INPN、INMN)，第一PMOS電晶體P1的源極與第一可調電阻R21、第一可調電容C21的一端連接，第 二PMOS電晶體P2的源極與第二可調電阻R22、第二可調電容C22的一端連接，第一可調電阻R21和第二可調電阻R22的另一端連接後接地，第一可調電容C21和第二可調電容C22的另一端接地，第一PMOS電晶體P1的汲極與第三可調電阻R23、第三可調電容C23的一端以及第一可調電流源I21的輸出端連接，第二PMOS電晶體P2的汲極與第三可調電阻R23、第三可調電容C23的另一端以及第二可調電流源I22的輸出端連接，第一可調電流源I21和第二可調電流源I22的輸入端連接。

第5圖所示的第三實施例的均衡電路和第3圖所示的第一實施例的均衡電路的調整方式類似，其差別僅為第一實施例的均衡電路為NMOS電路，第三實施例的均衡電路為PMOS電路，為簡約起見，其調整方式在此不再詳述。

第6圖是第1圖中均衡電路的第四實施例的電路原理圖，第6圖所示的均衡電路以PMOS電路為例進行說明。如第6圖所示，第N級均衡電路包括放大模組51和鎖存模組52。在本實施例中，放大模組51和第5圖所示的放大模組41相同，為簡約起見，在此不再詳述。

在本實施例中，鎖存模組52包括：第三PMOS電晶體P3、第四PMOS電晶體P4、第四可調電容C24、第三可調電流源I23和第四可調電流源I24。

其中，第三PMOS電晶體P3的源極與第一PMOS電晶體P1的源極和第四PMOS電晶體P4的閘極連接，第四PMOS電晶體P4的源極與第二PMOS電晶體P2的源極和第三PMOS電晶體P3的閘極連接，第三PMOS電晶體P3的汲極與第四可調電容C24的一端、第三可調電流源 I23的輸出端連接，第四PMOS電晶體P4的汲極與第四可調電容C24的另一端、第四可調電流源I24的輸出端連接，第三可調電流源I23和第四可調電流源I24的輸入端連接。

在本實施例中，鎖存模組52用於對放大模組51輸出的差分輸出訊號(INPN、INMN)進行緩存，以匹配放大模組51與模擬複用器12之間的訊號傳遞。

第7圖是第1圖中模擬複用器一實施例的電路原理圖。如第7圖所示，模擬複用器12包括第四可調電阻R4、第五可調電阻R5和多個輸入模組121，其中，輸入模組121與級聯的多級均衡電路11一一對應設置，輸入模組121包括第五NMOS電晶體N5、第六NMOS電晶體N6和第五可調電流源I5。

其中，輸入模組121中的第五NMOS電晶體N5和第六NMOS電晶體N6的閘極，也即模擬複用器12的一輸入端，接收對應的均衡電路輸出的差分輸出訊號。具體來說，第一個輸入模組121接收第一級均衡電路輸出的差分輸出訊號，也即第一級均衡訊號(INP1、INM1)，第二個輸入模組121接收第二級均衡電路輸出的差分輸出訊號，也即第二級均衡訊號(INP2、INM2)，…，第N個輸入模組121接收第N級均衡電路輸出的差分輸出訊號(INPN、INMN)，也即第N級均衡訊號。輸入模組121中第五NMOS電晶體N5和第六NMOS電晶體N6的汲極，也即模擬複用器的輸出端，輸出經均衡操作後的高速訊號(OUTP，OUTM)。

其中，輸入模組121中的第五可調電流源I5接收調整電路13輸出的調整訊號。

其中，第五NMOS電晶體N5的汲極與第四可調電阻R4的一端連接，第六NMOS電晶體N6的汲極與第五可調電阻R5的一端連接，第四可調電阻R4和第五可調電阻R5的另一端連接，第五NMOS電晶體N5和第六NMOS電晶體N6的源極連接後與第五可調電流源I5的輸入端連接，第五可調電流源I5的輸出端接地。

在本實施例中，模擬複用器12根據使用者選擇的均衡檔位來確定經均衡操作後的高速訊號(OUTP，OUTM)為第一級均衡訊號(INP1、INM1)，還是第二級均衡訊號(INP2、INM2)…，還是第N級差分輸出訊號(INPN、INMN)。

其中，調整電路13輸出的選擇訊號連接至模擬複用器12中各輸入模組121中的電流源I5，根據選擇訊號控制電流源I5是否調到0來進行斷開的操作。

也就是說，在本實施例中，當模擬複用器12根據使用者選擇的均衡檔位來確定經均衡操作後的高速訊號(OUTP，OUTM)為第一級均衡訊號(INP1、INM1)時，則根據選擇訊號控制除第一個輸入模組121之外的其它輸入模組121中的電流源I5調到0。當模擬複用器12根據使用者選擇的均衡檔位來確定經均衡操作後的高速訊號(OUTP，OUTM)為第二級均衡訊號(INP2、INM2)時，則調整訊號控制除第二個輸入模組121之外的其它輸入模組121中的電流源I5調到0。…當模擬複用器12根據使用者選擇的均衡檔位來確定經均衡操作後的高速訊號(OUTP，OUTM)為第N級差分輸出訊號(INPN、INMN)時，則根據選擇訊號控制除第N個輸入模組121之外的其它輸入模組121中的電流源I5調到0。其中，均衡 檔位元越高，目標均衡值越大，模擬複用器12輸出的均衡訊號的級數越高。

請繼續參考第1圖，在本實施例中，第一級均衡電路和其它級的均衡電路的電路類型相同，其均為NMOS電路或者PMOS電路。其中，第一級均衡電路的電路類型根據待均衡的高速訊號的電位決定，當高速訊號的電位較高時，選擇NMOS電路，當高速訊號的電位較低時，選擇PMOS電路。

在其它實施例中，第一級均衡電路和其它級均衡電路的電路類型可以不相同。具體來說，當第一級均衡電路為NMOS電路時，其它級的均衡電路為PMOS電路；當第一級均衡電路為PMOS電路時，其它級的均衡電路為NMOS電路。

另外，在本實施例中，對於高速率的高速訊號，為了實現高頻寬的均衡，級聯的均衡電路的級數優選為三級。具體來說，當高速訊號的速率大於5Gb/s時，級聯的均衡電路的級數優選為三級。

第8圖是本發明第二實施例的模擬等化器的結構示意圖。如第8圖所示，模擬等化器200與第1圖所示的模擬等化器100的區別在於，等化器200進一步包括增益放大電路14。

其中，增益放大電路14耦接於模擬複用器12，用於接收調整電路13輸出的選擇訊號，調整經均衡操作後的高速訊號的增益。

在本實施例中，增益放大電路14與級聯的多級均衡電路11具有相同的電路結構。但是，雖然級聯的多級均衡電路11和增益放大電路14雖然具有相同的電路結構，但由於可調電阻、可調電容和可調電流源經調整訊號調整後的參數各不相同，兩者在模擬等化器中所起的作用也不 同，級聯的多級均衡電路11用於實現不同通道衰減的高速訊號的不同的頻率峰值補償，而增益放大電路14用於實現經均衡操作後的高速訊號的增益放大。

本發明的有益效果是：區別于現有技術的情況，本發明的模擬等化器通過接收調整電路輸出的調整訊號和選擇訊號，並根據調整訊號調整均衡電路中的可調電阻、可調電容和可調電流源中的至少一種，以及根據選擇訊號選擇不同級數的均衡電路，以使模擬等化器的實際輸出值等於所選擇的均衡電路對應的目標均衡值。通過上述方式，本發明能夠靈活配置模擬等化器輸出的目標均衡值，從而實現對不同高速訊號的均衡。

以上所述僅為本發明的實施方式，並非因此限制本發明的專利範圍，凡是利用本發明說明書及附圖內容所作的等效結構或等效流程變換，或直接或間接運用在其他相關的技術領域，均同理包括在本發明的專利保護範圍內。

Claims (16)

1. 一種模擬等化器，用於均衡一待均衡訊號，該模擬等化器包括：一調整電路，用於產生一調整訊號及一選擇訊號；級聯的一多級均衡電路，用於接收該調整訊號，並根據該調整訊號調整該多級均衡電路中的一可調電阻、一可調電容和一可調電流源中的至少一種，以對該待均衡訊號進行一均衡操作；以及一模擬複用器，耦接於級聯的該多級均衡電路及該調整電路，用於接收該選擇訊號，並根據該選擇訊號選擇並輸出該多級均衡電路之其中一級所輸出的一均衡後訊號；其中，該調整電路依據該模擬複用器所輸出該均衡後訊號及一目標均衡值調整該調整訊號及該選擇訊號，且該調整電路包括：一時鐘資料恢復電路，用於產生一時鐘訊號，並根據該時鐘訊號將該均衡後訊號恢復成一脈衝串；一比較電路，耦接於該時鐘資料恢復電路，用於比較該脈衝串與一預設脈衝，以得到一比較結果；以及一調整/選擇訊號輸出電路，耦接於該比較電路，用於根據該比較結果輸出該調整訊號和該選擇訊號。
2. 如申請專利範圍第1項所述的模擬等化器，該時鐘資料恢復電路利用該時鐘訊號對該均衡後訊號重新採樣，以得到該脈 衝串。
3. 如申請專利範圍第1項所述的模擬等化器，該比較電路比較該脈衝串中之一特徵脈衝與該預設脈衝，以得到該比較結果。
4. 如申請專利範圍第2項所述的模擬等化器，其中當該時鐘資料恢復電路操作的是一第一模式，該時鐘資料恢復電路會根據一介面時鐘通道所傳送的一訊號產生該時鐘訊號；當該時鐘資料恢復電路操作的是一第二模式，該時鐘資料恢復電路根據該均衡後訊號裡所包含的一頻率資訊產生該時鐘訊號。
5. 如申請專利範圍第3項所述的模擬等化器，其中該比較電路比較該特徵脈衝與該預設脈衝，該預設脈衝是預設的狀態下，在沒有衰減或變形的一訊號脈衝。
6. 如申請專利範圍第5項所述的模擬等化器，該調整/選擇訊號輸出電路根據該比較結果，重複進行輸出該選擇訊號來減少該多級均衡電路的級數、輸出該調整訊號來減少該多級均衡電路的均衡值、輸出該選擇訊號來增加該多級均衡電路的級數、或輸出該調整訊號來增加該多級均衡電路的均衡值之過程，直至該均衡後訊號達到該目標均衡值。
7. 如申請專利範圍第1項所述的模擬等化器，該多級均衡電路包括一放大模組，該放大模組包括一第一MOS電晶體、一第二MOS電晶體、一第一可調電阻、一第二可調電阻、一第三可調電阻、一第一可調電容、一第二可調電容、一第三可調電容、一第一可調電流源和一第二可調電流源； 其中，該第一MOS電晶體和該第二MOS電晶體的二第一端分別接收一差分輸入訊號，該第一MOS電晶體和該第二MOS電晶體的二第二端分別輸出一差分輸出訊號，該第一MOS電晶體的該第二端與該第一可調電阻的一端及該第一可調電容的一端連接，該第二MOS電晶體的該第二端與該第二可調電阻之一端及該第二可調電容的一端連接，該第一可調電阻之另一端和該第二可調電阻之另一端連接，該第一可調電容之另一端和該第二可調電容之另一端接地，該第一MOS電晶體的一第三端與該第三可調電阻的一端、該第三可調電容的一端以及該第一可調電流源的一第一端連接，該第二MOS電晶體的一第三端與該第三可調電阻的另一端、該第三可調電容的另一端以及該第二可調電流源的一第一端連接，該第一可調電流源的一第二端和該第二可調電流源的一第二端連接。
8. 如申請專利範圍第7項所述的模擬等化器，該多級均衡電路進一步包括一鎖存模組，該鎖存模組包括：一第三MOS電晶體、一第四MOS電晶體、一第四可調電容、一第三可調電流源和一第四可調電流源；其中，該第三MOS電晶體的一第二端與該第一MOS電晶體的該第二端和該第四MOS電晶體的一第一端連接，該第四MOS電晶體的一第二端與該第二MOS電晶體的該第二端和該第三MOS電晶體的一第一端連接，該第三MOS電晶體的一第三端與該第四可調電容的一端、該第三可調電流源的一第一端連接，該 第四MOS電晶體的一第三端與該第四可調電容的另一端、該第四可調電流源的一第一端連接，該第三可調電流源的一第二端和該第四可調電流源的一第二端連接。
9. 如申請專利範圍第7項所述的模擬等化器，當該第一MOS電晶體為一NMOS電晶體時，該第一MOS電晶體的該第一端、該第二端和該第三端分別為該NMOS電晶體的一閘極、一汲極和一源極，該第一可調電流源的該第一端和該第二端分別為一輸入端和一輸出端，該第一可調電流源的該輸出端接地。
10. 如申請專利範圍第7項所述的模擬等化器，當該第一MOS電晶體為一PMOS電晶體時，該第一MOS電晶體的該第一端、該第二端和該第三端分別為該PMOS電晶體的一閘極、一汲極和一源極，該第一可調電流源的該第一端和該第二端分別為一輸出端和一輸入端，該第一可調電阻和該第二可調電阻的另一端連接後接地。
11. 如申請專利範圍第7項所述的模擬等化器，當該第一可調電流源或該第二可調電流源的一輸出電流變大時，該多級均衡電路的頻寬變大。
12. 如申請專利範圍第7項所述的模擬等化器，當該第三可調電容的一電容值變大時，該多級均衡電路所能補償的一頻率峰值變大。
13. 如申請專利範圍第7項所述的模擬等化器，該模擬複用器包括一第四可調電阻、一第五可調電阻和多個輸入模組，其 中，該些輸入模組與級聯的該多級均衡電路的多個級一一對應設置，該些輸入模組包括一第五NMOS電晶體、一第六NMOS電晶體和一第五可調電流源；其中，該第五NMOS電晶體的一閘極和該第六NMOS電晶體一閘極接收該多級均衡電路輸出之對應的該差分輸出訊號，該第五NMOS電晶體和該第六NMOS電晶體的一汲極輸出經均衡操作後的一高速訊號，該第五NMOS電晶體的一汲極與該第四可調電阻的一端連接，該第六NMOS電晶體的該汲極與該第五可調電阻的一端連接，該第四可調電阻的另一端和該第五可調電阻的另一端連接，該第五NMOS電晶體的一源極和該第六NMOS電晶體的一源極連接後與該第五可調電流源的一輸入端連接，該第五可調電流源的一輸出端接地。
14. 如申請專利範圍第1項所述的模擬等化器，該多級均衡電路的複數級的複數個電路類型相同，各該電路類型為一NMOS電路或者一PMOS電路。
15. 如申請專利範圍第1項所述的模擬等化器，該多級均衡電路的複數級的複數個電路類型不相同；其中，當該多級均衡電路之一第一級為一NMOS電路時，該多級均衡電路之其他級皆為一PMOS電路；當該多級均衡電路之該第一級為一PMOS電路時，該多級均衡電路之其他級皆為一NMOS電路。
16. 如申請專利範圍第1項所述的模擬等化器，該類比等化 器進一步包括一增益放大電路；該增益放大電路耦接於該模擬複用器，用於調整經均衡操作後的一高速訊號的增益。