TWI614906B

TWI614906B - 半導體裝置及其製造方法

Info

Publication number: TWI614906B
Application number: TW105109933A
Authority: TW
Inventors: Atsufumi Ogishi; Ken Mishina; Tetsuya Saruwatari
Original assignee: Shimadzu Corp
Priority date: 2015-08-31
Filing date: 2016-03-30
Publication date: 2018-02-11
Also published as: JP2017050520A; TW201709539A

Description

半導體裝置及其製造方法

本發明是有關於一種具有使用空心陰極（hollow cathode）放電形成的薄膜的半導體裝置及其製造方法。

作為半導體裝置的製造中用於薄膜形成的裝置，已知有電漿化學氣相沈積（Chemical Vapor Deposition，CVD）裝置。電漿CVD裝置中，利用高頻電力（electrical power）等將原料氣體電漿化，藉由化學反應在基板上形成薄膜。電漿CVD裝置中，可採用使用空心陰極放電產生高密度電漿的方法（例如參照專利文獻1）。為了產生空心陰極放電，例如使用形成著許多個貫通孔的陰極電極。該貫通孔中，重複進行電漿中的電子的碰撞而產生高密度電漿。

在產生空心陰極放電的情況下，有時將貫通孔的端部加工成使形成於陰極電極的表面的開口部擴展而成的錐形狀。然而，在使貫通孔的開口部為錐形狀的情況下，錐部分為與陰極電極的表面的無開口部的平坦部相同程度的電漿密度，與貫通孔的貫通部分相比，電漿密度低。因與電漿密度之差相應地產生成膜速率之差，故在錐部分，所形成的薄膜的膜厚比貫通部分薄。而且，在錐部分與貫通部分，折射率等膜質中產生差異。其結果，有時會在薄膜觀察到陰極電極的表面的貫通孔的配置或轉印形狀的圖案（以下稱作「陰極標記」）。

與此相對，藉由使用形成著開口部分並非為錐形狀的直管形狀的貫通孔的陰極電極來形成薄膜，而可避免陰極標記的產生。 [現有技術文獻] [專利文獻]

[專利文獻1]日本專利特開2004-296526號公報

[發明所欲解決之課題]

然而，本發明者等人發現在使用貫通孔為直管形狀的陰極電極而在基板形成薄膜的情況下，成膜後的加熱步驟中會發生薄膜從基板剝離的情況。例如，在太陽電池組（battery cell）的製造中的電極煅燒步驟，作為發電部的基板與作為抗反射膜而形成的氮化矽（SiN）膜之間產生微小的剝離，所剝離的部分的SiN膜白色化。其結果，產生太陽電池組的轉換效率降低或外觀不良等問題。

鑒於所述問題，本發明的目的在於提供抑制了陰極標記的產生且防止薄膜從基板剝離的半導體裝置及其製造方法。 [解決課題之手段]

根據本發明的一形態，提供一種半導體裝置，其包括：基板；緩衝層，配置於基板的主面上；以及薄膜，配置於緩衝層之上，且折射率低於緩衝層，以基板與緩衝層的密接性高於基板與薄膜的密接性的方式對緩衝層的折射率進行調整。

根據本發明的另一形態，提供一種半導體裝置的製造方法，其使用空心陰極放電，所述空心陰極放電是使用形成著開口部未加工成錐形狀的直管形狀的貫通孔的陰極電極而產生，所述半導體裝置的製造方法包括：藉由空心陰極放電在基板的主面上形成緩衝層的步驟；以及藉由空心陰極放電在緩衝層之上形成折射率低於緩衝層的薄膜的步驟，並且以基板與緩衝層的密接性高於基板與薄膜的密接性的方式對緩衝層的折射率進行調整。 [發明的效果]

根據本發明，提供抑制了陰極標記的產生且防止薄膜從基板剝離的半導體裝置及其製造方法。

接下來，參照圖式，對本發明的實施形態進行說明。以下的圖式的記載中，對相同或類似的部分附上相同或類似的符號。其中，應留意圖式為示意性的圖。而且，以下所示的實施形態例示了用以將本發明的技術思想具體化的裝置或方法，本發明的實施形態中，構成零件的構造、配置等並未特別規定為下述內容。本發明的實施形態在專利申請範圍內可添加各種變更。

本發明的實施形態的半導體裝置10如圖1所示，包括：基板11；配置於基板11的主面上的緩衝層121；及配置於緩衝層121之上且折射率低於緩衝層121的薄膜122。緩衝層121的折射率以基板11與緩衝層121的密接性增高的方式調整。即，以使基板11與緩衝層121密接時的基板11與緩衝層121的密接性比使基板11與薄膜122密接時的基板11與薄膜122的密接性高的方式，對緩衝層121的折射率進行調整。

圖1是例示性地表示半導體裝置10是將基板11作為發電部（載子產生部）的太陽電池組的情況。薄膜122作為抗反射膜發揮功能，該抗反射膜利用發電部效率佳地吸收入射至太陽電池組的光。抗反射膜中較佳地使用氮化矽（SiN）膜。

如圖1所示，在緩衝層121及薄膜122的一部分設置著開口部，在該開口部配置著與基板11連接的表電極13。表電極13可使用銀（Ag）漿料等。而且，在與配置著緩衝層121及薄膜122的表面相向的基板11的背面，配置著背電極14。背電極14可使用鋁（Al）漿料等。表電極13或背電極14藉由緩衝層121及薄膜122形成後的煅燒步驟而形成。

緩衝層121及薄膜122利用空心陰極放電而形成，所述空心陰極放電使用形成著開口部未加工成錐形狀的直管形狀的貫通孔的陰極電極而產生。以下，將利用空心陰極放電形成於基板11的膜統稱為「成長膜12」。圖1中，將緩衝層121與薄膜122的積層膜作為成長膜12而表示。

成長膜12使用例如圖2所示的電漿CVD裝置20形成於基板11。此處，對電漿CVD裝置20進行說明。

電漿CVD裝置20包括：腔室21、陰極電極22、交流電源23、氣體供給裝置24、及氣體排出裝置25。腔室21中儲存著垂直地搭載基板11的樣品架30。陰極電極22與腔室21內搭載於樣品架30的基板11相向。交流電源23將交流電力供給至樣品架30與陰極電極22間。此時，樣品架30作為陽極電極發揮功能。

在使用了電漿CVD裝置20的成膜步驟中，藉由氣體供給裝置24將包含原料氣體的反應氣體200導入至腔室21內。而且，藉由氣體排出裝置25使腔室21內減壓。在腔室21內的反應氣體200的壓力被調整為規定的氣壓後，藉由交流電源23將規定的交流電力供給至樣品架30與陰極電極22間。藉此，將腔室21內的包含原料氣體的反應氣體200電漿化。藉由將基板11暴露於所形成的電漿，以原料氣體所含的原料為主成分的所需的成長膜12形成於基板11的表面。

陰極電極22使用形成著直管形狀的貫通孔220的空心陰極電極。藉由使用空心陰極電極形成高密度電漿，可提高電漿CVD裝置20的成膜效率。即，藉由電子被封閉在貫通孔220內部且具有運動能量，作為高密度電子空間的高密度電漿區域形成於貫通孔220。將空心陰極放電產生的許多個貫通孔220以固定密度形成於陰極電極22的表面，藉此貫通孔220中分別產生的空心陰極放電合併而可在陰極電極22的主面容易地形成均勻的高電子密度電場。此時，利用經由貫通孔220的電漿的兩極性擴散性質，陰極電極22的主面間的電漿密度的濃淡之差自動地得到校正。因此，圖2所示的電漿CVD裝置20中，能夠在陰極電極22的兩面生成均勻的高密度電漿區域。在電漿CVD裝置20中藉由適當選擇原料氣體，而可在基板11形成氮化矽膜、氧化矽膜、氧氮化矽膜等所需的成長膜12。例如，在基板11為太陽電池基板的情況下，可使用氨（NH₃ ）氣體與矽烷（SiH₄ ）氣體的混合氣體，在基板11上形成SiN膜作為抗反射膜或鈍化膜。

以下，對半導體裝置10的製造方法的示例進行說明。首先，準備圖3（a）所示的多晶矽基板的基板11。基板11中，例如可採用p型矽基板上形成著表面擴散濃度為1×10¹⁸ ～1×10²² 的n型矽半導體層的構造。或者亦可採用n型矽基板上形成著表面擴散濃度為1×10¹⁸ ～1×10²² 的n型矽半導體層的構造等。

然後，利用電漿CVD裝置20，如圖3（b）所示，將包含SiN的透光性的緩衝層121形成於基板11。例如，在配置於p型矽基板上的n型矽半導體層的表面形成緩衝層121。接下來，如圖3（c）所示，在緩衝層121之上，形成折射率低於緩衝層121的包含SiN的透光性薄膜122。此時，藉由適當設定朝向腔室21內的反應氣體200的流量、成膜時的腔室21內的壓力、生成電漿的電力等的成膜條件，而將緩衝層121與薄膜122的折射率調整為所需的值。以後將對緩衝層121及薄膜122的折射率的詳情進行敍述。

然後，形成表電極13及背電極14。例如，將包含銀的電極漿料網版印刷在薄膜122上，將電極漿料配置於規定的位置。而且，藉由以800℃～900℃的溫度煅燒，電極漿料與成長膜12發生反應，貫通（燒穿（fire through））成長膜12而與基板11接觸。而且，例如藉由印刷等將Al漿料塗佈於基板11的背面，藉由煅燒形成作為背電極14的Al層。根據以上，圖1所示的半導體裝置10完成。

且說，如圖4所示，有如下方法：使用形成著開口部加工成錐形狀的貫通孔220的比較例的陰極電極22A，產生空心陰極放電。根據本發明者等人的調查，在使用陰極電極22A而在基板11形成成長膜12的情況下，不易發生起因於成膜後的加熱處理的成長膜12從基板11的剝離。關於其理由，認為比起貫通孔220為直管形狀的情況，使用陰極電極22A的情況下的成膜時的放電功率更大等。然而，在將貫通孔220的開口部形成為錐形狀的情況下，有時會在成長膜12產生陰極標記。因此，產生在外觀檢查中成為不良等的問題。

另一方面，根據本發明者等人的調查，在使用貫通孔220為直管形狀的陰極電極22的情況下，成長膜12不會產生陰極標記。進而，本發明者等人發現，藉由提高成長膜12的折射率，化學鍵結增強而基板11與成長膜12的密接性變高。藉此，可抑制起因於成膜步驟後的加熱處理的成長膜12從基板11的剝離。

然而，若提高成長膜12的折射率，則成長膜12中的光吸收會增大。因此，例如在成長膜12為太陽電池組的抗反射膜的情況下，到達作為發電部的基板11的光會減少。其結果，太陽電池組的特性劣化，如轉換效率降低而輸出特性（電流值）減少等。另一方面，若成長膜12的折射率低，則在成膜後的電極煅燒步驟等加熱處理中基板11與成長膜12之間會產生微小的剝離。而且，經剝離的部分的成長膜12白色化。此時，在基板11為多晶矽基板的情況下，發生基板11的晶界發光而可看見的現象。其結果，產生轉換效率降低或成為外觀不良的問題。

與此相對，圖1所示的半導體裝置10中，將折射率已提高至抑制了從基板11剝離的程度的緩衝層121，配置於基板11與薄膜122之間。緩衝層121與薄膜122的密接性高，因而無須提高薄膜122的折射率，便可抑制薄膜122的剝離。而且，藉由使用貫通孔220為直管形狀的陰極電極22所產生的空心陰極放電，形成緩衝層121與薄膜122。藉此，可防止陰極標記的產生。

另外，圖1所示的半導體裝置10中，緩衝層121亦作為抗反射膜的一部分發揮功能。因此，為了不使太陽電池組的特性劣化，而如以下般設定緩衝層121的折射率或膜厚。

圖5表示使包含SiN的緩衝層121的折射率發生變化的情況下的吸收光譜的示例。圖5的縱軸為吸收率，橫軸為波長。圖5中，特性C1為折射率2.7的情況，特性C2為折射率3.0的情況，特性C3為折射率3.2的情況。如圖5所示，折射率越高則吸收率越高。另外，特性C0為未形成緩衝層121的情況下的成長膜12的吸收光譜。而且，圖5所示的箭頭所示的特性S為對從低波長側起的吸收率進行積分所得的值。

圖6表示使包含SiN的緩衝層121的折射率發生變化的情況下的吸收率與膜厚的關係。圖6的縱軸將波長300 nm～600 nm的範圍內的吸收光譜的吸收率的積分值作為吸收率Sarea而表示。圖6的橫軸為緩衝層121的成膜時間，相當於膜厚。圖6中，特性S1為折射率2.7的情況，特性S2為折射率3.0的情況，特性S3為折射率3.2的情況。另外，圖5所示的吸收光譜為緩衝層121的成膜時間為2秒的情況。

如圖6所示，隨著膜厚增厚，吸收率Sarea增大。而且，折射率越高吸收率Sarea越大。吸收率Sarea越大緩衝層121越濃地著色（茶色），緩衝層121中的光吸收增多。在將緩衝層121設為太陽電池組的抗反射膜的一部分的情況下，緩衝層121中的光吸收越少越佳。根據本發明者等人的研究，圖6中虛線所示的吸收率Sarea能夠容許至4200左右。因此，在考慮作為抗反射膜的情況下，緩衝層121的折射率較佳為3.0左右，若折射率超過3.2則光吸收大。另一方面，在緩衝層121的折射率小於2.5的情況下，觀測到作為多晶矽基板的基板11的晶界發光的現象。即，基板11與成長膜12之間發生微小的剝離。因此，包含SiN的緩衝層121的折射率較佳為2.5～3.2。進而，緩衝層121的折射率更佳為2.5～3.0。另外，折射率的測定中使用利用白色光的分光橢圓偏光儀（Ellipsometer）。

而且，作為抗反射膜而形成的薄膜122的折射率為2.0～2.4左右。藉此，可抑制入射光在基板11的表面反射，可有效地將入射光提取至基板11的內部。另外，藉由使緩衝層121與薄膜122為同一材料（例如SiN膜），可提高緩衝層121與薄膜122的密接性。

且說，緩衝層121的膜厚越厚則越會著色而吸收率亦越增大。根據本發明者等人的研究，在形成為太陽電池組的抗反射膜的一部分的情況下，緩衝層121的膜厚較佳為5 nm以下。另一方面，若緩衝層121的膜厚比1 nm薄，則基板11與緩衝層121的密接性降低。因此，緩衝層121的膜厚較佳為1 nm～5 nm。另一方面，作為太陽電池組的抗反射膜而形成的薄膜122的膜厚為70 nm～100 nm左右。因薄膜122的折射率低，故即便膜厚增厚至該程度，光吸收亦不會成為問題。而且，折射率高的緩衝層121形成得比折射率低的薄膜122薄，因而可降低緩衝層121中的光吸收的影響。

表1是用以說明本發明的實施形態的半導體裝置的效果的表格。表1表示形成緩衝層121的效果。表1是如下的表格，即，在使緩衝層121的折射率發生變化的樣品1～樣品3中，對作為多晶矽基板的基板11的晶界發光的現象被觀測到的頻率及太陽電池組的轉換效率進行比較。樣品1、樣品2、樣品3為將緩衝層121的折射率分別調整為2.7、3.0、3.2的樣品。樣品0為未形成緩衝層121的樣品。 [表1]

在基板11為多晶矽基板的情況下，若成長膜12從基板11剝離，則基板11的晶界發光的現象會被觀測到。表1的「晶界」一欄表示將樣品0～樣品3分別各製作16個的情況下發生晶界發光的現象的樣品的數量。如表1所示可知，藉由形成緩衝層121而晶界發光的現象減少，抑制了成長膜12從基板11的剝離。

而且，表1的「轉換效率」一欄表示樣品0的轉換效率設為1的情況下的相對值。如表1所示，形成緩衝層121的情況下的轉換效率與無緩衝層121的情況下相同。即，即便形成緩衝層121，太陽電池組的特性亦不會降低。

如所述般，將緩衝層121形成於基板11，所述緩衝層121以與基板11的密接性變高的方式將折射率調整得高於薄膜122，藉此可抑制半導體裝置10的特性的降低，且可抑制薄膜122從基板11的剝離。進而，藉由使用形成著直管形狀的貫通孔220的陰極電極22，可防止緩衝層121或薄膜122產生陰極標記。

如以上說明般，本發明的實施形態的半導體裝置10中，薄膜122經由緩衝層121形成於基板11。緩衝層121的折射率調高至緩衝層121不會因成膜後的加熱處理而從基板11剝離的程度。因此，在成膜後的加熱步驟中抑制基板11與成長膜12之間發生剝離。進而，可使用空心陰極放電，在基板11上不產生陰極標記地形成成長膜12。因此，根據半導體裝置10，可抑制例如將基板11作為發電部而將成長膜12作為抗反射膜的太陽電池組的轉換效率的降低或外觀檢查的不良的發生。尤其，在基板11為多晶矽基板的情況下，可防止基板11的晶界發光的現象。

且說，關於因大型太陽能（Mega Solar）發電廠等中的高電壓環境下的使用所產生的太陽電池組的劣化，電壓感應輸出降低（電位誘導衰減（Potential Induced Degradation，PID））現象成為問題。因此，實施PID試驗作為太陽電池模組的長期穩定性的評價試驗。該PID試驗為如下試驗，即，在高溫高濕度的環境下對太陽電池模組的太陽電池組施加電壓，並確認太陽電池模組的輸出特性的劣化傾向。

本發明者等人發現在將基板11上未配置緩衝層121而直接配置SiN膜12A的圖7所示的比較例的半導體裝置10A，作為太陽電池組進行PID試驗的情況下，太陽電池組充電。這是因為抗反射膜的SiN膜12A的絕緣性高。例如從人體移動而存在於太陽電池模組的鈉離子（Na⁺ ）被朝向太陽電池組牽引，集中於抗反射膜而產生充電。其結果，太陽電池模組的太陽電池組的特性劣化，PID試驗中觀測到輸出特性的劣化。

表2是表示太陽電池模組的電位誘導衰減（Potential Induced Degradation，PID）試驗的結果的表格。將如下結果的比較表示於表2中，即，對於將圖7所示的比較例的半導體裝置10A與圖1所示的半導體裝置10作為太陽電池組100分別搭載而構成的圖8所示的太陽電池模組300，實施PID試驗。PID試驗中，使太陽電池組100為60塊而形成1塊太陽電池模組300。此處，半導體裝置10A的SiN膜12A的折射率為2.1，膜厚為80 nm。另一方面，半導體裝置10的緩衝層121是折射率為3.0、膜厚為2.0 nm的SiN膜，薄膜122是折射率為2.1、膜厚為80 nm的SiN膜。基板11為多晶Si基板，基板11的抗反射膜側為n型半導體區域，剩餘的區域為p型半導體區域。 [表2]

太陽電池模組300的其他構件使用一般的材料。具體而言，太陽電池組100的表電極13使用Ag漿料，背電極14使用Al漿料。而且，太陽電池模組300的蓋玻璃301使用白板強化玻璃，密封材302中使用乙烯醋酸乙烯酯（ethylene vinyl acetate，EVA）。而且，在太陽電池模組300的周圍配置密封材303，在密封材303的外側配置框架304。密封材303使用矽樹脂，框架304使用鋁。背板305使用樹脂膜。

PID試驗的環境為溫度85℃、濕度85%，對框架304施加-1000 V的電壓V。該環境下將太陽電池模組300暴露96小時，測定曝露前後的輸出電力而算出太陽電池模組300的輸出劣化率。使用了圖1所示的半導體裝置10的太陽電池模組300的輸出劣化率為-2.2%，使用了比較例的半導體裝置10A的太陽電池模組300的輸出劣化率為-32.3%。在輸出劣化率為5%以下則判定為OK的判定基準中，使用了半導體裝置10A的太陽電池模組300的判定為NG，使用了半導體裝置10的太陽電池模組300的判定為OK。

如所述般，將折射率高於薄膜122的緩衝層121配置於基板11與薄膜122之間，藉此抑制太陽電池組中的充電，對PID現象的耐性提高。認為充電被抑制，是因為導電率降低而抑制了薄膜122中的離子的儲存。其結果，太陽電池組的特性的劣化被抑制。

本發明者等人發現：在緩衝層121的折射率為2.5～3.2的情況下，抑制太陽電池組中的充電。即，藉由將折射率為2.5～3.2的緩衝層121配置於薄膜122與基板11之間，比起使基板11與薄膜122直接接觸的情況，因基板11與薄膜122之間向膜厚方向施加電壓所產生的薄膜122中的充電更得到抑制。因此，根據半導體裝置10，例如可抑制高電壓環境下產生的太陽電池模組的劣化。

（其他實施形態）如所述般，本發明藉由實施形態而記載，不應理解為成為本揭示的一部分的論述及圖式為限定本發明者。根據本揭示本領域技術人員可知有各種代替實施形態、實施例及運用技術。

例如，基板11亦可為多晶矽基板以外的例如單晶矽基板或矽以外的材料的基板，成長膜12亦可為SiN膜以外的薄膜，例如氧化矽膜等。即，本發明可應用於藉由空心陰極放電在基板11形成成長膜12的各種構造的半導體裝置。例如，在形成成長膜12作為用以抑制太陽電池組的特性劣化的鈍化膜的情況下等、基於抗反射膜以外的目的而在基板11形成成長膜12的情況下，基板11與薄膜122之間配置緩衝層121亦有效。而且，在半導體裝置10為太陽電池組以外的裝置的情況下，亦抑制陰極標記的產生且防止起因於成膜後的加熱處理的成長膜12與基板11的剝離，因而本發明可較佳地使用。

如此，本發明當然包括本發明中未記載的各種實施形態等。因此，本發明的技術範圍僅由根據所述說明為妥當的申請專利範圍的發明特定事項而規定。

10、10A‧‧‧半導體裝置
11‧‧‧基板
12‧‧‧成長膜
12A‧‧‧SiN膜
13‧‧‧表電極
14‧‧‧背電極
20‧‧‧電漿CVD裝置
21‧‧‧腔室
22、22A‧‧‧陰極電極
23‧‧‧交流電源
24‧‧‧氣體供給裝置
25‧‧‧氣體排出裝置
30‧‧‧樣品架
100‧‧‧太陽電池組
121‧‧‧緩衝層
122‧‧‧薄膜
200‧‧‧反應氣體
220‧‧‧貫通孔
300‧‧‧太陽電池模組
301‧‧‧蓋玻璃
302、303‧‧‧密封材
304‧‧‧框架
305‧‧‧背板
C0、C1、C2、C3、S、S1、S2、S3‧‧‧特性
V‧‧‧電壓

圖1是表示本發明的實施形態的半導體裝置的構造的示意性剖面圖。圖2是表示本發明的實施形態的半導體裝置的製造中可使用的電漿CVD裝置的構成的示意圖。圖3（a）～圖3（c）是用以說明本發明的實施形態的半導體裝置的製造方法的步驟圖。圖4是表示比較例的陰極電極的構造例的示意圖。圖5是表示使折射率發生變化的情況下的緩衝層的吸收光譜的曲線圖。圖6是表示使折射率發生變化的情況下的緩衝層的吸收率與膜厚的關係的曲線圖。圖7是表示比較例的半導體裝置的構造的示意性剖面圖。圖8是表示太陽電池模組的構成例的示意性剖面圖。

10‧‧‧半導體裝置

11‧‧‧基板

12‧‧‧成長膜

13‧‧‧表電極

14‧‧‧背電極

121‧‧‧緩衝層

122‧‧‧薄膜

Claims

一種半導體裝置，其特徵在於包括：基板；緩衝層，配置於所述基板的主面上；以及薄膜，配置於所述緩衝層之上，且折射率低於所述緩衝層，以所述基板與所述緩衝層的密接性高於所述基板與所述薄膜的密接性的方式對所述緩衝層的折射率進行調整。
如申請專利範圍第1項所述的半導體裝置，其中所述緩衝層是折射率為2.5～3.2的透光性的氮化矽膜，所述薄膜是折射率為2.0～2.4的透光性的氮化矽膜。
如申請專利範圍第2項所述的半導體裝置，其中所述緩衝層的膜厚為5 nm以下。
如申請專利範圍第2項或第3項所述的半導體裝置，其中所述基板為多晶矽基板。
如申請專利範圍第2項或第3項所述的半導體裝置，其中所述基板為太陽電池組的發電部，所述薄膜為抗反射膜。
如申請專利範圍第2項或第3項所述的半導體裝置，其中將所述緩衝層的折射率設定為：比起使所述基板與所述薄膜直接接觸的情況，藉由對所述基板與所述薄膜之間在膜厚方向上施加電壓所產生的所述薄膜的充電更得到抑制。
一種半導體裝置的製造方法，其使用空心陰極放電，所述空心陰極放電是使用形成著開口部未加工成錐形狀的直管形狀的貫通孔的陰極電極而產生，所述半導體裝置的製造方法的特徵在於包括：藉由所述空心陰極放電在基板的主面上形成緩衝層的步驟；以及藉由所述空心陰極放電在所述緩衝層之上形成折射率低於所述緩衝層的薄膜的步驟，並且以所述基板與所述緩衝層的密接性高於所述基板與所述薄膜的密接性的方式對所述緩衝層的折射率進行調整。
如申請專利範圍第7項所述的半導體裝置的製造方法，其中形成折射率為2.5～3.2的透光性的氮化矽膜作為所述緩衝層，形成折射率為2.0～2.4的透光性的氮化矽膜作為所述薄膜。
如申請專利範圍第8項所述的半導體裝置的製造方法，其中將所述緩衝層的膜厚以5 nm以下形成。