TWI606697B

TWI606697B - 高精確取樣比率計算電路以及使用其之音訊重新取樣電路

Info

Publication number: TWI606697B
Application number: TW106102815A
Authority: TW
Inventors: 張志仁; 徐國峰
Original assignee: 晨臻股份有限公司
Priority date: 2017-01-25
Filing date: 2017-01-25
Publication date: 2017-11-21
Also published as: TW201828608A

Description

高精確取樣比率計算電路以及使用其之音訊重新取樣電路

本發明係關於一種改變取樣率的技術，更進一步來說，本發明係關於一種高精確取樣比率計算電路以及使用其之音訊重新取樣電路。

在信號處理技術中，一個信號會先被轉換成數位，也就是量化(Quantization)。量化的過程會先經過取樣(Sample)這個動作。在許多應用中，有時需要將某信號的取樣率轉換為另一取樣率。在經過數位處理前，輸入訊號若被縮減取樣(downsample)，可以減少後端電路的計算負荷(computational load)。再者，若兩個互相電性連接之裝置所需的取樣率不匹配的情況下，也需要進行取樣率轉換。

若輸出訊號的取樣率是輸入訊號的取樣率的整數倍，取樣率改變裝置僅是簡單的內插過取樣電路。同樣地，若輸入訊號的取樣率是輸出訊號的取樣率之整數倍，取樣率改變裝置僅是簡單的向下取樣(刪點，decimation)電路。然而，若輸入訊號的取樣率和輸出訊號的取樣率比值是一個任意數(arbitrary number)，則必須要設計一個非同步任意取樣轉換電路(asynchronous arbitrary sample rate converter，AASRC)。

第1圖繪示為先前技術中的非同步任意取樣轉換電路之電路方塊圖。請參考第1圖，此非同步任意取樣轉換電路包括一鎖相迴路110、頻率計數器120、移動平均濾波器130與數位重新取樣濾波器140。其中，鎖相迴路110接收輸入時脈，並輸出一個鎖相輸出時脈訊號，頻率計數器120計數輸入時脈與輸出時脈的脈衝，並輸出一頻率比值，移動平均濾波器130接收並儲存每一間隔時間的頻率比值，並將多個頻率比值平均後輸出。數位重新取樣濾波器140接收平均後的頻率比值，並計算出新的取樣點資料。

由於移動平均濾波器130儲存多個記憶體，來儲存不同時間的頻率比值結果，以進行濾波與平均。因此，實際應用時，會佔據大量的記憶體。當輸入與輸出頻率很接近時，重新取樣出的音訊資料會發生不連續的問題。雖然可以藉由連續模式的濾波器設計來解決不連續的問題，但相對需要耗費更大量的運算，設計複雜度也更高。上述頻率計數器120需要外部電路輸出一個輸出時脈，才能計算出頻率比值。若外部電路無法提供時，上述計算頻率比值的方法將無法使用。

由於移動平均濾波器130的成本較高，在先前技術中，一全數位鎖相迴路被用來取代上述移動平均濾波器，第2圖繪示為另一先前技術中的非同步任意取樣轉換電路之電路方塊圖。請參考第2圖，此非同步任意取樣轉換電路包括全數位鎖相迴路210以及數位重新取樣濾波器220。全數位鎖相迴路210同樣是用來計算與追蹤輸入輸出頻率比值的變化，但由於設計複雜度卻高出許多，無法被廣泛使用。同時，全數位鎖相迴路仍然無法解決在第1圖的先前技術中，聲音不連續以及無法提供同步輸出頻率等等長久以來的問題。

本發明的一目的在於提供一種高精確取樣比率計算電路，用以精準的追蹤頻率比值的變化。

本發明的另一目的在於提供一種音訊重新取樣電路，用以依據精確的頻率比值，計算出更精確的取樣間隔，以解決聲音不連續的問題。

有鑒於此，本發明提供一種高精確取樣比率計算電路，用以計算出輸入時脈與輸出時脈之間的一高精確頻率比值，高精確取樣比率計算電路包括一輸入鎖相迴路、一輸出鎖相迴路以及一輸入輸出頻率比值估測電路。其中，輸入鎖相迴路包括一輸入端以及一輸出端，其輸入鎖相迴路的輸入端接收一輸入時脈訊號，輸入鎖相迴路的輸出端輸出一輸入鎖相時脈訊號。輸出鎖相迴路包括一輸入端以及一輸出端，其輸入端接收一目標時脈訊號，輸出端輸出一目標鎖相時脈訊號。輸入輸出頻率比值估測電路包括一第一輸入端、一第二輸入端以及一輸出端，其第一輸入端耦接輸入鎖相迴路的輸出端，第二輸入端耦接輸出鎖相迴路的輸出端。輸入輸出頻率比值估測電路計數其第一輸入端以及其第二輸入端的脈衝，當第一輸入端計數到一特定指數的函數值後，將輸入輸出頻率比值估測電路的第二輸入端的計數結果平移特定指數，以獲得輸入時脈訊號與目標時脈訊號之間的一統計頻率比值作為高精確頻率比值。

本發明另提供一種音訊重新取樣電路，此音訊重新取樣電路接收一輸入取樣訊號，用以輸出一目標取樣訊號，其中，輸入取樣訊號對應一輸入時脈訊號，目標取樣訊號對應一目標時脈訊號，音訊重新取樣電路包括一高精確取樣比率計算電路與取樣點重新計算電路。高精確取樣比率計算電路包括一輸入鎖相迴路、一輸出鎖相迴路以及一輸入輸出頻率比值估測電路。其中，輸入鎖相迴路包括一輸入端以及一輸出端，其輸入鎖相迴路的輸入端接收一輸入時脈訊號，輸入鎖相迴路的輸出端輸出一輸入鎖相時脈訊號。輸出鎖相迴路包括一輸入端以及一輸出端，其輸入端接收一目標時脈訊號，輸出端輸出一目標鎖相時脈訊號。輸入輸出頻率比值估測電路包括一第一輸入端、一第二輸入端以及一輸出端，其第一輸入端耦接輸入鎖相迴路的輸出端，第二輸入端耦接輸出鎖相迴路的輸出端。輸入輸出頻率比值估測電路計數其第一輸入端以及其第二輸入端的脈衝，當第一輸入端計數到一特定指數的函數值後，將輸入輸出頻率比值估測電路的第二輸入端的計數結果平移特定指數，以獲得輸入時脈訊號與目標時脈訊號之間的一統計頻率比值作為高精確頻率比值。取樣點重新計算電路接收輸入取樣訊號的多個取樣點資料以及高精確頻率比值，並重新計算出目標取樣訊號的多個取樣點資料。

依照本發明較佳實施例所述之高精確取樣比率計算電路以及使用其之音訊重新取樣電路，上述高精確取樣比率計算電路的操作模式包括一同步模式與一非同步模式，高精確取樣比率計算電路更包括一比值設定電路與一模式多工電路。其中，比值設定電路接收一特定參數設定資料，並輸出一特定預設頻率比值。比值設定電路內儲存一可程式化查找表，並根據參數設定資料，對可程式化查找表進行查找，以得到特定預設頻率比值。其中，可程式化查找表內儲存多個參數設定資料與多個預設頻率比值，並且儲存多個參數設定資料與多個預設頻率比值的對應關係。模式多工電路包括一第一輸入端、一第二輸入端以及一控制端，其第一輸入端耦接輸入輸出頻率比值估測電路，第二輸入端耦接比值設定電路，模式多工電路的控制端接收一模式選擇訊號。模式多工電路依據模式選擇訊號，選擇輸出特定預設頻率比值與統計頻率比值其中之一。

依照本發明較佳實施例所述之高精確取樣比率計算電路以及使用其之音訊重新取樣電路，上述取樣點重新計算電路包括一升頻濾波器、一多項式內插運算電路與一降頻濾波器。其中，升頻濾波器接收輸入取樣訊號的多個取樣資料，並將輸入取樣訊號的多個取樣資料的頻率放大N倍，得到一倍頻取樣資料。多項式內插運算電路接收倍頻取樣資料，並進行一多項式內插運算，得到一內插數位資料。降頻濾波器接收內插數位資料，並將內插數位資料的頻率縮減M倍之後，得到目標取樣訊號的多個取樣資料。

依照本發明較佳實施例所述之高精確取樣比率計算電路以及使用其之音訊重新取樣電路，上述輸入鎖相迴路將輸入時脈訊號放大L倍頻率之後，輸出輸入鎖相時脈訊號。其中，輸入鎖相時脈訊號的頻率為輸入時脈訊號頻率的L倍。輸出鎖相迴路將目標時脈訊號放大L倍頻率之後，輸出目標鎖相時脈訊號。目標鎖相時脈訊號的頻率為目標時脈訊號頻率的L倍。

本發明的精神在於透過時脈計數與平移計數結果，來進行頻率比值的追蹤。因此，本發明不需進行除法運算，大大降低電路的複雜度，同時也大量節省電路中的儲存元件。另外，本發明具有同步操作模式與非同步操作模式，不論在外部電路能否給予目標時脈訊號的情況下，本實施例都能夠輸出高精確度的頻率比值高，同時，還可以提供與輸入時脈訊號同步的目標時脈訊號。

為讓本發明之上述和其他目的、特徵和優點能更明顯易懂，下文特舉較佳實施例，並配合所附圖式，作詳細說明如下。

110‧‧‧鎖相迴路

120‧‧‧頻率計數器

130‧‧‧移動平均濾波器

140、220‧‧‧數位重新取樣濾波器

210‧‧‧全數位鎖相迴路

300‧‧‧音訊重新取樣電路

310、510‧‧‧取樣比率重新計算電路

320、520‧‧‧取樣點重新計算電路

311、511、611‧‧‧輸入鎖相迴路

312、512、612‧‧‧輸出鎖相迴路

313、513、613‧‧‧輸入輸出頻率比值估測電路

410‧‧‧升頻濾波器

420‧‧‧降頻濾波器

430‧‧‧多項式內插運算電路

514、614‧‧‧比值設定電路

515‧‧‧模式多工電路

615‧‧‧第一多工器

616‧‧‧第二多工器

clk_in‧‧‧輸入時脈訊號

clk_out‧‧‧目標時脈訊號

PLL_clk‧‧‧目標鎖相時脈訊號

SRC_ratio‧‧‧高精確頻率比值

Mode_Select‧‧‧模式選擇訊號

第1圖繪示為先前技術中的非同步任意取樣轉換電路之電路方塊圖。

第2圖繪示為另一先前技術中的非同步任意取樣轉換電路之電路方塊圖。

第3圖繪示為本發明一較佳實施例的音訊重新取樣電路方塊圖。

第4圖繪示為本發明一較佳實施例的取樣點重新計算電路320的內部電路方塊圖。

第5圖繪示為本發明一較佳實施例的音訊重新取樣電路方塊圖。

第6圖繪示為本發明一較佳實施例的取樣比率重新計算電路510的方塊圖。

在高解析度的音訊產品中，重新取樣電路是影響產品很重要的因素之一。由於振盪器誤差的原因，輸入與輸出時脈的頻率飄移，造成取樣率的比值隨時都再改變，因此，本發明提出一種音訊重新取樣電路能夠在降低成本的情況下，精準的追蹤輸入輸出時脈的頻率比值，以準確的輸出重新取樣訊號的時間間隔，同時也避免使用者聽到不連續的音訊。

第3圖繪示為本發明一較佳實施例的音訊重新取樣電路方塊圖。請參考第3圖，在本實施例中，音訊重新取樣電路300例如要將輸入取樣訊號進行重新取樣後，輸出一目標取樣訊號，在此實施例，是以將頻率為44.1KHz的輸入取樣訊號，轉換為一個頻率為192KHz的目標取樣訊號作為舉例。在此實施例中，輸入取樣訊號對應一輸入時脈訊號clk_in，目標取樣訊號對應一目標時脈訊號clk_out。

音訊重新取樣電路300包括取樣比率重新計算電路310與取樣點重新計算電路320。其中，取樣比率計算電路310接收上述輸入時脈訊號clk_in與上述目標時脈訊號clk_out，計算出輸入時脈訊號clk_in與目標時脈訊號clk_out之間的一高精確頻率比值SRC_ratio，並將比值SRC_ratio輸出給取樣點重新計算電路320。取樣點重新計算電路320接收輸入取樣訊號的多個取樣點資料以及上述比值SRC_ratio，重新計算出目標取樣訊號的多點取樣點資料。

取樣比率計算電路310包括輸入鎖相迴路311、輸出鎖相迴路312以及輸入輸出頻率比值估測電路313。輸入鎖相迴路311包括一輸入端以及一輸出端。輸入鎖相迴路311的輸入端接收一輸入時脈訊號clk_in，輸出端輸出一輸入鎖相時脈訊號。輸出鎖相迴路312包括一輸入端以及一輸出端。輸出鎖相迴路312的輸入端接收一目標時脈訊號clk_out，輸出端輸出一目標鎖相時脈訊號。輸入輸出頻率比值估測電路313包括一第一輸入端、一第二輸入端以及一輸出端。其中，輸入輸出頻率比值估測電路313的第一輸入端耦接輸入鎖相迴路311的輸出端，第二輸入端耦接輸出鎖相迴路312的輸出端。

輸入輸出頻率比值估測電路313計數第一輸入端以及第二輸入端的脈衝，當第一輸入端計數到一特定指數的函數值後，將第二輸入端的計數結果平移上述特定指數，以獲得輸入時脈與輸出時脈之間的頻率比值SRC_ratio。在本實施例中，輸入輸出頻率比值估測電路313一般是以二進位的方式，儲存其第一端的脈衝計數結果以及其第二端的脈衝計數結果。在此實施例中，最終目標是讓第一端的脈衝計數結果計數到一特定指數的函數值(例如為1024，也就是2的10次方，特定指數例如為10)。在第一端的脈衝計數到1024時，第二端的脈衝計數結果時，被記錄下來。此時，由於計數結果是以二進位的方式儲存，故所儲存的第二端的脈衝計數結果只要被平移10位，無須進行除法運算，便可以得到上述頻率比值SRC_ratio。在本實施例中，當第一端的脈衝被計數到1024時，第二端的脈衝被計數到的二進位數位值例如為1000101101010(4458)。將此數位值平移10個位數，便是100.0101101010，此數值正好是4458/1024，故所獲得的比值的精確值在小數點以下10位數。

然而，若以更高階的音效處理上，本發明透過調整設定特定指數的值為更高，例如特定指數設定為20，本實施例所計算出的的比值精確度將可以達到小數點以下20位數。同樣地，只要把本發明較佳實施例的第一端的脈衝計數結果計數到1048576(2的20次方)，並且記錄第二端的脈衝計數結果，例如是4565528(10001011010100011101100)，之後，將上述記錄的第二端的脈衝計數結果平移20位數，便可以獲得小數點20位的精確結果(100.01011010100011101100)。這樣的二進位的浮點數結果，是非常便利於一般的數位電路處理。再者，所屬技術領域具有通常知識者可以看出，本案僅需要一組儲存電路，用以儲存上述第二端的脈衝計數結果，若以極端的條件，例如輸入取樣頻率為8KHz，輸出取樣頻率為192KHz做舉例，此儲存電路也僅需儲存25位元的二進位數值，故本發明可以極端的減少儲存電路的大小。又，一般儲存電路是以靜態隨機存取記憶體實施，故每一個位元需要6個電晶體。透過本發明的設計，不需要先前技術的移動平均濾波器以及全數位鎖相迴路，故可以減少數以萬計的電晶體數目。同時，本發明也可以透過調整上述特定指數，適應性地調整頻率比值的精度。

上述頻率比值估測電路313是以第一輸入端的計數結果作為基準，當第一輸入端的計數到一特定指數的函數值後，平移第二輸入端的計數結果，以得到頻率比值SRC_ratio。然而，本領域具有通常知識者應當知道本發明也可以以第二輸入端的計數結果作為基準，當第二輸入端的計數到一特定指數的函數值後，平移第一輸入端的計數結果，以得到頻率比值SRC_ratio，故本發明不限制以輸入時脈或輸出時脈的計數結果作為基準。

接下來，取樣點重新計算電路320將依據上述的頻率比值SRC_ratio，計算出一取樣時間間隔，同時，依據此取樣時間間隔，計算出目標取樣訊號的多個取樣點資料。由於本發明經由取樣比率重新計算電路310，能夠得到高精確度的頻率比值SRC_ratio，故，取樣時間間隔能夠匹配目標時脈訊號clk_out，而頻率比值SRC_ratio與輸出的取樣點資料之取樣時間非常相關，故與輸出的取樣點資料之精準度亦非常相關。由於本案的輸入輸出頻率比值估測電路313之設計可以達到小數點以下20位，理論上可以做到無限精度。因此，取樣點重新計算電路320輸出的取樣點資料更加精準。

一般來說，上述取樣點重新計算電路320計算取樣點資料的方法可以透過內插運算或數位濾波器之運算等等。以下為了使本領域具有通常知識者能夠透過本實施例實施本發明，以下將說明取樣點重新計算電路320的細部電路方塊。第4圖繪示為本發明一較佳實施例的取樣點重新計算電路320的內部電路方塊圖。請參考第4圖，取樣點重新計算電路320包括升頻濾波器410、降頻濾波器420與多項式內插運算電路430。其中，升頻濾波器410將輸入的數位資料(本實施例為輸入取樣訊號的多個取樣資料)的頻率放大為N倍，得到一倍頻取樣資料。多項式內插運算電路430將倍頻取樣資料進行一多項式內插運算，得到一內插資料。最後，經由降頻濾波器420將內插數位資料的頻率縮減M倍之後，得到一輸出數位資料(本實施例為目標取樣訊號的多個取樣資料)。

在本實施例中，輸入取樣訊號的頻率例如是44.1KHz，目標取樣訊號的頻率例如是192KHz。上述升頻濾波器410例如先將輸入取樣訊號的頻率升頻兩倍至88.2KHz，的再經由多項式內插運算電路430，轉變為為384KHz的內插資料。最後，利用降頻濾波器420將內插資料降頻兩倍至192KHz。本實施例的升頻濾波器410與降頻濾波器420的頻率放大倍率N與縮減倍率M例如是2的冪次方，且其數值可以依據實際應用調整。

上述取樣點重新計算電路320使用了升頻濾波器，來增加兩倍的輸入取樣點的資料量。之後，再將倍頻後的取樣資料進行多項式內插，以取得更精準的重新取樣資料。

在上述實施例中，輸入鎖相迴路311接收輸入時脈訊號clk_in之後，重新輸出一個頻率為44.1KHz的輸入鎖相時脈訊號。同樣地，輸出鎖相迴路312接收目標時脈訊號clk_out之後，重新輸出一個頻率192KHz的目標鎖相時脈訊號。然而，本領域具有通常知識者應當知道鎖相迴路除了可以產生與輸入時脈相同頻率的時脈訊號之外，也可以產生與輸入時脈倍數頻率的時脈訊號。

舉例來說，輸入鎖相迴路311將頻率為44.1KHz的輸入時脈訊號clk_in，轉變為16倍頻率的時脈訊號，也就是將頻率為705.1KHz的輸入鎖相時脈訊號輸入給頻率比值估測電路313。同樣地，輸出鎖相迴路312將頻率為192KHz的目標時脈訊號clk_out，轉變為16倍的頻率時脈訊號，也就將頻率為3072KHz的目標鎖相時脈訊號輸出給頻率比值估測電路313。由於輸入時脈訊號clk_in與目標時脈訊號clk_out的頻率被放大的倍率相同，因此，頻率比值估測電路313在計算頻率比值SRC_ratio時，可直接利用與上述相同的計算方法，並且得到一個相同精確度的頻率比值SRC_ratio。另外，在得到同樣高精確度的頻率比值SRC_ratio情況下，利用增加時脈訊號的頻率，頻率比值估測電路313所需計數時脈的時間變短，可以更快速得到頻率比值SRC_ratio。

在上述實施例中，目標時脈訊號clk_out是由外部輸入的時脈訊號，然而，在實際應用時，外部電路不一定會提供此目標時脈訊號clk_out。因此，本發明另提出一較佳實施的音訊重新取樣電路，用以提供一非同步與同步的操作模式，依據不同操作模式，決定是否輸出目標時脈訊號，同時調整輸出的頻率比值。第5圖繪示為本發明一較佳實施例的音訊重新取樣電路方塊圖。音訊重新取樣電路500包括取樣比率重新計算電路510與取樣點重新計算電路520。取樣比率重新計算電路510包括輸入鎖相迴路511、輸出鎖相迴路512、輸入輸出頻率比值估測電路513、比值設定電路514與模式多工電路515。其中，輸入鎖相迴路511、輸出鎖相迴路512以及輸入輸出頻率比值估測電路513與上述第3圖實施例的操作雷同，故不再詳加贅述。另外，取樣點重新計算電路520包括升頻濾波器521、降頻濾波器522與多項式內插運算電路523。其中，升頻濾波器521、降頻濾波器522與多項式內插運算電路523也與上述第4圖實施例的操作雷同，故不再詳加贅述。

本實施例的取樣比率重新計算電路510包括同步操作模式與非同步操作模式，並且可以依據目標時脈訊號clk_out是否由外部輸入，來決定取樣比率重新計算電路510的操作模式。上述實施例目標時脈訊號clk_out由外部電路輸入至取樣比率重新計算電路510，因此，上述第3圖之實施例例如是操作於非同步模式，故以下關於非同步模式不再詳加贅述。以下將說明同步模式以及模式切換的操作。

比值設定電路514接收一模式選擇訊號Mode_Select與一參數設定資料。當模式選擇訊號是選擇於同步模式時，比值設定電路514依據接收的參數設定資料，輸出一預設頻率比值給模式多工電路515。在本實施例中，比值設定電路514內例如儲存有一個可程式化的查找表(loop-up table)，該查找表儲存有多個預設頻率比值。舉例來說，比值設定電路514內的該查找表例如已儲存有一預設頻率比值(其值例如為192/44.1)，此值對應的輸入時脈頻率為44.1KHz且目標時脈頻率為192KHz。又或者，該查找表內例如已儲存有一預設頻率比值(其值例如為44.1/480)，此值對應的輸入時脈頻率為48KHz且目標時脈頻率為44.1KHz。在本實施例中，查找表例如儲存有16組預設頻率比值的資料，而上述參數設定資料為一個四位元的數位資料，比值設定電路514將根據此四位元的參數設定資料，輸出對應的預設頻率比值。

模式多工電路515除了接收比值設定電路514所輸出的預設頻率比值之外，還接收頻率比值估測電路513所計算出的一統計頻率比值。模式多工電路515依據模式選擇訊號Mode_Select，選擇要輸出統計頻率比值或預設頻率比值。當模式選擇訊號是選擇於同步模式時，模式多工電路515將輸出預設頻率比值作為高精確頻率比值SRC_ratio。當模式選擇訊號是選擇於非同步模式時，模式多工電路515將輸出統計頻率比值作為高精確頻率比值SRC_ratio。

另外，當外部電路無法輸入目標時脈訊號clk_out時，音訊重新取樣電路500可以操作於同步模式，輸出鎖相迴路512將依據輸入時脈訊號以及比值設定電路514所決定的預設頻率比值，合成出目標鎖相時脈訊號。其中，目標鎖相時脈訊號的頻率是與目標時脈訊號頻率相同，或者是目標取樣訊號之頻率的整數倍頻。因此，當音訊重新取樣電路500操作於同步模式時，輸出鎖相迴路512將產生的的目標鎖相時脈訊號PLL_clk輸出給外部電路。

為了使本領域通常知識者能夠透過實施例的說明具體實施本發明，以下將說明另一個取樣比率重新計算電路510的電路方塊圖。第6圖繪示為本發明一較佳實施例的取樣比率重新計算電路510的方塊圖。請參考第6圖，取樣比率重新計算電路510包括輸入鎖相迴路611、輸出鎖相迴路612、輸入輸出頻率比值估測電路613、比值設定電路614、第一多工器615與第二多工器616。其中，輸入鎖相迴路611、輸出鎖相迴路612、輸入輸出頻率比值估測電路613與比值設定電路614與上述第5圖實施例的操作相同，故不再詳贅述。

在本實施例中，第一多工器615的兩個輸入端以及控制端耦接於頻率比值估測電路613。第一多工器615的控制端接收一控制訊號，兩個輸入端分別接收一個低精密度與一個高機密的統計頻率比值。第一多工器615依據控制端的控制訊號，決定其輸出端所輸出的統計頻率比值。由上述第3圖的實施例說明可知，頻率比值估測電路613可以依據計數時脈的特定指數決定統計頻率比值的不同精密度。因此，本實施例產生不同精密度的統計頻率比值，並且使用第一多工器615決定頻率比值估測電路613所輸出的統計頻率比值的精密度。第二多工器616的兩個輸入端分別耦接至第一多工器615的輸出端以及比值設定電路614，其控制端接收上述模式選擇訊號Mode_Select。第二多工器616將依據模式選擇訊號Mode_Select，選擇要輸出統計頻率比值或預設頻率比值。

綜上所述，本發明實施例至少具有以下優點：

1. 本實施例的取樣比率重新計算電路透過時脈計數與平移計數結果，來進行頻率比值的追蹤。因此，本實施例不需進行除法運算，降低電路的複雜度，同時，大量節省電路中的儲存元件。

2. 本實施例的取樣比率重新計算電路能夠透過設定特定指數的數值，決定頻率比值的精確度，同時。透過設定較大的特定指數，本實施例可以得到高精確度的頻率比值。

3. 本實施例具有同步操作模式與非同步操作模式，不論在外部電路能否給予目標時脈訊號的情況下，本實施例都能夠輸出高精確度的頻率比值高，同時，還可以提供與輸入時脈訊號同步的目標時脈訊號。

在較佳實施例之詳細說明中所提出之具體實施例僅用以方便說明本發明之技術內容，而非將本發明狹義地限制於上述實施例，在不超出本發明之精神及以下申請專利範圍之情況，所做之種種變化實施，皆屬於本發明之範圍。因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。

510‧‧‧取樣比率重新計算電路

520‧‧‧取樣點重新計算電路

511‧‧‧輸入鎖相迴路

512‧‧‧輸出鎖相迴路

513‧‧‧輸入輸出頻率比值估測電路

514‧‧‧比值設定電路