TWI600265B - 一種功率變換器的控制器及其方法 - Google Patents

一種功率變換器的控制器及其方法 Download PDF

Info

Publication number
TWI600265B
TWI600265B TW105133596A TW105133596A TWI600265B TW I600265 B TWI600265 B TW I600265B TW 105133596 A TW105133596 A TW 105133596A TW 105133596 A TW105133596 A TW 105133596A TW I600265 B TWI600265 B TW I600265B
Authority
TW
Taiwan
Prior art keywords
voltage
switch
time
threshold voltage
threshold
Prior art date
Application number
TW105133596A
Other languages
English (en)
Other versions
TW201810899A (zh
Inventor
Qian Fang
Hua-Wei Lu
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed filed Critical
Application granted granted Critical
Publication of TWI600265B publication Critical patent/TWI600265B/zh
Publication of TW201810899A publication Critical patent/TW201810899A/zh

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/04—Modifications for accelerating switching
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/22—Conversion of dc power input into dc power output with intermediate conversion into ac
    • H02M3/24—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters
    • H02M3/28—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac
    • H02M3/325—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal
    • H02M3/335—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/33507—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of the output voltage or current, e.g. flyback converters
    • H02M3/33515—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of the output voltage or current, e.g. flyback converters with digital control
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/08—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/22—Conversion of dc power input into dc power output with intermediate conversion into ac
    • H02M3/24—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters
    • H02M3/28—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac
    • H02M3/325—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal
    • H02M3/335—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/33507—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of the output voltage or current, e.g. flyback converters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/027—Generators characterised by the type of circuit or by the means used for producing pulses by the use of logic circuits, with internal or external positive feedback
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/0003—Details of control, feedback or regulation circuits
    • H02M1/0009—Devices or circuits for detecting current in a converter
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/0048—Circuits or arrangements for reducing losses
    • H02M1/0054—Transistor switching losses
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45288—Differential amplifier with circuit arrangements to enhance the transconductance
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
    • Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
    • Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes

Description

一種功率變換器的控制器及其方法
本發明涉及積體電路。更具體地，本發明的一些實施例提供了減少功率變換系統中的開關損耗的系統和方法。
本發明的某些實施例涉及積體電路。更具體地，本發明的一些實施例提供了用於減少開關損耗的系統和方法。僅通過示例，本發明的一些實施例已經被應用於功率變換系統。但是，應該認識到，本發明具有更廣泛的應用範圍。
第1圖是示出具有整流電路的傳統的功率變換系統的簡化示意圖。功率變換系統100(例如，功率變換器)包括整流橋101、主控制器102(例如，晶片)、一次繞組104、二次繞組106、副控制器108(例如，晶片)、二極體109、輔助繞組124、電流感測電阻器128、電容器103、107、112、140和142、電阻器105、122、126、132、146、148、150和152、並聯穩壓器(例如，TL431)144、光電耦合器171、電容器160、以及開關110和130。主控制器102包括比較器162、退磁感測器164、以及觸發器166。副控制器108包括比較器168和176、計時器174(例如，2-μs前沿消隱計時器)、以及觸發器172。
如第1圖所示，一次側的接地電壓是晶片102的接地電壓，二次側的接地電壓是晶片108的接地電壓。晶片102的接地電壓被偏置到0伏，並且晶片102的接地電壓至少通過光電耦合器171與晶片108的接地電壓隔離。
如果開關130(例如，電晶體)閉合(例如，導通)，能量被存儲在包括一次繞組104和二次繞組106的變壓器中。變壓器生成 輸出電壓180，該輸出電壓被包括電阻器150和148的分壓器接收。通過光電耦合器171，回饋信號178被生成。如果開關130斷開(例如，關斷)，變壓器所存儲的能量被轉移到二次側，並且退磁過程開始。在退磁過程期間，開關110(例如，電晶體)閉合(例如，導通)。當退磁過程結束時，開關110斷開(例如，關斷)，並且串聯諧振在一次繞組104和開關130(例如，電晶體)的寄生電容器199之間發生。
如第1圖所示，橫跨開關130的寄生電容器199的電壓降等於電晶體130的汲極端子和源極端子之間的電壓降。如果電晶體130的汲極端子和源極端子之間的電壓降(例如，Vds)減小到低量級(例如，局部最小值)，則開關130閉合(例如，導通)，以減少開關損耗並提高系統效率。
第2圖是傳統的功率變換系統100的簡化時序圖。波形202代表作為時間函數的驅動信號182，波形204代表作為時間函數的電流感測信號184(例如，VCS)，波形206代表作為時間函數的信號186(例如，INV)，並且波形208代表作為時間函數的感測信號188(例如，DEM_on)。另外，波形210代表作為時間函數的、流過二次繞組106的電流190(例如，Is)，波形212代表作為時間函數的電壓(例如，Vsns)，並且波形214代表作為時間函數的驅動信號194(例如，SR_gate信號)。
如波形202所示，在導通時間T1期間，驅動信號182處於邏輯高位準，並且開關130閉合(例如，導通)。當開關130閉合(例如，導通)時，電流196流過一次繞組104、開關130、以及電阻器128，並且生成電流感測信號184(例如，VCS)。如波形204所示，電流感測信號184(例如，VCS)在導通時間T1期間從值216增大到值218。如波形214所示，在功率變換系統100的二次側，在導通時間T1期間，驅動信號194處於邏輯低位準，並且開關110斷開(例如，關斷)。如波形212所示，電壓信號192(例如，Vsns)在導通時間T1期間保持在值224。
如波形202所示，在關斷時間T2的開始時間t0，驅動信號182從邏輯高位準變為邏輯低位準，並且開關130在關斷時間T2期間斷開(例如，關斷)。如波形204所示，在關斷時間T2的開始時間t0，電流感測信號184(例如，VCS)從值218迅速減小到值216。如波形206所示，在關斷時間T2的開始時間t0，與輔助繞組124相關聯的電壓信號186(例如，INV)從值228迅速增大到值230。如波形212所示，在關斷時間T2的開始時間t0，電壓信號192(例如，Vsns)從值224迅速減小到值226。例如，值224高於0伏，並且值226低於0伏。
如波形210所示，電流190(例如，Is)從時間t0的值222迅速增大到時間t1的值220。如波形214所示，在關斷時間T2的時間t1，驅動信號194從邏輯低位準變為邏輯高位準，並且開關110閉合(例如，導通)。如波形212所示，在關斷時間T2的時間t1，電壓信號192(例如，Vsns)從值226增大到值232。例如，值232低於0伏。如波形206所示，從關斷時間T2的時間t0到時間t2，與輔助繞組124相關聯的電壓信號186(例如，INV)基本保持在值230。
如波形214所示，從關斷時間T2的時間t1到時間t2(例如，在時間段T4期間)，驅動信號194保持在邏輯高位準，並且開關110保持閉合(例如，導通)。如波形212所示，從關斷時間T2的時間t1到t2(例如，在時間段T4期間)，電壓信號192(例如，Vsns)從值232逐漸增大到值234。例如，值234等於-12mV。如波形210所示，從關斷時間T2的時間t1到時間t2(例如，在時間段T4期間)，電流190(例如，Is)從值220減小到值222。例如，值222接近(例如，等於)0安。在另一示例中，在時間t2，退磁過程結束。
參考第1圖，在關斷時間T2的時間t2(例如，在退磁過程結束時)，比較器168將比較信號191輸出到觸發器172(例如，觸發器172的R端子)。如波形214所示，在關斷時間T2的時間t2，驅動信號194從邏輯高位準變為邏輯低位準，並且開關110變為斷開(例如，關 斷)。例如，時間t2是時間段T5的開始時間。
如波形206所示，從時間段T5的開始時間t2到時間t3，串聯諧振在一次繞組104和開關130的寄生電容器199之間發生，並且與輔助繞組124相關聯的電壓信號186(例如，INV)減小，直到電壓信號186達到最小值239(例如，在時間t3)為止。
如波形208所示，在時間t3，退磁感測器164在信號188中生成脈衝(例如，DEM_on)。響應於該脈衝，如波形202所示，在時間t3，驅動信號182從邏輯低位準變為邏輯高位準，並且開關130閉合(例如，導通)。例如，時間t3是驅動信號182的另一導通時間T3的開始。
如第1圖和第2圖所示，開關130的導通電壓被如下確定：V turn_on =V in -N×V o (等式1)
其中，Vturn_on代表開關130的導通電壓，Vin代表輸入電壓198，N代表一次繞組104和二次繞組106之間的匝數比，並且Vo代表輸出電壓180。
根據等式1，開關130的導通電壓隨輸入電壓198增大，所以開關130的導通電壓在高輸入電壓比在低輸入電壓更高。另外，傳統的功率變換系統100(例如，准諧振功率變換器)的開關頻率在高輸入電壓比在低輸入電壓更高。因此，在高輸入電壓，傳統的功率變換系統100的開關損耗通常顯著大於低輸入電壓的開關損耗。高輸入電壓的開關損耗嚴重影響了系統效率。
為了減少開關損耗，可以在開關110關斷和退磁過程結束之間引入延遲。第3圖是另一功率變換系統的簡化的傳統時序圖。波形302代表作為時間函數的一次側的驅動信號，波形304代表作為時間函數的電流感測信號(例如，VCS)，波形305代表作為時間函數的、流過一次繞組的電流(例如，Iin)，波形306代表作為時間函數的、二次側上的 另一驅動信號(例如，SR_gate信號)，波形308代表作為時間函數的、流過二次繞組的電流，並且波形310代表作為時間函數的、一次側的開關上的電壓降。例如，一次側的開關是電晶體，並且該開關上的電壓降是電晶體的汲極端子與源極端子之間的電壓降(例如，Vds)。
如第3圖所示，時間t11代表退磁過程的結束時間，並且時間t12代表另一驅動信號(例如，SR_gate信號)從邏輯高位準變為邏輯低位準、並且二次側的開關變為斷開(例如，關斷)時的時間。從時間t11到時間t12，存在時間段Td指示的延遲。
然而，傳統的功率變換系統具有各種缺點。因此，非常期望改善減少功率變換系統的開關損耗的技術。
本發明的某些實施例涉及積體電路。更具體地，本發明的一些實施例提供了用於減少開關損耗的系統和方法。僅通過示例，本發明的一些實施例已經被應用到功率變換系統。但是，應該認識到，本發明具有更廣泛的應用範圍。
根據一個實施例，功率變換器包括一次繞組、和耦合到一次繞組的二次繞組。另外，功率變換器包括第一開關，第一開關包括第一開關端子、第二開關端子、以及第三開關端子。第一開關被配置為影響與一次繞組相關聯的第一電流。第一開關端子對應於第一電壓，第二開關端子對應於第二電壓。第一電壓減去第二電壓等於電壓差。另外，功率變換器包括第二開關，第二開關包括第四開關端子、第五開關端子、以及第六開關端子並且被配置為影響與二次繞組相關聯的第二電流。另外，功率變換器包括：取樣電壓生成器，被配置為在第一開關變為閉合之前對第三電壓取樣，並且至少部分地基於第三電壓生成取樣電壓。第三電壓與第一開關變為閉合之前的電壓差有關。另外，功率變換器包括：誤差放大器，被配置為接收取樣電壓和參考電壓，並且至少部分地基於取樣電壓和參考電壓生成放大電壓。另外，功率變換器包括：閾值電壓生成器，被配置為 至少基於與放大電壓相關聯的資訊生成閾值電壓。另外，功率變換器包括：驅動信號生成器，被配置為接收閾值電壓和第四電壓，至少部分地基於閾值電壓和第四電壓生成驅動信號，並且將驅動信號輸出到第二開關，第四電壓表徵第二電流。驅動信號生成器進一步被配置為回應於第四電壓變得大於閾值電壓，生成斷開第二開關的驅動信號。功率變換器被配置為回應於取樣電壓與參考電壓不相等，隨時間改變閾值電壓。
根據另一實施例，用於功率變換器的控制器包括：取樣電壓生成器，被配置為在第一開關變為閉合之前對第一電壓進行取樣，並至少部分地基於第一電壓生成取樣電壓。第一電壓與第一開關變為閉合之前的電壓差有關。第一開關包括第一開關端子、第二開關端子、以及第三開關端子，並且被配置為影響與功率變換器的一次繞組相關聯的第一電流。第一開關端子對應於第二電壓，並且第二開關端子對應於第三電壓。電壓差等於第二電壓減去第三電壓。另外，控制器包括：誤差放大器，被配置為接收取樣電壓和參考電壓，至少部分地基於取樣電壓和參考電壓生成放大電壓，並且輸出放大電壓，供閾值電壓生成器生成閾值電壓。閾值電壓生成器被配置為至少基於與放大電壓相關聯的資訊生成閾值電壓，並且將閾值電壓輸出到驅動信號生成器。驅動信號生成器被配置為接收閾值電壓和第四電壓，至少部分地基於閾值電壓和第四電壓生成驅動信號，並且將驅動信號輸出到第二開關，其中第四電壓表徵與功率變換器的二次繞組相關聯的第二電流，二次繞組耦合到一次繞組。第二開關包括第四開關端子、第五開關端子、以及第六開關端子，並且被配置為影響第二電流。驅動信號生成器進一步被配置為回應於第四電壓變得大於閾值電壓，生成斷開第二開關的驅動信號。控制器被配置為回應於取樣電壓與參考電壓不相等而生成放大電壓，以隨時間改變閾值電壓。
根據又一實施例，用於功率變換器的控制器包括：閾值電壓生成器，被配置為至少基於與誤差放大器生成的放大電壓相關聯的資訊生成閾值電壓。另外，控制器包括：驅動信號生成器，被配置為接收閾 值電壓和第一電壓，至少部分地基於閾值電壓和第一電壓生成驅動信號，並且將驅動信號輸出到第一開關。第一電壓表徵第一電流。第一開關包括第一開關端子、第二開關端子、以及第三開關端子，並且被配置為影響與被耦合到功率變換器的一次繞組的二次繞組相關聯的第一電流。誤差放大器被配置為接收來自取樣電壓生成器的取樣電壓和參考電壓，並且至少部分地基於取樣電壓和參考電壓生成放大電壓。取樣電壓生成器被配置為在第二開關變為閉合之前對第二電壓進行取樣，並且至少部分地基於第二電壓生成取樣電壓。第二電壓與第二開關變為閉合之前的電壓差有關。第二開關包括第四開關端子、第五開關端子、以及第六開關端子。第二開關被配置為影響與一次繞組相關聯的第二電流。第四開關端子對應於第三電壓，第五開關端子對應於第四電壓。第三電壓減去第四電壓等於電壓差。驅動信號生成器進一步被配置為回應於第一電壓變得大於閾值電壓，生成斷開第一開關的驅動信號。閾值電壓生成器還被配置為回應於取樣電壓與參考電壓不相等，隨時間改變閾值電壓。
根據又一實施例，用於功率變換器的方法包括：在第一開關變為閉合之前對第一電壓進行取樣。第一開關包括第一開關端子、第二開關端子、以及第三開關端子。第一開關被配置為影響與功率變換器的一次繞組相關聯的第一電流。另外，該方法包括：至少部分地基於第一電壓生成取樣電壓。第一電壓與第一開關變為閉合之前的電壓差有關。第一開關端子對應於第二電壓，第二開關端子對應於第三電壓。第二電壓減去第三電壓等於電壓差。另外，該方法包括：接收取樣電壓和參考電壓，並且至少部分地基於取樣電壓和參考電壓生成放大電壓。另外，該方法包括：至少基於與放大電壓相關聯的資訊生成閾值電壓。另外，該方法包括：接收閾值電壓和第四電壓，並且至少部分地基於閾值電壓和第四電壓生成驅動信號。另外，該方法包括：將驅動信號輸出到第二開關。第四電壓表徵第二電流。第二開關包括第四開關端子、第五開關端子、以及第六開關端子，並且被配置為影響與耦合到一次繞組的二次繞組相關聯的第二 電流。至少部分地基於閾值電壓和第四電壓生成驅動信號包括：回應於第四電壓變得大於閾值電壓，生成斷開第二開關的驅動信號。至少基於與放大電壓相關聯的資訊生成閾值電壓包括：回應於取樣電壓與參考電壓不相等，隨時間改變閾值電壓。
根據實施例，可以實現一個或多個有益效果。參考下面的詳細描述和附圖，將完全明白本發明的這些有益效果、以及各種附加目的、特徵、和優點。
100、500、700‧‧‧功率變換系統
104、404、504、704‧‧‧一次繞組
101、501、701‧‧‧整流橋
106、406、506、706‧‧‧二次繞組
102、502、702‧‧‧主控制器
171、571、763、771‧‧‧光電耦合器
400‧‧‧曲線
188、DEM_on‧‧‧感測信號
402‧‧‧資料點
1512、1532、1712、1732‧‧‧閘極端子
108、508、708‧‧‧副控制器
1514、1534、1714、1734‧‧‧汲極端子
109‧‧‧二極體
1516、1536、1716、1736‧‧‧源極端子
124、524、724‧‧‧輔助繞組
166、172、572、766、772‧‧‧觸發器
Lp、Ls‧‧‧電感
184、Vcs、484、584、784‧‧‧電流感測信號
144、544、744‧‧‧並聯穩壓器
Td、T4、T5、T10、T11‧‧‧時間段
164、764‧‧‧退磁感測器
570、770‧‧‧跨導放大器
174、574、774‧‧‧計時器
595、795、Vth‧‧‧閾值電壓
178、577、777‧‧‧回饋信號
519、719‧‧‧取樣信號
Vds‧‧‧電壓降
581、781、Vref‧‧‧參考電壓
186、INV、775‧‧‧信號
583、783、Vcomp‧‧‧補償電壓
509、709‧‧‧取樣元件
560、760‧‧‧電壓源
579、1679‧‧‧誤差放大器
779‧‧‧緩衝器
t0‧‧‧開始時間
198、498‧‧‧輸入電壓
199、Cds‧‧‧寄生電容器
180、480、580、780‧‧‧輸出電壓
569、769‧‧‧比較信號
128、528、728‧‧‧電流感測電阻器
741、Vadj‧‧‧調節信號
560、760‧‧‧電壓控制的電壓源
192、Vsns、592、792‧‧‧電壓信號
110、130、410、430、509、510、530、709、710、730‧‧‧開關
162、168、176、568、576、762、768、776‧‧‧比較器
182、194、SR_gate、482、494、582、594、782、794‧‧‧驅動信號
190、196、Is、Iin、490、496、590、596、743、790、796‧‧‧電流
585、587、591、592、599、Vds_s、785、787、791、792、799、Vp‧‧‧電壓
T2、T9、T21、T24、T25、T41、T44、T45、T61、T64、T65‧‧‧關斷時間
T1、T3、T8、T12、T20、T22、T23、T26、T40、T42、T43、T46、T60、T62、T63、T66‧‧‧導通時間
103、107、112、140、142、160、503、512、540、542、561、578、703、712、740、742、747、761、765、778‧‧‧電容器
105、122、126、128、132、146、148、150、152、428、505、507、522、526、528、532、546、548、550、552、705、707、722、726、728、732、745、746、748、750、752、767、773、789‧‧‧電阻器
202、204、206、208、210、212、214、302、304、305、306、308、310、1302、1304、1305、1306、1308、1310、602、604、606、608、610、612、614、802、804、806、808、810、812、814、902、904、906、908、910、912、914‧‧‧波形
216、218、220、222、224、226、228、230、232、234、239、1316、1318、1320、1322、1324、1326、1328、1330、1332、1333、1334、616、618、620、622、624、626、630、634、816、818、820、822、824、826、830、834、916、918、920、922、924、926、930、934‧‧‧值
t1、t2、t3、t5、t6、t7、t8、t9、t10、t11、t12、t20、t21、t22、t23、t24、t25、t26、t27、t28、t29、t30、t31、t32、t40、t41、t42、t43、t44、t45、t46、t47、t48、t49、t50、t51、t52、t60、t61、t62、t63、t64、t65、t66、t67、t68、t69、t70、t71、t72‧‧‧時間
1505、1506、1507、1508、1522、1524、593、597、1705、1706、1707、1708、1722、1724、793、797‧‧‧端子
第1圖是示出具有整流電路的傳統的功率變換系統的簡化示意圖。
第2圖是第1圖所示的傳統的功率變換系統的簡化時序圖。
第3圖是另一功率變換系統的簡化傳統時序圖。
第4A圖是功率變換系統的簡化時序圖，並且第4B圖是示出根據某些實施例的第4A圖所示的不同時間段的等效電路的簡化示意圖。
第5圖是示出根據一些實施例的系統效率與功率變換系統的一次側的開關的導通電壓之間的關係的簡化示意圖。
第6圖是示出根據本發明實施例的功率變換系統的某些元件的簡化示意圖。
第7圖是根據本發明實施例的第6圖所示的功率變換系統的簡化時序 圖。
第8圖是示出根據本發明另一實施例的功率變換系統的簡化示意圖。
第9圖是根據本發明實施例的第8圖所示的功率變換系統的簡化時序 圖。
第10圖是根據本發明另一實施例的第8圖所示的功率變換系統的簡化時序圖。
本發明的某些實施例涉及積體電路。更具體地，本發明的一些實施例提供了用於減少開關損耗的系統和方法。僅通過示例，本發明的一些實施例已經被應用於功率變換系統。但是，應該認識到，本發明具有更廣泛的應用範圍。
參考第3圖，根據一些實施例，如果時間段Td大小固定，即使一次側的開關的電壓降(例如，電晶體的Vds)可以下降到一次側的開關變為閉合(例如，導通)的局部最小值，該局部最小值也並不總是接近或者等於0伏。
第4A圖是功率變換系統的簡化時序圖，第4B圖是根據某些實施例的第4A圖所示的不同時間段的等效電路的簡化示意圖。參考第4A圖和第4B圖，波形1302代表作為時間函數的、一次側的驅動信號482，波形1304代表作為時間函數的電流感測信號484(例如，VCS)，波形1305代表作為時間函數的、流過一次繞組404的電流496(例如，Iin)，波形1306表示作為時間函數的、二次側的另一驅動信號494(例如，SR_gate信號)，波形1308表示作為時間函數的、流過二次繞組406的電流490，並且波形1310表示作為時間函數的、一次側的開關430上的電壓降。例如，一次側的開關430是電晶體，開關430上的電壓降是電晶體的汲極端子與源極端子之間的電壓降(例如，Vds)。
如波形1302所示，在導通時間T8(例如，從時間t5到時間t6)期間，驅動信號482處於邏輯高位準，並且開關430閉合(例如，導通)。當開關430閉合(例如，導通)時，電流496流過一次繞組404、開關430、以及電阻器428，並且生成電流感測信號484(例如，VCS)。如波形1304所示，電流感測信號484(例如，VCS)在導通時間T8期間從值1316增大到值1318，並且如波形1305所示，流過一次繞組404的電流496(例如，Iin)在導通時間T8期間從值1330增大到值1332。如波形1306所示，在功率變換系統的二次側，在導通時間T8期間，驅動信號494(例如，SR_gate信號)處於邏輯低位準，並且開關410 (例如，電晶體)斷開(例如，關斷)。如波形1308所示，在導通時間T8期間，第二開關電流490保持在值1320(例如，0A)。如波形1310所示，在導通時間T8期間，開關430上的電壓降Vds保持在值1322(例如，0V)。
如波形1302所示，在關斷時間T9的開始時間t6，驅動信號482從邏輯高位準變為邏輯低位準，並且開關430在關斷時間T9期間斷開(例如，關斷)。如波形1304所示，在關斷時間T9的開始時間t6，電流感測信號484(例如，VCS)從值1318迅速減小到值1316，並且如波形1305所示，在關斷時間T9的開始時間t6，流過一次繞組404的電流496(例如，Iin)從值1332迅速減小到值1330。如波形1306所示，在關斷時間T9的開始時間t6，驅動信號494從邏輯低位準變為邏輯高位準。如波形1308所示，在關斷時間T9的開始時間t6，開關410變為閉合(例如，導通)，並且流過二次繞組406的電流490從值1320迅速增大到值1324。如波形1310所示，在關斷時間T9的開始時間t6，開關430上的電壓降Vds從值1322迅速增大到值1328。例如，值1328等於Vin+N*Vo，其中，Vin代表輸入電壓498，N代表一次繞組404與二次繞組406的匝數比，Vo代表輸出電壓480。
如波形1306所示，從關斷時間T9的時間t6到時間t8(例如，在時間段T10)期間，驅動信號494(例如，SR_gate信號)保持在邏輯高位準，並且開關410保持閉合(例如，導通)。如波形1308所示，從關斷時間T9的時間t6到時間t7期間，電流490(例如，Is)從值1324減小到值1320。例如，值1320等於0安，並且在時間t7，退磁過程結束。在另一示例中，從關斷時間T9的時間t7到時間t8期間，驅動信號494(例如，SR_gate信號)保持在邏輯高位準，並且開關410保持閉合(例如，導通)。如波形1308所示，從時間t7到時間t8，電流490(例如，Is)從值1320變到1326。例如，值1326小於0安，所以值1326的絕對值代表電流490的大小，值1326的負號指示相比與大於0安的值1324 相對應的電流方向，電流490已經改變了方向。在另一示例中，從時間t7到時間t8，電流490改變其方向並且增大其大小。
如波形1306所示，在關斷時間T9的時間t8，驅動信號494(例如，SR_gate信號)從邏輯高位準變到邏輯低位準，並且開關410變為斷開(例如，關斷)。例如，時間t8是時間段T11的開始時間。在另一示例中，二次側的電流490的改變在從時間t8到時間t10期間導致一次繞組404和開關430的寄生電容器之間的串聯諧振。
如波形1310所示，開關430上的電壓降Vds從時間t8到時間t10期間減小。例如，由於一次繞組404和開關430的寄生電容器之間的串聯諧振，開關430上的電壓降Vds從值1328減小到值1322(例如，0V)。
如波形1302所示，在時間t10，驅動信號482從邏輯低位準變為邏輯高位準，並且開關430變為閉合(例如，導通)。例如，時間t10是驅動信號482的另一導通時間T12的開始時間。在另一示例中，在時間t10，開關430上的電壓降Vds達到0伏，並且開關430變為閉合(例如，導通)，從而實現了0伏導通。
利用不同值的輸入電壓498，延遲時間Td的持續時間(例如，從時間t7到時間t8)通常需要被調節，以在開關430上的電壓降Vds變為0伏的同時導通開關430。所以，固定大小的延遲時間Td通常無法確保在不同值的輸入電壓498下都實現0伏導通。
參考第4A圖和第4B圖，在導通時間T8(例如，從時間t5到時間t6)期間，驅動信號482處於邏輯高位準，並且開關430被閉合(例如，導通)。例如，在時間t5，開關430響應於驅動信號482變為邏輯高位準而變得閉合。在另一示例中，在時間t6，開關430響應於驅動信號482變為邏輯低位準而變為斷開(例如，關斷)。在導通時間T8(例如，從時間t5到時間t6)期間，電流496通過一次繞組404流到開關430，然後流過開關430和電阻器428。另外，在導通時間T8(例如，從 時間t5到時間t6)期間，一次繞組404回應於輸入電壓498被充電。
在時間t6，開關430變為斷開(例如，關斷)，並且開關410變為閉合(例如，導通)。從時間t6到時間t7，二次繞組406放電，以提供輸出電壓480。在時間t7，二次繞組406的放電結束，並且二次電流490達到值1320(例如，0A)。
從時間t7到時間t8(例如，在延遲時間Td期間)，開關430保持斷開(例如，關斷)，開關410保持閉合(例如，導通)，並且二次繞組406被輸出電壓480充電。在延遲時間Td期間，電流490方向反轉並且大小增大。例如，電流490的大小從時間t7的0安增大到時間t8的I1。在另一示例中，I1等於值1326的絕對值。
在時間t8，開關410變為斷開(例如，關斷)，並且電流490的大小下降到值1320(例如，0A)，這使得電流496從開關430的寄生電容器(Cds)流向一次繞組404，並且流過一次繞組404。例如，在時間t8，電流490(例如，Is)從值1330變到值1333。在另一示例中，值1333小於0安，所以值1333的絕對值代表電流496的大小，值1333的負號指示電流496在不同於對應於大於0安的值1332的電流方向的方向中流動。
例如，在時間t8，電流496被如下確定：I in =I 1/N (等式2)
其中，Iin代表電流496的大小，N代表一次繞組404與二次繞組406之間的匝數比，並且I1代表電流490在時間t8的大小。在另一示例中，在時間t8，電晶體430的汲極端子與源極端子之間的電壓降被如下確定：V ds =V in +N×V o (等式3)
其中，Vds代表電晶體430的汲極端子與源極端子之間的電壓降，Vin代表時間t8的輸入電壓498，N代表一次繞組104與二次繞組106之間的匝數比，並且Vo代表時間t8的輸出電壓480。
從時間t8到時間t9，電流496從開關430的寄生電容器(例如，Cds)流到一次繞組404，然後流過一次繞組404。另外，從時間t8到時間t9，串聯諧振在一次繞組404和開關430(例如，電晶體)的寄生電容器(例如，Cds)之間發生。例如，從時間t8到時間t9，電晶體430上的電壓降(例如，橫跨電晶體430的寄生電容器Cds的電壓降Vds)的大小大於輸入電壓498，所以電晶體430的寄生電容器(例如，Cds)向一次繞組404放電。在另一示例中，從時間t8到時間t9，電晶體430上的電壓降(例如，Vds)的大小減小，但是電流496的大小增大。
在時間t9，電晶體430上的電壓降(例如，橫跨電晶體430的寄生電容器Cds的電壓降Vds)變為大小等於輸入電壓498，並且電流496的大小達到最大，其是值1334的絕對值。另外，在時間t9，一次繞組404中存儲的能量被如下確定：E ps =L p ×I in 2+C ds ×(N×V o )2=L s ×I 1 2+C ds ×(N×V o )2 (等式4)
其中，Eps代表時間t9時一次繞組404中存儲的能量。另外，Lp代表一次繞組404的電感，Ls代表二次繞組406的電感，Cds代表電晶體430的寄生電容器的電容，並且N代表一次繞組404與二次繞組406之間的匝數比。另外，Iin代表電流496在時間t8的大小，I1代表電流490在時間t8的大小，並且Vo代表時間t8的輸出電壓480。
從時間t9到時間t10，串聯諧振在一次繞組404和開關430(例如，電晶體)的寄生電容器(例如，Cds)之間繼續。例如，從時間t9到時間t10，電晶體430上的電壓降(例如，Vds)繼續減小，並且電流496的大小也從在時間t9達到的最大值減小。
在時間t10，電流496的大小減小到值1330(例如，0A)，並且電晶體430上的電壓降(例如，Vds)減小到值1322(例如，0V)。另外，在時間t10，驅動信號482從邏輯低位準變為邏輯高位準，並且開關430變為閉合(例如，導通)。例如，電晶體430上的電壓降(例如，Vds)在時間t10等於0伏，並且開關430在時間t10變為閉合 (例如，導通)，從而實現了0電壓導通。
在另一示例中，對於電晶體430上的電壓降(例如，Vds)在時間t10減小到0伏，需要滿足以下條件：
其中，Ls代表二次繞組406的電感，Cds代表電晶體430的寄生電容器的電容，並且N代表一次繞組404與二次繞組406之間的匝數比。另外，Vin代表輸入電壓498在時間t8的大小，I1代表電流490在時間t8的大小，並且Vo代表時間t8的輸出電壓480。
在又一實施例中，基於等式5，為了實現0電壓導通，電流490在時間t8的最大大小需要滿足以下條件：
其中，I1代表電流490在時間t8的大小，Vin代表輸入電壓498在時間t8的大小，並且Vo代表時間t8的輸出電壓480。另外，Ls代表二次繞組406的電感，Cds代表電晶體430的寄生電容器的電容，並且N代表一次繞組404與二次繞組406之間的匝數比。
在又一示例中，基於等式6，為了實現0電壓導通，電流490在時間t8的最大大小的最小值如下：
其中，I1,min代表電流490在時間t8的大小的最小值，Vin代表輸入電壓498在時間t8的大小，並且Vo代表時間t8的輸出電壓480。另外，Ls代表二次繞組406的電感，Cds代表電晶體430的寄生電容器的電容，並且N代表一次繞組404與二次繞組406之間的匝數比。
在另一示例中，基於等式7，電流490在時間t8的最大大小的最小值隨著一個或多個系統參數(例如，Lp、Cds、和/或N)改變(例如，非線性地改變)，並且隨著輸入電壓498在時間t8的大小改變(例如，非線性地改變)。在又一示例中，為了利用不同系統參數和/或在 不同輸入電壓下實現0電壓導通，一次側的功率開關430的導通電壓被取樣，並且閉環控制被實現。
但是，根據一些實施例，0電壓導通並不總會導致整個功率變換系統的最低開關損耗。例如，為了對一次側的開關430實現更低的導通電壓，需要更高能量的串聯諧振；因此，二次側的電流490(例如，I1)在時間t8的大小也需要更高。
在另一示例中，隨著電流490(例如，I1)在時間t8的大小更大，當二次側的開關410變為斷開(例如，關斷)時，二次側的開關410的開關損耗和變壓器(例如，包括一次繞組404和二次繞組406的變壓器)的銅耗增大。在另一示例中，在這些情形下，如果一次側的開關430的導通電壓精確地等於0伏，系統效率可能並不是最高的。
第5圖是示出根據一些實施例的功率變換系統的系統效率和一次側的開關的導通電壓之間的關係的簡化示意圖。例如，功率變換系統在一些情形下可以提供20V的輸出電壓和2.25A的最大輸出電流。在另一示例中，功率變換系統的工作頻率是200kHz。在又一示例中，輸入電壓(例如，輸入電壓498)是230V。
如第5圖所示，曲線400示出了功率變換系統的系統效率與一次側的開關(例如，開關430)的導通電壓之間的關係。例如，在時間t8與時間t10之間沒有任何延遲(例如，時間t7等於時間t10，所以延遲時間Td等於0)的情況下，導通電壓等於185V並且相應的效率是92.2%，如資料點402所示。在另一示例中，如果延遲時間Td的持續時間增大，則導通電壓減小並且效率增加。在另一示例中，當導通電壓接近0伏時(例如，40V)，可能出現最高系統效率。
第6圖是示出根據本發明實施例的功率變換系統500的某些元件的簡化示意圖。該示意圖僅是示例，而不應該不適當地限制申請專利範圍。本領域技術人員將認識到很多變形、替換、以及修改。功率變換系統500(例如，功率變換器)包括整流橋501、主控制器502(例如， 晶片)、一次繞組504、二次繞組506、副控制器508(例如，晶片)、開關510(例如，電晶體)、輔助繞組524、電流感測電阻器528、開關530(例如，電晶體)、電容器503、512、540和542、電阻器522、526、532、546、548、550和552、並聯穩壓器544(例如，TL431)、光電耦合器571、電容器561、電阻器505和507、取樣元件509(例如，開關)、電壓控制的電壓源560、以及誤差放大器579。
如第6圖所示，根據一些實施例，一次側的接地電壓是晶片502的接地電壓，並且二次側的接地電壓是晶片508的接地電壓。例如，晶片502的接地電壓被偏置到0伏。在另一示例中，晶片502的接地電壓至少通過光電耦合器571與晶片508的接地電壓隔離。
在一個實施例中，電晶體510包括閘極端子1512、汲極端子1514、以及源極端子1516，並且電晶體530包括閘極端子1532、汲極端子1534、以及源極端子1536。例如，電晶體510的源極端子1516被偏置到二次側的接地電壓，並且電晶體530的源極端子1536被偏置到一次側的接地電壓。在另一實施例中，副控制器508包括比較器568和576、計時器574(例如，2μs前沿消隱計時器)、以及觸發器572。
在另一實施例中，誤差放大器579包括跨導放大器570和電容器578。例如，誤差放大器579充當回饋環的補償網路，其控制電晶體530變為導通時電晶體530的汲極端子1534到源極端子1536的電壓降(例如，Vds)的局部最小值。
在又一實施例中，電阻器528包括端子1522和1524。例如，端子1522被連接到源極端子1536。在另一示例中，端子1524被偏置到一次側的接地電壓。在另一實施例中，電阻器505包括端子1505和1506，並且電阻器507包括端子1507和1508。例如，端子1505被連接到汲極端子1534。在另一示例中，端子1506和1507被連接。在又一示例中，端子1508被偏置到一次側的接地電壓。
根據一個實施例，電流596流過一次繞組504。例如， 如果電晶體530關斷，則電流596的大小會由於電阻器505和507的電阻值比電阻器528的電阻值大得多而小得多。在另一示例中，如果電晶體530導通，電流596的大小會由於電阻器528的電阻值比電阻器505和507的電阻值小得多而大得多。
根據另一實施例，如果電晶體530導通，則電晶體530的源極端子1536被偏置到一次側的接地電壓，並且汲極端子1534的電壓等於電晶體530的汲極端子1534到源極端子1536的電壓降(例如，Vds)。例如，電阻器505和507用作分壓器，其在端子1505接收汲極端子1534的電壓，並且在相互連接的端子1506和1507生成電壓599。在另一示例中，如果電晶體530關斷(例如，在電晶體530導通之前)，則電壓599與電晶體530的汲極端子1534到源極端子1536的電壓降(例如，Vds)成比例。
根據另一實施例，電流590流過二次繞組506。例如，如果電晶體510關斷，則電流590的大小等於0。在另一示例中，如果電晶體510導通，則電流590的大小可以大於0。
如上面討論的並且在這裡進一步強調的，第6圖僅是示例，而不應該不適當地限制申請專利範圍。本領域技術人員將認識到很多變形、替代、以及修改。例如，取樣元件509和誤差放大器579是主控制器502的部分。在另一示例中，電壓控制的電壓源560是副控制器508的部分。
根據一個實施例，如果開關530(例如，電晶體)閉合(例如，導通)，則能量被存儲在包括一次繞組504和二次繞組506的變壓器中。例如，輸出電壓580被包括電阻器550和548的分壓器接收。在另一示例中，通過光電耦合器571，回饋信號577被生成並被發送到主控制器502。根據另一實施例，如果開關530斷開(例如，關斷)，則變壓器所存儲的能量被轉移至二次側，並且退磁過程開始。例如，在退磁過程期間，開關510(例如，電晶體)閉合(例如，導通)。在另一示例中， 如果退磁過程結束，則開關510斷開(例如，關斷)，並且串聯諧振在一次繞組504和開關530(例如，電晶體)的寄生電容器之間發生。
根據又一實施例，當橫跨開關530(例如，電晶體)的寄生電容器的電壓降減小到低量級(例如，局部最小值)時，開關530變為閉合(例如，導通)以降低開關損耗並改善系統效率。例如，開關530是包括汲極端子和源極端子的電晶體。在另一示例中，當電晶體530的汲極端子到源極端子的電壓降(例如，Vds)減小到低量級(例如，局部最小值)時，電晶體530變為關斷以降低開關損耗並改善系統效率。
第7圖是根據本發明實施例的功率變換系統500的簡化時序圖。該示意圖僅是示例，而不應該不適當地限制申請專利範圍。本領域技術人員將認識到很多變形、替代、以及修改。波形602代表作為時間函數的驅動信號582，波形604代表作為時間函數的、電晶體530的汲極端子到源極端子的電壓降(例如，Vds)，波形606代表作為時間函數的取樣信號519，並且波形608代表作為時間函數的電壓591(例如，Vds_s)。另外，波形610代表作為時間函數的閾值電壓595(例如，Vth)，波形612代表作為時間函數的驅動信號594(例如，SR_gate信號)，並且波形614代表作為時間函數的電流590(例如，Is)。
參考第6圖和第7圖，根據一些實施例，在驅動信號582的導通時間T20(例如，從時間t20到時間t21)期間，驅動信號582處於邏輯高位準(例如，如波形602所示)，電晶體530導通。例如，在導通時間T20期間，驅動信號594處於邏輯低位準(例如，如波形612所示)，開關510斷開(例如，關斷)。在另一示例中，在導通時間T20期間，流過一次繞組504的電流596、和電阻器528生成的電流感測信號584二者的大小增大。在另一示例中，在導通時間T20期間，電晶體530的汲極端子到源極端子的電壓降(例如，Vds)的大小等於值616(例如，0V)(例如，如波形604所示)。在另一示例中，在導通時間T20期間，取樣信號519處於邏輯低位準(例如，波形604所示)。
在一個實施例中，在驅動信號582的關斷時間T21(例如，從時間t21到時間t26)開始(例如，在時間t21)時，驅動信號582從邏輯高位準變為邏輯低位準(例如，如波形602所示)，並且電晶體530變為斷開(例如，關斷)。例如，在時間t21，驅動信號594從邏輯低位準變為邏輯高位準(例如，如波形612所示)，並且開關510變為閉合(例如，導通)。在另一示例中，在驅動信號594的導通時間T23(例如，從時間t21到時間t23)期間，驅動信號594保持在邏輯高位準(例如，波形612所示)，並且開關510保持閉合(例如，導通)。在另一示例中，在時間t21，電晶體530的汲極端子到源極端子的電壓降(例如，Vds)的大小從值616迅速增大到值622(例如，正值)(例如，如波形604所示)。
在另一示例中，在時間t21到時間t22期間，電流590(例如，Is)通過開關510和二次繞組506從端子597流到端子593，並且電流590的大小從值618(例如，0A)迅速增大到值620(例如，正值)，然後從值620減小到值618。在另一示例中，在時間t22，電流590(例如，Is)改變它的方向並且開始通過二次繞組506和開關510從端子593流向端子597。在另一示例中，從時間t22到時間t23，電流590(例如，Is)通過二次繞組506和開關510從端子593流到端子597，並且電流590的大小從值618增大到值624的絕對值，其中值624是負的。
在另一實施例中，電流590(例如，Is)的大小在開關510導通時由開關510的汲極電壓1514和電阻器532生成的電壓592(例如，Vsns)表徵。例如，電壓592(例如，Vsns)的大小等於電流590(例如，Is)的大小乘以開關510的導通電阻，即等於汲極電壓1514。在另一示例中，如果電流590具有負值，則電壓592具有正值；如果電流590具有正值，則電壓592具有負值。
在另一實施例中，電流590通過開關510和二次繞組506從端子597流到端子593，或者通過二次繞組506和開關510從端子593 流到端子597。例如，如果電流590通過開關510和二次繞組506從端子597流到端子593，則電流590具有正值。在另一示例中，如果電流590通過二次繞組506和開關510從端子593流到端子597，則電流590具有負值。在另一示例中，值624是負的，並且電壓592(例如，Vsns)在時間t23是正的。
如第6圖所示，根據一些實施例，比較器568接收電壓592(例如，Vsns)和閾值電壓595(例如，Vth)，並且將比較信號569輸出到觸發器572，觸發器572還從計時器574接收信號575，並且生成被開關510(例如，電晶體)接收的驅動信號594。例如，計時器574和比較器576感測包括一次繞組504和二次繞組506的變壓器的退磁過程的開始，並且作為回應，開關510變為閉合(例如，導通)。
根據一個實施例，在時間t23，電壓592(例如，Vsns)變得大於閾值電壓595(例如，Vth)，並且作為響應，驅動信號594從邏輯高位準變為邏輯低位準(例如，波形612所示)，並且開關510變為斷開(例如，關斷)。例如，在驅動信號594的關斷時間T24(例如，從時間t23到時間t27)期間，驅動信號594保持在邏輯低位準(例如，如波形612所示)，並且開關510保持斷開(例如，關斷)。在又一實施例中，從時間t23到時間t26，驅動信號582保持在邏輯低位準(例如，如波形602所示)，並且電晶體530保持斷開(例如，關斷)。
根據另一實施例，在時間t24，在取樣信號519中生成脈衝(例如，如波形606所示)。例如，在脈衝(例如，從時間t24到時間t25)期間，開關509閉合，並且電壓591(例如，Vds_s)與電壓599大小相等。在另一示例中，在脈衝(例如，從時間t24到時間t25)期間，電壓599與電晶體530的汲極端子到源極端子的電壓降(例如，Vds)成比例。在又一示例中，時間t25的電壓591(例如，Vds_s)與時間t25的電壓599大小相等，並且時間t25的電壓599的大小與時間t25的電晶體530的汲極端子1534到源極端子1536的電壓降(例如，Vds)成比例。在又 一示例中，時間t25之後的電壓591(例如，Vds_s)的大小保持等於時間t25的電壓599，直到另一脈衝在取樣信號519中生成為止(例如，如波形606和608所示)。
如第6圖所示，根據一個實施例，電壓591被跨導放大器570接收，跨導放大器570還接收參考電壓581(例如，Vref)。例如，作為回應，跨導放大器570利用電容器578生成補償電壓583。在另一示例中，補償電壓583被電壓控制的電壓源560接收到，該電壓控制的電壓源還接收電壓585(例如，4V)和電壓587(例如，0V)。
根據另一實施例，電壓控制的電壓源560生成閾值電壓595(例如，Vth)。例如，隨著電壓587被偏置到0伏，閾值電壓595(例如，Vth)被如下確定：V th =K 1×(V p -V comp ) (等式8)
其中，Vth代表閾值電壓595，Vp代表電壓585，並且Vcomp代表補償電壓583。另外，K1代表預定係數。例如，Vp等於4V。在另一示例中，根據等式8，閾值電壓595在補償電壓583減小時增大，並且在補償電壓583增大時減小。
在一個實施例中，如果電壓591的大小大於參考電壓581(例如，Vref)，則電容器578放電，並且補償電壓583(例如，Vcomp)的大小減小。例如，根據等式8，如果補償電壓583(例如，Vcomp)的大小減小，則閾值電壓595(例如，Vth)的大小增大(例如，如波形610所示)。在另一示例中，閾值電壓595(例如，Vth)的大小從時間t23到時間t29變大(例如，如波形610所示)。
在另一實施例中，從時間t23到時間t26，驅動信號582和594二者都處於邏輯低位準(例如，如波形602和612所示)，並且電晶體530的汲極端子到源極端子的電壓降(例如，Vds)的大小從值622減小到值626(例如，正值)(例如，如波形604所示)。例如，時間t26在時間t25之後。在另一示例中，值626代表電壓降(例如，Vds)的大小 的局部最小值。在另一示例中，在時間t26，回應於電壓降(例如，Vds)達到作為局部最小值的值626，驅動信號582從邏輯低位準變為邏輯高位準(例如，如波形602所示)，並且電晶體530變為導通。在另一示例中，在時間t26，回應於電晶體530導通，電晶體530的汲極端子到源極端子的電壓降(例如，Vds)的大小進一步從值626減小到值616(例如，如波形604所示)。
根據一些實施例，在驅動信號582的另一導通時間T22(例如，從時間t26到時間t27)期間，驅動信號582保持在邏輯高位準(例如，如波形602所示)，並且開關510保持斷開(例如，關斷)。例如，在驅動信號582的另一關斷時間T25(例如，從時間t27到時間t32)開始時(例如，在時間t27)，驅動信號582從邏輯高位準變為邏輯低位準(例如，如波形602所示)，並且電晶體530變為斷開(例如，關斷)。在另一示例中，在時間t27，驅動信號594從邏輯低位準變為邏輯高位準(例如，如波形612所示)，並且開關510變為閉合(例如，導通)。
在一個實施例中，在驅動信號594的導通時間T26(例如，從時間t27到時間t29)期間，驅動信號594保持在邏輯高位準(例如，如波形612所示)，並且開關510保持閉合(例如，導通)。例如，在時間t27，電晶體530的汲極端子到源極端子的電壓降(例如，Vds)的大小從值616迅速增大到值622(例如，如波形604所示)。在另一示例中，從時間t27到時間t28，電流590(例如，Is)通過開關510和二次繞組506從端子597流到端子593，並且電流590(例如，Is)的大小從值618(例如，0A)迅速增大到值620，並且隨後從值620減小到值618。在又一示例中，在時間t28，電流590(例如，Is)改變它的方向並且開始通過二次繞組506和開關510從端子593流向端子597。在又一示例中，從時間t28到時間t29，電流590(例如，Is)通過二次繞組506和開關510從端子593流到端子597，並且電流590(例如，Is)的大小從值618(例 如，0A)增大到值630的絕對值，其中值630是負的。在又一示例中，值630是負的，並且電壓592(例如，Vsns)在時間t29是正的。
在又一實施例中，在時間t29，電壓592(例如，Vsns)的大小變得大於閾值電壓595(例如，Vth)，並且作為響應，驅動信號594從邏輯高位準變為邏輯低位準(例如，如波形612所示)，並且開關510變為斷開(例如，關斷)。例如，時間t29的閾值電壓595(例如，Vth)大於時間t23的閾值電壓595(例如，Vth)(例如，如波形610所示)，並且值630的絕對值大於值624的絕對值(例如，如波形614所示)，其中值624和630二者都是負的。在另一示例中，時間t29的閾值電壓595(例如，Vth)大於時間t23的閾值電壓595(例如，Vth)(例如，如波形610所示)，並且驅動信號594的導通時間T26長於驅動信號594的導通時間T23(例如，如波形612所示)。
根據一個實施例，在時間t30，脈衝在取樣信號519中生成(例如，如波形606所示)。例如，在脈衝(例如，從時間t30到時間t31)期間，開關509閉合，並且電壓591(例如，Vds_s)的大小等於電壓599。在另一示例中，在脈衝(例如，從時間t30到時間t31)期間，電壓599與電晶體530的汲極端子到源極端子的電壓降(例如，Vds)成比例。在又一示例中，時間t31的電壓591與時間t31的電壓599大小相等，並且時間t31的電壓599與時間t31的電晶體530的汲極端子1534到源極端子1536的電壓降(例如，Vds)大小成比例。在另一示例中，電壓591(例如，Vds_s)在時間t31後大小保持等於時間t31的電壓599，直到另一脈衝在取樣信號519中被生成(例如，如波形606和608所示)。
根據另一實施例，從時間t29到時間t32，驅動信號582和594二者都處於邏輯低位準(例如，如波形602和612所示)，並且電晶體530的汲極端子到源極端子的電壓降(例如，Vds)的大小從值622減小到值634(例如，正值)(例如，如波形604所示)。例如，時間t32在時間t31之後。在另一示例中，值634代表電晶體530的汲極端子到源 極端子的電壓降(例如，Vds)的大小的局部最小值。在又一示例中，值630在時間t29的絕對值大於值624在時間t23的絕對值(例如，如波形614所示)，所以在時間t29之後發生的一次繞組504與電晶體530的寄生電容器之間的串聯諧振的幅度大於在時間t23之後發生的一次繞組504與電晶體530的寄生電容器之間的串聯諧振的幅度。在又一示例中，代表電壓降(例如，Vds)在時間t32的大小的局部最小值的值634小於值626，值626代表電壓降(例如，Vds)在時間t26的更早的局部最小值。在又一示例中，從時間t31到下一脈衝的電壓591(例如，Vds_s)小於從時間t25到時間t30的電壓591(例如，Vds_s)。
在一個實施例中，在時間t32，回應於電壓降(例如，Vds)達到作為局部最小值的值634，驅動信號582從邏輯低位準變為邏輯高位準(例如，如波形602所示)，並且電晶體530導通。例如，在時間t32，回應於電晶體530導通，電晶體530的汲極端子到源極端子的電壓降(例如，Vds)的大小進一步從值634減小到值616(例如，如波形604所示)。
在另一實施例中，即使從時間t31到下一脈衝的電壓591(例如，Vds_s)小於從時間t25到時間t30的電壓591(例如，Vds_s)，從時間t31到下一脈衝的電壓591(例如，Vds_s)的大小仍然大於參考電壓581(例如，Vref)。例如，如果從時間t31到下一脈衝的電壓591的大小大於參考電壓581(例如，Vref)，則電容器578被放電，補償電壓583(例如，Vcomp)的大小減小，並且閾值電壓595(例如，Vth)的大小增大(例如，如波形610所示)。在另一示例中，當驅動信號594從邏輯高位準變為邏輯低位準(例如，如波形612所示)並且開關510變為斷開(例如，關斷)時，閾值電壓595(例如，Vth)的增大還增大了通過二次繞組506和開關510從端子593流到端子597的電流590(例如，Is)的絕對值。在又一示例中，當驅動信號582從邏輯低位準變為邏輯高位準(例如，如波形602所示)並且電晶體530導通時，從端子593流到端子597 的電流590(例如，Is)的絕對值的增大減小了電晶體530的電壓降(例如，Vds)的大小的局部最小值。在另一示例中，電晶體530的電壓降(例如，Vds)的大小的局部最小值的減小還減小了電壓599，電壓599在電晶體530變為導通之前與電晶體530的電壓降(例如，Vds)成比例。在又一示例中，電晶體530的電壓降(例如，Vds)的大小的局部最小值的減小還減小了電壓591(例如，Vds_s)，在取樣信號519的脈衝期間電壓591等於電壓599。在又一示例中，電壓591(例如，Vds_s)減小為大小等於參考電壓581(例如，Vref)。例如，如果電壓591(例如，Vds_s)的大小變為等於參考電壓581(例如，Vref)，則補償電壓583(例如，Vcomp)變得穩定並且恒定，電晶體530的電壓降(例如，Vds)也變得穩定並且恒定。
如上面所討論的以及這裡進一步強調的，第7圖僅是示例，而不應該不適當地限制申請專利範圍。本領域技術人員將認識到很多變形、替代、和修改。
根據一個實施例，替代地，如果從時間t31到下一脈衝的電壓591(例如，Vds_s)小於從時間t25到時間t30的電壓591(例如，Vds_s)，則從時間t31到下一脈衝的電壓591(例如，Vds_s)的大小變得小於參考電壓581(例如，Vref)。例如，如果從時間t31到下一脈衝的電壓591(例如，Vds_s)的大小小於參考電壓581(例如，Vref)，則電容器578被充電，補償電壓583(例如，Vcomp)的大小增大，並且閾值電壓595(例如，Vth)的大小減小。在另一示例中，當驅動信號594從邏輯高位準變為邏輯低位準並且開關510變為斷開(例如，關斷)時，閾值電壓595(例如，Vth)的減小還減小了通過二次繞組506和開關510從端子593流到端子597的電流590(例如，Is)的絕對值。在另一示例中，當驅動信號582從邏輯低位準變為邏輯高位準並且電晶體530導通時，從端子593流到端子597的電流590(例如，Is)的絕對值的減小增大了電晶體530的電壓降(例如，Vds)的大小的局部最小值。在又一示例 中，電晶體530的電壓降(例如，Vds)的大小的局部最小值的增大還增大了電壓599，電壓599在電晶體530導通之前與電晶體530的電壓降(例如，Vds)成比例。在又一示例中，電晶體530的電壓降(例如，Vds)的大小的局部最小值的增大還增大了電壓591(例如，Vds_s)，電壓591在取樣信號519的脈衝期間等於電壓599。在又一示例中，電壓591(例如，Vds_s)的大小增大到等於參考電壓581(例如，Vref)。例如，如果電壓591(例如，Vds_s)變為大小等於參考電壓581(例如，Vref)，則補償電壓583(例如，Vcomp)變得穩定且恒定，並且電晶體530的電壓降(例如，Vds)也變得穩定且恒定。
根據另一實施例，替代地，如果從時間t31到下一脈衝的電壓591(例如，Vds_s)小於從時間t25到時間t30的電壓591(例如，Vds_s)，則從時間t31到下一脈衝的電壓591(例如，Vds_s)變得大小等於參考電壓581(例如，Vref)。例如，如果從時間t31到下一脈衝的電壓591(例如，Vds_s)與參考電壓581(例如，Vref)大小相等，則電容器578不被額外充電或放電，補償電壓583(例如，Vcomp)的大小不進一步改變，並且閾值電壓595(例如，Vth)的大小不變。在另一示例中，如果閾值電壓595(例如，Vth)的大小不進一步改變，則當驅動信號594從邏輯高位準變為邏輯低位準並且開關510變為斷開(例如，關斷)時，通過二次繞組506和開關510從端子593流到端子597的電流590(例如，Is)的絕對值也不再改變。在另一示例中，如果從端子593流到端子597的電流590(例如，Is)的絕對值不變，則當驅動信號582從邏輯低位準變為邏輯高位準並且開關530變為導通時，電晶體530的電壓降(例如，Vds)的大小的局部最小值也不再改變。在又一示例中，如果電晶體530的電壓降(例如，Vds)的大小的局部最小值不變，則大小已經等於參考電壓581(例如，Vref)的電壓591(例如，Vds_s)也不再改變，並且功率變換系統500(例如，功率變換器)的工作達到穩定狀態。
第8圖是根據本發明另一實施例的功率變換系統700的 簡化示意圖。該示意圖僅是示例，而不應該不適當地限制申請專利範圍。本領域技術人員將認識到很多變形、替代、以及修改。功率變換系統700(例如，功率變換器)包括整流橋701、主控制器702(例如，晶片)、一次繞組704、二次繞組706、副控制器708(例如，晶片)、開關710(例如，電晶體)、輔助繞組724、電流感測電阻器728、開關730(例如，電晶體)、電容器703、712、740、742、747、761以及765、並聯穩壓器744(例如，TL431)、電阻器722、726、732、745、746、748、750、752以及767、光電耦合器763和771、以及電阻器705和707。
如第8圖所示，根據一些實施例，一次側的接地電壓是晶片702的接地電壓，並且二次側的接地電壓是晶片708的接地電壓。例如，晶片702的接地電壓被偏置到0伏。在另一示例中，晶片702的接地電壓至少通過光電耦合器763和771與晶片708的接地電壓隔離。
在一個實施例中，電晶體710包括閘極端子1712、汲極端子1714、以及源極端子1716，並且電晶體730包括閘極端子1732、汲極端子1734、以及源極端子1736。例如，電晶體710的源極端子1716被偏置到二次側的接地電壓，並且電晶體730的源極端子1736被偏置到一次側的接地電壓。在另一實施例中，主控制器702包括退磁感測器764、觸發器766、比較器762、取樣元件709(例如，開關)、以及誤差放大器1679。
例如，誤差放大器1679包括跨導放大器770、電阻器773、電容器778、以及緩衝器779。在另一示例中，誤差放大器1679用作回饋環的補償網路，其控制電晶體730變為導通時電晶體730的汲極端子1734到源極端子1736的電壓降(例如，Vds)的局部最小值。
在又一示例中，電阻器728包括端子1722和1724。例如，端子1722被連接到源極端子1736。在另一示例中，端子1724被偏置到一次側的接地電壓。在又一實施例中，電阻器705包括端子1705和1706，並且電阻器707包括端子1707和1708。例如，端子1705被連接到 汲極端子1734。在另一示例中，端子1706和1707連接。在又一示例中，端子1708被偏置到一次側的接地電壓。
根據一個實施例，電流796流過一次繞組704。例如，如果電晶體730關斷，則電流796的大小更小，因為電阻器705和707的電阻值比電阻器728的電阻值更大。在另一示例中，如果電晶體730導通，則電流796的大小更大，因為電阻器728的電阻值比電阻器705和707的電阻值更小。
根據另一實施例，如果電晶體730關斷，則電晶體730的源極端子1736被偏置到一次側的接地電壓，並且汲極端子1734的電壓等於電晶體730的汲極端子1734到源極端子1736的電壓降(例如，Vds)。例如，電阻器705和707用作分壓器，該分壓器在端子1705接收汲極端子1734的電壓，並且在互相連接的端子1706和1707生成電壓799。在另一示例中，如果電晶體730關斷(例如，在電晶體730導通之前)，則電壓799與電晶體730的汲極端子1734到源極端子1736的電壓降(例如，Vds)成比例。
根據另一實施例，電流790流過二次繞組706。例如，如果電晶體710關斷，電流790的大小等於0。在另一示例中，如果電晶體710導通，電流790的大小大於0。
在一個實施例中，副控制器708包括比較器768和776、計時器774(例如，2μs前沿消隱計時器)、電阻器767和789、電壓控制的電壓源760、以及觸發器772。在另一實施例中，整流橋701、一次繞組704、二次繞組706、輔助繞組724、電流感測電阻器728、電容器703、712、740、742以及778、並聯穩壓器744、電阻器722、726、732、746、748、750以及752、光電耦合器771、開關710和730、取樣元件709、跨導放大器770、以及電壓控制的電壓源760分別與整流橋501、一次繞組504、二次繞組506、輔助繞組524、電流感測電阻器528、電容器503、512、540、542以及578、並聯穩壓器544、電阻器522、526、 532、546、548、550以及552、光電耦合器571、開關510和530、取樣元件509、跨導放大器570、以及電壓控制的電壓源560相同。
根據一個實施例，如果開關730(例如，電晶體)閉合(例如，導通)，則能量被存儲在包括一次繞組704和二次繞組706的變壓器中。例如，輸出電壓780被包括電阻器750和748的分壓器接收。在另一示例中，通過光電耦合器771，回饋信號777被生成用於主控制器702。根據另一實施例，如果開關730斷開(例如，關斷)，變壓器所存儲的能量被轉移到二次側，並且退磁過程開始。例如，在退磁過程期間，開關710(例如，電晶體)閉合(例如，導通)。在另一示例中，如果退磁過程結束，則開關710斷開(例如，關斷)，並且在一次繞組704和電晶體730(例如，電晶體)的寄生電容器之間發生並聯諧振。
根據另一實施例，當橫跨開關730(例如，電晶體)的寄生電容器的電壓降減小到低量級(例如，局部最小值)，則開關730變為閉合(例如，導通)，以減少開關損耗並提高系統效率。例如，開關730是包括汲極端子和源極端子的電晶體。在另一示例中，當電晶體730的汲極端子到源極端子的電壓降(例如，Vds)減小到低量級(例如，局部最小值)時，電晶體730變為導通，以減少開關損耗並提高系統效率。
第9圖是根據本發明實施例的功率變換系統700的簡化時序圖。該示意圖僅是示例，而不應該不適當地限制申請專利範圍。本領域技術人員將認識到各種變形、替代、和修改。波形802代表作為時間函數的驅動信號782，波形804代表作為時間函數的、電晶體730的汲極端子到源極端子的電壓降(例如，Vds)，波形806代表作為時間函數的取樣信號719，並且波形808代表作為時間函數的電壓791(例如，Vds_s)。另外，波形810代表作為時間函數的閾值電壓795(例如，Vth)，波形812代表作為時間函數的驅動信號794(例如，SR_gate信號)，波形814代表作為時間函數的電流790(例如，Is)。
參考第8圖和第9圖，根據一些實施例，在驅動信號782 的導通時間T40(例如，從時間t40到時間t41)期間，驅動信號782處於邏輯高位準(例如，如波形802所示)，並且電晶體730導通。例如，在導通時間T40期間，驅動信號794處於邏輯低位準(例如，如波形812所示)，並且開關710斷開(例如，關斷)。在另一示例中，在導通時間T40期間，流過一次繞組704的電流796、和由電阻器728生成的電流感測信號784二者的大小增大。在另一示例中，在導通時間T40期間，電晶體730的汲極端子到源極端子的電壓降(例如，Vds)的大小等於值816(例如，0)(例如，如波形804所示)。在又一示例中，在導通時間T40期間，取樣信號719處於邏輯低位準(例如，如波形806所示)。
在一個實施例中，在驅動信號782的關斷時間T41(例如，從時間t41到時間t46)開始時(例如，在時間t41)，驅動信號782從邏輯高位準變為邏輯低位準(例如，如波形802所示)，並且電晶體730變為斷開(例如，關斷)。例如，在時間t41，驅動信號794從邏輯低位準變為邏輯高位準(例如，如波形812所示)，並且開關710變為閉合(例如，導通)。在另一示例中，在驅動信號794的導通時間T43(例如，從時間t41到時間t43)期間，驅動信號794保持在邏輯高位準(例如，由波形812所示)，並且開關710保持閉合(例如，導通)。在又一示例中，在時間t41，電晶體730的汲極端子到源極端子的電壓降(例如，Vds)的大小從值816迅速增大到值822(例如，正值)(例如，如波形804所示)。
在又一示例中，從時間t41到時間t42，電流790(例如，Is)通過開關710和二次繞組706從端子797流到端子793，並且電流790(例如，Is)的大小從值818(例如，0A)迅速增大到值820(例如，正值)，然後從值820減小到值818。在另一示例中，在時間t42，電流790(例如，Is)改變它的方向，並且開始通過二次繞組706和開關710從端子793流向端子797。在另一示例中，從時間t42到時間t43，電流790(例如，Is)通過二次繞組706和開關710從端子793流到端子797，並且 電流790(例如，Is)的大小從值818(例如，0A)增大到值824的絕對值，其中值824是負的。
在另一實施例中，電流790(例如，Is)的大小在開關710導通時由開關710的汲極電壓1714和電阻器732生成的電壓792(例如，Vsns)表徵。例如，電壓792(例如，Vsns)的大小等於電流790(例如，Is)的大小乘以開關710的導通電阻，即等於電壓1714。在另一示例中，如果電流790具有負值，則電壓792具有正值；並且如果電流790具有正值，則電壓792具有負值。
在又一實施例中，電流790通過開關710和二次繞組706從端子797流到端子793，或者通過二次繞組706和開關710從端子793流到端子797。例如，如果電流790通過開關710和二次繞組706從端子797流到端子793，則電流790具有正值。在另一示例中，如果電流790通過二次繞組706和開關710從端子793流到端子797，則電流790具有負值。在又一示例中，值824是負的，並且電壓792(例如，Vsns)在時間t43是正的。
如第8圖所示，根據一些實施例，比較器768接收電壓792(例如，Vsns)和閾值電壓795(例如，Vth)，並將比較信號769輸出到觸發器772，觸發器772還接收來自計時器774的信號775，並且生成由開關710(例如，電晶體)接收的驅動信號794。例如，計時器774和比較器776感測包括一次繞組704和二次繞組706的變壓器的退磁過程的開始，並且作為回應，開關710變為閉合(例如，導通)。
在又一實施例中，在時間t43，電壓792(例如，Vsns)的大小大於閾值電壓795(例如，Vth)，並且作為響應，驅動信號794從邏輯高位準變為邏輯低位準(例如，如波形812所示)，並且開關710變為斷開(例如，關斷)。例如，在驅動信號794的關斷時間T44(例如，從時間t43到時間t47)期間，驅動信號794保持在邏輯低位準(例如，如波形812所示)，並且開關710保持斷開(例如，關斷)。在又一實施例 中，從時間t43到時間t46，驅動信號782保持在邏輯低位準(例如，如波形802所示)，並且電晶體730保持斷開(例如，關斷)。
在又一實施例中，在時間t44，在取樣信號719中生成脈衝(例如，由波形806所示)。例如，在脈衝(例如，從時間t44到時間t45)期間，開關709閉合，並且電壓791(例如，Vds_s)與電壓799大小相等。在另一示例中，在脈衝(例如，從時間t44到時間t45)期間，電壓799與電晶體730的汲極端子到源極端子的電壓降(例如，Vds)成比例。在又一示例中，時間t45的電壓791(例如，Vds_s)與時間t45的電壓799大小相等，並且時間t45的電壓799的大小與時間t45的電晶體730的汲極端子1734到源極端子1736的電壓降(例如，Vds)成比例。在又一示例中，時間t45之後的電壓791(例如，Vds_s)的大小保持與時間t45的電壓799相等，直到在取樣信號719中生成另一脈衝(例如，如波形806和808所示)。
如第8圖所示，根據一個實施例，電壓791被跨導放大器770接收，跨導放大器770還接收參考電壓781(例如，Vref)。例如，作為回應，跨導放大器770利用電阻器773、電容器778、以及緩衝器779生成補償電壓783。在另一示例中，補償電壓783被變換為被光電耦合元件763接收的電流743，並且作為回應，光電耦合元件763利用電容器765、以及電阻器767和789生成調節信號741。在又一示例中，調節信號741被電壓控制的電壓源760接收，該電壓控制的電壓源760還接收電壓785(例如，3.5V)和電壓787(例如，0V)。
根據另一實施例，電壓控制的電壓源760生成閾值電壓795(例如，Vth)。例如，隨著電壓787被偏置到0伏，閾值電壓795(例如，Vth)被如下確定：V th =K 2×(V p -V adj ) (等式9)
其中，Vth代表閾值電壓795，Vp代表電壓785，並且Vadj代表調節信號741。另外，K2代表預定係數。在另一示例中，K2等 於等式8中出現的K1。在另一示例中，Vp等於3.5V。
在又一實施例中，調節信號741(例如，Vadj)隨著增大補償電壓783而增大(例如，成比例增大)，並且隨著減小補償電壓783而減小(例如，成比例減小)；並且根據等式9，閾值電壓795隨著減小補償電壓783而增大，並且隨著增大補償電壓783而減小。
在一個實施例中，如果電壓791的大小大於參考電壓781(例如，Vref)，則電容器778放電，補償電壓783(例如，Vcomp)和調節信號741的大小減小，並且閾值電壓795(例如，Vth)的大小增大(例如，如波形810所示)。例如，根據等式9，如果調節信號741(例如，Vadj)的大小減小，則閾值電壓795(例如，Vth)的大小增大(例如，如波形810所示)。在另一示例中，從時間t43到時間t49，閾值電壓795(例如，Vth)的大小變大(例如，如波形810所示)。
在另一實施例中，從時間t43到時間t46，驅動信號782和794二者處在邏輯低位準(例如，如波形802和812所示)，並且電晶體730的汲極端子到源極端子的電壓降(例如，Vds)的大小從值822減小到值826(例如，正值)(例如，如波形804所示)。例如，時間t46在時間t45之後。在另一示例中，值826代表電壓降(例如，Vds)的大小的局部最小值。在另一示例中，在時間t46，回應於電壓降(例如，Vds)達到作為局部最小值的值826，驅動信號782從邏輯低位準變為邏輯高位準(例如，如波形802所示)，並且電晶體730變為導通。在另一示例中，在時間t46，回應於電晶體730導通，電晶體730的汲極端子到源極端子的電壓降(例如，Vds)的大小進一步從值826減小到值816(例如，如波形804所示)。
根據一些實施例，在驅動信號782的另一導通時間T42(例如，從時間t46到時間t47)期間，驅動信號782保持在邏輯高位準(例如，如波形802所示)，並且開關710保持斷開(例如，關斷)。例如，在驅動信號782的另一關斷時間T45(例如，從時間t47到時間t52) 開始時(例如，在時間t47)，驅動信號782從邏輯高位準變為邏輯低位準(例如，如波形802所示)，並且電晶體730變為斷開(例如，關斷)。在另一示例中，在時間t47，驅動信號794從邏輯低位準變為邏輯高位準(例如，如波形812所示)，並且開關710變為閉合(例如，導通)。
在一個實施例中，在驅動信號794的導通時間T46(例如，從時間t47到時間t49)期間，驅動信號794保持邏輯高位準(例如，如波形812所示)，並且開關710保持閉合(例如，導通)。例如，在時間t47，電晶體730的汲極端子到源極端子的電壓降(例如，Vds)的大小從值816迅速增大到值822(例如，如波形804所示)。在另一示例中，從時間t47到時間t48，電流790(例如，Is)通過開關710和二次繞組706從端子797流向端子793，並且電流790(例如，Is)的大小從值818(例如，0A)迅速增大到值820，然後從值820減小到值818。在另一示例中，在時間t48，電流790(例如，Is)改變它的方向，並且開始通過二次繞組706和開關710從端子793流向端子797。在另一示例中，從時間t48到時間t49，電流790(例如，Is)通過二次繞組706和開關710從端子793流向端子797，並且電流790(例如，Is)的大小從值818(例如，0A)增大到值830的絕對值，其中值830是負的。在另一示例中，值830是負的，並且電壓792(例如，Vsns)在時間t49是正的。
根據另一實施例，在時間t49，電壓792(例如，Vsns)的大小變得大於閾值電壓795(例如，Vth)，並且作為響應，驅動信號794從邏輯高位準變為邏輯低位準(例如，如波形812所示)，並且開關710變為斷開(例如，關斷)。例如，時間t49的閾值電壓795(例如，Vth)大於時間t43的閾值電壓795(例如，Vth)(例如，如波形810所示)，並且值830的絕對值大於值824的絕對值(例如，如波形814所示)，其中值824和830二者都是負的。在另一示例中，時間t49的閾值電壓795(例如，Vth)大於時間t43的閾值電壓795(例如，如波形810 所示)，並且驅動信號794的導通時間T46長於驅動信號794的導通時間T43(例如，如波形812所示)。
根據一個實施例，在時間t50，在取樣信號719中生成脈衝(例如，如波形806所示)。例如，在脈衝(例如，從時間t50到時間t51)期間，開關709閉合，並且電壓791(例如，Vds_s)與電壓799大小相等。在另一示例中，在脈衝(例如，從時間t50到時間t51)期間，電壓799與電晶體730的汲極端子到源極端子的電壓降(例如，Vds)成比例。在另一示例中，時間t51的電壓791(例如，Vds_s)與時間t51的電壓799大小相等，並且時間t51的電壓799與時間t51的電晶體730的汲極端子1734到源極端子1736的電壓降(例如，Vds)成比例。在另一示例中，時間t51之後的電壓791(例如，Vds_s)的大小保持等於時間t51的電壓799，直到在取樣信號719中生成另一脈衝為止(例如，如波形806和808所示)。
根據另一實施例，從時間t49到時間t52，驅動信號782和794二者都處在邏輯低位準(例如，如波形802和812所示)，並且電晶體730的汲極端子到源極端子的電壓降(例如，Vds)的大小從值822減小到值834(例如，正值)(例如，如波形804所示)。例如，時間t52在時間t51之後。在另一示例中，值834代表電晶體730的汲極端子到源極端子的電壓降(例如，Vds)的大小的局部最小值。在又一示例中，值830在時間t49的絕對值大於值824在時間t43的絕對值(例如，波形814所示)，所以在時間t49之後發生的一次繞組704與電晶體730的寄生電容器之間的串聯諧振的幅度大於在時間t43之後發生的一次繞組704與電晶體730的寄生電容器之間的串聯諧振的幅度。在另一示例中，代表電壓降(例如，Vds)在時間t52的大小的局部最小值的值834小於代表電壓降(例如，Vds)在時間t46的大小的較早的局部最小值的值826。在另一示例中，從時間t51到下一脈衝的電壓791(Vds_s)小於從時間t45到時間t50的電壓791(例如，Vds_s)。
在一個實施例中，在時間t52，回應於電壓降(例如，Vds)達到作為局部最小值的值834，驅動信號782從邏輯低位準變為邏輯高位準(例如，如波形802所示)，並且電晶體730導通。例如，在時間t52，回應於電晶體730導通，電晶體730的汲極端子到源極端子的電壓降(例如，Vds)的大小從值834進一步減小到值816(例如，如波形804所示)。
在另一實施例中，從時間t51到下一脈衝的電壓791(例如，Vds_s)小於從時間t45到時間t50的電壓791(例如，Vds_s)，並且從時間t51到下一脈衝的電壓791(例如，Vds_s)與參考電壓781(例如，Vref)大小相等(例如，如波形808所示)。例如，從時間t51到下一脈衝的電壓791(例如，Vds_s)與參考電壓781(例如，Vref)大小相等，所以電容器778不被額外充電或放電，補償電壓783(例如，Vcomp)的大小不會進一步改變，並且閾值電壓795(例如，Vth)的大小不會進一步改變(例如，如波形810所示)。在另一示例中，閾值電壓795(例如，Vth)不變，所以當驅動信號794從邏輯高位準變為邏輯低位準並且開關710變為斷開(例如，關斷)時，通過二次繞組706和開關710從端子793流到端子797的電流790(例如，Is)的絕對值不再改變(例如，如波形814所示)。在另一示例中，從端子793流到端子797的電流790(例如，Is)的絕對值不變，所以當驅動信號782從邏輯低位準變為邏輯高位準並且電晶體730變為導通時，電晶體730的電壓降(例如，Vds)的大小的局部最小值也不再改變(例如，如波形804所示)。在另一示例中，電晶體730的電壓降(例如，Vds)的大小的局部最小值不變，所以在電晶體730變為導通之前與電晶體730的電壓降(例如，Vds)成比例的電壓799也不變。在另一示例中，電晶體730的電壓降(例如，Vds)的大小的局部最小值不變，所以大小已經等於參考電壓781(例如，Vth)的電壓791(例如，Vds_s)不再改變，並且功率變換系統700(例如，功率變換器)的工作達到穩定狀態。
第10圖是根據本發明另一實施例的功率變換系統700的簡化時序圖。該示意圖僅是示例，而不應該不適當地限制申請專利範圍。本領域技術人員將認識到很多變形、替代、和修改。波形902代表作為時間函數的驅動信號782，波形904代表作為時間函數的、電晶體730的汲極端子到源極端子的電壓降(例如，Vds)，波形906代表作為時間函數的取樣信號719，並且波形908代表作為時間函數的電壓791(例如，Vds_s)。另外，波形910代表作為時間函數的閾值電壓795(例如，Vth)，波形912代表作為時間函數的驅動信號794(例如，SR_gate信號)，並且波形914代表作為時間函數的電流790(例如，Is)。
參考第8圖和第10圖，根據一些實施例，在驅動信號782的導通時間T60(例如，從時間t60到時間t61)期間，驅動信號782處於邏輯高位準(例如，如波形902所示)，並且電晶體730導通。例如，在導通時間T60期間，驅動信號794處於邏輯低位準(例如，如波形912所示)，並且開關710斷開(例如，關斷)。在另一示例中，在導通時間T60期間，流過一次繞組704的電流796、和由電阻器728生成的電流感測信號784二者的大小增大。在另一示例中，在導通時間T60期間，電晶體730的汲極端子到源極端子的電壓降(例如，Vds)的大小等於值916(例如，0V)(例如，如波形904所示)。在另一示例中，在導通時間T60期間，取樣信號719在邏輯低位準(例如，如波形906所示)。
在一個實施例中，在驅動信號782的關斷時間T61(例如，從時間t61到時間t66)開始時(例如，在時間t61)，驅動信號782從邏輯高位準變為邏輯低位準(例如，如波形902所示)，並且電晶體730變為斷開(例如，關斷)。例如，在時間t61，驅動信號794從邏輯低位準變為邏輯高位準(例如，如波形912所示)，並且開關710變為閉合(例如，導通)。在另一示例中，在驅動信號794的導通時間T63(例如，從時間t61到時間t63)期間，驅動信號794保持在邏輯高位準(例如，如波形912所示)，並且開關710保持閉合(例如，導通)。在另一 示例中，在時間t61，電晶體730的汲極端子到源極端子的電壓降(例如，Vds)的大小從值916迅速增大到值922(例如，正值)(例如，如波形904所示)。
在另一示例中，從時間t61到時間t62，電流790(例如，Is)通過開關710和二次繞組706從端子797流到端子793，並且電流790(例如，Is)的大小從值918(例如，0A)迅速增大到值920(例如，正值)，然後從值920減小到值918。在另一示例中，在時間t62，電流790(例如，Is)改變它的方向，並且開始通過二次繞組706和開關710從端子793流向端子797。在另一示例中，從時間t62到時間t63，電流790(例如，Is)通過二次繞組706和開關710從端子793流向端子797，並且電流790(例如，Is)的大小從值918(例如，0A)增大到值924的絕對值，其中值924是負的。
在另一實施例中，電流790(例如，Is)的大小在開關710導通時由開關710的汲極電壓1714和電阻器732生成的電壓792(例如，Vsns)表徵。例如，電壓792(例如，Vsns)的大小等於電流790(例如，Is)的大小乘以開關710的導通電阻，即等於電壓1714。在另一示例中，如果電流790具有負值，則電壓792具有正值；如果電流790具有正值，則電壓792具有負值。
在另一實施例中，電流790通過開關710和二次繞組706從端子797流到端子793，或者通過二次繞組706和開關710從端子793流到端子797。例如，如果電流790通過開關710和二次繞組706從端子797流到端子793，則電流790具有正值。在另一示例中，如果電流790通過二次繞組706和開關710從端子793流到端子797，則電流790具有負值。在另一示例中，值924是負的，並且電壓792(例如，Vsns)在時間t63是正的。
如第8圖所示，根據一些實施例，比較器768接收電壓792(例如，Vsns)和閾值電壓795(例如，Vth)，並且將比較信號768 輸出到觸發器772，觸發器772還接收來自計時器774的信號775，並且生成由開關710(例如，電晶體)接收的驅動信號794。例如，計時器774和比較器776感測包括一次繞組704和二次繞組706的變壓器的退磁過程的開始，並且作為回應，開關710變為閉合(例如，導通)。
在另一實施例中，在時間t63，電壓792(例如，Vsns)的大小變得大於閾值電壓795(例如，Vth)，並且作為響應，驅動信號794從邏輯高位準變為邏輯低位準(例如，如波形912所示)，並且開關710變為斷開(例如，關斷)。例如，在驅動信號794的關斷時間T64(例如，從時間t63到時間t67)期間，驅動信號794保持在邏輯低位準(例如，如波形912所示)，並且開關710保持斷開(例如，關斷)。在另一示例中，從時間t63到時間t66，驅動信號782保持在邏輯低位準(例如，如波形902所示)，並且電晶體730保持斷開(例如，關斷)。
在另一實施例中，在時間t64，在取樣信號719中生成脈衝(例如，如波形906所示)。例如，在脈衝(例如，從時間t64到時間t65)期間，開關709閉合，並且電壓791(例如，Vds_s)與電壓799大小相等。在另一示例中，在脈衝(例如，從時間t64到時間t65)期間，電壓799與電晶體730的汲極端子到源極端子的電壓降(例如，Vds)成比例。在另一示例中，時間t65的電壓791(例如，Vds_s)與時間t65的電壓799在大小相等，並且時間t65的電壓799與時間t65的電晶體730的汲極端子1734到源極端子1736的電壓降(例如，Vds)在大小上成比例。在另一示例中，時間t65之後的電壓791(例如，Vds_s)的大小保持與時間t65的電壓799相等，直到在取樣信號719中生成另一脈衝為止(例如，如波形906和908所示)。
如第8圖所示，根據一個實施例，電壓791被跨導放大器770接收，其中跨導放大器770還接收參考電壓781(例如，Vref)。例如，作為回應，跨導放大器770利用電阻器773、電容器778、以及緩衝器779生成補償電壓783。在另一示例中，補償電壓783被變換為電流 743，電流743被光電耦合元件763接收，並且作為回應，光電耦合元件763利用電容器765、和電阻器767和789生成調節信號741。在另一示例中，調節信號741被電壓控制的電壓源760接收，其中電壓控制的電壓源760還接收電壓785(例如，3.5V)和電壓787(例如，0V)。
根據另一實施例，電壓控制的電壓源760生成閾值電壓795(例如，Vth)。例如，隨著電壓787被偏置到0伏，閾值電壓795(例如，Vth)根據等式9被確定。
在一個實施例中，如果電壓791的大小小於參考電壓781(例如，Vref)，則電容器778充電，並且補償電壓783(例如，Vcomp)和調整信號741的大小增大，並且閾值電壓795(例如，Vth)的大小減小(例如，如波形910所示)。例如，根據等式9，如果調整信號741(例如，Vadj)的大小增大，則閾值電壓795(例如，Vth)的大小減小(例如，如波形910所示)。在另一示例中，閾值電壓795(例如，Vth)的大小從時間t63到時間t69變得更小(例如，如波形910所示)。
在另一實施例中，從時間t63到時間t66，驅動信號782和794二者都處於邏輯低位準(例如，如波形902和912所示)，並且電晶體730的汲極端子到源極端子的電壓降(例如，Vds)的大小從值922減小到值926(例如，正值)(例如，如波形904所示)。例如，時間t66在時間t65之後。在另一示例中，值926代表電壓降(例如，Vds)的大小的局部最小值。在另一示例中，在時間t66，回應於電壓降(例如，Vds)達到作為局部最小值的值926，驅動信號782從邏輯低位準變為邏輯高位準(例如，如波形902所示)，並且電晶體730變為導通。在另一示例中，在時間t66，回應於電晶體730變為導通，電晶體730的汲極端子到源極端子的電壓降(例如，Vds)的大小進一步從值926減小到值916(例如，如波形904所示)。
根據一些實施例，在驅動信號782的另一導通時間T62(例如，從時間t66到時間t67)期間，驅動信號782保持在邏輯高位準 (例如，如波形902所示)，並且開關710保持斷開(例如，關斷)。例如，在驅動信號782的另一關斷時間T65(例如，從時間t67到時間t72)開始時(例如，在時間t67)，驅動信號782從邏輯高位準變為邏輯低位準(例如，如波形902所示)，並且電晶體730變為斷開(例如，關斷)。在另一示例中，在時間t67，驅動信號794從邏輯低位準變為邏輯高位準(例如，如波形912所示)，並且開關710變為閉合(例如，導通)。
在一個實施例中，在驅動信號794的導通時間T66(例如，從時間t67到時間t69)期間，驅動信號794保持在邏輯高位準(例如，如波形912所示)，並且開關710保持閉合(例如，導通)。例如，在時間t67，電晶體730的汲極端子到源極端子的電壓降(例如，Vds)的大小從值916迅速增大到值922(例如，如波形904所示)。在另一示例中，從時間t67到時間t68，電流790(例如，Is)通過開關710和二次繞組706從端子797流到端子793，並且電流790(例如，Is)的大小從值918(例如，0A)迅速增大到值920，然後從值920減小到值918。在另一示例中，在時間t68，電流790(例如，Is)改變它的方向，並且開始通過二次繞組706和開關710從端子793流向端子797。在另一示例中，從時間t68到時間t69，電流790(例如，Is)通過二次繞組706和開關710從端子793流向端子797，並且電流790(例如，Is)的大小從值918(例如，0A)增大到值930的絕對值，其中值930是負的。在另一示例中，值930是負的，並且電壓792(例如，Vsns)在時間t69是正的。
在另一實施例中，在時間t69，電壓792(例如，Vsns)的大小變得大於閾值電壓795(例如，Vth)，並且作為響應，驅動信號794從邏輯高位準變為邏輯低位準(例如，如波形912所示)，開關710變為斷開(例如，關斷)。例如，時間t69的閾值電壓795(例如，Vth)小於時間t63的閾值電壓795(例如，Vth)(例如，如波形910所示)，並且值930的絕對值小於值924的絕對值(例如，如波形914所示)，其 中值924和930二者都是負的。在另一示例中，時間t69的閾值電壓795(例如，Vth)小於時間t63的閾值電壓795(例如，Vth)(例如，如波形910所示)，並且驅動信號794的導通時間T66短於驅動信號794的導通時間T63(例如，如波形912所示)。
根據一個實施例，在時間t70，在取樣信號719中生成脈衝(例如，如波形906所示)。例如，在脈衝(例如，從時間t70到時間t71)期間，開關709閉合，並且電壓791(例如，Vds_s)與電壓799大小相等。在另一示例中，在脈衝(例如，從時間t70到時間t71)期間，電壓799與電晶體730的汲極端子到源極端子的電壓降(例如，Vds)成比例。在又一示例中，時間t71的電壓791(例如，Vds_s)與時間t71的電壓799大小相等，並且時間t71的電壓799與電晶體730的汲極端子1734到源極端子1736在時間t71的電壓降(例如，Vds)在大小上成比例。在另一示例中，時間t71之後的電壓791(例如，Vds_s)保持與時間t71的電壓799大小相等，直到在取樣信號719中生成另一脈衝為止(例如，如波形906和908所示)。
根據另一實施例，從時間t69到時間t72，驅動信號782和794二者都處於邏輯低位準(例如，如波形902和912所示)，並且電晶體730的汲極端子到源極端子的電壓降(例如，Vds)的大小從值922減小到值934(例如，正值)(例如，如波形904所示)。例如，時間t72在時間t71之後。在另一示例中，值934代表電晶體730的汲極端子到源極端子的電壓降(例如，Vds)的大小的局部最小值。在另一示例中，值930在時間t69的絕對值小於值924在時間t63的絕對值(例如，如波形914所示)，所以在時間t69之後出現的一次繞組704和電晶體730的寄生電容器之間的串聯諧振的幅度比在時間t63之後出現在一次繞組704和電晶體730的寄生電容器之間的串聯諧振的幅度小。在又一示例中，代表電壓降(例如，Vds)在時間t72的局部最小值的大小的值934，大於代表電壓降(例如，Vds)在時間t66的大小的較早局部最小值的值926。在又一 示例中，從時間t71到下一脈衝的電壓791(例如，Vds_s)大於從時間t65到時間t70的電壓791(例如，Vds_s)。
在一個實施例中，在時間t72，回應於電壓降(例如，Vds)達到作為局部最小值的值934，驅動信號782從邏輯低位準變為邏輯高位準(例如，如波形902所示)，並且電晶體730導通。例如，在時間t72，回應於電晶體730導通，電晶體730的汲極端子到源極端子的電壓降(例如，Vds)的大小進一步從值934減小到值916(例如，如波形904所示)。
在另一實施例中，從時間t71到下一脈衝的電壓791(例如，Vds_s)大於從時間t65到時間t70的電壓791(例如，Vds_s)，並且從時間t71到下一脈衝的電壓791(例如，Vds_s)大小等於參考電壓781(例如，Vref)(例如，如波形908所示)。例如，從時間t71到下一脈衝的電壓791(例如，Vds_s)大小等於參考電壓781(例如，Vref)，所以電容器778沒有被額外充電或放電，補償電壓783(例如，Vcomp)的大小不會進一步改變，並且閾值電壓795(例如，Vth)的大小不會進一步改變(例如，如波形910所示)。在另一示例中，閾值電壓795(例如，Vth)不變，所以當驅動信號794從邏輯高位準變為邏輯低位準並且開關710變為斷開(例如，關斷)時，通過二次繞組706和開關710從端子793流到端子797的電流790(例如，Is)的絕對值也不再改變(例如，如波形914所示)。在另一示例中，從端子793流到端子797的電流790(例如，Is)的絕對值不變，所以當驅動信號782從邏輯低位準變為邏輯高位準並且電晶體730變為導通時，電晶體730的電壓降(例如，Vds)的大小的局部最小值也不再改變(就例如，如波形904所示)。在另一示例中，電晶體730的電壓降(例如，Vds)的大小的局部最小值不變，所以在電晶體730變為導通之前與電晶體730的電壓降(例如，Vds)成比例的電壓799也不改變。在另一示例中，電晶體730的電壓降(例如，Vds)的大小的局部最小值不變，所以大小已經等於參考電壓781(例如， 電壓Vref)的電壓791(例如，Vds_s)不再改變，並且功率變換系統700(例如，功率變換器)的操作達到穩定狀態。
根據另一實施例，功率變換器(例如，功率變換器500和/或功率變換器700)包括：一次繞組(例如，一次繞組504和/或一次繞組704)、以及耦合到一次繞組的二次繞組(例如，二次繞組506和/或二次繞組706)。另外，功率變換器包括第一開關(例如，電晶體530和/或電晶體730)，第一開關包括第一開關端子(例如，汲極端子1534和/或汲極端子1734)、第二開關端子(例如，源極端子1536和/或源極端子1736)、以及第三開關端子(例如，閘極端子1532和/或閘極端子1732)。第一開關被配置為影響與一次繞組相關聯的第一電流(例如，電流596和/或電流796)。第一開關端子(例如，汲極端子1534和/或汲極端子1734)對應於第一電壓，第二開關端子(例如，源極端子1536和/或源極端子1736)對應於第二電壓。第一電壓減去第二電壓等於電壓差(例如，Vds)。另外，功率變換器包括第二開關(例如，開關510和/或開關710)，第二開關包括第四開關端子、第五開關端子、以及第六開關端子，並且被配置為影響與二次繞組相關聯的第二電流(例如，電流590和/或電流790)。另外，功率變換器包括：取樣電壓生成器(例如，開關509和/或開關709)，被配置為在第一開關變為閉合之前(例如，時間t26之前，時間t46之前，和/或時間t66之前)對第三電壓(例如，電壓599和/或電壓799)進行取樣，並且至少部分地基於第三電壓(例如，電壓599和/或電壓799)生成取樣電壓(例如，電壓591和/或電壓791)。第三電壓與第一開關變為閉合之前(例如，時間t26之前，時間t46之前，和/或時間t66之前)的電壓差有關。另外，功率變換器包括：誤差放大器(例如，誤差放大器579和/或誤差放大器1679)，被配置為接收取樣電壓和參考電壓(例如，參考電壓581和/或參考電壓781)，並至少部分地基於取樣電壓和參考電壓生成放大電壓(例如，補償電壓583和/或補償電壓783)。另外，功率變換器包括：閾值電壓生成器(例如，電壓控制的 電壓源560和/或電壓控制的電壓源760)，被配置為至少基於與放大電壓相關聯的資訊生成閾值電壓(例如，至少基於與補償電壓583相關聯的資訊生成閾值電壓595，和/或至少基於與補償電壓783相關聯的資訊生成閾值電壓795)。另外，功率變換器包括：驅動信號生成器，被配置為接收閾值電壓(例如，閾值電壓595和/或閾值電壓795)和第四電壓(例如，電壓592和/或電壓792)，至少部分地基於閾值電壓和第四電壓生成驅動信號(例如，驅動信號594和/或驅動信號794)，並且將驅動信號輸出到第二開關，其中第四電壓表徵第二電流。驅動信號生成器進一步被配置為：回應於第四電壓變得大於閾值電壓而生成驅動信號，以斷開第二開關(例如，回應於電壓592變得大於閾值電壓595而生成驅動信號594，以斷開開關510；和/或回應於電壓792變得大於閾值電壓795而生成驅動信號794，斷開開關710)。功率變換器被配置為回應於取樣電壓與參考電壓不相等，隨時間改變閾值電壓(例如，回應於電壓591與參考電壓581不相等，隨時間改變閾值電壓595；和/或回應於電壓791與參考電壓781不相等，隨時間改變閾值電壓795)。例如，功率變換器(例如，功率變換器500和/或功率變換器700)至少是根據第6圖、第7圖、第8圖、第9圖、和/或第10圖實現的。
在另一示例中，功率變換器(例如，功率變換器500和/或功率變換器700)進一步被配置為：回應於取樣電壓大於參考電壓，隨時間增大閾值電壓(例如，如波形610所示，回應於電壓591大於參考電壓581，隨時間增大閾值電壓595；和/或如波形810所示，回應於電壓791大於參考電壓781，隨時間增大閾值電壓795)。在另一示例中，功率變換器(例如，功率變換器500和/或功率變換器700)進一步被配置為使取樣電壓隨著增大的閾值電壓而減小(例如，如波形608和610所示，使電壓591隨著增大的閾值電壓595而減小；和/或如波形808和810所示，使電壓791隨著增大的閾值電壓795而減小)。
在另一示例中，功率變換器(例如，功率變換器500和/ 或功率變換器700)進一步被配置為：回應於取樣電壓小於參考電壓，隨時間減小閾值電壓(例如，回應於電壓591小於參考電壓581，隨時間減小閾值電壓595；和/或如波形910所示，回應於電壓791小於參考電壓781，隨時間減小閾值電壓795)。在另一示例中，功率變換器(例如，功率變換器500和/或功率變換器700)進一步被配置為：使取樣電壓隨著減小的閾值電壓595而增大(例如，使電壓591隨著減小的閾值電壓595而增大；和/或如波形908和910所示，使電壓791隨著減小的閾值電壓795而增大)。
在另一示例中，功率變換器(例如，功率變換器500和/或功率變換器700)進一步被配置為：回應於取樣電壓與參考電壓相等，保持閾值電壓隨時間恒定(例如，回應於電壓591與參考電壓581相等，保持閾值電壓595隨時間恒定；如波形810所示，回應於電壓791和參考電壓781相等，保持閾值電壓795隨時間恒定；和/或如波形910所示，回應於電壓791與參考電壓781相等，保持閾值電壓795隨時間恒定)。在另一示例中，功率變換器(例如，功率變換器500和/或功率變換器700)進一步被配置為回應於恒定的閾值電壓而使得取樣電壓保持恒定(例如，回應於恒定的閾值電壓595而使得電壓591保持恒定；如波形808和810所示，回應於恒定的閾值電壓795而使得電壓791保持恒定；和/或如波形908和910所示，回應於恒定的閾值電壓795而使得電壓791保持恒定)。
在另一示例中，驅動信號生成器包括：比較器(例如，比較器568和/或比較器768)，被配置為接收閾值電壓(例如，閾值電壓595和/或閾值電壓795)和第四電壓(例如，電壓592和/或電壓792)，並至少部分地基於閾值電壓和第四電壓生成比較信號(例如，至少部分地基於閾值電壓595和電壓592生成比較信號569；和/或至少部分地基於閾值電壓795和電壓792生成比較信號769)；以及觸發器(例如，觸發器572和/或觸發器772)，被配置為接收比較信號(例如，比較信號569和/ 或比較信號769)，並至少部分地基於比較信號生成驅動信號(例如，至少部分地基於比較信號569生成驅動信號594；和/或至少部分地基於比較信號769生成驅動信號794)。
根據另一實施例，用於功率變換器(例如，功率變換器500和/或功率變換器700)的控制器(例如，主控制器502和/或副控制器702)包括：取樣電壓生成器(例如，開關509和/或開關709)，被配置為在第一開關(例如，電晶體530和/或電晶體730)變為閉合之前(例如，在時間t26之前，在時間t46之前，和/或在時間t66之前)對第一電壓(例如，電壓599和/或電壓799)進行取樣，並且至少部分地基於第一電壓(例如，電壓599和/或電壓799)生成取樣電壓(例如，電壓591和/或電壓791)。第一電壓與第一開關變為閉合之前(例如，在時間t26之前，在時間t46之前，和/或在時間t66之前)的電壓差有關。第一開關包括第一開關端子(例如，汲極端子1534和/或汲極端子1734)、第二開關端子(例如，源極端子1536和/或源極端子1736)、以及第三開關端子(例如，閘極端子1532和/或閘極端子1732)，並且被配置為影響與功率變換器的一次繞組(例如，一次繞組504和/或一次繞組704)相關聯的第一電流(例如，電流596和/或電流796)。第一開關端子(例如，汲極端子1534和/或汲極端子1734)對應於第二電壓，並且第二開關端子(例如，源極端子1536和/或源極端子1736)對應於第三電壓。電壓差(例如，Vds)等於第二電壓減去第三電壓。另外，控制器(例如，主控制器502和/或主控制器702)包括：誤差放大器(例如，誤差放大器579和/或誤差放大器1679)，被配置為接收取樣電壓和參考電壓(例如，參考電壓581和/或參考電壓781)，至少部分地基於取樣電壓和參考電壓生成放大電壓(例如，補償電壓583和/或補償電壓783)，並且將放大電壓輸出，供閾值電壓生成器(例如，電壓控制的電壓源560和/或電壓控制的電壓源760)生成閾值電壓(例如，閾值電壓595和/或閾值電壓795)。閾值電壓生成器被配置為至少基於與放大電壓相關聯的資訊生成閾值電壓(例 如，至少基於與補償電壓583相關聯的資訊生成閾值電壓595，和/或至少基於與補償電壓783相關聯的資訊生成閾值電壓795)，並且將閾值電壓輸出到驅動信號生成器。驅動信號生成器被配置為接收閾值電壓(例如，閾值電壓595和/或閾值電壓795)和第四電壓(例如，電壓592和/或電壓792)，至少部分地基於閾值電壓和第四電壓生成驅動信號(例如，驅動信號594和/或驅動信號794)，並將驅動信號輸出到第二開關，其中，第四電壓表徵與功率變換器的二次繞組(例如，二次繞組506和/或二次繞組706)相關聯的第二電流(例如，電流590和/或電流790)，並且二次繞組耦合到一次繞組。第二開關(例如，開關510和/或開關710)包括第四開關端子、第五開關端子、以及第六開關端子，並且被配置為影響第二電流。驅動信號生成器進一步被配置為：回應於第四電壓變得大於閾值電壓，生成斷開第二開關的驅動信號(例如，回應於電壓592變得大於閾值電壓595，生成斷開開關510的驅動信號594；和/或回應於電壓792變得大於閾值電壓795，生成斷開開關710的驅動信號794)。控制器被配置為回應於取樣電壓與參考電壓不相等而生成放大電壓，以隨時間改變閾值電壓(例如，生成補償電壓583，以隨時間改變閾值電壓595；和/或生成補償電壓783，以隨時間改變閾值電壓795)。例如，控制器(例如，主控制器502和/或主控制器702)至少是根據第6圖、第7圖、第8圖、第9圖、和/或第10圖實現的。
例如，控制器進一步被配置為：回應於取樣電壓大於參考電壓，生成放大電壓以隨時間增大閾值電壓(例如，如波形610所示，回應於電壓591大於參考電壓581，生成補償電壓583以隨時間增大閾值電壓595；和/或如波形810所示，回應於電壓791大於參考電壓781，生成補償電壓783以隨時間增大閾值電壓795)。在另一示例中，取樣電壓隨著增大的閾值電壓而減小(例如，如波形608和610所示，電壓591隨著增大的閾值電壓595而減小；和/或如波形808和810所示，電壓791隨著增大的閾值電壓795而減小)。
在另一示例中，控制器進一步被配置為：回應於取樣電壓小於參考電壓，生成放大電壓以隨時間減小閾值電壓(例如，回應於電壓591小於參考電壓581，生成補償電壓583以隨時間減小閾值電壓595；和/或如波形910所示，回應於電壓791小於參考電壓781，生成補償電壓783以隨時間減小閾值電壓795)。在另一示例中，取樣電壓隨著減小的閾值電壓而增大(例如，電壓591隨著減小的閾值電壓而增大；和/或如波形908和910所示，電壓791隨著減小的閾值電壓795而增大)。
在另一示例中，控制器進一步被配置為：回應於取樣電壓與參考電壓相等，生成保持閾值電壓隨時間恒定的放大電壓(例如，回應於電壓591與參考電壓581相等，生成保持閾值電壓595隨時間恒定的補償電壓583；如波形810所示，回應於電壓791與參考電壓781相等，生成保持閾值電壓795隨時間恒定的補償電壓783；和/或如波形910所示，回應於電壓791與參考電壓781相等，生成保持閾值電壓795隨時間恒定的補償電壓783)。在另一示例中，回應於恒定的閾值電壓，取樣電壓保持恒定(例如，回應於恒定的閾值電壓595，電壓591保持恒定；如波形808和810所示，回應於恒定的閾值電壓795，電壓791保持恒定；和/或如波形908和910所示，回應於恒定的閾值電壓795，電壓791保持恒定)。
根據另一實施例，用於功率變換器(例如，功率變換器500和/或功率變換器700)的控制器(例如，副控制器508和/或副控制器708)包括：閾值電壓生成器(例如，電壓控制的電壓源560和/或電壓控制的電壓源760)，被配置為至少基於與誤差放大器生成的放大電壓相關聯的資訊，生成閾值電壓(例如，至少基於與誤差放大器579生成的補償電壓583相關聯的資訊，生成閾值電壓595；和/或至少基於與誤差放大器1679生成的補償電壓783相關聯的資訊，生成閾值電壓795)。另外，控制器(例如，副控制器508和/或副控制器708)包括：驅動信號生成器，被配置為接收閾值電壓(例如，閾值電壓595和/或閾值電壓795)和第一 電壓(例如，電壓592和/或電壓792)，至少部分地基於閾值電壓和第一電壓生成驅動信號(例如，驅動信號594和/或驅動信號794)，並且將驅動信號輸出到第一開關(例如，開關510和/或開關710)。第一電壓表徵第一電流(例如，電流590和/或電流790)。第一開關包括第一開關端子、第二開關端子、以及第三開關端子，並且被配置為影響與耦合到功率變換器的一次繞組(例如，一次繞組504和/或一次繞組704)的二次繞組(例如，二次繞組506和/或二次繞組706)相關聯的第一電流。誤差放大器(例如，誤差放大器579和/或誤差放大器1679)被配置為接收來自取樣電壓生成器(例如，開關509和/或開關709)的取樣電壓(例如，電壓591和/或電壓791)和參考電壓(例如，參考電壓581和/或參考電壓781)，並且至少部分地基於取樣電壓和參考電壓生成放大電壓(例如，補償電壓583和/或補償電壓783)。取樣電壓生成器(例如，開關509和/或開關709)被配置為在第二開關(例如，電晶體530和/或電晶體730)變為閉合之前(例如，在時間t26之前，在時間t46之前，和/或在時間t66之前)對第二電壓(例如，電壓599和/或電壓799)進行取樣，並且至少部分地基於第二電壓(例如，電壓599和/或電壓799)生成取樣電壓(例如，電壓591和/或電壓791)。第二電壓與第二開關變為閉合之前(例如，在時間t26之前，在時間t46之前，和/或在時間t66之前)的電壓差有關。第二開關包括第四開關端子(例如，汲極端子1534和/或汲極端子1734)、第五開關端子(例如，源極端子1536和/或源極端子1736)、以及第六開關端子(例如，閘極端子1532和/或閘極端子1732)。第二開關被配置為影響與一次繞組相關聯的第二電流(例如，電流596和/或電流796)。第四開關端子(例如，汲極端子1534和/或汲極端子1734)對應於第三電壓，並且第五開關端子(例如，源極端子1536和/或源極端子1736)對應於第四電壓。第三電壓減去第四電壓等於電壓差(例如，Vds)。驅動信號生成器進一步被配置為回應於第一電壓變得大於閾值電壓，生成斷開第一開關的驅動信號(例如，回應於電壓592變得大於閾值 電壓595，生成斷開開關510的驅動信號594；和/或回應於電壓792變得大於閾值電壓795，生成斷開開關710的驅動信號794)。閾值電壓生成器(例如，電壓控制的電壓源560和/或電壓控制的電壓源760)進一步被配置為回應於取樣電壓與參考電壓不相等，隨時間改變閾值電壓(例如，回應於電壓591與參考電壓581不相等，隨時間改變閾值電壓595；和/或回應於電壓791與參考電壓781不相等，隨時間改變閾值電壓795)。例如，控制器(例如，副控制器508和/或副控制器708)至少是根據第6圖、第7圖、第8圖、第9圖、和/或第10圖實現的。
在另一示例中，控制器進一步被配置為：回應於取樣電壓大於參考電壓，隨時間增大閾值電壓(例如，如波形610所示，回應於電壓591大於參考電壓581，隨時間增大閾值電壓595；和/或如波形810所示，回應於電壓791大於參考電壓781，隨時間增大閾值電壓795)。在另一示例中，取樣電壓隨著增大的閾值電壓而減小(例如，如波形608和610所示，電壓591隨著增大的閾值電壓595而減小；和/或如波形808和810所示，電壓791隨著增大的閾值電壓795而減小)。
在另一示例中，控制器進一步被配置為：回應於取樣電壓小於參考電壓，隨時間減小閾值電壓(例如，回應於電壓591小於參考電壓581，隨時間減小閾值電壓595；和/或如波形910所示，回應於電壓791小於參考電壓781，隨時間減小閾值電壓795)。在另一示例中，隨著減小閾值電壓取樣電壓增大(例如，隨著減小閾值電壓595，電壓591增大；和/或如波形908和910所示，隨著減小閾值電壓795，電壓791增大)。
在另一示例中，控制器進一步被配置為：回應於取樣電壓與參考電壓相等，保持閾值電壓隨時間恒定(例如，回應於電壓591與參考電壓581相等，保持閾值電壓595隨時間恒定；如波形810所示，回應於電壓791和參考電壓781相等，保持閾值電壓795隨時間恒定；和/或如波形910所示，回應於電壓791與參考電壓781相等，保持閾值電壓 795隨時間恒定)。在另一示例中，回應於恒定的閾值電壓，取樣電壓保持恒定(例如，回應於恒定的閾值電壓595，電壓591保持恒定；如波形808和810所示，回應於恒定的閾值電壓795，電壓791保持恒定；和/或如波形908和910所示，回應於恒定的閾值電壓795，電壓791保持恒定)。
在另一示例中，驅動信號生成器包括：比較器(例如，比較器568和/或比較器768)，被配置為接收閾值電壓(例如，閾值電壓595和/或閾值電壓795)和第一電壓(例如，電壓592和/或電壓792)，並且至少部分地基於閾值電壓和第一電壓生成比較信號(例如，至少部分地基於閾值電壓595和電壓592生成比較信號569，和/或至少部分地基於閾值電壓795和電壓792生成比較信號769)；以及觸發器(例如，觸發器572和/或觸發器772)，被配置為接收比較信號(例如，比較信號569和/或比較信號769)，並至少部分地基於比較信號生成驅動信號(例如，至少部分地基於比較信號569生成驅動信號594，和/或至少部分地基於比較信號769生成驅動信號794)。
在另一示例中，第一開關(例如，開關510和/或開關710)進一步被配置為影響流過二次繞組的第一電流(例如，電流590和/或電流790)，第二開關(例如，電晶體530和/或電晶體730)進一步被配置為影響流過一次繞組的第二電流(例如，電流596和/或電流796)，並且驅動信號生成器進一步被配置為接收第一電壓(例如，電壓592和/或電壓792)，第一電壓與第一電流成比例。
在另一示例中，閾值電壓生成器(例如，電壓控制的電壓源560和/或電壓控制的電壓源760)被進一步配置為回應於減小放大電壓而增大閾值電壓(例如，如等式8所示，和/或如等式9所示)，並且回應於增大放大電壓而減小閾值電壓(例如，如等式8所示，和/或如等式9所示)。
根據另一實施例，一種用於功率變換器(例如，功率變 換器500和/或功率變換器700)的方法包括：在第一開關變為閉合之前(例如，在時間t26之前，在時間t46之前，和/或在時間t66之前)，對第一電壓(例如，電壓599和/或電壓799)取樣。第一開關(例如，電晶體530和/或電晶體730)包括第一開關端子(例如，汲極端子1534和/或汲極端子1734)、第二開關端子(例如，源極端子1536和/或源極端子1736)、以及第三開關端子(例如，閘極端子1532和/或閘極端子1732)。第一開關被配置為影響與功率變換器的一次繞組(例如，一次繞組504和/或一次繞組704)相關聯的第一電流(例如，電流596和/或電流796)。另外，該方法包括：至少部分地基於第一電壓(例如，電壓599和/或電壓799)生成取樣電壓(例如，電壓591和/或電壓791)。第一電壓與第一開關變為閉合之前(例如，時間t26之前，時間t46之前，和/或時間t66之前)的電壓差有關。第一開關端子(例如，汲極端子1534和/或汲極端子1734)對應於第二電壓，並且第二開關端子(例如，源極端子1536和/或源極端子1736)對應於第三電壓。第二電壓減去第三電壓等於電壓差(例如，Vds)。另外，該方法包括：接收取樣電壓和參考電壓(例如，參考電壓581和/或參考電壓781)；以及至少部分地基於取樣電壓和參考電壓生成放大電壓(例如，補償電壓583和/或補償電壓783)。另外，該方法還包括：至少基於與放大電壓相關聯的資訊生成閾值電壓(例如，至少基於與補償電壓583相關聯的資訊生成閾值電壓595，和/或至少基於與補償電壓783相關聯的資訊生成閾值電壓795)。另外，該方法包括：接收閾值電壓(例如，閾值電壓595和/或閾值電壓795)和第四電壓(例如，電壓592和/或電壓792)；並且至少部分地基於閾值電壓和第四電壓生成驅動信號(例如，驅動信號594和/或驅動信號794)。另外，該方法包括：將驅動信號輸出到第二開關。第四電壓表徵第二電流。第二開關(例如，開關510和/或開關710)包括第四開關端子、第五開關端子、以及第六開關端子，並且被配置為影響與耦合到一次繞組的二次繞組(例如，二次繞組506和/或二次繞組706)相關聯的第二電流(例如， 電流590和/或電流790)。至少部分地基於閾值電壓和第四電壓生成驅動信號的處理包括：回應於第四電壓大於閾值電壓，生成斷開第二開關的驅動電壓(例如，回應於電壓592變得大於閾值電壓595，生成斷開開關510的驅動信號594；和/或回應於電壓792變得大於閾值電壓795，生成斷開開關710的驅動信號794)。至少基於與放大電壓相關聯的資訊生成閾值電壓的處理包括：回應於取樣電壓與參考電壓不相等，隨時間改變閾值電壓(例如，回應於電壓591與參考電壓581不相等，隨時間改變閾值電壓595；和/或回應於電壓791與參考電壓781不相等，隨時間改變閾值電壓795)。例如，該方法被根據至少第6圖、第7圖、第8圖、第9圖、和/或第10圖實現。
在另一示例中，至少基於與放大電壓相關聯的資訊生成閾值電壓的處理包括：回應於取樣電壓大於參考電壓，隨時間增大閾值電壓(例如，如波形610所示，回應於電壓591大於閾值電壓581，隨時間增大閾值電壓595；和/或如波形810所示，回應於電壓791大於參考電壓781，隨時間增大閾值電壓795)。在另一示例中，該方法進一步包括：使取樣電壓隨增大的閾值電壓而減小(例如，如波形608和610所示，使電壓591隨增大的閾值電壓595而減小；和/或如波形808和810所示，使電壓791隨增大的閾值電壓795而減小)。
在另一示例中，至少基於與放大電壓相關聯的資訊生成閾值電壓的處理包括：回應於取樣電壓小於參考電壓，隨時間減小閾值電壓(例如，回應於電壓591小於參考電壓581，隨時間減小閾值電壓595；和/或如波形910所示，回應於電壓791小於參考電壓781，隨時間減小閾值電壓795)。在另一示例中，該方法進一步包括：當減小閾值電壓時，使取樣電壓增大(例如，當減小閾值電壓595時，使電壓591增大；和/或如波形908和910所示，當減小閾值電壓795時，使電壓791增大)。
在又一示例中，至少基於與放大電壓相關聯的資訊生成 閾值電壓的處理包括：回應於取樣電壓與參考電壓相等，保持閾值電壓隨時間恒定(例如，回應於電壓591與參考電壓581相等，保持閾值電壓595隨時間恒定；如波形810所示，回應於電壓791與參考電壓781相等，保持閾值電壓795隨時間恒定；和/或如波形910所示，回應於電壓791與參考電壓781相等，保持閾值電壓795隨時間恒定)。在另一示例中，該方法進一步包括：回應於恒定的閾值電壓，使取樣電壓保持恒定(例如，回應於恒定的閾值電壓595，使電壓591保持恒定；如波形808和810所示，回應於恒定的閾值電壓795，使電壓791保持恒定；和/或如波形908和910所示，回應於恒定的閾值電壓795，使電壓791保持恒定)。
在另一示例中，至少基於與放大電壓相關聯的資訊生成閾值電壓的處理包括：接收閾值電壓(例如，閾值電壓595和/或閾值電壓795)和第四電壓(例如，電壓592和/或電壓792)；至少部分地基於閾值電壓和第四電壓生成補償信號(例如，至少部分地基於閾值電壓595和電壓592生成補償信號569，和/或至少部分地基於閾值電壓795和電壓792生成比較信號769)；接收比較信號(例如，比較信號569和/或比較信號769)；以及至少部分地基於比較信號生成驅動信號(例如，至少部分地基於比較信號569生成驅動信號594，和/或至少部分地基於比較信號769生成驅動信號794)。
在另一示例中，第一電流(例如，電流596和/或電流796)流過一次繞組，第二電流(例如，電流590和/或電流790)流過二次繞組，並且第四電壓(例如，電壓592和/或電壓792)與第二電流成比例。在又一示例中，至少基於與放大電壓相關聯的資訊生成閾值電壓的處理包括回應於減小放大電壓而增大閾值電壓(例如，如等式8所示，和/或如等式9所示)，以及回應於增大放大電壓而減小閾值電壓(例如，如等式8所示，和/或如等式9所示)。
例如，本發明的各種實施例的一些或所有元件均被使用 一個或多個軟體元件、一個或多個硬體元件、和/或軟體和硬體元件的一個或多個組合，單獨和/或至少與另一組件結合實現。在另一示例中，本發明的各種實施例的一些或所有元件均被單獨和/或至少與另一元件結合實現在一個或多個電路中，這些電路諸如是一個或多個類比電路和/或一個或多個數位電路。在又一示例中，本發明的各種實施例和/或示例可以被結合。
儘管描述了本發明的具體實施例，但是本領域技術人員將理解的是其他實施例相當於所描述的實施例。因此，將理解的是，本發明不限於具體示出的實施例，而僅受所附申請專利範圍的限制。
400‧‧‧曲線
402‧‧‧資料點

Claims (37)

  1. 一種功率變換器，該功率變換器包括：一次繞組；二次繞組，所述二次繞組耦合到所述一次繞組；第一開關，包括第一開關端子、第二開關端子、以及第三開關端子，所述第一開關被配置為影響與所述一次繞組相關聯的第一電流，所述第一開關端子對應於第一電壓，所述第二開關端子對應於第二電壓，所述第一電壓減去所述第二電壓等於電壓差；第二開關，包括第四開關端子、第五開關端子、以及第六開關端子，所述第二開關被配置為影響與所述二次繞組相關聯的第二電流；取樣電壓生成器，被配置為在所述第一開關變為閉合之前對第三電壓進行取樣，並且至少部分地基於所述第三電壓生成取樣電壓，所述第三電壓與所述第一開關變為閉合之前的所述電壓差有關；誤差放大器，被配置為接收所述取樣電壓和參考電壓，並且至少部分地基於所述取樣電壓和所述參考電壓生成放大電壓；閾值電壓生成器，被配置為至少基於與所述放大電壓相關聯的資訊生成閾值電壓；以及驅動信號生成器，被配置為接收所述閾值電壓和第四電壓，至少部分地基於所述閾值電壓和所述第四電壓生成驅動信號，並且將所述驅動信號輸出到所述第二開關，所述第四電壓表徵所述第二電流；其中，所述驅動信號生成器進一步被配置為回應於所述第四電壓變得大於所述閾值電壓，生成斷開所述第二開關的所述驅動電壓；其中，所述功率變換器被配置為回應於所述取樣電壓和所述參考電壓不相等，隨時間改變所述閾值電壓。
  2. 如申請專利範圍第1項所述的功率變換器，還被配置為回應於所述取樣電壓大於所述參考電壓，隨時間增大所述閾值電壓。
  3. 如申請專利範圍第2項所述的功率變換器，還被配置為隨著增大閾值電壓，使所述取樣電壓減小。
  4. 如申請專利範圍第1項所述的功率變換器，還被配置為回應於所述 取樣電壓小於所述參考電壓，隨時間減小所述閾值電壓。
  5. 如申請專利範圍第4項所述的功率變換器，還被配置為隨著減小閾值電壓，使所述取樣電壓增大。
  6. 如申請專利範圍第1項所述的功率變換器，還被配置為回應於所述取樣電壓與所述參考電壓相等，使所述閾值電壓隨時間保持恒定。
  7. 如申請專利範圍第6項所述的功率變換器，還被配置為回應於恒定的閾值電壓而使所述取樣電壓保持恒定。
  8. 如申請專利範圍第1項所述的功率變換器，其中，所述驅動信號生成器包括：比較器，被配置為接收所述閾值電壓和所述第四電壓，並且至少部分地基於所述閾值電壓和所述第四電壓生成比較信號；以及觸發器，被配置為接收所述比較信號，並且至少部分地基於所述比較信號生成所述驅動信號。
  9. 如申請專利範圍第1項所述的功率變換器，其中：所述第一開關進一步被配置為影響流過所述一次繞組的所述第一電流；所述第二開關進一步被配置為影響流過所述二次繞組的所述第二電流；以及所述驅動信號生成器進一步被配置為接收所述第四電壓，所述第四電壓與所述第二電流成比例。
  10. 如申請專利範圍第1項所述的功率變換器，其中，所述閾值電壓生成器進一步被配置為：回應於減小放大電壓而增大所述閾值電壓；以及回應於增大放大電壓而減小所述閾值電壓。
  11. 一種用於功率變換器的控制器，所述控制器包括：取樣電壓生成器，被配置為在第一開關變為閉合之前對第一電壓進行取樣，並且至少部分地基於所述第一電壓生成取樣電壓，所述第一電壓與所述第一開關變為閉合之前的電壓差有關，所述第一開關包括第一開關端子、第二開關端子、以及第三開關端子並且被配置為影響與所述功率變換 器的一次繞組相關聯的第一電流，所述第一開關端子對應於第二電壓，所述第二開關端子對應於第三電壓，所述電壓差等於所述第二電壓減去所述第三電壓；以及誤差放大器，被配置為接收所述取樣電壓和參考電壓，並且至少部分地基於所述取樣電壓和所述參考電壓生成放大電壓，並且輸出所述放大電壓，供閾值電壓生成器生成閾值電壓；其中，所述閾值電壓生成器被配置為：至少基於與所述放大電壓相關聯的資訊生成所述閾值電壓；以及將所述閾值電壓輸出到驅動信號生成器；其中，所述驅動信號生成器被配置為：接收所述閾值電壓和第四電壓；至少部分地基於所述閾值電壓和所述第四電壓生成驅動信號，所述第四電壓表徵與所述功率變換器的二次繞組相關聯的第二電流，所述二次繞組耦合到所述一次繞組；以及將所述驅動信號輸出到第二開關，所述第二開關包括第四開關端子、第五開關端子、以及第六開關端子並且被配置為影響所述第二電流；其中，所述驅動信號生成器進一步被配置為回應於所述第四電壓變得大於所述閾值電壓，生成斷開所述第二開關的所述驅動信號；其中，所述控制器被配置為回應於所述取樣電壓與所述參考電壓不相等，生成所述放大電壓以隨時間改變所述閾值電壓。
  12. 如申請專利範圍第11項所述的控制器，進一步被配置為回應於所述取樣電壓大於所述參考電壓而生成所述放大電壓，以隨時間增大所述閾值電壓。
  13. 如申請專利範圍第12項所述的控制器，其中，隨著增大閾值電壓，所述取樣電壓減小。
  14. 如申請專利範圍第11項所述的控制器，進一步被配置為回應於所述取樣電壓小於所述參考電壓而生成所述放大電壓，以隨時間減小所述閾值電壓。
  15. 如申請專利範圍第14項所述的控制器，其中，隨著減小閾值電 壓，所述取樣電壓增大。
  16. 如申請專利範圍第11項所述的控制器，進一步被配置為回應於所述取樣電壓與所述參考電壓相等而生成所述放大電壓，以保持所述閾值電壓隨時間保持恒定。
  17. 如申請專利範圍第16項所述的控制器，其中，所述取樣電壓回應於所述恒定的閾值電壓保持恒定。
  18. 一種用於功率變換器的控制器，該控制器包括：閾值電壓生成器，被配置為至少基於與誤差放大器生成的放大電壓相關聯的資訊生成閾值電壓；以及驅動信號生成器，被配置為接收所述閾值電壓和第一電壓，至少部分地基於所述閾值電壓和所述第一電壓生成驅動信號，並且將所述驅動信號輸出到第一開關，所述第一電壓表徵第一電流，所述第一開關包括第一開關端子、第二開關端子、以及第三開關端子並且被配置為影響與耦合到所述功率變換器的一次繞組的二次繞組相關聯的所述第一電流；其中，所述誤差放大器被配置為：接收來自取樣電壓生成器的取樣電壓和參考電壓；以及至少部分地基於所述取樣電壓和所述參考電壓生成所述放大電壓；其中，所述取樣電壓生成器被配置為：在第二開關變為閉合之前對第二電壓進行取樣；以及至少部分地基於所述第二電壓生成所述取樣電壓，所述第二電壓與所述第二開關變為閉合之前的電壓差有關；其中，所述第二開關包括第四開關端子、第五開關端子、以及第六開關端子，所述第二開關被配置為影響與所述二次繞組相關聯的第二電流，所述第四開關端子對應於第三電壓，所述第五開關端子對應於第四電壓，所述第三電壓減去所述第四電壓等於所述電壓差；其中，所述驅動信號生成器進一步被配置為回應於所述第一電壓變得大於所述閾值電壓，生成斷開所述第一開關的所述驅動信號；其中，所述閾值電壓生成器進一步被配置為回應於所述取樣電壓與所述參考電壓不相等，隨時間改變所述閾值電壓。
  19. 如申請專利範圍第18項所述的控制器，進一步被配置為回應於所述取樣電壓大於所述參考電壓，隨時間增大所述閾值電壓。
  20. 如申請專利範圍第19項所述的控制器，其中，隨著增大所述閾值電壓，所述取樣電壓減小。
  21. 如申請專利範圍第18項所述的控制器，進一步被配置為回應於所述取樣電壓小於所述參考電壓，隨時間減小所述閾值電壓。
  22. 如申請專利範圍第21項所述的控制器，其中，隨著減小所述閾值電壓，所述取樣電壓增大。
  23. 如申請專利範圍第18項所述的控制器，進一步被配置為回應於所述取樣電壓和所述參考電壓相等，保持所述閾值電壓隨時間恒定。
  24. 如申請專利範圍第23項所述的控制器，其中，回應於所述恒定的閾值電壓，所述取樣電壓保持恒定。
  25. 如申請專利範圍第18項所述的控制器，其中，所述驅動信號生成器包括：比較器，被配置為接收所述閾值電壓和所述第一電壓，並且至少部分地基於所述閾值電壓和所述第一電壓生成比較信號；以及觸發器，被配置為接收所述比較信號，並且至少部分地基於所述比較信號生成所述驅動信號。
  26. 如申請專利範圍第18項所述的控制器，其中：所述第一開關進一步被配置為影響流過所述二次繞組的所述第一電流；所述第二開關進一步被配置為影響流過所述一次繞組的所述第二電流；並且所述驅動信號生成器進一步被配置為接收所述第一電壓，所述第一電壓與所述第一電流成比例。
  27. 如申請專利範圍第18項所述的控制器，其中，所述閾值電壓生成器進一步被配置為：回應於減小所述放大電壓，增大所述閾值電壓；以及回應於增大所述放大電壓，減小所述閾值電壓。
  28. 一種用於功率變換器的方法，該方法包括：在第一開關變為閉合之前對第一電壓進行取樣，所述第一開關包括第一開關端子、第二開關端子、以及第三開關端子，所述第一開關被配置為影響與所述功率變換器的一次繞組相關聯的第一電流；至少部分地基於所述第一電壓生成取樣電壓，所述第一電壓與第一開關變為閉合之前的電壓差有關，所述第一開關端子對應於第二電壓，所述第二開關端子對應於第三電壓，所述第二電壓減去所述第三電壓等於所述電壓差；接收所述取樣電壓和參考電壓；至少部分地基於所述取樣電壓和所述參考電壓生成放大電壓；至少基於與所述放大電壓相關聯的資訊生成閾值電壓；接收所述閾值電壓和第四電壓；至少部分地基於所述閾值電壓和所述第四電壓生成驅動信號；以及將所述驅動信號輸出到第二開關，所述第四電壓表徵第二電流，所述第二開關包括第四開關端子、第五開關端子、以及第六開關端子並且被配置為影響與耦合到所述一次繞組的二次繞組相關聯的所述第二電流；其中，至少部分地基於所述閾值電壓和所述第四電壓生成驅動信號的處理包括：回應於所述第四電壓變得大於所述閾值電壓，生成斷開所述第二開關的所述驅動信號；其中，至少基於與所述放大電壓相關聯的資訊生成閾值電壓的處理包括：回應於所述取樣電壓與所述參考電壓不相等，隨時間改變所述閾值電壓。
  29. 如申請專利範圍第28項所述的方法，其中，至少基於與所述放大電壓相關聯的資訊生成閾值電壓的處理包括：回應於所述取樣電壓大於所述參考電壓，隨時間增大所述閾值電壓。
  30. 如申請專利範圍第28項所述的方法，還包括：隨著增大閾值電壓，使所述取樣電壓減小。
  31. 如申請專利範圍第28項所述的方法，其中，至少基於與所述放大電壓相關聯的資訊生成閾值電壓的處理包括：回應於所述取樣電壓小於所 述參考電壓，隨時間減小所述閾值電壓。
  32. 如申請專利範圍第31項所述的方法，還包括：隨著減小閾值電壓，使所述取樣電壓增大。
  33. 如申請專利範圍第28項所述的方法，其中，至少基於與所述放大電壓相關聯的資訊生成閾值電壓的處理包括：回應於所述取樣電壓與所述參考電壓相等，保持所述閾值電壓隨時間保持恒定。
  34. 如申請專利範圍第33項所述的方法，還包括：回應於所述恒定的閾值電壓，使所述取樣電壓保持恒定。
  35. 如申請專利範圍第28項所述的方法，其中，至少基於與所述放大電壓相關聯的資訊生成閾值電壓的處理包括：接收所述閾值電壓；至少部分地基於所述閾值電壓和所述第四電壓生成比較信號；接收所述比較信號；以及至少部分地基於所述比較信號生成所述驅動信號。
  36. 如申請專利範圍第28項所述的方法，其中：所述第一電流流過所述一次繞組；所述第二電流流過所述二次繞組；並且所述第四電壓與所述第二電流成比例。
  37. 如申請專利範圍第28項所述的方法，其中，至少基於與所述放大電壓相關聯的資訊生成閾值電壓的處理包括：回應於減小放大電壓，增大所述閾值電壓；以及回應於增大放大電壓，減小所述閾值電壓。
TW105133596A 2016-07-29 2016-10-18 一種功率變換器的控制器及其方法 TWI600265B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN201610613617.XA CN106160709B (zh) 2016-07-29 2016-07-29 减少功率变换系统中的开关损耗的系统和方法
??201610613617.X 2016-07-29

Publications (2)

Publication Number Publication Date
TWI600265B true TWI600265B (zh) 2017-09-21
TW201810899A TW201810899A (zh) 2018-03-16

Family

ID=57327923

Family Applications (1)

Application Number Title Priority Date Filing Date
TW105133596A TWI600265B (zh) 2016-07-29 2016-10-18 一種功率變換器的控制器及其方法

Country Status (3)

Country Link
US (2) US10320300B2 (zh)
CN (1) CN106160709B (zh)
TW (1) TWI600265B (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106160709B (zh) 2016-07-29 2019-08-13 昂宝电子（上海）有限公司 减少功率变换系统中的开关损耗的系统和方法
US10320301B2 (en) 2017-09-15 2019-06-11 Semiconductor Components Industries, Llc Power converter responsive to device connection status
US10574147B2 (en) * 2018-01-16 2020-02-25 Texas Instruments Incorporated Methods and apparatus for zero voltage switching using flyback converters
CN111010039B (zh) 2018-10-05 2023-06-06 罗姆股份有限公司 开关控制装置、驱动装置、绝缘型dc/dc转换器、ac/dc转换器、电源适配器
CN109450256B (zh) * 2018-12-03 2020-12-01 昂宝电子（上海）有限公司 一种准谐振电源控制器
EP3966921A1 (en) * 2019-06-27 2022-03-16 Tridonic GmbH & Co. KG Synchronous flyback converter for driving led loads

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI243530B (en) * 2003-07-30 2005-11-11 Delta Electronics Inc Zero-voltage switching push-pull converter
TWI320257B (en) * 2005-11-21 2010-02-01 Power adapter
TW201424230A (zh) * 2012-12-03 2014-06-16 Delta Electronics Inc 電源系統及其中的功率模塊以及製作功率模塊的方法

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2961897B2 (ja) 1990-12-10 1999-10-12 日本電気株式会社 スイッチング電源装置
US5570278A (en) 1994-02-25 1996-10-29 Astec International, Ltd. Clamped continuous flyback power converter
US5768118A (en) * 1996-05-01 1998-06-16 Compaq Computer Corporation Reciprocating converter
US6069804A (en) 1998-07-28 2000-05-30 Condor D.C. Power Supplies, Inc. Bi-directional dc-to-dc power converter
ES2157784B1 (es) 1999-05-06 2002-02-16 Cit Alcatel Convertidor de alimentacion conmutado a tension cero.
JP3475887B2 (ja) 2000-01-11 2003-12-10 株式会社村田製作所 スイッチング電源装置
JP3498669B2 (ja) 2000-03-03 2004-02-16 株式会社村田製作所 スイッチング電源装置
WO2002039571A1 (en) 2000-11-11 2002-05-16 Nmb (U.S.A.), Inc. Power converter
US6580255B1 (en) 2002-02-12 2003-06-17 Technical Witts, Inc. Adaptive gate drivers for zero voltage switching power conversion circuits
KR20040008069A (ko) 2002-07-15 2004-01-28 삼성전자주식회사 대기소비전력 저감용 전원공급장치
CN103066855B (zh) 2013-01-15 2015-06-24 昂宝电子（上海）有限公司 用于电源变换系统中的零电压开关的系统和方法
JP4329450B2 (ja) 2003-08-25 2009-09-09 サンケン電気株式会社 直流変換装置
JP3861871B2 (ja) 2003-11-26 2006-12-27 サンケン電気株式会社 スイッチング電源装置
US7768242B2 (en) 2007-10-01 2010-08-03 Silicon Laboratories Inc. DC/DC boost converter with resistorless current sensing
TWI382643B (zh) 2008-07-18 2013-01-11 Spi Electronic Co Ltd With synchronous control of the return-type circuit
US8526203B2 (en) * 2008-10-21 2013-09-03 On-Bright Electronics (Shanghai) Co., Ltd. Systems and methods for constant voltage mode and constant current mode in flyback power converter with primary-side sensing and regulation
US8054655B2 (en) * 2008-11-03 2011-11-08 Monolithie Power Systems, Inc. Tail current control of isolated converter and apparatus thereof
US7956651B2 (en) * 2009-09-10 2011-06-07 Semiconductor Components Industries, Llc Method for detecting a current and compensating for an offset voltage and circuit
JP2011166917A (ja) 2010-02-08 2011-08-25 Panasonic Corp スイッチング電源装置
TWI446133B (zh) 2010-04-14 2014-07-21 Monolithic Power Systems Inc Method and control device for tail current control isolated converter
US9030847B2 (en) 2010-09-17 2015-05-12 Fairchild Korea Semiconductor Ltd. Inverter and driving method thereof
US8693223B2 (en) 2011-02-23 2014-04-08 Fsp Technology Inc. Power converter with zero voltage switching and related control method thereof
CN103378751B (zh) * 2012-04-12 2015-04-01 昂宝电子（上海）有限公司 用于开关反激式电源变换系统的系统和方法
CN103887980B (zh) * 2014-03-13 2016-10-05 昂宝电子（上海）有限公司 用于调节电源变换系统的系统和方法
CN102723856B (zh) * 2012-07-02 2014-06-25 矽力杰半导体技术(杭州)有限公司 一种同步整流控制电路以及应用其的开关电源
CN103490605B (zh) * 2013-10-12 2015-12-23 成都芯源系统有限公司 隔离式开关变换器及其控制器和控制方法
CN106160709B (zh) 2016-07-29 2019-08-13 昂宝电子（上海）有限公司 减少功率变换系统中的开关损耗的系统和方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI243530B (en) * 2003-07-30 2005-11-11 Delta Electronics Inc Zero-voltage switching push-pull converter
TWI320257B (en) * 2005-11-21 2010-02-01 Power adapter
TW201424230A (zh) * 2012-12-03 2014-06-16 Delta Electronics Inc 電源系統及其中的功率模塊以及製作功率模塊的方法

Also Published As

Publication number Publication date
US20180041132A1 (en) 2018-02-08
CN106160709B (zh) 2019-08-13
US10320300B2 (en) 2019-06-11
CN106160709A (zh) 2016-11-23
US11025170B2 (en) 2021-06-01
US20200112255A1 (en) 2020-04-09
TW201810899A (zh) 2018-03-16
US20190006948A9 (en) 2019-01-03

Similar Documents

Publication Publication Date Title
TWI600265B (zh) 一種功率變換器的控制器及其方法
US10211741B2 (en) Systems and methods for voltage regulation of primary side regulated power conversion systems with compensation mechanisms
TWI483524B (zh) A system and method for adjusting a power conversion system
US11444545B2 (en) Multiple stage gate drive for cascode current sensing
US8526203B2 (en) Systems and methods for constant voltage mode and constant current mode in flyback power converter with primary-side sensing and regulation
TWI396375B (zh) 交換式電源供應器及相關控制方法
US7898823B2 (en) Quasi-resonant fly-back converter without auxiliary winding
US9088218B2 (en) Systems and methods for current control of power conversion systems
US8488342B2 (en) Systems and methods for constant voltage mode and constant current mode in flyback power converters with primary-side sensing and regulation
TWI383564B (zh) 電源轉換器之控制電路
US20100302822A1 (en) Flyback Power converters
TWI626824B (zh) System and method with timing control for synchronous rectification controller
TW201640800A (zh) 返馳式電源供應器及其控制器與驅動器
US20120169313A1 (en) Switch control circuit, converter using the same, and switch control method
CN103944374A (zh) 原边反馈的pfc恒压驱动控制电路及控制方法
US11509227B2 (en) Active clamp flyback converter
CN108696135B (zh) 具有用于控制输出晶体管的自适应参考电压的开关模式电源
US20090251926A1 (en) Converter and driving method thereof
JP7212262B2 (ja) スイッチング電源装置
US11909325B2 (en) Circuit for generating a dynamic drain-source voltage threshold and method thereof
JP4809754B2 (ja) スイッチング電源装置
TW202101878A (zh) Llc諧振電力轉換器及用於控制其之方法與積體電路控制器
TWI825600B (zh) 返馳式轉換器及其同步整流控制方法
KR101583024B1 (ko) 스위칭모드 파워서플라이 제어 장치
JP6941589B2 (ja) スイッチング電源装置