TWI595678B - 光偵測元件 - Google Patents

Description

光偵測元件

本發明係有關於一種光偵測元件，尤指涉及一種累增崩潰光二極體(Avalanche Photodiode,APD)，特別係指採取陰極(累增層(M-layer)在底部)電極在下之磊晶層結構，讓累增層電場最強之區域包覆在元件內部底層以避免表面擊穿(Surface breakdown)，且使用雙平台(double mesa)結構而達成累增層電場侷限之效果者。

為滿足更大虛擬系統與巨量資料(bit data)之物聯網(the internet of things,IOT)需求，傳統銅線早已無法擔當傳輸重任(~100m)，勢必只能寄望傳輸頻寬仍深不見底之光纖；在考量不同傳輸距離之市場規模、成本與可預期發展之技術等，400GbE乙太網路專案小組之目標將制訂出四種不同距離目標之傳輸介面，分別為100m、500m、2km與10km，其中100m之400Gbps幾乎已確定續用100GbE乙太網路中之每通道25Gbps之垂直共振腔面射型雷射(vertical cavity surface emitting laser,VCSEL @ 850nm)之直接調變訊號於多模光纖(multimode fiber,MMF)中傳輸，只是得將雷射與光纖數量增加為四倍來達到400Gbps之目標。而500m以上則將使用1310nm之光源在單模光纖(single-mode fiber,SMF)中傳輸；在400GbE乙太網路專案小組目前的考量方案中，可能的方案包含每單一光源之訊號速度在50Gbps或100Gbps，再以八個或四個通道(多波長於單一光纖或單一波 長於多條光纖)來達到400Gbps之傳輸量；然而，當乙太網路中單一光源速度來到>25Gbps時，考量到高頻寬之光電元件(包含發射模組中之電光調變與接收模組中之光電轉換等)之輸出光功率通常較小(大約1mW；-2至+2dBm)，若還要使用波長劃分多工(Wavelength Division Multiplexing,WDM)技術，則其被動元件內部之介入損耗將會使得功率預算(power budget)變成限制系統最大傳輸容量之關鍵。如文獻一(M.Nada,T.Yoshimatsu,Y.Muramoto,H.Yokoyama,and H.Matsuzaki,“Design and Performance of High-Speed Avalanche Photodiodes for 100-Gb/s Systems and Beyond,”IEEE/OSA Journal of Lightwave Technology,vol.33,no.5,pp.984-990,March,2015.)所載關於系統中介入損耗之成因中可知，在系統之接收端約需要-13dBm之敏感度。一般p-i-n之光電二極體(photodiode)所組成之接收器(receiver)在25Gbit/sec頻寬操作下約只有-10dBm以上之敏感度。第5圖為文獻二(E.Ishimura,E.Yagyu,M.Nakaji,S.Ihara,K.Yoshiara,T.Aoyagi,Y.Tokuda,and T.Ishikawa,“Degradation Mode Analysis on Highly Reliable Guarding-Free Planar InAlAs Avalanche Photodiodes,”IEEE/OSA Journal of Lightwave Technology,vol.25,pp.3686-3693,Dec.,2007.)提出以平面砷化銦鋁(InAlAs)為累增層之累增崩潰光二極體橫截面結構。如該圖所示高電場區域(High-Field Region)3，其雖有鋅擴散區域將電場侷限，但無平台(mesa)結構，使得在邊緣部分電場侷限較差。很容易超過臨限的崩潰電場(>550kV/cm)。當M-layer縮薄時為了達到所需要的操作增益，邊緣會有崩潰之問題。第6圖則為目前NTT Electronic(即文獻一)在最近兩年所研發出來之25與50Gbit/sec之崩潰光電二極體橫截面結構，其結構(from Top to Bottom)係由一N-型接觸層(N-contact layer)40、一邊緣場緩衝層(edge-field buffer layer)41、一N-型充電層(N-charge layer)42、一砷化銦鋁(InAlAs)累增層(avalanche layer)43、一P-型充電層44、一無摻雜砷化銦鎵(InGaAs)吸收層45、一P-型砷化銦鎵吸收層46、一P-型接觸層47、一半絕緣InP基板48、以及一抗反射層49所組成。如該圖所示，為了達到好的電場侷限，此結構相當特別的將砷化銦鋁累增層43與N-型接觸層40放到了接近元件表面(倒置結構)，如此將會把砷化銦鋁累增層43電場大部份侷限在N-型接觸層40下方，然而為了降低表面崩潰之機率，多餘之邊緣場緩衝層41與N-型充電層42是需要的，惟如此可能會對元件之速度造成影響。而且此倒置結構(p-side down)之結構也需要使用較寬能隙之P-型InP基合金(P-type InP based alloy)，如此將會造成歐姆接觸製作困難而且使整個元件之電阻變大。除此之外，此結構也會犧牲在P-型砷化銦鎵吸收層46之電場侷限，使得元件之寄生電容有可能變大，同時也因為吸收層中較強之邊緣場(fringe field)而增加元件封裝之困難度(文獻三：F.Nakajima,M.Nada,and T.Yoshimatsu“High-Speed Avalanche Photodiode and High-Sensitivity Receiver Optical Sub-Assembly for 100-Gb/s Ethernet,”to be published in IEEE/OSA Journal of Lightwave Technology,vol.33,2015.)。因此，該文獻二為了侷限電場而將累增層做在外面使其曝露在空氣中，此舉將造成可靠度問題。

由文獻一中展示之元件分別在25Gbit/sec與50Gbit/sec操作下之靈敏度量測結果，可以清楚看到其25與50Gbit/sec之靈敏度約在-15.5dBm與-11dBm。分別與pin光偵測器系列(pin PD based)之25與50GHz 光接收模組相比之下其增加之響應度約在~4dB與~1.5dB左右。由此結果可知，隨著資料率(data rate)之增加此崩潰光電二極體結構能增強之靈敏度將會隨之變小。這極有可能因為是隨著需要操作頻寬之增大，累增層需要變薄，惟此使得暗電流急遽地上升而導致靈敏度劣化。故，一般習用者係無法符合使用者於實際使用時之所需。

本發明之主要目的係在於，克服習知技藝所遭遇之上述問題並提供一種採取陰極電極在下之磊晶層結構，讓累增層電場最強之區域包覆在元件內部底層以避免表面擊穿，且使用雙平台結構而達成累增層電場侷限效果之光偵測元件。

本發明之次要目的係在於，提供一種以具有超薄厚度且較寬能隙之複合式累增層降低穿隧暗電流，更可縮薄等效之累增層厚度，而達到提升靈敏度之光偵測元件。

為達以上之目的，本發明係一種光偵測元件，係包括：一P型歐姆接觸層(Ohmic Contact Layer)，係為p⁺-型摻雜之第一半導體；一N型歐姆接觸層，係為n⁺-型摻雜之第二半導體；一透光層(Window Layer)，係為p⁺-型摻雜之第三半導體，並夾置於該P型歐姆接觸層與該N型歐姆接觸層之間；一第一帶溝漸變層(Graded Bandgap Layer)，係為p⁺型摻雜之第四半導體，並夾置於該透光層與該N型歐姆接觸層之間；一第一光吸收層(Absorption Layer)，係為漸變p-型摻雜之第五半導體，並夾置於該第一帶溝漸變層與該N型歐姆接觸層之間；一第二光吸收層，係為無摻雜(Undoped)之第六半導體，並夾置於該第一光吸收層與該N型歐姆接觸層之間；一第二帶溝漸變層，係為無摻雜之第七半導體，並夾置於該第二光吸收層與該N型歐姆接觸層之 間；一遮蔽緩衝層(Field Buffer Layer)，係為無摻雜之第八半導體，並夾置於該第二帶溝漸變層與該N型歐姆接觸層之間；一第一P型電場控制層(Field Control Layer)，係為p-型摻雜之第九半導體，並夾置於該遮蔽緩衝層與該N型歐姆接觸層之間；一累增層(Multiplication Layer)，係為無摻雜之第十半導體，並夾置於該第一P型電場控制層與該N型歐姆接觸層之間；以及一N型接觸層，係為n-型摻雜之第十一半導體，並夾置於該累增層與該N型歐姆接觸層之間；該光偵測元件之結構(from Top to Bottom)係由上述P型歐姆接觸層、透光層、第一帶溝漸變層、第一光吸收層、第二光吸收層、第二帶溝漸變層、遮蔽緩衝層、第一P型電場控制層、累增層、N型接觸層以及N型歐姆接觸層所組成，成為陰極(n-side(M-layer)down)電極在下之磊晶層結構，且在該第一光吸收層與該第二光吸收層之間具有一第一平台(mesa)結構，以及在該第二帶溝漸變層與該遮蔽緩衝層之間具有一第二平台結構，俾以該第一、二平台結構將電場侷限在元件中心。

於本發明上述實施例中，該磊晶層結構係成長於一半絕緣或導電之半導體基板上，且在該N型歐姆接觸層與該半導體基板之間更包括一緩衝層。

於本發明上述實施例中，更進一步包含一第二P型電場控制層與一間隔層(Spacer Layer)，且該第二P型電場控制層係夾置於該第二帶溝漸變層與該間隔層之間，而該間隔層係夾置於該第二P型電場控制層與該遮蔽緩衝層之間。

於本發明上述實施例中，該P型歐姆接觸層為p⁺-型砷化銦鎵(InGaAs)、該透光層為p⁺-型磷化銦(InP)或砷化銦鋁(InAlAs)、該第一帶溝漸變層為p⁺-型砷化鋁銦鎵(InAlGaAs)、該第一光吸收層為漸變 p-型摻雜之InGaAs、該第二光吸收層為無摻雜之InGaAs、該第二帶溝漸變層為無摻雜之InAlGaAs、該遮蔽緩衝層為無摻雜之InAlAs、該第一P型電場控制層為p-型之InAlAs、該累增層為無摻雜之InAlAs、該N型接觸層為n-型InAlAs、以及該N型歐姆接觸層為n⁺-型InP。

於本發明上述實施例中，該P型歐姆接觸層為p⁺-型InGaAs、該透光層為p⁺-型InP或InAlAs、該第一帶溝漸變層為p⁺-型磷砷化銦鎵(InGaAsP)、該第一光吸收層為漸變p-型摻雜之InGaAs、該第二光吸收層為無摻雜之InGaAs、該第二帶溝漸變層為無摻雜之InGaAsP、該遮蔽緩衝層為無摻雜之InAlAs、該第一P型電場控制層為p-型之InAlAs、該累增層為無摻雜之InAlAs、該N型接觸層為n-型InAlAs、以及該N型歐姆接觸層為n⁺-型InP。

於本發明上述實施例中，該P型歐姆接觸層為p⁺-型In_xGa_1-xAs、該第一光吸收層為In_xGa_1-xAs、及該第二光吸收層為無摻雜之In_xGa_1-xAs，且x係為0.53。

於本發明上述實施例中，該遮蔽緩衝層為無摻雜之In_xAl_1-xAs、該第一P型電場控制層為p-型之In_xAl_1-xAs、該累增層為無摻雜之In_xAl_1-xAs、及該N型接觸層為n-型In_xAl_1-xAs，且x係為0.52。

於本發明上述實施例中，該累增層亦可為無摻雜之In_xAl_1-xAs與In_x1Al_1-x1As之組合，且x係為0.52，x1係小於0.52之正數。

於本發明上述實施例中，該累增層之厚度係為100±20nm。

於本發明上述實施例中，該第一帶溝漸變層係為多層漸變p⁺型摻雜之InAlGaAs或InGaAsP，其總厚度係介於15nm~25nm之間。

於本發明上述實施例中，該第二帶溝漸變層係為多層漸變無摻雜之InAlGaAs或InGaAsP，其總厚度係介於10nm~20nm之間。

1‧‧‧磊晶層結構

11‧‧‧P型歐姆接觸層

12‧‧‧透光層

13‧‧‧第一帶溝漸變層

14‧‧‧第一光吸收層

15‧‧‧第二光吸收層

16‧‧‧第二帶溝漸變層

17‧‧‧遮蔽緩衝層

18‧‧‧第一P型電場控制層

19‧‧‧累增層

20‧‧‧N型接觸層

21‧‧‧N型歐姆接觸層

22‧‧‧緩衝層

23‧‧‧半導體基板

24‧‧‧第二P型電場控制層

25‧‧‧間隔層

第1圖，係本發明一較佳實施例之橫剖面示意圖。

第2圖，係本發明另一較佳實施例之橫剖面示意圖。

第3圖，係本發明模擬在崩潰操作之一維電場分佈示意圖。

第4圖，係本發明模擬在崩潰操作之二維電場分佈示意圖。

第5圖，係習用之InAlAs APD結構剖面示意圖。

第6圖，係另一習用之InAlAs APD結構剖面示意圖。

請參閱『第1圖~第4圖』所示，係分別為本發明一較佳實施例之橫剖面示意圖、本發明另一較佳實施例之橫剖面示意圖、本發明模擬在崩潰操作之一維電場分佈示意圖、及本發明模擬在崩潰操作之二維電場分佈示意圖。如圖所示：本發明係一種光偵測元件(Avalanche Photodiode,APD)，其結構(from Top to Bottom)係由一P型歐姆接觸層11、一透光層(Window Layer)12、一第一帶溝漸變層(Graded Bandgap Layer)13、一第一光吸收層(Absorption Layer)14、一第二光吸收層15、一第二帶溝漸變層16、一遮蔽緩衝層(Field Buffer Layer)17、一第一P型電場控制層(Field Control Layer)18、一累增層(Multiplication Layer)19、一N型接觸層20、以及一N型歐姆接觸層21所組成，成為陰極(n-side(M-layer)down)電極在下之磊晶層結構1，且在該第一光吸收層14與該第二光吸收層15之間具有一第一平台(mesa)結構，以及在該第二帶溝漸變層16與該遮蔽緩衝層17之間具有一第二平台結構，俾以該第一、二平台結構將電場侷限在元件中心。

上述所提P型歐姆接觸層11係為p⁺-型摻雜之砷化銦鎵(InGaAs)，用以作為P型電極，且在該P型歐姆接觸層11上係可進一步包含一P型金屬導電層(圖中未示)；其中該P型歐姆接觸層11之厚度係介於15~60nm之間。

該透光層12係為p⁺-型摻雜之磷化銦(InP)或砷化銦鋁(InAlAs)，並夾置於該P型歐姆接觸層11與該N型歐姆接觸層21之間；其中該透光層12之厚度係介於150~250nm之間。

該第一帶溝漸變層13係為多層漸變p⁺型摻雜之砷化鋁銦鎵(InAlGaAs)或磷砷化銦鎵(InGaAsP)，並夾置於該透光層12與該N型歐姆接觸層21之間；其中該第一帶溝漸變層13總厚度係介於15nm~25nm之間。

該第一光吸收層14係為漸變p-型摻雜之InGaAs，並夾置於該第一帶溝漸變層13與該N型歐姆接觸層21之間；其中該第一光吸收層14之厚度係介於300~450nm之間。

該第二光吸收層15係為無摻雜(Undoped)之InGaAs，並夾置於該第一光吸收層14與該N型歐姆接觸層21之間；其中該第二光吸收層15之厚度係介於495~745nm之間。

該第二帶溝漸變層16係為無摻雜之InAlGaAs或InGaAsP，並夾置於該第二光吸收層15與該N型歐姆接觸層21之間；其中該第二帶溝漸變層16總厚度係介於10nm~20nm之間。

該遮蔽緩衝層17係為無摻雜之InAlAs，並夾置於該第二帶溝漸變層16與該N型歐姆接觸層21之間；其中該遮蔽緩衝層17之厚度係介於6.5~9.5之間。

該第一P型電場控制層18係為p-型摻雜之InAlAs，並夾置於該遮蔽緩衝層17與該N型歐姆接觸層21之間；其中該第一P型電場控制層18之厚度係介於30~50nm之間。

該累增層19係為無摻雜之InAlAs，並夾置於該第一P型電場控制層18與該N型歐姆接觸層21之間；其中該累增層之厚度係小於100nm。

該N型接觸層20係為n-型摻雜之InAlAs，並夾置於該累增層19與該N型歐姆接觸層21之間；其中該N型接觸層20之厚度係介於150~250nm之間。

該N型歐姆接觸層21係為n⁺-型摻雜之InP，用以作為N型電極，且在該N型歐姆接觸層21上係可進一步包含一N型金屬導電層(圖中未示)；其中該N型歐姆接觸層21之厚度係介於800~1200nm之間。本發明磊晶層結構1係成長於一半絕緣或導電之半導體基板23上，且在該N型歐姆接觸層21與該半導體基板23之間更包括一緩衝層22；其中該半導體基板23可由化合物半導體，如砷化鎵(GaAs)、銻化鎵(GaSb)、InP或氮化鎵(GaN)所形成，亦或可由四族元素半導體，如矽(Si)所形成，而該緩衝層22為InP，其厚度係介於40~60nm之間。如是，藉由上述揭露之結構構成一全新之光偵測元件。

上述P型歐姆接觸層11為p⁺-型In_xGa_1-xAs、第一光吸收層14為漸變摻雜之In_xGa_1-xAs、及第二光吸收層15為無摻雜之In_xGa_1-xAs，且x係為0.53。

上述遮蔽緩衝層17為無摻雜之In_xAl_1-xAs、第一P型電場控制層18為p-型之In_xAl_1-xAs、累增層19為無摻雜之In_xAl_1-xAs(能階=1.45eV)、及該N型接觸層20為n-型In_xAl_1-xAs，且x係為0.52。其中，該累增層19亦可進一步為無摻雜之In_xAl_1-xAs與In_x1Al_1-x1As之組合(能階大於1.45eV)，且x係為0.52，x1係小於0.52之正數。

於另一實施例中，如第2圖所示，本發明光偵測元件可更進一步包含一第二P型電場控制層24與一間隔層(Spacer Layer)25，且該第二P型電場控制層24係夾置於該第二帶溝漸變層16與該間隔層25之間，其厚度係介於30~50nm之間，而該間隔層25係夾置於該第二P型電場控制層24與該遮蔽緩衝層17之間，其厚度係介於130~190nm之間；此等採用陰極電極在下之磊晶層結構，在該第一光吸收層14與該第二光吸收層15之間具有一第一平台結構，以及在該間隔層25與該遮蔽緩衝層17之間具有一第二平台結構，俾以該第一、二平台結構將電場侷限在元件中心。

本發明光偵測元件所需求之磊晶層結構1成長方法無限制，可為任何習知之磊晶成長方法及其條件，較佳為使用分子束磊晶(Molecular Beam Epitaxy,MBE)、有機金屬化學氣相磊晶(Metalorganic Chemical Vapor Deposition,MOCVD)或氫化物氣相磊晶(Hydride Vapor Phase Epitaxy,HVPE)等磊晶成長方法形成於半導體基板23上。

於一具體實施例中，本發明光偵測元件中各層材料如表一所示。

本發明考量可靠度，採取陰極電極在下之磊晶層結構，讓累增層19電場最強之區域包覆在元件內部底層以避免表面擊穿(Surface breakdown)，且使用雙平台(double mesa)結構(如第2圖所示)而達成累增層19電場侷限之效果。本發明光偵測元件主要之電容大小將決定在20um之最高平台(topmost mesa)，為了能夠有效降低InGaAs層之電場，在累增層19上方使用了一InP層(即間隔層25)。與InGaAs層相比此層具有較大之崩潰電場(500vs.150kV/cm)， 不僅可以用來承受外加電場也可用來避免光吸收層14、15崩潰。第3圖所示為模擬在崩潰操作之一維電場，根據第2圖中垂直虛線箭頭下切結構方向觀之，在第3圖中可以清楚看到累增現象只會發生在InAlAs層，其具有大於崩潰電場之分佈(785>550kV/cm)。其餘的InGaAs與InP層電場值均小於對應之崩潰電場(<500V/cm)。

第4圖所示為模擬之二維電場分佈，根據第2圖中水平虛線箭頭橫切結構方向觀之，在第4圖中可以清楚看到電場最強之區域(>550kV/cm)將會集中在20um與80um之平台內側。在真正累增層19平台外圍之電場可有效壓制在~460kV/cm，可以免除側壁崩潰之現象。這個模擬結果也證明了本發明提出之平台結構可真正在M-layer side down之情形下達成電場侷限。而本發明未來也會進一步將覆晶封裝之APD晶片(APD chip on sub-mount)與轉阻放大器(TIA)做整合以利靈感度量測。

本發明提出一新穎之累增層設計：複合式累增層，具有超薄之厚度(<100nm)，可增加增益帶寬乘績(Gain-bandwidth product)。其由晶格匹配之InAlAs層與具有應力與較寬能隙之InAlAs所組成。此寬能隙層可以降低穿隧暗電流，更可縮薄等效之累增層厚度，達到提升靈敏度之效。藉此，本發明可使50Gbit/sec APD導入實用量產之目標，並取代p-i-n光偵測器。

綜上所述，本發明係一種光偵測元件，可有效改善習用之種種缺點，係採取陰極(M-layer side down)電極在下之磊晶層結構，讓累增層電場最強之區域包覆在元件內部底層以避免表面擊穿(Surface breakdown)，且使用雙平台(double mesa)結構而達成累增層電場侷限之效果，且能進一步以具有超薄厚度且較寬能隙之複合式累增層 降低穿隧暗電流，更可縮薄等效之累增層厚度，達到提升靈敏度之效，進而使本發明之產生能更進步、更實用、更符合使用者之所須，確已符合發明專利申請之要件，爰依法提出專利申請。

惟以上所述者，僅為本發明之較佳實施例而已，當不能以此限定本發明實施之範圍；故，凡依本發明申請專利範圍及發明說明書內容所作之簡單的等效變化與修飾，皆應仍屬本發明專利涵蓋之範圍內。

1‧‧‧磊晶層結構

11‧‧‧P型歐姆接觸層

12‧‧‧透光層

13‧‧‧第一帶溝漸變層

14‧‧‧第一光吸收層

15‧‧‧第二光吸收層

16‧‧‧第二帶溝漸變層

17‧‧‧遮蔽緩衝層

18‧‧‧第一P型電場控制層

19‧‧‧累增層

20‧‧‧N型接觸層

21‧‧‧N型歐姆接觸層

22‧‧‧緩衝層

23‧‧‧半導體基板

24‧‧‧第二P型電場控制層

25‧‧‧間隔層

Claims (11)

1. 一種光偵測元件，係包括：一P型歐姆接觸層(Ohmic Contact Layer)，係為p⁺-型摻雜之第一半導體；一N型歐姆接觸層，係為n⁺-型摻雜之第二半導體；一透光層(Window Layer)，係為p+-型摻雜之第三半導體，並夾置於該P型歐姆接觸層與該N型歐姆接觸層之間；一第一帶溝漸變層(Graded Bandgap Layer)，係為p⁺型摻雜之第四半導體，並夾置於該透光層與該N型歐姆接觸層之間；一第一光吸收層(Absorption Layer)，係為漸變p-型摻雜之第五半導體，並夾置於該第一帶溝漸變層與該N型歐姆接觸層之間；一第二光吸收層，係為無摻雜(Undoped)之第六半導體，並夾置於該第一光吸收層與該N型歐姆接觸層之間；一第二帶溝漸變層，係為無摻雜之第七半導體，並夾置於該第二光吸收層與該N型歐姆接觸層之間；一遮蔽緩衝層(Field Buffer Layer)，係為無摻雜之第八半導體，並夾置於該第二帶溝漸變層與該N型歐姆接觸層之間；一第一P型電場控制層(Field Control Layer)，係為p-型摻雜之第九半導體，並夾置於該遮蔽緩衝層與該N型歐姆接觸層之間；一累增層(Multiplication Layer)，係為無摻雜之第十半導體，並夾置於該第一P型電場控制層與該N型歐姆接觸層之間；以及一N型接觸層，係為n-型摻雜之第十一半導體，並夾置於該累增層與該N型歐姆接觸層之間； 該光偵測元件之結構(from Top to Bottom)係由上述P型歐姆接觸層、透光層、第一帶溝漸變層、第一光吸收層、第二光吸收層、第二帶溝漸變層、遮蔽緩衝層、第一P型電場控制層、累增層、N型接觸層以及N型歐姆接觸層所組成，成為陰極(n-side(M-layer)down)電極在下之磊晶層結構，且在該第一光吸收層與該第二光吸收層之間具有一第一平台(mesa)結構，以及在該第二帶溝漸變層與該遮蔽緩衝層之間具有一第二平台結構，俾以該第一、二平台結構將電場侷限在元件中心。
2. 依申請專利範圍第1項所述之光偵測元件，其中，該磊晶層結構係成長於一半絕緣或導電之半導體基板上，且在該N型歐姆接觸層與該半導體基板之間更包括一緩衝層。
3. 依申請專利範圍第1項所述之光偵測元件，其中，更進一步包含一第二P型電場控制層與一間隔層(Spacer Layer)，且該第二P型電場控制層係夾置於該第二帶溝漸變層與該間隔層之間，而該間隔層係夾置於該第二P型電場控制層與該遮蔽緩衝層之間。
4. 依申請專利範圍第1項所述之光偵測元件，其中，該P型歐姆接觸層為p⁺-型砷化銦鎵(InGaAs)、該透光層為p⁺-型磷化銦(InP)或砷化銦鋁(InAlAs)、該第一帶溝漸變層為p⁺-型砷化鋁銦鎵(InAlGaAs)、該第一光吸收層為漸變p-型摻雜之InGaAs、該第二光吸收層為無摻雜之InGaAs、該第二帶溝漸變層為無摻雜之InAlGaAs、該遮蔽緩衝層為無摻雜之InAlAs、該第一P型電場控制層為p-型之InAlAs、該累增層為無摻雜之InAlAs、該N型接觸層為n-型InAlAs、以及該N型歐姆接觸層為n⁺-型InP。
5. 依申請專利範圍第1項所述之光偵測元件，其中，該P型歐姆接觸 層為p⁺-型InGaAs、該透光層為p⁺-型InP或InAlAs、該第一帶溝漸變層為p⁺-型磷砷化銦鎵(InGaAsP)、該第一光吸收層為漸變p-型摻雜之InGaAs、該第二光吸收層為無摻雜之InGaAs、該第二帶溝漸變層為無摻雜之InGaAsP、該遮蔽緩衝層為無摻雜之InAlAs、該第一P型電場控制層為p-型之InAlAs、該累增層為無摻雜之InAlAs、該N型接觸層為n-型InAlAs、以及該N型歐姆接觸層為n⁺-型InP。
6. 依申請專利範圍第4或5項所述之光偵測元件，其中，該P型歐姆接觸層為p⁺-型In_xGa_1-xAs、該第一光吸收層為漸變帶溝之In_xGa_1xAs、及該第二光吸收層為無摻雜之In_xGa_1-xAs，且x係為0.53。
7. 依申請專利範圍第4或5項所述之光偵測元件，其中，該遮蔽緩衝層為無摻雜之InxAl1-xAs、該第一P型電場控制層為p-型之InxAl1-xAs、該累增層為無摻雜之In_xAl_1-xAs、及該N型接觸層為n-型In_xAl_1-xAs，且x係為0.52。
8. 依申請專利範圍第7項所述之光偵測元件，其中，該累增層亦可為無摻雜之In_xAl_1-xAs與In_x1Al_1-x1As之組合，且x係為0.52，x1係小於0.52之正數。
9. 依申請專利範圍第1項所述之光偵測元件，其中，該累增層之厚度係為100±20nm。
10. 依申請專利範圍第1項所述之光偵測元件，其中，該第一帶溝漸變層係為多層漸變p⁺型摻雜之InAlGaAs或InGaAsP，其總厚度係介於15nm~25nm之間。
11. 依申請專利範圍第1項所述之光偵測元件，其中，該第二帶溝漸變層係為多層漸變無摻雜之InAlGaAs或InGaAsP，其總厚度係介於10nm~20nm之間。